KR20160079031A - 텅스텐막의 성막 방법 - Google Patents

텅스텐막의 성막 방법 Download PDF

Info

Publication number
KR20160079031A
KR20160079031A KR1020167014005A KR20167014005A KR20160079031A KR 20160079031 A KR20160079031 A KR 20160079031A KR 1020167014005 A KR1020167014005 A KR 1020167014005A KR 20167014005 A KR20167014005 A KR 20167014005A KR 20160079031 A KR20160079031 A KR 20160079031A
Authority
KR
South Korea
Prior art keywords
film
gas
tungsten
tungsten film
substrate
Prior art date
Application number
KR1020167014005A
Other languages
English (en)
Inventor
다카노부 호타
야스시 아이바
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160079031A publication Critical patent/KR20160079031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

텅스텐막의 성막 방법은 감압 분위기의 처리 용기 내에 피처리 기판을 배치하는 단계와, 처리 용기 내에 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를, 동시에 또는 처리 용기 내의 퍼지를 사이에 두고 교대로 공급하는 단계와, 피처리 기판을 가열하는 단계와, 가열된 피처리 기판 상에서 염화텅스텐 가스 및 환원 가스를 반응시켜 텅스텐막을 성막하는 단계를 갖는다.

Description

텅스텐막의 성막 방법{METHOD FOR FORMING TUNGSTEN FILM}
본 발명은 텅스텐막의 성막 방법에 관한 것이다.
반도체 제조 공정에 있어서는, 피처리체인 반도체 웨이퍼(이하, 간단히 웨이퍼라고 기재함) 상에 형성되는 컨택트 홀이나 배선 사이의 비어 홀을 매립하기 위한 재료로서, 및 그 상호 확산 배리어의 재료 등으로서 텅스텐이 이용되고 있다.
텅스텐의 성막 처리로서, 이전에는 물리적 증착(PVD)법이 이용되고 있었지만, 텅스텐은 고융점 금속인 것, 그리고 PVD법에서는 근년의 디바이스의 미세화에 요구되는 높은 스텝 커버리지(step coverage)에 대응하는 것이 곤란하다는 등의 이유로, 고융점의 W를 용융할 필요가 없고, 또한 디바이스의 미세화에 충분히 대응 가능한 화학적 증착(CVD)법으로 성막하는 것이 실행되고 있다.
이러한 CVD법에 따른 텅스텐막(CVD-텅스텐막)의 성막 방법으로서는, 원료 가스로서 예를 들면 6불화텅스텐(WF6) 및 환원 가스인 H2 가스를 이용하여, 웨이퍼 상에서 WF6＋3H2→W＋6HF의 반응을 일으키는 방법이 일반적으로 이용되고 있다(예를 들면, 특허문헌 1, 2). 또한, 근년, 한층 더 높은 스텝 커버리지가 얻어지는 기술로서 WF6 가스와 환원 가스를 교대로 공급하는 원자층 퇴적(ALD)법도 주목받고 있다.
그러나, 근년, 디자인 룰의 미세화가 더욱 진행되고 있어서, 이러한 불소를 함유하는 원료를 이용했을 경우에는, 불소가 디바이스에 악영향을 주는 것을 염려하게 되었다.
불소를 함유하지 않는 CVD-W 성막 시의 처리 가스로서는, 텅스텐 카르보닐(W(CO)6)이 알려져 있다(특허문헌 3, 4, 5). 또한, 특허문헌 6에는, F를 함유하지 않는 W계의 성막 원료로서 W(CO)6 외에, 6염화텅스텐(WCl6), 옥시할로겐텅스텐 등이 개시되어 있다.
그러나, 이러한 불소를 함유하지 않는 성막 원료를 이용한 W막의 성막에 대해서는, 양산화된 예는 없고, 현재 상태에서, 여러 가지의 궁리에 의해 WF6이 텅스텐막용의 성막 원료로서 계속 사용되고 있다.
일본 공개 특허 제 2003-193233 호 공보 일본 공개 특허 제 2004-273764 호 공보 일본 공개 특허 제 평2-225670 호 공보 일본 공개 특허 제 평4-173976 호 공보 일본 공개 특허 제 평4-27136 호 공보 일본 공개 특허 제 2006-28572 호 공보
그런데, 텅스텐막은 층간 절연막 등의 소정의 막 상에 배리어 메탈막을 거쳐서 성막되지만, 최근의 반도체 디바이스의 한층 더 미세화에 따라 배리어 메탈의 박막화가 진행되어, 배리어 메탈막 아래에 마련되는 막의 재료에 따라서는 불소에 의한 막의 데미지를 회피할 수 없는 레벨이 되고 있어서, 여러 가지의 궁리에 의해서도 불소를 함유하는 WF6 가스를 계속 사용하는 것이 곤란해지고 있다.
따라서, 본 발명의 목적은, 불소를 함유하지 않는 텅스텐 원료를 이용해 CVD법 또는 ALD법에 의해 실용적인 텅스텐막을 성막할 수 있는 텅스텐막의 성막 방법을 제공하는 것이다.
즉, 본 발명의 하나의 관점에 의하면, 감압 분위기의 처리 용기 내에 피처리 기판을 배치하는 단계와, 상기 처리 용기 내에 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를, 동시에 또는 처리 용기 내의 퍼지를 사이에 두고 교대로 공급하는 단계와, 상기 피처리 기판을 가열하는 단계와, 가열된 상기 피처리 기판 상에서 염화텅스텐 가스 및 환원 가스를 반응시켜 텅스텐막을 성막하는 단계를 갖는 텅스텐막의 성막 방법이 제공된다.
상기 구성에 있어서, 피처리 기판의 온도 및 처리 용기 내의 압력의 조건은 염화텅스텐에 의해 성막하려고 하는 텅스텐막의 하지(下地)가 에칭되지 않는 조건으로 하는 것이 바람직하다. 염화텅스텐으로서는 WCl6을 호적하게 이용할 수 있다.
또한, 상기 피처리 기판은 상기 텅스텐막의 하지로서 TiN막 또는 TiSiN막을 갖는 것이 바람직하다.
또한, 유효한 성막 반응이 발생하는 조건으로서, 상기 피처리 기판의 온도가 400℃ 이상, 처리 용기 내의 압력이 5Torr(667㎩) 이상, 또한 10Torr(1333㎩)의 고압·고온 조건인 것이 바람직하다. 또한, 상기 피처리 기판의 온도가 500℃ 이상, 처리 용기 내의 압력이 5Torr 이상인 것이 바람직하다.
환원 가스로서는 H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스로부터 선택된 적어도 1종을 이용하는 것이 바람직하다. 또한, 최초에, 환원 가스로서 SiH4 가스 또는 B2H6 가스를 이용하여 초기 성막을 실행하고, 그 다음에 환원 가스로서 H2 가스를 이용해 주 성막을 실행하는 것이 바람직하다.
또한, 본 발명의 다른 관점에 의하면, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체에 있어서, 상기 프로그램은, 실행 시에, 감압 분위기의 처리 용기 내에 피처리 기판을 배치하는 단계와, 상기 처리 용기 내에 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를, 동시에 또는 처리 용기 내의 퍼지를 사이에 두고 교대로 공급하는 단계와, 상기 피처리 기판을 가열하는 단계와, 가열된 상기 피처리 기판 상에서 염화텅스텐 가스 및 환원 가스를 반응시켜 텅스텐막을 성막하는 단계를 갖는 텅스텐막의 성막 방법을 실행하도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체가 제공된다.
본 발명에 의하면, 불소를 함유하지 않는 텅스텐 원료로서 WCl6을 이용하는 것에 의해, CVD법 또는 ALD법에 의해, 양호한 특성을 갖는 실용적인 텅스텐막을 얻을 수 있다.
도 1은 본 발명에 따른 텅스텐막의 성막 방법을 실행하기 위한 성막 장치의 일례를 도시하는 단면도,
도 2는 CVD법에 의한 성막 시의 처리 레시피를 도시하는 도면,
도 3은 ALD법에 의한 성막 시의 처리 레시피를 도시하는 도면,
도 4a는 실험예 1에 있어서, 하지막으로서 TiN막을 이용하여 텅스텐막을 CVD법으로 성막한 경우의, 웨이퍼 온도 및 챔버 내 압력과 성막 레이트의 관계를 나타내는 도면,
도 4b는 실험예 1에 있어서, 하지막으로서 H2 환원 W막을 이용해 텅스텐막을 CVD법으로 성막한 경우의, 웨이퍼 온도 및 챔버 내 압력과 성막 레이트의 관계를 나타내는 도면,
도 5a는 실험예 2에 있어서, 하지막으로서 TiN막을 이용해 텅스텐막을 CVD법으로 성막한 경우의, 챔버 내 압력 및 캐리어 N2 가스의 유량과 성막 레이트의 관계를 나타내는 도면,
도 5b는 실험예 2에 있어서, 하지막으로서 H2 환원 W막을 이용해 텅스텐막을 CVD법으로 성막한 경우의, 챔버 내 압력 및 캐리어 N2 가스의 유량과 성막 레이트의 관계를 나타내는 도면,
도 6은 실험예 3에 있어서, 캐리어 N2 가스의 유량을 변화시킨 경우의, WCl6 가스 공급 시간과 TiN막의 에칭 깊이의 관계를 나타내는 도면,
도 7은 실험예 4에 있어서, 하지막으로서 TiN막을 이용해 텅스텐막을 ALD법으로 성막한 경우의, 웨이퍼 온도 및 챔버 내 압력과, 1 사이클 당의 성막 레이트의 관계를 나타내는 도면,
도 8은 실험예 5에 있어서, 하지막으로서 TiN막을 이용해 텅스텐막을 ALD법으로 성막한 경우의, 웨이퍼 온도 및 챔버 내 압력과, 1 사이클 당의 성막 레이트의 관계를 나타내는 도면,
도 9는 실험예 5에 있어서의, 웨이퍼 온도가 500℃일 때의 챔버 내 압력과, 1 사이클 당의 성막 레이트의 관계를 나타내는 도면,
도 10a는 실험예 6에 있어서, 하지막으로서 TiN막, H2 환원 W막을 이용해 텅스텐막을 CVD법에 의해 성막한 경우의, 텅스텐막의 막 두께와 비저항의 관계를 나타내는 도면,
도 10b는 실험예 6에 있어서, 하지막으로서 SiH4 환원 W막, B2H6 환원 W막을 이용해 텅스텐막을 CVD법에 의해 성막한 경우의, 텅스텐막의 막 두께와 비저항의 관계를 나타내는 도면,
도 11은 실험예 6에 있어서의, 각 하지막 상에 성막한 텅스텐막의 단면 SEM 사진,
도 12는 실험예 7에 있어서, 하지막으로서 TiN막, TiSiN막, SiO2막을 이용해 텅스텐막을 ALD법에 의해 성막한 경우의, 1 사이클 당의 성막 레이트를 나타내는 도면,
도 13은 실험예 8에 있어서, 애스펙트비(aspect ratio) 60인 홀에 텅스텐막을 성막했을 때의 단면의 SEM 사진,
도 14a는 실험예 9에 있어서 성막한 텅스텐막에 대해서, 2차 이온 질량 분석(SIMS)에 의해 깊이 방향의 불순물의 분석을 실행한 결과를 1㎤ 당 원자수로 나타내는 도면,
도 14b는 실험예 9에 있어서 성막한 텅스텐막에 대해서, 2차 이온 질량 분석(SIMS)에 의해 깊이 방향의 불순물의 분석을 실행한 결과를 원자%(atomic%)로 환산해 나타내는 도면.
＜본 발명에 이른 경위＞
본 발명을 실시하기 위한 형태의 설명에 앞서, 본 발명에 이른 경위에 대해 설명한다.
본 발명자들은 불소를 포함하지 않는 텅스텐의 성막 원료로서 WF6과 같은 할로겐화 텅스텐인 WCl6에 주목했다.
WCl6은 WF6과 같은 할로겐화 텅스텐이며, WF6과 같은 성막 거동을 나타낸다고 생각되고 있지만, 실제로는 WCl6을 이용해 CVD법이나 ALD법에 의해 양산 레벨에서 실용적인 텅스텐막을 성막하는 것은 아직도 성공하지 않았다.
상기 특허문헌 6에는, 텅스텐 원료로서 염화텅스텐인 WCl6을 이용할 수 있는 것이 기재되어 있지만, 여기에 기재되어 있는 것은, CAT법(촉매법)과 ALD법을 조합한 CAT-ALD법이라고 하는 특수한 방법이며, 게다가 성막하는 것은 질화텅스텐 박막이며, 단순한 CVD법이나 ALD법에 의한 텅스텐막의 성막 방법에 대해서는 개시되어 있지 않을 뿐만 아니라, WCl6을 이용한 실시예에 대해서는 일절 기재되지 않았다.
이 상황에서 본 발명자들이 검토를 거듭한 결과, WCl6을 이용한 경우의 성막 거동은 WF6을 이용한 경우의 성막 거동과는 크게 차이가 나는 것, 및 텅스텐 원료로서 염화텅스텐인 WCl6을 이용한 경우에, 그 성막 거동에 적합한 조건에 의해, CVD법 또는 ALD법에 따라 양호한 특성을 갖는 실용적인 텅스텐막을 성막할 수 있는 것을 찾아내어 본 발명을 완성하기에 이르렀다.
또한, 본 발명자들은 한층 더 검토한 결과, 텅스텐 원료로서 WCl6을 이용한 경우에, WF6을 이용해 성막 가능한 조건이어도, 성막하려고 하는 텅스텐막의 하지를 에칭할 수 있는 온도 및 압력의 조건이 존재하고, 온도·압력 조건이 그러한 에칭 반응이 발생하는 조건 이외인 것이 바람직하다는 것을 찾아냈다.
이하에, 본 발명의 실시형태에 대해 첨부 도면을 참조하면서 설명한다.
＜성막 장치＞
도 1은 본 발명에 따른 텅스텐막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 단면도이다.
도 1에 도시되는 바와 같이, 성막 장치(100)는 기밀하게 구성된 대략 원통 형상의 챔버(1)를 갖고 있고, 그 중에는 피처리 기판인 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(susceptor)(2)가 후술하는 배기실의 저부로부터 그 중앙 하부에 이르는 원통 형상의 지지 부재(3)에 의해 지지된 상태로 배치되어 있다. 이 서셉터(2)는 예를 들면 AlN 등의 세라믹스로 이루어져 있다. 또한, 서셉터(2)에는 히터(5)가 매립되어 있고, 이 히터(5)에는 히터 전원(6)이 접속되어 있다. 한편, 서셉터(2)의 상면 근방에는 열전대(7)가 마련되어 있고, 열전대(7)의 신호는 히터 컨트롤러(8)에 전송되도록 되어 있다. 그리고, 히터 컨트롤러(8)는 열전대(7)의 신호에 따라 히터 전원(6)에 지령을 송신하고, 히터(5)의 가열을 제어하여 웨이퍼(W)를 소정의 온도로 제어하게 되어 있다. 또한, 서셉터(2)에는 3개의 웨이퍼 승강 핀(도시하지 않음)이 서셉터(2)의 표면에 대해서 돌몰 가능하게 마련되어 있고, 웨이퍼(W)를 반송할 때에, 서셉터(2)의 표면으로부터 돌출된 상태가 된다. 또한, 서셉터(2)는 승강 기구(도시하지 않음)에 의해 승강 가능하게 되어 있다.
챔버(1)의 천장벽(1a)에는, 원형의 구멍(1b)이 형성되어 있고, 그곳으로부터 챔버(1) 내로 돌출하도록 샤워 헤드(10)가 끼워넣어져 있다. 샤워 헤드(10)는 후술하는 가스 공급 기구(30)로부터 공급된 성막 원료 가스인 WCl6 가스를 챔버(1) 내로 토출하기 위한 것이고, 그 상부에는, WCl6 가스 및 퍼지 가스로서 N2 가스를 도입하는 제 1 도입로(11)와, 환원 가스로서의 H2 가스 및 퍼지 가스로서 N2 가스를 도입하는 제 2 도입로(12)를 갖고 있다.
샤워 헤드(10)의 내부에는 상하 2단으로 공간(13, 14)이 마련되어 있다. 상측의 공간(13)에는 제 1 도입로(11)가 연결되어 있고, 이 공간(13)으로부터 제 1 가스 토출로(15)가 샤워 헤드(10)의 저면까지 연장되어 있다. 하측의 공간(14)에는 제 2 도입로(12)가 연결되어 있고, 이 공간(14)으로부터 제 2 가스 토출로(16)가 샤워 헤드(10)의 저면까지 연장되어 있다. 즉, 샤워 헤드(10)는 성막 원료 가스로서의 WCl6 가스와 환원 가스인 H2 가스가 각각 독립하여 토출로(15 및 16)로부터 토출되도록 되어 있다.
챔버(1)의 저벽에는, 하방을 향해서 돌출하는 배기실(21)이 마련되어 있다. 배기실(21)의 측면에는 배기관(22)이 접속되어 있고, 이 배기관(22)에는 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(23)가 접속되어 있다. 그리고 이 배기 장치(23)를 작동시키는 것에 의해 챔버(1) 내를 소정의 감압 상태로 하는 것이 가능해진다.
챔버(1)의 측벽에는, 웨이퍼(W)의 반입출을 실행하기 위한 반입출구(24)와 이 반입출구(24)를 개폐하는 게이트 밸브(25)가 마련되어 있다. 또한, 챔버(1)의 벽부에는, 히터(26)가 마련되어 있고, 성막 처리 시에 챔버(1)의 내벽의 온도를 제어 가능해진다.
가스 공급 기구(30)는 성막 원료인 WCl6을 수용하는 성막 원료 탱크(31)를 갖고 있다. WCl6는 상온에서는 고체이며, 성막 원료 탱크(31) 내에는 텅스텐 원료로서의 염화텅스텐인 WCl6가 고체로서 수용되어 있다. 성막 원료 탱크(31)의 주위에는 히터(31a)가 마련되어 있고, 탱크(31) 내의 성막 원료를 적당한 온도로 가열하고, WCl6을 승화시키도록 되어 있다. 또한 염화텅스텐으로서는 WCl5을 이용할 수도 있다. WCl5을 이용해도 WCl6과 거의 동일한 거동을 나타낸다.
성막 원료 탱크(31)에는, 상방으로부터 캐리어 가스인 N2 가스를 공급하기 위한 캐리어 가스 배관(32)이 삽입되어 있다. 캐리어 가스 배관(32)에는 N2 가스 공급원(33)이 접속되어 있다. 또한, 캐리어 가스 배관(32)에는, 유량 제어기로서의 매스 플로우 컨트롤러(34) 및 그 전후의 밸브(35)가 개재되어 있다. 또한, 성막 원료 탱크(31) 내에는 원료 가스 라인이 되는 원료 가스 송출 배관(36)이 상방으로부터 삽입되어 있고, 이 원료 가스 송출 배관(36)의 타단은 샤워 헤드(10)의 제 1 도입로(11)에 접속되어 있다. 원료 가스 송출 배관(36)에는 밸브(37)가 개재되어 있다. 원료 가스 송출 배관(36)에는 성막 원료 가스인 WCl6 가스의 응축 방지를 위한 히터(38)가 마련되어 있다. 그리고, 성막 원료 탱크(31) 내에서 승화한 WCl6 가스가 캐리어 가스로서의 N2 가스(캐리어 N2)에 의해 반송되고, 원료 가스 송출 배관(36) 및 제 1 도입로(11)를 개입시켜 샤워 헤드(10) 내에 공급된다. 또한, 원료 가스 송출 배관(36)에는, 배관(74)을 거쳐서 퍼지 가스로서의 N2 가스(퍼지 N2)를 공급하는 N2 가스 공급원(71)이 접속되어 있다. 배관(74)에는 유량 제어기로서의 매스 플로우 컨트롤러(72) 및 그 전후의 밸브(73)가 개재되어 있다. N2 가스 공급원(71)으로부터의 N2 가스는 원료 가스 라인측의 퍼지 가스로서 이용된다.
또한, 캐리어 가스 배관(32)과 원료 가스 송출 배관(36) 사이는, 바이패스 배관(48)에 의해 접속되어 있고, 이 바이패스 배관(48)에는 밸브(49)가 개재되어 있다. 캐리어 가스 배관(32) 및 원료 가스 송출 배관(36)에 있어서의 배관(48) 접속 부분의 하류측에는 각각 밸브(35a, 37a)가 개재되어 있다. 그리고, 밸브(35a, 37a)를 폐쇄하여 밸브(49)를 개방하는 것에 의해, N2 가스 공급원(33)으로부터의 N2 가스를, 캐리어 가스 배관(32), 바이패스 배관(48)을 거쳐서, 원료 가스 송출 배관(36)을 퍼지하는 것이 가능해지고 있다. 또한, 캐리어 가스 및 퍼지 가스로서는, N2 가스에 한정하지 않고, Ar 가스 등의 다른 불활성 가스여도 좋다.
샤워 헤드(10)의 제 2 도입로(12)에는, H2 가스 라인이 되는 배관(40)이 접속되어 있고, 배관(40)에는, 환원 가스인 H2 가스를 공급하는 H2 가스 공급원(42)과, 배관(64)을 거쳐서 퍼지 가스로서의 N2 가스(퍼지 N2)를 공급하는 N2 가스 공급원(61)이 접속되어 있다. 또한, 배관(40)에는 유량 제어기로서의 매스 플로우 컨트롤러(44) 및 그 전후의 밸브(45)가 개재되고, 배관(64)에는 유량 제어기로서의 매스 플로우 컨트롤러(62) 및 그 전후의 밸브(63)가 개재되어 있다. N2 가스 공급원(61)으로부터의 N2 가스는 H2 가스 라인측의 퍼지 가스로서 이용된다. 환원 가스로서는, H2 가스에 한정하지 않고, SiH4 가스, B2H6 가스, NH3 가스를 이용할 수도 있다. H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스 중 2개 이상을 공급할 수 있도록 해도 좋다. 또한, 이들 이외의 다른 환원 가스, 예를 들면 PH3 가스, SiH2Cl2 가스를 이용해도 좋다.
이 성막 장치(100)는 각 구성부, 구체적으로는 밸브, 전원, 히터, 펌프 등을 제어하는 제어부(50)를 갖고 있다. 이 제어부(50)는 마이크로프로세서(컴퓨터)를 구비한 프로세스컨트롤러(51)와, 유저 인터페이스(52)와, 기억부(53)를 갖고 있다. 프로세스컨트롤러(51)에는 성막 장치(100)의 각 구성부가 전기적으로 접속되어서 제어되는 구성으로 되어 있다. 유저 인터페이스(52)는, 프로세스컨트롤러(51)에 접속되어 있고, 오퍼레이터가 성막 장치(100)의 각 구성부를 관리하기 위해서 커맨드의 입력 조작 등을 실행하는 키보드나, 성막 장치의 각 구성부의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어진다. 기억부(53)도 프로세스컨트롤러(51)에 접속되어 있고, 이 기억부(53)에는, 성막 장치(100)에서 실행되는 각종 처리를 프로세스컨트롤러(51)의 제어에 의해 실현되기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램 즉 처리 레시피나, 각종 데이터베이스 등이 격납되어 있다. 처리 레시피는 기억부(53) 내의 기억 매체(도시하지 않음)에 기억되어 있다. 기억 매체는, 하드 디스크 등의 고정적으로 마련되어 있는 것이어도 좋고, CDROM, DVD, 플래시메모리 등의 가반성의 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용회선을 거쳐서 레시피를 적절하게 전송시키도록 해도 좋다.
그리고, 필요에 따라, 유저 인터페이스(52)로부터의 지시 등에 의해 소정의 처리 레시피를 기억부(53)로부터 호출하여 프로세스컨트롤러(51)에 실행시키는 것에 의해, 프로세스컨트롤러(51)의 제어 하에서, 성막 장치(100)로의 소망한 처리가 실행된다.
＜성막 방법의 실시형태＞
다음에, 이상과 같이 구성된 성막 장치(100)를 이용하여 실행되는 성막 방법의 실시형태에 대해 설명한다.
우선, 게이트 밸브(25)를 열고, 반송 장치(도시하지 않음)에 의해 웨이퍼(W)를 반입출구(24)를 거쳐서 챔버(1) 내로 반입하여, 히터(5)에 의해 소정 온도로 가열된 서셉터(2) 상에 탑재하고, 소정의 진공도까지 감압한 후, 이하와 같이 하여 CVD법 또는 ALD법에 의해 텅스텐막의 성막을 실행한다. 웨이퍼(W)로서는, 예를 들면 열 산화막의 표면, 또는 트렌치나 홀 등의 오목부를 갖는 층간 절연막의 표면에 하지막으로서 배리어 메탈막(예를 들면 TiN막, TiSiN막)이 형성된 것을 이용할 수 있다. 텅스텐막은, 열 산화막이나 층간 절연막에 대한 밀착력이 나쁘고, 또한 인큐베이션 시간도 길어지기 때문에, 열 산화막이나 층간 절연막 상에 성막하는 것은 곤란하지만, TiN막이나 TiSiN막을 하지막으로서 이용하는 것에 의해, 성막이 용이해진다. 다만, 하지막은 이것에 한정하는 것은 아니다.
(CVD법에 따른 성막)
우선, CVD법에 따른 성막에 대해 설명한다.
도 2는 CVD법에 따른 성막 시의 처리 레시피를 도시하는 도면이다. 최초에, 밸브(37, 37a 및 45)를 폐쇄하고 밸브(63 및 73)를 개방하여, N2 가스 공급원(61, 71)으로부터 배관(64, 74)을 거쳐서 퍼지 가스로서의 N2 가스(퍼지 N2)를 챔버(1) 내에 공급하여 압력을 상승시키고, 서셉터(2) 상의 웨이퍼(W)의 온도를 안정시킨다.
챔버(1) 내가 소정 압력에 도달한 후, N2 가스 공급원(61, 71)으로부터의 퍼지 N2를 흐르게 한 채로, 밸브(37, 37a)를 개방하는 것에 의해, 캐리어 가스로서의 N2 가스(캐리어 N2)를 성막 원료 탱크(31) 내에 공급하고, 성막 원료 탱크(31) 내에서 WCl6을 승화시켜, 생성된 WCl6 가스를 챔버(1) 내에 공급하는 동시에, 밸브(45)를 개방하여 H2 가스 공급원(42)으로부터 H2 가스를 챔버(1) 내에 공급한다. 이에 의해, 웨이퍼(W)의 표면의 하지막 상에서, 텅스텐 원료 가스인 WCl6 가스와 환원 가스인 H2 가스의 반응이 발생하여 텅스텐막이 성막된다. 텅스텐 원료 가스로서 WCl5 가스를 이용한 경우도 마찬가지이다.
텅스텐막의 막 두께가 소정의 값이 될 때까지 성막을 계속한 후, 밸브(45)를 폐쇄하여 H2 가스의 공급을 정지하고, 또한 밸브(37, 37a)를 폐쇄하여 WCl6 가스를 정지하고, 퍼지 N2만을 챔버(1) 내에 공급하도록 하여, 챔버(1) 내의 퍼지를 실행한다. 이상으로 CVD법에 따른 성막이 종료한다. 이 때의 텅스텐막의 막 두께는 성막 시간에 의해 제어할 수 있다.
(ALD법에 따른 성막)
다음에, ALD법에 의해 성막에 대해 설명한다.
도 3은 ALD법에 따른 성막 시의 처리 레시피를 도시하는 도면이다. 최초에 CVD법 때와 마찬가지로, 밸브(37, 37a 및 45)를 폐쇄하고 밸브(63 및 73)를 개방하여, N2 가스 공급원(61, 71)으로부터 배관(64, 74)을 거쳐서 퍼지 가스로서의 N2 가스(퍼지 N2)를 챔버(1) 내에 공급하여 압력을 상승시키고, 서셉터(2) 상의 웨이퍼(W)의 온도를 안정시킨다.
챔버(1) 내가 소정 압력에 도달한 후, N2 가스 공급원(61)으로부터 배관(64)을 거쳐서 퍼지 N2를 흐르게 한 채로, 밸브(73)를 폐쇄하여 배관(74)측의 퍼지 N2를 정지하고, 밸브(37, 37a)를 개방하는 것에 의해, N2 가스 공급원(33)으로부터 캐리어 N2를 성막 원료 탱크(31) 내에 공급하고, 성막 원료 탱크(31) 내에서 승화한 WCl6 가스를 단시간 챔버(1) 내에 공급하여 웨이퍼(W) 표면에 형성된 하지막 상에 WCl6을 흡착시키고(WCl6 가스 공급 단계), 그 다음에, 밸브(37, 37a)를 폐쇄하고 밸브(73)를 개방하여, WCl6 가스를 정지하는 동시에 배관(64)의 퍼지 N2에 부가하여 배관(74)측에서의 퍼지 N2도 챔버(1) 내에 공급하여, 챔버(1) 내의 잉여의 WCl6 가스를 퍼지한다(퍼지 단계).
그 다음에, N2 가스 공급원(71)으로부터 배관(74)을 거쳐서 퍼지 N2 가스를 흐르게 한 채로, 밸브(63)를 폐쇄하여 배관(64)측의 퍼지 N2를 정지하고, 밸브(45)를 개방하여 H2 가스 공급원(42)으로부터 H2 가스를 단시간 챔버(1) 내에 공급하고, 웨이퍼(W) 상에 흡착한 WCl6와 반응시키고(H2 가스 공급 단계), 그 다음에 밸브(45)를 폐쇄하고 밸브(63)를 개방하여, H2 가스의 공급을 정지하는 동시에 배관(74)의 퍼지 N2에 부가하여 배관(64)측에서의 퍼지 N2도 챔버(1) 내에 공급하여, 챔버(1) 내의 잉여의 H2 가스를 퍼지한다(퍼지 단계).
이상의 WCl6 가스 공급 단계, 퍼지 단계, H2 가스 공급 단계, 퍼지 단계의 1 사이클에 의해, 얇은 텅스텐 단위막이 형성된다. 그리고, 이러한 단계를 복수 사이클 반복하는 것에 의해 소망한 막 두께의 텅스텐막을 성막한다. 이 때의 텅스텐막의 막 두께는 상기 사이클의 반복수에 의해 제어할 수 있다. 텅스텐 원료 가스로서 WCl5 가스를 이용한 경우도 마찬가지이다.
(성막 조건)
텅스텐 원료로서 WCl6을 이용한 경우에는, WCl6 가스 자체가 에칭 작용도 갖기 때문에, 온도 및 압력의 조건에 따라서는, 텅스텐막의 하지가 WCl6 가스에 의해 에칭되어 텅스텐막이 성막되기 어렵다. 따라서, 온도·압력 조건이 그러한 에칭 반응이 발생하는 조건 이외인 것이 바람직하다. 보다 상세하게는, 온도가 낮은 영역에서는 성막 반응도 에칭 반응도 발생하지 않기 때문에, 성막 반응을 일으키게 하기 위해서는 고온이 바람직하지만, 성막 반응이 발생하는 고온에서는, 압력이 낮으면 에칭 반응이 발생하는 경향이 있다. 따라서, 고온·고압 조건이 바람직하다.
구체적으로는, 하지막의 종류에도 의하지만, 상기 CVD법 및 ALD법 모두, 웨이퍼 온도(서셉터 표면 온도) : 400℃ 이상, 챔버 내 압력 : 5Torr(667㎩) 이상으로 하는 것이 바람직하다. 이는, 웨이퍼 온도가 400℃보다 낮은 온도로 하면 성막 반응이 발생하기 어렵고, 또한, 압력이 5Torr보다 낮으면 400℃ 이상에 대해 에칭 반응이 발생하기 쉬워지기 때문이다. 또한, 웨이퍼 온도가 400℃에서는, 5Torr에 대해서 성막량이 적게 되는 경향에 있지만, 10Torr(1333㎩)가 되면 충분한 성막량을 얻을 수 있기 때문에, 웨이퍼 온도가 400℃ 이상에 있어서, 챔버 내 압력 : 10Torr 이상으로 하는 것이 보다 바람직하다. 또한, 웨이퍼 온도가 500℃에서 보다 성막량이 증가하여, 5Torr에서도 충분한 성막량을 얻을 수 있기 때문에, 웨이퍼 온도 : 500℃ 이상, 챔버 내 압력 : 5Torr 이상으로 하는 것이 보다 바람직하다. 충분한 성막량을 얻는 관점에서는, 온도에 상한은 존재하지 않지만, 장치의 제약이나 반응성의 점으로부터, 사실상의 상한은 800℃ 정도이다. 보다 바람직하게는 400℃ 내지 700℃, 한층 더 바람직하게는 400℃ 내지 650℃이다. 또한, 압력에 관해서도 상기 점에서는 상한은 존재하지 않지만, 마찬가지로 장치의 제약이나 반응성의 점으로부터 사실상의 상한은 100Torr(13333㎩)이다. 보다 바람직하게는, 10 내지 40Torr(1333㎩ 내지 5333㎩)이다. 또한 온도나 압력 조건의 바람직한 범위는 실 장치의 구조나 다른 조건에 의해서 다소 변동한다.
다른 조건의 바람직한 범위는 이하와 같다.
· CVD법
캐리어 N2 가스 유량 : 20 내지 1000sccm(mL/min)
[WCl6 가스 공급량으로서 0.25 내지 30sccm(mL/min)]
H2 가스 유량 : 500 내지 5000sccm(mL/min)
성막 원료 탱크의 가온 온도 : 130 내지 190℃
· ALD법
캐리어 N2 가스 유량 : 20 내지 500sccm(mL/min)
[WCl6 가스 공급량으로서 0.25 내지 15sccm(mL/min)]
WCl6 가스 공급 시간(1회당) : 0.05 내지 10sec
H2 가스 유량 : 500 내지 5000sccm(mL/min)
H2 가스 공급 시간 : (1회당) : 0.1~10sec
성막 원료 탱크의 가온 온도 : 130 내지 190℃
[0048]
또한, CVD법 및 ALD법 중 어느 것에 있어서도, 환원 가스로서, H2 가스 외에, SiH4 가스, B2H6 가스, NH3 가스를 이용할 수 있고, 이들을 이용한 경우에도 동일한 조건으로 바람직한 성막을 실행할 수 있다. 막 중의 불순물을 보다 저감하는 관점에서는, H2 가스를 이용하는 것이 바람직하다. 또한, NH3 가스를 이용하는 것에 의해 양호한 반응성을 얻을 수 있어, 성막 레이트를 높게 할 수 있다. 또한, 상술한 바와 같이, 다른 환원 가스, 예를 들면 PH3 가스, SiH2Cl2 가스를 이용할 수도 있다.
(실시형태의 효과 등)
이상과 같은 성막 방법에 의해, 양호한 특성의 실용적인 텅스텐막을 성막할 수 있다. 구체적으로는, Cl, C, N, O 등의 불순물 농도가 적고, 텅스텐 원료로서 WF6을 이용한 종래의 텅스텐막과 손색이 없는 비저항을 갖는 텅스텐막을 얻을 수 있다. 또한, 스텝 커버리지가 양호한 텅스텐막을 얻을 수 있다.
＜성막 방법의 다른 실시형태＞
다음에, 성막 방법의 다른 실시형태에 대해 설명한다.
본 실시형태에서는, 열 산화막이나 층간 절연막 상에 하지막으로서 형성된 배리어 메탈막(TiN막 또는 TiSiN막) 위에, CVD법 또는 ALD법에 의해 초기 텅스텐막을 성막한 후, 마찬가지로 CVD법 또는 ALD법에 의해 주 텅스텐막을 성막한다. 이와 같이, 주 텅스텐막을 초기 텅스텐막 상에 성막하는 것에 의해, 주 텅스텐막의 성막 가능한 조건을 넓힐 수 있다. 초기 텅스텐막의 막 두께는 310㎚가 바람직하다.
이 경우에, 초기 텅스텐막의 성막 시에, 환원 가스로서 SiH4 가스 또는 B2H6 가스를 이용하여 주 텅스텐막의 성막 시에 환원 가스로서 H2 가스를 이용하는 것이 바람직하다. 이렇게 함으로써, 불순물을 거의 증가시키는 일 없이, 하지막 상에 H2 환원에 의한 텅스텐막을 직접 형성하는 것보다도 저저항의 텅스텐막을 얻을 수 있다. 이는, 환원 가스로서 SiH4 가스 또는 B2H6 가스를 이용해 성막된 초기 텅스텐막 상에 주 텅스텐막을 성막하는 것에 의해, 텅스텐의 결정 입자의 사이즈가 커지기 때문이라고 생각할 수 있다.
＜실험예＞
다음에, 실험예에 대해서 설명한다.
(실험예 1)
여기에서는, CVD법에 따른 성막 영역을 확인하였다. 하지막으로서 TiN막, 및 원료 가스로서 WCl6 가스, 환원 가스로서 H2 가스를 이용하여 성막한 텅스텐막(H2 환원 W막)을 이용해 웨이퍼 온도를 300 내지 500℃의 범위 및 챔버 내 압력을 5 내지 30Torr의 범위에서 변화시키고, 도 1의 성막 장치를 이용해 CVD법에 의해 텅스텐막의 성막을 실행하였다. 다른 조건으로서는, WCl6 가스를 공급하기 위한 캐리어 N2 가스의 유량을 50sccm, H2 가스의 유량을 1500sccm로 하였다. 또한, WCl6 가스의 유량은 캐리어 N2 가스의 약 1.1%인 것을 미리 확인해두었다.
이 때의 웨이퍼 온도 및 챔버 내 압력과 성막 레이트의 관계를 도 4a, 도 4b에 도시한다. 도 4a는 하지막이 TiN막인 경우를 도시하고, 도 4b는 하지막이 H2 환원 W막인 경우를 도시한다.
도 4a, 도 4b에 도시되는 바와 같이, 하지막이 TiN막인 경우에는, 웨이퍼 온도 450℃ 이상, 챔버 내 압력 20Torr 이상에서 성막이 확인되고, 하지막이 H2 환원 W막의 경우에는, 웨이퍼 온도 400℃ 이상, 챔버 내 압력 10Torr 이상에서 성막이 확인되어, 고온·고압이 됨에 따라 성막 레이트가 상승하는 것이 확인되었다.
(실험예 2)
여기에서는, 실험예 1과 같이, 하지막으로서 TiN막, 및 원료 가스로서 WCl6 가스, 환원 가스로서 H2 가스를 이용해 성막한 H2 환원 W막을 이용하여 웨이퍼 온도를 500℃, H2 가스 유량을 1500sccm로 고정하고, 챔버 내 압력을 5 내지 30Torr의 범위 및 캐리어 N2 가스의 유량을 20 내지 500sccm(WCl6 가스의 유량 0.23 내지 5.75sccm에 대응)의 범위에서 변화시키고, 도 1의 성막 장치를 이용하여 CVD법에 의해 텅스텐막의 성막을 실행하였다. 실험예 1과 같이, WCl6 가스의 유량은 캐리어 N2 가스의 약 1.1%이다.
이 때의 챔버 내 압력 및 캐리어 N2 가스의 유량과 성막 레이트의 관계를 도 5a, 도 5b에 도시한다. 도 5a는 하지막이 TiN막인 경우를 도시하고, 도 5b는 하지막이 H2 환원 W막인 경우를 도시한다.
도 5a에 도시된 바와 같이, 하지막이 TiN막인 경우에는, 캐리어 가스 유량이 50sccm 이하에서는 성막이 확인되었지만, 50sccm를 넘으면 성막되지 않는 결과가 되었다. 또한, 고압이 될수록 성막 가능한 캐리어 가스 유량이 증가하는 것이 확인되었다. 이는 WCl6 유량이 증가하는 것에 의해, TiN막이 에칭되기 때문임을 강하게 시사하고 있다.
한편, 도 5b에 도시되는 바와 같이, 하지막이 H2 환원 W막의 경우에는, 캐리어 N2 가스 유량, 즉 WCl6 유량이 증가하는 것에 의해, 성막 레이트가 증가하고 있어서, 고압·고유량에서 성막 레이트가 상승하는 것이 확인되었다. 이는 H2 환원 W막이 WCl6 가스에 의해 에칭되지 않기 때문이다.
(실험예 3)
다음에, 하지막으로서 이용하는 TiN막의 WCl6 가스에 의한 에칭성에 대해 확인하였다. 여기에서는, 웨이퍼 온도 300℃, 챔버 내 압력을 30Torr로 하고, 캐리어 N2 가스의 유량을 20 내지 500sccm(WCl6 가스의 유량 0.23 내지 5.75sccm에 대응)의 범위에서 변화시켰을 경우의, WCl6 가스 공급 시간과 TiN막의 에칭 깊이의 관계를 파악하였다. 그 결과를 도 6에 도시한다. 이 도면에 도시되는 바와 같이, WCl6 가스에 의해 TiN막이 에칭되는 것, 및 WCl6 가스 유량이 많을수록 에칭 깊이가 증가하는 것이 확인되었다. 다만, 이 온도·압력 조건에서는, 에칭의 인큐베이션 타임이 길고, 240sec 이하에서는 에칭이 확인되지 않았다.
(실험예 4)
여기에서는, ALD법에 따른 성막 영역을 확인하였다. 하지막으로서 TiN막을 이용하여 웨이퍼 온도를 300℃, 400℃, 500℃의 3수준으로 변화시키고, 챔버 내 압력을 1Torr, 10Torr, 20Torr, 30Torr의 4수준으로 변화시켜서, 도 1의 성막 장치를 이용하여 ALD법에 의해 텅스텐막의 성막을 실행하였다. 다른 조건으로서는 캐리어 N2 가스 유량 : 50sccm, H2 가스 유량 : 1500sccm, WCl6 공급 단계 1회의 시간 : 5sec, H2 가스 공급 단계 1회의 시간 : 5sec, 퍼지 단계 1회의 시간 : 10sec로 하였다.
이 때의 웨이퍼 온도 및 챔버 내 압력과, 1사이클 당의 성막 레이트의 관계를 도 7에 도시한다. 도 7에 도시되는 바와 같이, 웨이퍼 온도 400℃에 대해서는, 챔버 내 압력 10Torr 이상에서 성막이 확인되고, 고온·고압이 됨에 따라 성막 레이트가 상승하는 경향을 볼 수 있었다. 본 실험의 범위에서 가장 고온·고압인 500℃, 30Torr에 있어서, 가장 높은 성막 레이트 0.042nm/cycle을 얻을 수 있었다.
(실험예 5)
여기에서는, ALD법에 따른 성막 영역에 대해서 더욱 상세하게 실험을 실행하였다. 하지막으로서 TiN막을 이용하여 웨이퍼 온도를 300℃, 400℃, 500℃의 3수준으로 변화시키고, 챔버 내 압력을 5Torr, 10Torr, 20Torr, 30Torr, 40Torr의 5수준으로 변화시켜서, 도 1의 성막 장치를 이용하여 ALD법에 의해 텅스텐막의 성막을 실행하였다. 다른 조건은 실험예 4와 마찬가지로 하였다.
이 때의 웨이퍼 온도 및 챔버 내 압력과 1사이클 당의 성막 레이트의 관계를 도 8에 도시한다. 도 8에 도시되는 바와 같이, 웨이퍼 온도가 300℃에서는 어느 압력에서도 성막되지 않았지만, 400℃에서는 10Torr 이상, 500℃에서는 5Torr 이상에서 성막이 확인되었다. 또한, 고온·고압이 됨에 따라 성막 레이트가 상승하는 경향을 볼 수 있고, 웨이퍼 온도 500℃에 대해서는, 챔버 내 압력이 5Torr에서 성막이 확인되고, 웨이퍼 온도 400℃에 대해서는, 챔버 내 압력이 10Torr에서 성막이 확인되었다. 본 실험의 범위에서 가장 고온·고압인 500℃, 40Torr에 있어서, 가장 높은 성막 레이트인 0.12㎚/cycle를 얻을 수 있었다. 웨이퍼 온도가 500℃ 때의 챔버 내 압력과 1 사이클 당의 성막 레이트의 관계를 별도로 도 9에 도시한다.
(실험예 6)
여기에서는, CVD법에 의해 성막한 텅스텐막의 막 두께와 막의 비저항의 관계를 구하였다. 하지막으로서 TiN막, 환원 가스로서 H2 가스를 이용하여 성막한 텅스텐막(H2 환원 W막), 환원 가스로서 SiH4 가스를 이용해 성막한 텅스텐막(SiH4 환원 W막), 환원 가스로서 B2H6 가스를 이용해 성막한 텅스텐막(B2H6 환원 W막)을 이용하고, 게다가, 웨이퍼 온도 500℃, 챔버 내 압력 30Torr, WCl6 가스를 공급하기 위한 캐리어 N2 가스의 유량 50sccm, H2 가스의 유량 1500sccm의 조건에서, 도 1의 성막 장치를 이용하여 CVD법에 의해 여러 가지의 막 두께의 텅스텐막을 성막하여, 각 막의 비저항을 측정하였다.
그 결과를 도 10a, 도 10b에 도시한다. 도 10a는 하지막으로서 TiN막, H2 환원 W막을 이용한 경우의 막 두께와 비저항의 관계를 도시하고, 도 10b는 하지막으로서 SiH4 환원 W막, B2H6 환원 W막을 이용한 경우의 텅스텐막의 막 두께와 비저항의 관계를 도시한다.
도 10a에 도시되는 바와 같이, TiN막 상에 형성된 텅스텐막의 비저항은 막 두께 40㎚ 부근에서 40μΩ·cm로 실용 가능한 레벨인 것이 확인되었다. 또한, 도 10a 및 도 10b에 도시되는 바와 같이, TiN막 상에 성막한 텅스텐막보다, SiH4 환원 W막 상이나 B2H6 환원 W막 상에 성막한 텅스텐막 쪽이 낮은 비저항이 얻어지고, 막 두께 40㎚ 부근에서 보면, TiN막 상에 성막한 경우가 40μΩ·cm인 것이, SiH4 환원 W막 상에서는 30μΩ·cm, B2H6 환원 W막 상에서는 20μΩ·cm로 낮은 값이 되었다. 이것으로부터, 하지막으로서 SiH4 환원 W막 상이나 B2H6 환원 W막을 이용하는 것에 의해 저저항화가 가능하다는 것이 확인되었다.
도 11은 이러한 하지막 상에 성막한 텅스텐막의 단면 SEM 사진이다. 이 도면에 도시되는 바와 같이, TiN막 상에 형성된 텅스텐막보다, SiH4 환원 W막 상이나 B2H6 환원 W막 상에 성막한 텅스텐막 쪽이 결정 입경이 크고, 결정 입경이 큰 것이 저 저항화를 가져왔던 것이 확인되었다.
(실험예 7)
여기에서는, 하지의 영향을 조사하였다. 하지막으로서 TiN막, TiSiN막, SiO2막을 이용하여 웨이퍼 온도를 500℃, 챔버 내 압력을 20Torr, 30Torr의 2수준으로 하고, WCl6 가스와 H2 가스를 이용한 ALD법에 의해 텅스텐막의 성막을 실행하였다.
이 때의 각 하지막을 이용했을 때의 1 사이클 당의 성막 레이트를 도 12에 도시한다. 도 12에 도시되는 바와 같이, 하지막에 의해 성막 레이트가 크게 달라지고, SiO2막에서는, 어느 압력도 성막되지 않았지만, TiN막 및 TiSiN막의 경우는 성막 가능하고, 거의 동일한 정도의 성막 레이트가 되는 것이 확인되었다. 또한, 이 때 성막 레이트는 20Torr의 경우보다 30Torr의 경우인 쪽이 2배 정도 높아졌다.
(실험예 8)
여기에서는, 텅스텐막의 스텝 커버리지를 확인하였다. 톱(top)의 지름이 0.18㎛, 애스펙트비가 60인 홀에 하지막으로서 TiN막을 형성하고, 도 1의 성막 장치를 이용하여 ALD법에 의해 텅스텐막을 성막하였다. 이 때의 조건은, 웨이퍼 온도 : 500℃, 챔버 내 압력 : 30Torr, 캐리어 N2 가스 유량 : 50sccm, H2 가스 유량 : 1500sccm, WCl6 공급 단계 1회의 시간 : 5sec, H2 가스 공급 단계 1회의 시간 : 5sec, 퍼지 단계 1회의 시간 : 10sec, 사이클수 : 600회로 하였다.
이 때의 단면의 SEM 사진을 도 13에 도시한다. 도 13에 도시되는 바와 같이, 톱의 지름이 0.18㎛, 애스펙트비가 60인 홀의 바닥까지 텅스텐막이 형성되어 있어 양호한 스텝 커버리지를 얻을 수 있는 것이 확인되었다.
(실험예 9)
여기에서는, 텅스텐막의 불순물을 확인하였다. 하지막으로서 TiN막을 이용하고, 게다가 도 1의 성막 장치를 이용하여 ALD법에 의해 텅스텐막을 성막하였다. 성막 조건은, 사이클수를 750회로 한 것 이외에는 실험예 8과 마찬가지로 하였다.
이와 같이 하여 성막한 텅스텐막에 대해서, 2차 이온 질량 분석(SIMS)에 의해 깊이 방향의 불순물의 분석을 실행하였다. 그 결과를 도 14a 및 14b에 도시한다. 도 14a는 1㎤ 당의 원자수로 도시한 것이고, 도 14b는 원자%(atomic%)로 환산한 것이다.
도 14a 및 도 14b에 도시되는 바와 같이, 막 중의 Cl 농도는 0.1 내지 0.2 원자%이며, TiN막 중의 Cl 농도인 1.0 원자%보다 낮은 것이 확인되었다. 또한, O나 C도 낮은 것이 확인되었다. N가 1.5 내지 2% 정도 검출되었지만, 이는 하지의 TiN막의 영향 또는 캐리어 가스로서 이용한 N2 가스의 영향을 생각할 수 있다.
＜다른 적용＞
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상기 실시형태에 한정되는 일 없이 여러 가지 변형 가능하다. 예를 들면, 상기 실시형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예를 들어 설명했지만, 반도체 웨이퍼는 실리콘이어도, GaAs, SiC, GaN 등의 화합물 반도체로도 좋고, 게다가 반도체 웨이퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 이용하는 유리 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
1 : 챔버 2 : 서셉터
5 : 히터 10 : 샤워 헤드
30 : 가스 공급 기구 31 : 성막 원료 탱크
42 : H2 가스 공급원 50 : 제어부
51 : 프로세스컨트롤러 53 : 기억부
61, 71 : N2 가스 공급원 W : 반도체 웨이퍼

Claims (10)

  1. 감압 분위기의 처리 용기 내에 피처리 기판을 배치하는 단계와,
    상기 처리 용기 내에, 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를, 동시에 또는 처리 용기 내의 퍼지를 사이에 두고 교대로 공급하는 단계와,
    상기 피처리 기판을 가열하는 단계와,
    가열된 상기 피처리 기판 상에서 염화텅스텐 가스 및 환원 가스를 반응시켜 텅스텐막을 성막하는 단계를 갖는
    텅스텐막의 성막 방법.
  2. 제 1 항에 있어서,
    상기 피처리 기판의 온도 및 처리 용기 내의 압력의 조건은 염화텅스텐에 의해, 성막하려고 하는 텅스텐막의 하지가 에칭되지 않는 조건으로 하는
    텅스텐막의 성막 방법.
  3. 제 1 항에 있어서,
    염화텅스텐이 WCl6인
    텅스텐막의 성막 방법.
  4. 제 1 항에 있어서,
    상기 피처리 기판은 상기 텅스텐막의 하지로서 TiN막 또는 TiSiN막을 갖는
    텅스텐막의 성막 방법.
  5. 제 1 항에 있어서,
    상기 피처리 기판의 온도가 400℃ 이상, 처리 용기 내의 압력이 5Torr 이상인
    텅스텐막의 성막 방법.
  6. 제 1 항에 있어서,
    상기 피처리 기판의 온도가 400℃ 이상, 처리 용기 내의 압력이 10Torr 이상인
    텅스텐막의 성막 방법.
  7. 제 1 항에 있어서,
    상기 피처리 기판의 온도가 500℃ 이상, 처리 용기 내의 압력이 5Torr 이상인
    텅스텐막의 성막 방법.
  8. 제 1 항에 있어서,
    환원 가스는 H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스로부터 선택된 적어도 1종인
    텅스텐막의 성막 방법.
  9. 제 1 항에 있어서,
    최초에, 환원 가스로서 SiH4 가스 또는 B2H6 가스를 이용하여 초기 성막을 실행하고, 그 다음에 환원 가스로서 H2 가스를 이용하여 주 성막을 실행하는
    텅스텐막의 성막 방법.
  10. 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체에 있어서,
    상기 프로그램은, 실행시에,
    감압 분위기의 처리 용기 내에 피처리 기판을 배치하는 단계와,
    상기 처리 용기 내에, 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를, 동시에 또는 처리 용기 내의 퍼지를 사이에 두고 교대로 공급하는 단계와,
    상기 피처리 기판을 가열하는 단계와,
    가열된 상기 피처리 기판 상에서 염화텅스텐 가스 및 환원 가스를 반응시켜 텅스텐막을 성막하는 단계를 갖는 텅스텐막의 성막 방법을 실행하도록, 컴퓨터에 상기 성막 장치를 제어시키는
    기억 매체.
KR1020167014005A 2013-11-27 2014-11-21 텅스텐막의 성막 방법 KR20160079031A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-244835 2013-11-27
JP2013244835 2013-11-27
PCT/JP2014/080941 WO2015080058A1 (ja) 2013-11-27 2014-11-21 タングステン膜の成膜方法

Publications (1)

Publication Number Publication Date
KR20160079031A true KR20160079031A (ko) 2016-07-05

Family

ID=53198999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167014005A KR20160079031A (ko) 2013-11-27 2014-11-21 텅스텐막의 성막 방법

Country Status (4)

Country Link
US (1) US20160379879A1 (ko)
JP (2) JP6554418B2 (ko)
KR (1) KR20160079031A (ko)
WO (1) WO2015080058A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061071A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
KR20200034611A (ko) * 2018-09-21 2020-03-31 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20200041785A (ko) * 2018-10-12 2020-04-22 도쿄엘렉트론가부시키가이샤 성막 방법 및 기판 처리 시스템

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10214807B2 (en) * 2016-06-02 2019-02-26 Lam Research Corporation Atomic layer deposition of tungsten for enhanced fill and reduced substrate attack
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
JP7085824B2 (ja) 2017-11-28 2022-06-17 東京エレクトロン株式会社 成膜方法
JP7018748B2 (ja) 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
US11075076B2 (en) 2017-12-01 2021-07-27 Tokyo Electron Limited Method for manufacturing a semiconductor device and film deposition apparatus
JP7023150B2 (ja) 2018-03-26 2022-02-21 東京エレクトロン株式会社 タングステン膜の成膜方法及び制御装置
US20210115560A1 (en) * 2018-06-28 2021-04-22 Tokyo Electron Limited Film forming method, film forming system, and film forming apparatus
US11501999B2 (en) * 2018-09-28 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt fill for gate structures
JP7321730B2 (ja) 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
JP2021136273A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法
JP7487538B2 (ja) 2020-04-15 2024-05-21 東京エレクトロン株式会社 タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
WO2024005892A1 (en) * 2022-06-30 2024-01-04 Applied Materials, Inc. Plasma enhanced tungsten nucleation for low resistivity

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02225670A (ja) 1989-02-23 1990-09-07 Toyota Motor Corp Ｃｖｄ法による金属薄膜の成膜方法
JPH0427136A (ja) 1990-04-11 1992-01-30 Mitsubishi Electric Corp 有機金属ガス利用薄膜形成装置
JPH04173976A (ja) 1990-11-02 1992-06-22 Mitsubishi Electric Corp 薄膜形成装置
JP2003193233A (ja) 2001-08-14 2003-07-09 Tokyo Electron Ltd タングステン膜の形成方法
JP2004273764A (ja) 2003-03-07 2004-09-30 Tokyo Electron Ltd タングステン膜の形成方法
JP2006028572A (ja) 2004-07-14 2006-02-02 Ulvac Japan Ltd 薄膜形成方法
KR20070081266A (ko) * 2006-02-10 2007-08-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20110014069A (ko) * 2009-08-04 2011-02-10 노벨러스 시스템즈, 인코포레이티드 고애스펙트비의 특징부에 대한 텅스텐 증착 방법 및 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829143B2 (ja) * 1991-03-25 1998-11-25 シャープ株式会社 半導体装置の製造方法
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
US7964505B2 (en) * 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6844258B1 (en) * 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
JP2007046134A (ja) * 2005-08-11 2007-02-22 Tokyo Electron Ltd 金属系膜形成方法及びプログラムを記録した記録媒体
US8993055B2 (en) * 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
TWI493058B (zh) * 2007-05-15 2015-07-21 Applied Materials Inc 鎢材料的原子層沈積法
US10256142B2 (en) * 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP2011157571A (ja) * 2010-01-29 2011-08-18 Hitachi Kokusai Electric Inc 基板処理装置
CN113862634A (zh) * 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US8853080B2 (en) * 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9169556B2 (en) * 2012-10-11 2015-10-27 Applied Materials, Inc. Tungsten growth modulation by controlling surface composition
US9230815B2 (en) * 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten
US9275865B2 (en) * 2012-10-31 2016-03-01 Applied Materials, Inc. Plasma treatment of film for impurity removal
US9546419B2 (en) * 2012-11-26 2017-01-17 Applied Materials, Inc. Method of reducing tungsten film roughness and resistivity
US20190067095A1 (en) * 2017-08-30 2019-02-28 Asm Ip Holding B.V. Layer forming method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02225670A (ja) 1989-02-23 1990-09-07 Toyota Motor Corp Ｃｖｄ法による金属薄膜の成膜方法
JPH0427136A (ja) 1990-04-11 1992-01-30 Mitsubishi Electric Corp 有機金属ガス利用薄膜形成装置
JPH04173976A (ja) 1990-11-02 1992-06-22 Mitsubishi Electric Corp 薄膜形成装置
JP2003193233A (ja) 2001-08-14 2003-07-09 Tokyo Electron Ltd タングステン膜の形成方法
JP2004273764A (ja) 2003-03-07 2004-09-30 Tokyo Electron Ltd タングステン膜の形成方法
JP2006028572A (ja) 2004-07-14 2006-02-02 Ulvac Japan Ltd 薄膜形成方法
KR20070081266A (ko) * 2006-02-10 2007-08-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20110014069A (ko) * 2009-08-04 2011-02-10 노벨러스 시스템즈, 인코포레이티드 고애스펙트비의 특징부에 대한 텅스텐 증착 방법 및 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061071A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US10269569B2 (en) 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10504734B2 (en) 2016-11-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10727066B2 (en) 2016-11-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US11380549B2 (en) 2016-11-29 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a work function layer having a concentration of fluorine
KR20200034611A (ko) * 2018-09-21 2020-03-31 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20200041785A (ko) * 2018-10-12 2020-04-22 도쿄엘렉트론가부시키가이샤 성막 방법 및 기판 처리 시스템

Also Published As

Publication number Publication date
JP6554418B2 (ja) 2019-07-31
JP2019167634A (ja) 2019-10-03
US20160379879A1 (en) 2016-12-29
WO2015080058A1 (ja) 2015-06-04
JPWO2015080058A1 (ja) 2017-03-16
JP6700459B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
KR102133625B1 (ko) 텅스텐 막의 성막 방법
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
KR101850201B1 (ko) 텅스텐막의 성막 방법
KR101892344B1 (ko) 금속막의 성막 방법
JP2016098406A (ja) モリブデン膜の成膜方法
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
JP6706903B2 (ja) タングステン膜の成膜方法
JP6710089B2 (ja) タングステン膜の成膜方法
JP6391355B2 (ja) タングステン膜の成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
KR101217393B1 (ko) 성막 방법, 플라즈마 처리 장치 및 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment