KR20140076514A - Cu 배선의 형성 방법 및 기억 매체 - Google Patents

Cu 배선의 형성 방법 및 기억 매체 Download PDF

Info

Publication number
KR20140076514A
KR20140076514A KR1020130154357A KR20130154357A KR20140076514A KR 20140076514 A KR20140076514 A KR 20140076514A KR 1020130154357 A KR1020130154357 A KR 1020130154357A KR 20130154357 A KR20130154357 A KR 20130154357A KR 20140076514 A KR20140076514 A KR 20140076514A
Authority
KR
South Korea
Prior art keywords
film
forming
wiring
treatment
gas
Prior art date
Application number
KR1020130154357A
Other languages
English (en)
Other versions
KR101739613B1 (ko
Inventor
다다히로 이시자카
겐지 스즈키
아츠시 시마다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140076514A publication Critical patent/KR20140076514A/ko
Application granted granted Critical
Publication of KR101739613B1 publication Critical patent/KR101739613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/358—Inductive energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 충분한 매립성을 확보하면서, Cu 배선의 저저항화를 실현할 수 있는 Cu 배선의 형성 방법에 관한 것이다. 표면에 소정 패턴의 트렌치가 형성된 Si 함유막인 층간 절연막을 가지는 웨이퍼에 대하여, 트렌치를 매립하는 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서, 적어도 트렌치의 표면에, 하지와의 반응에서 자기 정합 배리어막이 되는 Mn막을 CVD에 의해 형성하는 공정과, Cu막을 PVD에 의해 형성하여 트렌치 내에 Cu막을 매립하는 공정과, CMP에 의해 전체면을 연마하여 트렌치 내에 Cu 배선을 형성하는 공정을 포함한다.

Description

Cu 배선의 형성 방법 및 기억 매체 {METHOD FOR FORMING COPPER WIRING AND STORAGE MEDIUM}
본 발명은 기판에 형성된 트렌치(trench)나 홀(hole)과 같은 오목부에 Cu 배선을 형성하는 Cu 배선의 형성 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 반도체 웨이퍼에 성막 처리나 에칭 처리 등의 각종 처리를 반복적으로 실행하여 소망하는 디바이스(device)를 제조하는데, 최근에는 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여, 배선의 저(低) 저항화(도전성 향상) 및 일렉트로마이그레이션(electromigration) 내성(耐性)의 향상이 요구되고 있다.
이러한 점에 대응하여, 배선 재료에 알루미늄(Al)이나 텅스텐(W)보다도 도전성이 높고(저항이 낮고), 또한 일렉트로마이그레이션 내성이 우수한 구리(Cu)가 이용되고 있다.
Cu 배선의 형성 방법으로서는, 트렌치나 홀이 형성된 층간 절연막 전체에 탄탈 금속(Ta), 티탄(Ti), 질화 탄탈(TaN), 질화 티탄(TiN) 등으로 이루어지는 배리어막을 PVD인 플라즈마 스퍼터(sputter)로 형성하고, 배리어막 상에 동일하게 플라즈마 스퍼터에 의해 Cu 시드(seed)막을 형성하고, 또한 그 위에 Cu 도금을 실시해서 트렌치나 홀을 완전히 매립하고, 웨이퍼 표면의 여분의 구리박막 및 배리어막을 CMP(Chemical Mechanical Polishing) 처리에 의해 연마 처리하여 제거하는 기술이 제안되어 있다(예를 들면, 특허 문헌 1).
일본 특허 공개 공보 제2006-148075호
그러나, 상술한 바와 같은 반도체 디바이스의 디자인 룰의 미세화가 심화됨에 따라, 트렌치의 폭이나 홀의 직경이 수십 nm가 되었고, 이러한 좁은 트렌치나 홀 등의 오목부 내에 Cu 배선을 형성하면 배선 저항이 상승해버린다. 또한, 특허 문헌 1과 같이, 플라즈마 스퍼터링으로 배리어막이나 시드막을 형성한 후에 Cu 도금에 의해 트렌치나 홀을 매립하는 경우에는, 매립성이 충분하지 않고 보이드(void)가 발생하는 등의 문제가 생긴다.
본 발명은 이러한 사정에 비추어서 이루어진 것으로, 충분한 매립성을 확보하면서, Cu 배선의 저(低) 저항화를 실현할 수 있는 Cu 배선의 형성 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 과제를 해결하기 위하여 검토를 거듭한 결과, 오목부 내에, 하지(下地)의 Si 함유막과 반응하여 자기 정합 배리어막을 형성할 수 있는 CVD-Mn막을 형성하는 것에 의해, 배리어막의 체적을 작게 하고, 배선 내에서의 Cu 체적을 최대화해서 배선을 저저항화 할 수 있고, 또한, 오목부를 PVD에 의한 Cu로 매립하는 것에 의해 보이드 등이 발생하지 않고, 배선의 저저항화와 매립성 향상을 양립시킬 수 있음을 알아냈다.
또한, Si 함유막의 표면이 소수성(疏水性)이면, CVD에 의해 Mn막을 성막할 때에 충분한 흡착 사이트(adsorption site)를 얻을 수 없고, 치밀하고 연속적인 Mn막을 얻기 어렵다. 또한, Si 함유막 상에 자기 정합 배리어막을 형성하기 위해서는, MnO+SiO2 → MnSiO3 이라는 반응이 필요하지만, Si 함유막의 표면이 소수성이면 이러한 반응이 진행되기 어렵다. 이에 비하여, Si 함유막의 표면에, 그 표면이 친수성(親水性)의 표면이 되도록 표면 처리를 함으로써, 원료 가스의 흡착성이 양호해져서 Mn막을 치밀하고 평활한 막으로서 성막할 수 있고, 이 표면 처리를 할 때에 Si 함유막의 표면에 Si-OH가 형성되는 것에 의해, 표면이 친수성일 뿐만 아니라, MnO+SiO2 → MnSiO3 이라는 반응이 진행하여 망간 실리케이트(silicate)로 이루어지는 자기 정합 배리어막이 형성되기 쉬워짐을 알아냈다.
즉, 본 발명은, 소정 패턴의 오목부가 형성된 Si 함유막을 가지는 기판에 대하여, 상기 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서, 적어도 상기 오목부의 표면에, 하지(下地)와의 반응에 의해 자기 정합 배리어막이 되는 Mn막을 CVD에 의해 형성하는 공정과, Cu막을 PVD에 의해 형성하고, 상기 오목부 내에 상기 Cu막을 매립하는 공정과, CMP에 의해 상기 기판의 전체면(全面)을 연마하여 상기 오목부 내에 Cu 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 Cu 배선의 형성 방법을 제공한다.
본 발명에 있어서, 상기 Mn막의 성막에 앞서, 상기 Si 함유막의 표면에, 그 표면이 친수성의 표면이 되도록 표면 처리를 실시하는 것이 바람직하다. 상기 표면 처리는 과산화수소를 포함하는 약액에 의한 처리를 포함할 수 있다. 상기 표면 처리는 상기 Si 함유막의 표면에 OH기, H기 또는 NH기를 형성하는 것에 의해 실행할 수 있다. 상기 표면 처리는 구조중에 O-Si-OH를 가지는 화합물에 의한 처리를 포함할 수 있다.
또한, 상기 Mn막을 성막한 후, 상기 Cu막을 형성하기 전에, Ru막을 형성하는 공정을 더 포함하는 것이 바람직하다. 상기 Ru막은 CVD에 의해 형성되는 것이 바람직하다.
상기 Cu막의 형성은, 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하고, 얻고자 하는 Cu 타겟으로부터 입자를 비산(飛散)시켜서, 입자를 상기 플라즈마 중에서 이온화시키고, 상기 기판에 바이어스 전력을 인가해서 이온을 기판상에 인입하는 장치에 의해 실시되는 것이 바람직하다.
본 발명은 또한, 컴퓨터상에서 동작하고, Cu 배선 형성 시스템을 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에, 상기 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 Cu 배선 형성 시스템을 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 의하면, 오목부에 형성하는 배리어막으로서, 하지의 Si 함유막과 반응하여 자기 정합 배리어를 형성할 수 있는 CVD-Mn막을 형성하고, 또한, 오목부를 PVD에 의한 Cu로 매립하는 것에 의해, 충분한 매립성을 확보하면서, Cu 배선의 저저항화를 실현할 수 있다.
도 1은 본 발명의 일실시형태에 따른 Cu 배선의 형성 방법을 나타내는 플로우차트(flow chart)이다.
도 2는 본 발명의 일실시형태에 따른 Cu 배선의 형성 방법을 설명하기 위한 공정 단면도다.
도 3은 층간 절연막(Low-k막)의 소수 표면을 설명하기 위한 도면이다.
도 4는 층간 절연막(Low-k막)을 친수화 처리했을 때의 친수 표면을 설명하기 위한 도면이다.
도 5a 및 도 5b는 트렌치에 Mn막을 형성하여 하지(下地)의 층간 절연막과의 반응에 의해 자기 정합 배리어막이 형성되는 메카니즘을 설명하기 위한 도면이다.
도 6은 층간 절연막(Low-k막)에 친수화를 위한 표면 처리를 하지 않고 Mn막을 형성한 경우와, 친수화를 위한 표면 처리로서 과산화수소계 약액 처리를 실시한 후에 Mn막을 형성한 경우의 막의 상태를 나타내는 SEM 사진이다.
도 7은 밀착성을 확인하기 위한 샘플을 제작하는 순서를 설명하기 위한 도면이다.
도 8a 및 도 8b는 층간 절연막(Low-k막)에 친수화를 위한 표면 처리로서 TBOSL약액 처리를 실시한 후에 Cu-Mn 합금막을 성막하고, 그 후에 어닐 처리를 실시한 샘플과, 표면 처리를 실행하지 않고 Cu-Mn 합금막을 성막하고, 그 후에 어닐 처리를 실시한 샘플의 배리어 특성을 비교하기 위한 2차 이온 분석 결과를 도시하는 도면이다.
도 9는 본 발명의 Cu 배선의 형성 방법에 이용되는 성막 시스템의 개략 구성을 나타내는 블럭도이다.
도 10은 도 9의 성막 시스템에 있어서의 성막 처리부를 나타내는 평면도이다.
도 11은 도 9의 성막 시스템에 있어서의 제어부를 나타내는 블럭도이다.
도 12는 도 10의 성막 처리부에 탑재된 Cu막을 형성하기 위한 Cu막 성막 장치를 나타내는 단면도이다.
도 13은 도 10의 성막 처리부에 탑재된 Mn막을 형성하기 위한 Mn막 성막 장치를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 구체적으로 설명한다.
<Cu 배선의 형성 방법의 일실시형태>
우선, Cu 배선의 형성 방법의 일실시형태에 대해서 도 1의 플로우차트 및 도 2의 공정 단면도를 참조하여 설명한다.
본 실시형태에서는, 우선, 하층의 구리 배선을 포함하는 하부 구조(201)(상세한 설명은 생략) 상에 SiO2막, 저유전율(Low-k)막(SiCO, SiCOH 등) 등의 Si 함유막으로 이루어지는 층간 절연막(202)을 가지는 반도체 웨이퍼(이하, 단순하게 웨이퍼로 기재한다)(W)를 준비한다(스텝 1, 도 2의 (a)).
다음으로, 층간 절연막을 에칭하여 트렌치(203) 및 하층 배선으로의 접속을 위한 비어(via)(도시하지 않음)를 소정 패턴으로 형성하고, 에칭 마스크로서의 포토 레지스트를 애싱(ashing)에 의해 제거한다(스텝 2, 도 2의 (b)).
다음으로, 트렌치(203) 및 비어를 형성한 후의 층간 절연막(202)에 대하여, 친수성의 표면을 형성하기 위한 표면 처리를 실시한다(스텝 3, 도 2의 (c)).
다음으로, 필요에 따라서, 가스 제거(degas) 프로세스나 사전 세척(pre-clean) 프로세스에 의해, 절연막 표면의 수분을 제거하고(스텝 4, 도 2에서는 도시하지 않음), 그 후, 트렌치(203) 및 비어의 표면을 포함하는 전체면(全面)에 Cu의 확산을 억제하는 배리어막을 형성하기 위한 Mn막(204)을 CVD(Chemical Vapor Deposition)에 의해 성막한다(스텝 5, 도 2의 (d)).
이어서, Mn막(204)과 하지(下地)의 층간 절연막(202)과 반응하여 형성된 배리어막(205) 상에 Ru 라이너막(206)을 성막한다(스텝 6, 도 2의 (e)). 이 때의 성막은, CVD를 이용하는 것이 바람직하다.
이어서, PVD(Physical Vapor Deposition)에 의해 Cu막(207)을 형성하고, 트렌치(203) 및 비어(도시하지 않음)를 매립한다(스텝 7, 도 2의 (f)). 이 때의 성막은, iPVD(ionized Physical Vapor Deposition), 예를 들면, 플라즈마 스퍼터를 이용하는 것이 바람직하다. 이 때, 그 후의 평탄화 처리에 대비하여, Cu막(207)이 트렌치(203)의 상단부를 넘어서 적층되도록 형성되는 것이 바람직하다. 단지, 이 적층분에 대해서는, PVD에 의해 연속해서 형성하는 대신, 도금에 의해 형성해도 좋다.
그 후, 필요에 따라서 어닐(annealing) 처리를 실행한다(스텝 8, 도 2의 (g)). 이 어닐 처리에 의해, Cu막(207)을 안정화시킨다. 또한, 망간 실리케이트로 이루어지는 배리어막(205)의 형성이 불충분한 경우에 안정화시킨다.
이 다음, CMP(Chemical Mechanical Polishing)에 의해 웨이퍼(W) 표면의 전체면(全面)을 연마하여, 층간 절연막(202)상에 적층된 Cu막(207), Ru 라이너막(206), 배리어막(205)을 제거해서 평탄화한다(스텝 9, 도 2의 (h)). 이에 따라 트렌치 및 비어(홀) 내에 Cu 배선(208)이 형성된다.
또한, Cu 배선(208)을 형성한 후, 웨이퍼(W) 표면의 Cu 배선(208) 및 층간 절연막(202)을 포함하는 전체면에, 유전체 캡(cap)이나 메탈 캡(metal cap) 등의 적당한 캡 막이 성막된다.
다음으로, 이상의 일련의 공정 중, 주요한 공정에 대해서 상세하게 설명한다.
상기 스텝 3의 표면 처리는, 스텝 4의 CVD에 의한 Mn막(204)을 형성할 때에, 원료 가스의 흡착 사이트를 확보하기 위한 처리이다.
Si 함유막인 층간 절연막(202)은 표면이 소수성으로 되어 있는 경우가 많다. 특히 Low-k막은, 도 3에 도시하는 바와 같이 소수기인 메틸기(-CH3)로 종단(終端)하고 있고, 표면의 소수성의 정도가 높다. 표면이 소수성인 경우에는, Mn막 성막을 위한 원료 가스가 흡착하기 어렵고, 충분한 핵생성이 이뤄지지 않는다. 이 때문에 섬 형상의 막성장이 되고, 치밀하게 그리고 평활하게 연속하는 박막을 형성하기 어렵다. 배선의 저(低)저항화의 관점에서, Mn막(204)의 막두께는 2nm 이하의 매우 얇은 것이 요구되고 있지만, 이렇게 섬 형상의 막성장에서, 이러한 얇은 막을 성막하는 것은 곤란하다.
이 때문에, Si 함유막인 층간 절연막(202), 예를 들면, Low-k막의 표면에, 그 표면이 친수성의 표면이 되도록 표면 처리를 행하여, 도 4에 도시하는 바와 같이 표면의 메틸기(-CH3)를, 예를 들면, H기(-H) 또는 OH기(-OH)로 치환하는 것에 의해, 소수 표면을 친수 표면으로 변화시키고, 표면을 활성화시킨다. 덧붙이자면 Si-CH3의 쌍극자 모멘트는 0.8759인데 비하여, Si-OH의 쌍극자 모멘트는 1.3339로 높고, 보다 활성이다. 이 때문에, 원료 가스가 흡착하기 쉬워지고(-H, -OH가 흡착 사이트가 되고), Mn의 핵생성 사이트가 증가한다. 이 때문에, 층간 절연막(202)에서의 표면의 핵밀도가 상승하고, 이것이 성장해서 치밀하고 평활한 연속적인 Mn막이 된다. 따라서, Mn막(204)을 얇은 치밀한 막으로서 성막할 수 있다. 또한, 친수성의 표면으로서는, 표면에 NH기(-NH)를 가지는 것이라도 좋다.
또한, Si 함유막 상에 자기 정합 배리어막을 형성하기 위해서는, 열역학적으로 MnO+SiO2 → MnSiO3 이라는 반응이 필요하고, Si 함유막인 층간 절연막(202) 상에 CVD법에 의해 Mn막 또는 MnO막을 형성하는 것에 의해 이 반응이 발생한다. 그러나, Mn산화물에는, MnO 외에, Mn3O4, Mn2O3, MnO2이 존재하기 때문에, Mn3O4, Mn2O3, MnO2은 Mn이나 MnO를 열역학적으로 안정되게 존재시키기 위해서는 H2가 필요하고, 층간 절연막(202)의 표면이, 소수기인 메틸기(-CH3)로 종단하여 소수성이 되어 있는 경우에는 상기 반응이 진행하기 어렵다. 이에 비하여, Si 함유막의 표면에 Si-OH가 존재하는 경우, 층간 절연막(202)의 표면이 친수성이 되어서 Mn막을 치밀하고 평활한 막으로서 성막할 수 있다는 효과를 얻을 수 있을 뿐만 아니라, 상기 반응이 진행하기 쉬워져서, 자기 정합 배리어막이 형성되기 쉬워진다는 효과도 얻을 수 있다.
층간 절연막(202)의 표면에 실시되는 이러한 표면 처리로서는, 과산화수소를 포함하는 약액(과산화수소계 약액)에서의 처리를 포함하는 것이 바람직하다. 이 처리는, 예를 들면, 과산화수소계 약액에 웨이퍼(W)를 침지하는 것에 의해 행할 수 있다. 이 처리에 의해 약액중의 과산화수소가 층간 절연막(202)의 표면의 소수기와 반응하여 OH기를 형성하기 쉬워지고, 원료 가스의 흡착성을 매우 높은 것으로 할 수 있다. 이 때문에, 이 처리에 의해, 표면의 Mn의 핵밀도를 매우 높은 것으로 할 수 있고, 치밀하고 평활하게 연속한 Mn막을 형성하기 쉽다. 또한, 이 처리에 의해, Si 함유막인 층간 절연막(202)의 표면에 Si-OH가 형성되므로, MnO+SiO2 → MnSiO3의 반응이 진행하기 쉬워지고, 자기 정합 배리어막이 형성되기 쉬워진다.
이러한 표면 처리로서는, 잔류물 제거를 겸한 N2 플라즈마 처리를 포함하는 것이라도 좋다. N2 플라즈마로 처리하는 것에 의해, 에칭 잔류물이 제거됨과 함께, 층간 절연막(202)의 표면에 NH기(-NH)가 형성되어서 친수성의 표면이 형성된다. 이 때문에, 원료 가스가 흡착되기 쉬운 상태가 되고, 핵밀도가 상승하여 치밀하고 평활한 연속막으로서 Mn막을 성막할 수 있다.
이 N2 플라즈마 처리는 단독으로 행해도 좋지만, 핵밀도 상승 효과는, 상술의 과산화수소계 약액 처리를 이용한 쪽이 높고, 또한, N2 플라즈마 처리 단독으로는, MnO+SiO2 → MnSiO3의 반응을 촉진하는 Si-OH가 형성되지 않는다. 이 때문에, 잔류물 제거와 층간 절연막(202)의 표면의 친수화의 두가지 목적, 및 표면에 Si-OH를 형성하여 자기 정합 배리어막을 형성시키기 쉽게 하는 관점에서는, N2 플라즈마 처리를 실시한 후, 과산화수소계 약액 처리를 행하는 것이 바람직하다.
또한, 이러한 표면 처리로서는, 구조중에 O-Si-OH를 가지는 화합물을 이용한 처리를 포함하는 것도 바람직하다. 이러한 화합물을 이용한 처리에 의해서도, Si 함유막으로서의 층간 절연막(202)의 표면에 Si-OH를 형성할 수 있고, 층간 절연막(202)의 표면을 친수성으로 하고, 또한 MnO+SiO2 → MnSiO3의 반응을 촉진할 수 있다.
구조중에 O-Si-OH를 가지는 화합물로서는, 예를 들면, 트리스(tert-부톡시)실라놀(TBOSL;((CH3)3CO)3SiOH), 트리스(tert-펜톡시)실라놀(TPOSL;(CH3CH2C(CH3)2O)3SiOH), 트리스(이소프로폭시)실라놀(TIPOSL; ((CH3)2CHO)3SiOH)을 들 수 있다. 이들의 구조식은 아래와 같다.
Figure pat00001
Figure pat00002
Figure pat00003
구조중에 O-Si-OH를 가지는 화합물에 의한 표면 처리는, 이러한 화합물을 포함하는 약액을 이용하여 실행해도 좋고, 이러한 화합물을 포함하는 가스를 이용하여 실행해도 좋다.
또한, 상기 표면 처리로서는, O2 플라즈마 처리 등의 다른 플라즈마 처리나, 다른 약액 처리를 포함하는 것이라도 좋다.
또한, 상기 표면 처리는, 층간 절연막(202)의 표면만을 처리하기 때문에, 막 내부에 손상(damage)를 주지 않는다. 예를 들면, 층간 절연막(202)이 Low-k막인 경우는, 내부까지 친수화하면 막의 유전율이 상승해버리지만, 표면의 처리만으로는 이러한 유전율의 상승은 발생하지 않는다. 표면만을 처리하기 위해서는, 내부까지 친수화하지 않도록 처리 시간 등에 유의할 필요가 있다. 표면 처리에 상기 O2 플라즈마 처리를 이용하는 경우에는, 반응성이 높기 때문에, 특히 조건 설정에 주의가 요구된다.
다음으로, Mn막(204) 및 배리어막(205)에 대해서 설명한다.
Mn막(204)은 상술한 바와 같이 CVD(Chemical Vapor Deposition)에 의해 성막한다. CVD의 일종인 ALD(Atomic Layer Deposition)로 성막해도 좋다. CVD에 의해 Mn막을 성막할 때의 열에 의해, 성막할 때의 열로는 불충분한 경우에는 그 열에 그 후에 인가되는 열(예를 들면 어닐 처리 등)을 가하는 것에 의해, Mn이 하지의 Si와 반응하여 망간 실리케이트(MnSiOx(단, x는 3 또는 4))로 이루어지는 자기 정합 배리어막(205)을 형성할 수 있다. 즉, 도 5a에 도시하는 바와 같이 Mn막(204)은, 하지의 층간 절연막(202)에 포함되는 Si와 반응하므로, 도 5b에 도시하는 바와 같이 배리어막(205)을 하지의 층간 절연막(202)측에 형성할 수 있다. 이 때문에, 홀이나 트렌치와 같은 오목부 내에서의 배리어막의 체적을 작게 할 수 있고, 오목부 내에서의 배리어막의 체적을 0에 가깝게 할 수 있다. 따라서, 배선중의 Cu의 체적을 증가시켜서 배선의 저저항화를 실현할 수 있다.
층간 절연막(202)으로서 Low-k막을 이용한 경우에는, 소수기인 메틸기(-CH3)로 종단하고 있고, 표면의 소수성의 정도가 높고, 자기 정합 배리어 형성 반응인 MnO+SiO2 → MnSiO3의 반응이 발생하기 어렵다. 이에 비하여, 상술한 바와 같이, 표면 처리시 표면에 Si-OH가 형성되는 표면 처리를 함으로써, 상기 반응이 발생하기 쉬워지고, 망간 실리케이트로 이루어지는 자기 정합 배리어가 유효하게 형성된다.
배선중의 Cu의 체적을 증가시키는 관점에서는, Mn막(204)은 얇은 것이 바람직하고, 2nm 이하인 것이 바람직하다.
CVD에 의해 Mn막을 성막하는 경우에는, 망간 화합물 가스를 공급해서 웨이퍼상에서 열분해 시킴으로써, 또는 망간 화합물 가스와 환원 가스를 웨이퍼 상에 공급해서 망간 화합물 가스를 환원하는 것에 의해 성막한다.
망간 화합물 가스로서는, 데카카보닐 2망간(decacarbonyldimanganese) (Mn2(CO)10)이나 메틸시클로펜타디에닐 트리카보닐 망간(methylcyclopentadienyl tricarbonyl manganese) ((CH3C5H4)Mn(CO)3)과 같은 카보닐계 망간 화합물을 적절히 이용할 수 있다. 특히, Mn2(CO)10은 구조가 단순하기 때문에, 불순물이 적은 Mn막의 성막을 기대할 수 있다. 또한, 후술하는 Ru 라이너막(206)의 형성을 카보닐계 루테늄 화합물을 이용한 CVD로 행하는 경우에는, 특히 이들 카보닐계 망간 화합물이 바람직하다.
이 외에는, 일반식 Mn(RC5H4)2로 표시되는 비스(알킬시클로펜타디에닐)망간과 같은 시클로펜타디에닐계 망간 화합물이나, 비스(디피발로일메타나토)망간(Mn(C11H19O2)2)과 같은 베타디케톤계 망간 화합물이나, 미국 공보 US2009/0263965A1호에 개시되어 있는 일반식Mn(R1N-CR3-NR2)2로 표시되는 비스(N,N'-디알킬아세토아미디네이트)망간과 같은 아미디네이트계 망간 화합물, 또는, 국제 공개 공보 WO2012/060428호에 개시되어 있는 일반식 Mn(R1N-Z-NR2 2)2로 표시되는 비스(N,N'-1-알킬아미도-2-디알킬아미노알칸)망간과 같은 아미도아미노알칸계 망간 화합물도 적절히 이용할 수 있다. 여기에서, 상기 R, R1, R2, R3은 -CnH2n +1(n은 0 이상의 정수)로 기술되는 알킬기이며, 상기 Z는 -CnH2n- (n은 0 이상의 정수)로 기술되는 알킬렌기이다. 저온 성막의 관점에서는 아미도아미노알칸계 망간 화합물이 바람직하다.
환원 가스로서는, 수소 가스, 일산화탄소(CO) 가스, 포름 알데히드(HCHO) 등의 알데히드(R-CHO) 가스, 포름산(HCOOH) 등의 카복실산(R-COOH) 가스를 이용할 수 있다.
성막　온도에 대해서는, 카보닐계 망간 화합물을 이용한 경우는, 250~400℃, 아미도아미노알칸계 망간 화합물을 이용한 경우에는 250~300℃, 아미디네이트계 망간 화합물을 이용한 경우에는 350~400℃정도이다. 또한, 성막할 때의 처리 용기 내의 압력은 1.33~133Pa의 범위이다.
다음으로, Ru 라이너막(206)에 대해서 설명한다.
Ru는 Cu에 대한 습윤성이 높기 때문에, Cu의 하지에 Ru 라이너막을 형성하는 것에 의해, 다음의 iPVD에 의한 Cu막을 형성할 때에, 양호한 Cu의 이동성을 확보할 수 있고, 트렌치나 홀의 개구폭을 막는 오버행(overhang)을 발생하기 어렵게 할 수 있다. 이 때문에, 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실하게 Cu를 매립할 수 있다.
Ru 라이너막은, 매립 Cu의 체적을 크게 하여 배선을 저저항으로 하는 관점에서, 1~5nm로 얇게 형성하는 것이 바람직하다.
Ru 라이너막(206)은, 루테늄 카보닐(Ru3(CO)12)을 성막 원료로서 이용하여 열CVD에 의해 적절히 형성할 수 있다. 이에 따라, 고순도로 얇은 Ru막을 높은 스텝 커버리지(step coverage)로 성막할 수 있다. 이 때의 성막 조건은, 예를 들면, 처리 용기 내의 압력이 1.3~66.5Pa의 범위이며, 성막　온도(웨이퍼 온도)가 150~250℃의 범위이다. Ru 라이너막(206)은, 루테늄 카보닐이외의 다른 성막 원료, 예를 들면, (시클로펜타디에닐)(2,4-디메틸펜타디에닐)루테늄, 비스(시클로펜타디에닐)(2,4-메틸펜타디에닐)루테늄, (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄, 비스(2,4-메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄과 같은 루테늄의 펜타디에닐 화합물을 이용한 CVD나 PVD로 성막할 수도 있다.
또한, 트렌치나 비어의 개구폭이 넓고, 오버행이 발생하기 어려운 경우등에는, 반드시 Ru 라이너막(206)을 형성할 필요는 없고, 배리어막(205) 상에 직접 Cu막을 형성해도 좋다.
다음으로, Cu막(207)의 성막에 대해서 설명한다.
Cu막(207)은, PVD에 의해 성막되지만, 상술한 바와 같이, iPVD, 예를 들면, 플라즈마 스퍼터를 이용하는 것이 바람직하다.
통상의 PVD 성막의 경우에는, Cu의 응집에 의해, 트렌치나 홀의 개구폭을 막는 오버행이 발생하기 쉽지만, iPVD를 이용하여, 웨이퍼에 인가하는 바이어스 파워를 조정하고, Cu 이온의 성막 작용과 플라즈마 생성 가스의 이온(Ar 이온)에 의한 에칭 작용을 제어하는 것에 의해, Cu를 이동시켜서 오버행의 생성을 억제할 수 있고, 좁은 개구의 트렌치나 홀이라도 양호한 매립성을 얻을 수 있다. 이 때, Cu의 유동성을 갖게하여 양호한 매립성을 얻는 관점에서는 Cu가 마이그레이트(migrate)하는 고온 프로세스(65~350℃)가 바람직하다. 또한, 상술한 바와 같이, Cu막(207)의 하지에 Cu에 대한 습윤성이 높은 Ru 라이너막(206)을 마련하는 것에 의해, Ru 라이너막상에서 Cu가 응집하지 않고 유동하므로, 미세한 오목부에 있어서도 오버행의 생성을 억제할 수 있고, 보이드를 발생시키지 않고 확실하게 Cu를 매립할 수 있다.
또한, 트렌치나 홀의 개구폭이 큰 경우 등, 오버행이 생성되기 어려운 경우에는, Cu가 마이그레이트하지 않는 저온 프로세스(-50~0℃)에 의해, 고속으로 성막할 수 있다.
또한, Cu막 성막시에 있어서의 처리 용기 내의 압력(프로세스 압력)은, 1~100ｍTorr(0.133~13.3Pa)가 바람직하고, 35~90ｍTorr(4.66~12.0Pa)가 보다 바람직하다.
본 실시형태에 의하면, Si 함유막인 층간 절연막(202)에 형성된 트렌치(203)나 홀에, 층간 절연막(202)의 Si와 반응하여 자기 정합 배리어막을 형성할 수 있는 CVD-Mn막을 형성하는 것에 의해, 배리어막(205)의 체적을 작게 하고, 배선 내에서의 Cu 체적을 최대화해서 배선을 저(低)저항화 할 수 있다. 또한, Cu막을 PVD에 의해 트렌치나 홀에 매립하여 Cu 배선을 형성하므로, Cu 도금에 의해 매립하는 경우와 같은 보이드의 발생을 방지할 수 있다. 이 때문에, 배선의 저(低)저항화와 매립성 향상을 양립할 수 있다.
또한, 층간 절연막(202)을 Mn막 형성에 앞서, 층간 절연막(202)의 표면에, 그 표면이 친수성의 표면이 되도록 표면 처리를 실시하므로, CVD-Mn막을 성막할 때에, 원료 가스의 흡착성이 양호해져서 Mn막을 치밀하고 평활한 막으로서 성막할 수 있다.
또한, 이러한 표면 처리로서, 과산화수소계 약액 처리나, 구조중에 O-Si-OH를 포함하는 화합물에 의한 처리 등의, 층간 절연막(202)의 표면에 친수성의 Si-OH가 형성되는 처리를 실시함으로써, 상기 Mn막의 치밀화 및 평활화 효과 외에, MnO+SiO2 → MnSiO3이라는 반응이 발생하기 쉬워져서, 자기 정합 배리어막이 형성되기 쉬워지는 효과를 가질 수 있다.
다음으로, 실제로 이러한 표면 처리를 실시한 경우의 효과를 확인한 실험에 대해서 설명한다.
[실험 1]
이 실험에서는, 층간 절연막으로서 Low-k막(SiCOH계;k=2.4)을 이용하고, Low-k막의 표면에 대하여 표면 처리를 실시하지 않은 것과, N2 플라즈마 처리를 실시한 후 과산화수소계 약액 처리를 실시하는 표면 처리를 실시한 것에 대해서 265℃로 가스 제거 처리를 실시하고, 그 후, 데카카보닐 2망간(Mn2(CO)10)을 이용한 CVD에 의해 300℃로 Mn막을 성막했다.
Mn막 성막 개시후, 30sec과 60sec의 주사형 현미경(SEM) 사진을 도 6에 나타낸다. 도 6에 도시하는 바와 같이, 친수화를 위한 표면 처리를 실시하지 않은 것에 있어서는, Mn 입자가 크고, 거친 표면이 보이고, 연속막이 얻어지지 않은 것에 비하여, 친수화를 위한 표면 처리를 실시한 것은, 입자가 미세하고 치밀하며 평활한 연속막이 얻어진 것이 확인되었다.
[실험 2]
이 실험에서는, 도 7에 도시하는 바와 같이 층간 절연막으로서 Low-k막(SiCOH계;k=2.4))을 이용하고, Low-k막의 표면에 대하여 표면 처리를 실시하지 않은 것과, TBOSL약액에 침지하는 표면 처리를 실시한 것에 대해서, Cu-1at%Mn 합금막을 PVD에 의해 200nm의 두께로 성막하고, 그 위에 PVD에 의해 Ta막을 10nm의 두께로 성막한 샘플을 제작하고, 이들 샘플에 대해서, 200℃로 1hr의 어닐을 실시하고, Low-k막과 Cu-Mn 합금막과의 사이에 MnO를 형성한 후, 자기 정합 배리어를 형성하기 위하여 400℃로 30min의 어닐을 실시했다.
그 후, 이들 샘플에 대해서 200℃의 어닐 후와 400℃의 어닐 후에서 막의 밀착성을 평가하기 위해서 테이프 박리 시험을 행했다. 테이프 박리 시험은, 크로스컷 시험법으로 행했다. 그 결과를 표 1에 나타낸다.
표면처리 없음 TBOSL 약액에 의한 표면처리

200℃×1hr
완전히 벗겨짐
완전히 벗겨짐
200℃×1hr
+
400℃×30min
극히 일부에 눈금이 남음
절반 이상이 남음
표 1에 도시하는 바와 같이 Low-k막의 표면에 대하여 표면 처리를 실시하지 않은 것에 있어서는, 자기 정합 배리어를 형성하기 위한 400℃의 어닐 처리의 후에 있어서도, 극히 일부에 눈금이 남은 정도이며, 밀착성이 불충분했다. 이에 비하여, Low-k막에 TBOSL약액에 침지하는 표면 처리를 실시한 경우에는, 400℃의 어닐 처리의 후에 절반 이상이 박리하지 않고 남아있었다. 이 결과는, Low-k막의 표면에 TBOSL약액에 침지하는 표면 처리를 실시한 후에 어닐하는 것에 의해 계면에 망간 실리케이트(MnSiOx)로 이루어지는 배리어막이 형성된 것을 시사한다.
다음으로, TBOSL에 의한 처리를 실시한 것과 실시하지 않은 것에 대해서 깊이 방향의 2차 이온 분석에 의해 배리어 특성을 확인했다. 그 결과를 도 8에 나타낸다. 도 8a는, Low-k막의 표면에 대하여 TBOSL약액에 침지하는 표면 처리를 실시한 후, Cu-1at%Mn 합금막을 PVD에 의해 200nm의 두께로 성막하고, 그 위에 PVD에 의해 Ta막을 10nm의 두께로 성막한 샘플에 대해서, 200℃로 1hr의 어닐을 실시한 후, 400℃로 30min의 어닐을 실시한 후의 결과이며, 도 8b는, Low-k막의 표면에 대하여 표면 처리를 실시하지 않고, Cu-1at%Mn 합금막을 PVD에 의해 20nm의 두께로 성막하고, Cu막을 PVD에 의해 300nm의 두께로 더 성막한 샘플에 대해서, 400℃로 30min의 어닐을 실시한 후의 결과이다. 이로부터, TBOSL약액에 침지하는 표면 처리를 실시한 후, 어닐 처리를 실시하는 것에 의해 배리어 특성이 향상하는 것이 확인되었다. 이 결과로부터, Low-k막의 표면에 TBOSL약액에 침지하는 표면 처리를 실시한 후에 어닐함으로써 계면에 망간 실리케이트(MnSiOx)로 이루어지는 배리어막을 형성하는 것에 의해, Cu막에 대한 배리어 특성이 높아지는 것이 확인되었다.
또한, 상기 일련의 공정 중, Mn막(204)을 성막하는 스텝 5, Ru 라이너막(206)을 성막하는 스텝 6, Cu막(207)을 성막하는 스텝 7은, 진공 중에서 대기 노출을 거치지 않고 연속해서 성막하는 것이 바람직하지만, 이들 사이에서 대기에 노출되어도 좋다.
<본 발명의 실시 형태의 실시에 바람직한 성막 시스템>
다음으로, 본 발명의 실시 형태에 관한 Cu 배선의 형성 방법의 실시에 바람직한 성막 시스템에 대해서 설명한다. 도 9는 본 발명의 실시 형태에 관한 Cu 배선의 형성 방법의 실시에 바람직한 시스템의 개략 구성을 나타내는 블럭도, 도 10은 도 9의 성막 처리부를 구성하는 멀티 챔버 타입의 성막 장치의 일례를 나타내는 평면도, 도 11은 도 9의 제어부를 나타내는 블럭도이다.
도 9에 도시하는 바와 같이 성막 시스템(100)은, 층간 절연막에 대하여, 친수성의 표면을 형성하기 위한 표면 처리를 실시하는 표면 처리부(101)와, 그 후의 성막 처리를 실시하는 성막 처리부(102)와, CMP 처리를 실행하는 CMP 처리부(103)와, 이 성막 시스템(100)의 각 구성부를 제어하기 위한 제어부(104)를 가지고 있다.
표면 처리부(101)는, 상술한 표면 처리를 실시하기 위한 것으로, 과산화수소계 약액 처리 장치나 N2 플라즈마 처리 장치, 또는 이들 양쪽, 또는, 구조중에 O-Si-OH를 포함하는 화합물에 의한 처리를 실행하는 처리 장치, 및 이들에 부수되는 반송 장치 등을 가지고 있다.
성막 처리부(102)는, 배리어막 및 Ru 라이너막을 형성하는 제 1 처리부(2)와, Cu막을 형성하는 제 2 처리부(3)와, 반출입부(4)를 가지고 있고, 웨이퍼(W)에 대하여 Cu 배선을 형성하기 위한 것으로, 상기 실시 형태에 있어서의 Cu막의 형성까지를 실행하는 것이다.
제 1 처리부(2)는, 평면 형상이 칠각형을 이루는 제 1 진공 반송실(11)과, 이 제 1 진공 반송실(11)의 4개의 변에 대응하는 벽부에 접속된, 두개의 Mn막 성막 장치(12a, 12b) 및 두 개의 Ru 라이너막 성막 장치(14a, 14b)를 가지고 있다. Mn막 성막 장치(12a) 및 Ru 라이너막 성막 장치(14a)와 Mn막 성막 장치(12b) 및 Ru 라이너막 성막 장치(14b)와는 선대칭의 위치에 배치되어 있다.
제 1 진공 반송실(11)의 다른 2변에 대응하는 벽부에는, 각각 웨이퍼(W)의 가스 제거(degas) 처리를 행하는 가스 제거실(5a, 5b)이 접속되어 있다. 또한, 제 1 진공 반송실(11)의 가스 제거실(5a)과 가스 제거실(5b)과의 사이의 나머지 하나의 변에 대응하는 벽부에는, 제 1 진공 반송실(11)과 후술하는 제 2 진공 반송실(21)과의 사이에서 웨이퍼(W)를 주고 받는 전달실(5)이 접속되어 있다.
Mn막 성막 장치(12a, 12b), Ru 라이너막 성막 장치(14a, 14b), 가스 제거실(5a, 5b), 및 전달실(5)은, 제 1 진공 반송실(11)의 각 변에 게이트 밸브(G)를 거쳐서 접속되고, 이들은 대응하는 게이트 밸브(G)를 개방하는 것에 의해 제 1 진공 반송실(11)과 연통되고, 대응하는 게이트 밸브(G)를 닫는 것에 의해 제 1 진공 반송실(11)로부터 차단된다.
제 1 진공 반송실(11)의 내부는 소정의 진공 분위기로 유지되도록 되어 있고, 그 안에는, Mn막 성막 장치(12a, 12b), Ru 라이너막 성막 장치(14a, 14b), 가스 제거실(5a, 5b), 및 전달실(5)에 대하여 웨이퍼(W)를 반입 및 반출시키는 제 1 반송 기구(16)가 마련되어 있다. 이 제 1 반송 기구(16)는, 제 1 진공 반송실(11)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전·신축부(17)를 가지고, 그 회전·신축부(17)의 선단에 웨이퍼(W)를 지지하는 2개의 지지 아암(18a, 18b)이 마련되어 있고, 이들 2개의 지지 아암(18a, 18b)은 서로 반대 방향을 향하도록 회전·신축부(17)에 장착되어 있다.
제 2 처리부(3)는, 평면 형상이 칠각형을 이루는 제 2 진공 반송실(21)과, 이 제 2 진공 반송실(21)의 대향하는 2개의 변에 대응하는 벽부에 접속된, 트렌치나 비어 등의 오목부를 매립하기 위한 2개의 Cu막 성막 장치(22a, 22b)를 가지고 있다. Cu막 성막 장치(22a, 22b)를 오목부의 매립에서 오목부의 상단부를 넘는 적층부의 성막까지 일괄하여 행하는 장치로서 이용해도 좋고, Cu막 성막 장치(22a, 22b)를 매립에만 이용하고, 도금에 의해 상기 적층부를 형성해도 좋다.
제 2 진공 반송실(21)의 제 1 처리부(2)측의 2변에 대응하는 벽부에는, 각각 상기 가스 제거실(5a, 5b)이 접속되고, 가스 제거실(5a)과 가스 제거실(5b)과의 사이의 한 변에 대응하는 벽부에는, 상기 전달실(5)이 접속되어 있다. 즉, 전달실(5), 가스 제거실(5a) 및 가스 제거실(5b)은, 모두 제 1 진공 반송실(11)과 제 2 진공 반송실(21)과의 사이에 마련되고, 전달실(5)의 양측에 가스 제거실(5a) 및 가스 제거실(5b)이 배치되어 있다. 또한, 반출입부(4)측의 2변에 대응하는 벽부에는, 각각 대기 반송 및 진공 반송 가능한 로드록실(6a, 6b)이 접속되어 있다.
Cu막 성막 장치(22a, 22b), 가스 제거실(5a, 5b), 및 로드록실(6a, 6b)은, 제 2 진공 반송실(21)의 각 변에 게이트 밸브(G)를 거쳐서 접속되고, 이들은 대응하는 게이트 밸브를 개방하는 것에 의해 제 2 진공 반송실(21)과 연통되고, 대응하는 게이트 밸브(G)를 닫는 것에 의해 제 2 진공 반송실(21)로부터 차단된다. 또한, 전달실(5)은 게이트 밸브를 거치지 않고 제 2 반송실(21)에 접속되어 있다.
제 2 진공 반송실(21)의 내부는 소정의 진공 분위기로 유지되도록 되어 있고, 그 안에는, Cu막 성막 장치(22a, 22b), 가스 제거실(5a, 5b), 로드록실(6a, 6b) 및 전달실(5)에 대하여 웨이퍼(W)를 반입 및 반출시키는 제 2 반송 기구(26)가 마련되어 있다. 이 제 2 반송 기구(26)는, 제 2 진공 반송실(21)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전·신축부(27)를 가지고, 그 회전·신축부(27)의 선단에 웨이퍼(W)를 지지하는 2개의 지지 아암(28a, 28b)이 마련되어 있고, 이들 2개의 지지 아암(28a, 28b)은 서로 반대 방향을 향하도록 회전·신축부(27)에 장착되어 있다.
반출입부(4)는, 상기 로드록실(6a, 6b)을 사이에 두고 제 2 처리부(3)와 반대측에 마련되어 있고, 로드록실(6a, 6b)이 접속되는 대기 반송실(31)을 가지고 있다. 로드록실(6a, 6b)과 대기 반송실(31)과의 사이의 벽부에는 게이트 밸브(G)가 마련되어 있다. 대기 반송실(31)의 로드록실(6a, 6b)이 접속된 벽부와 대향하는 벽부에는 피처리 기판으로서의 웨이퍼(W)를 수용하는 캐리어(C)를 접속하는 2개의 접속 포트(32, 33)가 마련되어 있다. 이들 접속 포트(32, 33)에는 각각 도시하지 않는 셔터(shutter)가 마련되어 있고, 이들 접속 포트(32, 33)에 웨이퍼(W)를 수용한 상태의 캐리어(C), 또는 비어있는 캐리어(C)가 직접 장착되고, 그 때에 셔터가 열려서 외기의 침입을 방지하면서 대기 반송실(31)과 연통하도록 되어 있다. 또한, 대기 반송실(31)의 측면에는 얼라인먼트(alignment) 챔버(34)가 마련되어 있고, 웨이퍼(W)의 얼라인먼트를 실행한다. 대기 반송실(31) 내에는, 캐리어(C)에 대한 웨이퍼(W)의 반입 및 반출, 및 로드록실(6a, 6b)에 대한 웨이퍼(W)의 반입 및 반출을 실행하는 대기 반송용 반송 기구(36)가 마련되어 있다. 이 대기 반송용 반송 기구(36)는, 2개의 다관절 아암을 가지고 있고, 캐리어(C)의 배열 방향을 따라서 레일(38)상을 주행 가능하게 되어 있어서, 각각의 선단의 핸드(37) 상에 웨이퍼(W)를 탑재하여 반송하도록 되어 있다.
CMP 처리부(103)는, CMP 장치 및 그것에 부수되는 반송 장치 등으로 이루어져 있다.
도 11에 도시하는 바와 같이, 제어부(104)는, 표면 처리부(101), 성막 처리부(102), CMP 처리부(103)의 각 구성부의 제어를 실행하는 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(41)와, 작업자가 성막 시스템(100)을 관리하기 위해서 지시의 입력 조작 등을 행하는 키보드나, 성막 시스템(100)의 가동 상황을 가시화하여 표시하는 디스플레이(display) 등으로 이루어지는 유저 인터페이스(user interface)(42)와, 성막 시스템(100)에서 실행되는 처리를 프로세스 컨트롤러(41)의 제어로 실현하기 위한 제어 프로그램이나, 각종 데이터, 및 처리 조건에 따라 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피(recipe)가 저장된 기억부(43)를 구비하고 있다. 또한, 유저 인터페이스(42) 및 기억부(43)는 프로세스 컨트롤러(41)에 접속되어 있다.
상기 레시피는 기억부(43) 내의 기억 매체(43a)에 기억되어 있다. 기억 매체는, 하드 디스크라도 좋고, CDROM, DVD, 플래쉬 메모리 등의 이동 가능한 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면, 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라서, 유저 인터페이스(42)로부터의 지시 등으로 임의인 레시피를 기억부(43)에서 호출하여 프로세스 컨트롤러(41)에 실행시키는 것으로, 프로세스 컨트롤러(41)의 제어 하에서, 성막 시스템(100)에서의 소망하는 처리가 실행된다.
이러한 성막 시스템(100)에 있어서는, 에칭 및 애싱후의 웨이퍼가 수용된 캐리어(C)를 표면 처리부(101)에 반송하고, 웨이퍼에 친수성 표면을 형성하기 위한 표면 처리를 실시한다.
표면 처리후의 웨이퍼를 수용한 캐리어(C)는, 성막 처리부(102)에 반송된다. 그리고 캐리어(C)로부터 대기 반송용 반송 기구(36)에 의해 트렌치나 비어 등의 오목부를 가지는 소정 패턴이 형성된 웨이퍼(W)를 취출하고, 로드록실(6a) 또는 로드록실(6b)에 반송하고, 해당 로드록실을 제 2 진공 반송실(21)과 동일한 정도의 진공도로 압력을 내린 후, 제 2 반송 기구(26)에 의해 해당 로드록실의 웨이퍼(W)를 취출하고, 제 2 진공 반송실(21)을 거쳐서 가스 제거실(5a) 또는 가스 제거실(5b)에 반송하고, 웨이퍼(W)의 가스 제거 처리를 실시한다. 그 후, 제 1 반송 기구(16)에 의해 해당 가스 제거실의 웨이퍼(W)를 취출하고, 제 1 진공 반송실(11)을 거쳐서 Mn막 성막 장치(12a) 또는 Mn막 성막 장치(12b)에 반입하고, 상술한 바와 같은 자기 정합 배리어막을 형성하기 위한 Mn막을 성막한다. Mn막 성막후, 제 1 반송 기구(16)에 의해 Mn막 성막 장치(12a) 또는 Mn막 성막 장치(12b)로부터 웨이퍼(W)를 취출하고, Ru 라이너막 성막 장치(14a) 또는 Ru 라이너막 성막 장치(14b)에 반입하고, 상술한 바와 같은 Ru 라이너막을 성막한다. Ru 라이너막 성막후, 제 1 반송 기구(16)에 의해 Ru 라이너막 성막 장치(14a) 또는 Ru 라이너막 성막 장치(14b)로부터 웨이퍼(W)를 취출하고, 전달실(5)에 반송한다. 그 후, 제 2 반송 기구(26)에 의해 웨이퍼(W)를 취출하고, 제 2 진공 반송실(21)을 거쳐서 Cu막 성막 장치(22a) 또는 Cu막 성막 장치(22b)에 반입하고, Cu막을 성막하여 트렌치나 비어 등의 오목부로의 Cu의 매립을 실행한다. 이 때, 오목부의 상단부 보다 위에 적층하는 적층부까지 일괄하여 성막해도 좋지만, Cu막 성막 장치(22a) 또는 Cu막 성막 장치(22b)에서는 매립만을 실행하고, 도금에 의해 상기 적층부를 형성해도 좋다.
Cu막의 형성후, 웨이퍼(W)를 로드록실(6a) 또는 로드록실(6b)에 반송하고, 해당 로드록실을 대기압으로 되돌린 후, 대기 반송용 반송 기구(36)에 의해 Cu막이 형성된 웨이퍼(W)를 취출하고, 캐리어(C)로 되돌린다. 이러한 처리를 캐리어 내의 웨이퍼(W)의 수만큼 반복한다.
그 후, 성막 처리가 종료한 캐리어(C)를 CMP 처리부(103)에 반송하고, CMP 처리를 실행한다.
성막 시스템(100)에 의하면, 에칭/애싱후의 웨이퍼에 대하여, 표면 처리, 성막 처리, CMP 처리를 일괄해서 행할 수 있다. 또한, 성막 처리부(102)에서는, 대기에 개방하는 일 없이 진공중에서 자기 정합 배리어막을 형성하는 Mn막, Ru 라이너막, Cu막을 성막하므로, 각 막의 계면에서의 산화를 방지할 수 있고, 고성능의 Cu 배선을 얻을 수 있다.
또한, 적층층을 Cu 도금으로 형성하는 경우에는, Cu막을 성막 후, 웨이퍼(W)를 반출한다.
<Cu막 성막 장치>
다음에, Cu막을 형성하는 Cu막 성막 장치(22a, 22b)의 바람직한 예에 대하여 설명한다. 도 12는, Cu막 성막 장치의 일례를 나타내는 단면도이다.
여기에서는 Cu막 성막 장치로서 iPVD인 ICP(Inductively Coupled Plasma)형 플라즈마 스퍼터 장치를 예로 들어서 설명한다.
도 12에 도시하는 바와 같이, 이 Cu막 성막 장치(22a, 22b)는, 예를 들면, 알루미늄 등에 의해 통체 형상으로 성형된 처리 용기(51)를 가지고 있다. 이 처리 용기(51)는 접지되고, 그 바닥부(52)에는 배기구(53)가 마련되어 있고, 배기구(53)에는 배기관(54)이 접속되어 있다. 배기관(54)에는 압력 조정을 행하는 슬로틀 밸브(throttle valve)(55) 및 진공 펌프(56)가 접속되고 있고, 처리 용기(51)의 내부가 진공 배기 가능하게 되어 있다. 또한, 처리 용기(51)의 바닥부(52)에는, 처리 용기(51) 내에 소정의 가스를 도입하는 가스 도입구(57)가 마련된다. 이 가스 도입구(57)에는 가스 공급 배관(58)이 접속되어 있고, 가스 공급 배관(58)에는, 플라즈마 여기용 가스로서 희가스(rare gas), 예를 들면, Ar 가스나 다른 필요한 가스, 예를 들면, N2 가스 등을 공급하기 위한 가스 공급원(59)이 접속되어 있다. 또한, 가스 공급 배관(58)에는, 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(60)가 개재되어 있다.
처리 용기(51) 내에는, 피처리 기판인 웨이퍼(W)를 탑재하기 위한 탑재 기구(62)가 마련된다. 이 탑재 기구(62)는, 원판 형상으로 성형된 탑재대(63)와, 이 탑재대(63)를 지지함과 함께 접지된 중공(中空) 통체 형상의 지주(64)를 가지고 있다. 탑재대(63)는, 예를 들면, 알루미늄 합금 등의 도전성 재료에 의해 이루어지고, 지주(64)를 거쳐서 접지되어 있다. 탑재대(63)의 내부에는 냉각 자켓(cooling jacket)(65)이 마련되어 있고, 도시하지 않는 냉매 유로를 거쳐서 냉매를 공급하도록 되어 있다. 또한, 탑재대(63) 내에는 냉각 자켓(65) 상에 절연 재료로 피복된 저항 히터(87)가 매립되어 있다. 저항 히터(87)는 도시하지 않는 전원으로부터 전력 공급되도록 되어 있다. 탑재대(63)에는 열전쌍(도시하지 않음)이 마련되어 있고, 이 열전쌍에서 검출된 온도에 근거하여, 냉각 자켓(65)으로의 냉매의 공급 및 저항 히터(87)로의 전력 공급을 제어하는 것에 의해, 웨이퍼 온도를 소정의 온도로 제어할 수 있게 되어 있다.
탑재대(63)의 상면측에는, 예를 들면, 알루미나 등의 유전체 부재(66a) 중에 전극(66b)이 매립되어서 구성된 얇은 원판 형상의 정전척(66)이 마련되어 있고, 웨이퍼(W)를 정전력에 의해 흡착 유지할 수 있게 되어 있다. 또한, 지주(64)의 하부는, 처리 용기(51)의 바닥부(52)의 중심부에 형성된 삽통공(67)을 관통하여 하방으로 연장하고 있다. 지주(64)는, 도시하지 않는 승강 기구에 의해 상하 이동 가능하게 되어 있고, 이에 따라 탑재 기구(62)의 전체가 승강된다.
지주(64)를 둘러싸도록, 신축 가능하게 구성된 벨로즈 형상의 금속 벨로즈(bellows)(68)가 마련되어 있고, 이 금속 벨로즈(68)는, 그 상단이 탑재대(63)의 하면에 기밀하게 접합되고, 또한, 하단이 처리 용기(51)의 바닥부(52)의 상면에 기밀하게 접합되고 있어, 처리 용기(51) 내의 기밀성을 유지하면서 탑재 기구(62)의 승강 이동을 허용할 수 있도록 되어 있다.
또한, 바닥부(52)에는, 상방을 향해서, 예를 들면, 3개(도 12에서는 2개만을 나타낸다)의 지지핀(69)이 기립되어서 마련되어 있고, 또한, 이 지지핀(69)에 대응시켜서 탑재대(63)에 핀 삽통공(70)이 형성되어 있다. 따라서, 탑재대(63)를 강하시켰을 때에, 핀 삽통공(70)을 관통한 지지핀(69)의 상단부에서 웨이퍼(W)를 받아서, 그 웨이퍼(W)를 외부로부터 들어오는 반송 아암(도시하지 않음)과의 사이에서 탑재 이송할 수 있다. 이 때문에, 처리 용기(51)의 하부 측벽에는, 반송 아암을 침입시키기 위한 반출입구(71)가 마련되고, 이 반출입구(71)에는, 개폐 가능하게 이루어진 게이트 밸브(G)가 마련되어 있다. 이 게이트 밸브(G)의 반대측에는, 전술한 제 2 진공 반송실(21)이 마련되어 있다.
또한, 상술한 정전척(66)의 전극(66b)에는, 급전 라인(72)을 거쳐서 척(chuck)용 전원(73)이 접속되어 있고, 이 척용 전원(73)으로부터 전극(66b)에 직류 전압을 인가하는 것에 의해, 웨이퍼(W)가 정전력에 의해 흡착 유지된다. 또한, 급전 라인(72)에는 바이어스용 고주파 전원(74)이 접속되어 있고, 이 급전 라인(72)을 거쳐서 정전척(66)의 전극(66b)에 대하여 바이어스용의 고주파 전력을 공급하고, 웨이퍼(W)에 바이어스 전력이 인가되도록 되어 있다. 이 고주파 전력의 주파수는, 400kHz~60MHz가 바람직하고, 예를 들면 13.56MHz가 채용된다.
한편, 처리 용기(51)의 천정부에는, 예를 들면, 알루미나 등의 유전체로 이루어지는 고주파에 대하여 투과성이 있는 투과판(76)이 O링 등의 시일 부재(77)를 거쳐서 기밀하게 마련되어 있다. 그리고, 이 투과판(76)의 상부에, 처리 용기(51) 내의 처리 공간(S)에 플라즈마 여기용 가스로서의 희가스, 예를 들면, Ar 가스를 플라즈마화해서 플라즈마를 발생하기 위한 플라즈마 발생원(78)이 마련된다. 또한, 이 플라즈마 여기용 가스로서, Ar 대신 다른 희가스, 예를 들면 He, Ne, Kr 등을 이용하여도 좋다.
플라즈마 발생원(78)은, 투과판(76)에 대응시켜서 마련한 유도 코일(80)을 가지고 있고, 이 유도 코일(80)에는, 플라즈마 발생용의, 예를 들면, 13.56MHz의 고주파 전원(81)이 접속되어서, 상기 투과판(76)을 거쳐서 처리 공간(S)에 고주파 전력이 도입되어 유도 전기장을 형성하도록 되어 있다.
또한, 투과판(76)의 바로 아래에는, 도입된 고주파 전력을 확산시키는, 예를 들면, 알루미늄로 이루어지는 배플 플레이트(baffle plate)(82)가 마련된다. 그리고, 이 배플 플레이트(82)의 하부에는, 상기 처리 공간(S)의 상부 측방을 둘러싸도록 하여, 예를 들면, 단면이 내측을 향해서 경사진 링 형상(원뿔대 껍데기 형상)의 Cu로 이루어지는 타겟(target)(83)이 마련되어 있고, 이 타겟(83)에는 Ar 이온을 인입하기 위한 직류 전력을 인가하는 타겟용의 전압 가변의 직류 전원(84)이 접속되어 있다. 또한, 직류 전원 대신에 교류 전원을 이용하여도 좋다.
또한, 타겟(83)의 외주측에는, 여기에 자기장을 부여하기 위한 자석(85)이 마련되어 있다. 타겟(83)은 플라즈마중의 Ar 이온에 의해 Cu의 금속 원자, 혹은 금속 원자단(group)으로서 스퍼터되는 동시에, 플라즈마 내를 통과할 때에 대부분은 이온화된다.
또한, 이 타겟(83)의 하부에는, 상기 처리 공간(S)를 둘러싸도록 하여, 예를 들면, 알루미늄이나 구리로 이루어지는 원통 형상의 보호 커버 부재(86)가 마련되어 있다. 이 보호 커버 부재(86)는 접지되는 동시에, 그 하부는 내측으로 굴곡되어서 탑재대(63)의 측부 근방에 위치되어 있다. 따라서, 보호 커버 부재(86)의 내측의 단부는, 탑재대(63)의 외주측을 둘러싸도록 하여 마련되어 있다.
이와 같이 구성되는 Cu막 성막 장치에 있어서는, 웨이퍼(W)를 도 12에 나타내는 처리 용기(51) 내에 반입하고, 이 웨이퍼(W)를 탑재대(63) 상에 탑재하여 정전척(66)에 의해 흡착하고, 제어부(104)의 제어 하에서 이하의 동작이 실행된다. 이 때, 탑재대(63)는, 열전쌍(도시하지 않음)에서 검출된 온도에 근거하여, 냉각 자켓(65)으로의 냉매의 공급 및 저항 히터(87)로의 전력 공급을 제어하는 것에 의해 온도 제어된다.
우선, 진공 펌프(56)를 동작시킴으로써 소정의 진공 상태가 된 처리 용기(51) 내에, 가스 제어부(60)를 조작해서 소정 유량으로 Ar 가스를 흘리면서 슬로틀 밸브(55)를 제어해서 처리 용기(51) 내를 소정의 진공도로 유지한다. 그 후, 가변 직류 전원(84)으로부터 직류 전력을 타겟(83)에 인가하고, 또한 플라즈마 발생원(78)의 고주파 전원(81)으로부터 유도 코일(80)에 고주파 전력(플라즈마 전력)을 공급한다. 한편, 바이어스용 고주파 전원(74)으로부터 정전척(66)의 전극(66b)에 대하여 소정의 바이어스용의 고주파 전력을 공급한다.
이에 따라, 처리 용기(51) 내에 있어서는, 유도 코일(80)에 공급된 고주파 전력에 의해 아르곤 플라즈마가 형성되어서 아르곤 이온이 생성되고, 이들 이온은 타겟(83)에 인가된 직류 전압에 끌어 당겨져서 타겟(83)에 충돌하고, 이 타겟(83)이 스퍼터되어서 입자가 방출된다. 이 때, 타겟(83)에 인가하는 직류 전압에 의해 방출되는 입자의 양이 최적으로 제어된다.
또한, 스퍼터된 타겟(83)으로부터의 입자는 플라즈마 내를 지날 때에 대부분은 이온화된다. 여기서 타겟(83)으로부터 방출되는 입자는, 이온화된 이온과 전기적으로 중성인 중성 원자가 혼재하는 상태가 되어서 아래 방향으로 비산(飛散)해 간다. 특히, 이 처리 용기(51) 내의 압력을 어느 정도 높게 하고, 이에 따라 플라즈마 밀도를 높이는 것에 의해, 입자를 고효율로 이온화할 수 있다. 이 때의 이온화율은 고주파 전원(81)으로부터 공급되는 고주파 전력에 의해 제어된다.
그리고, 이온은, 바이어스용 고주파 전원(74)으로부터 정전척(66)의 전극(66b)에 인가된 바이어스용의 고주파 전력에 의해 웨이퍼(W)면 상에 형성되는 수 mm 정도의 두께를 갖는 이온 시스의 영역에 들어가면, 강한 지향성을 가지고 웨이퍼(W)측에 가속하도록 이끌려서 웨이퍼(W)에 퇴적하여 Cu막이 형성된다.
이 때, 웨이퍼 온도를 높게(65~350℃) 설정함과 함께, 바이어스용 고주파 전원(74)으로부터 정전척(66)의 전극(66b)에 대하여 인가되는 바이어스 파워를 조정하여 Cu의 성막과 Ar에 의한 에칭을 조정하고, Cu의 유동성을 양호하게 하는 것에 의해, 개구가 좁은 트렌치나 홀이라도 양호한 매립성으로 Cu를 매립할 수 있다.
양호한 매립성을 얻는 관점에서, 처리 용기(51) 내의 압력(프로세스 압력)은, 1~100ｍTorr(0.133~13.3Pa), 나아가 35~90ｍTorr(4.66~12.0Pa)가 바람직하고, 타겟으로의 직류 전력은 4~12kW, 나아가 6~10kW로 하는 것이 바람직하다.
또한, 트렌치나 홀의 개구가 넓은 경우 등에는, 웨이퍼 온도를 낮게 (-50~0℃) 설정함과 함께, 처리 용기(51) 내의 압력을 보다 낮게 하여 성막할 수 있다. 이에 따라, 성막 레이트를 높게 할 수 있다. 또한, 이러한 경우에는, iPVD에 한하지 않고, 통상의 스퍼터, 이온 도금(ion plaing) 등의 통상의 PVD를 이용할 수도 있다.
<Mn막 성막 장치>
다음에, Mn막을 형성하기 위한 Mn막 성막 장치(12a, 12b)에 대해서 설명한다. Mn막은 열CVD에 의해 적절히 형성할 수 있다. 도 13은, Mn막 성막 장치의 일례를 나타내는 단면도이며, 열CVD에 의해 Mn막을 형성하는 것이다.
도 13에 도시하는 바와 같이, 이 Mn막 성막 장치(12a, 12b)는, 예를 들면, 알루미늄 등에 의해 통체로 형성된 처리 용기(111)를 가지고 있다. 처리 용기(111)의 내부에는, 웨이퍼(W)를 탑재하는, 예를 들면, AlN 등의 세라믹으로 이루어지는 탑재대(112)가 배치되어 있고, 이 탑재대(112) 내에는 히터(113)가 마련되어 있다. 이 히터(113)는 히터 전원(도시하지 않음)으로부터 전력 공급되는 것에 의해 발열한다.
처리 용기(111)의 천장 벽에는, Mn막을 형성하기 위한 처리 가스나 퍼지 가스 등을 처리 용기(111) 내에 샤워 상태로 도입하기 위한 샤워헤드(114)가 탑재대(112)와 대향하도록 마련되어 있다. 샤워헤드(114)는 그 상부에 가스 도입구(115)를 가지고, 그 내부에 가스 확산 공간(116)이 형성되어 있고, 그 저면에는 다수의 가스 토출 구멍(117)이 형성되어 있다. 가스 도입구(115)에는 가스 공급 배관(118)이 접속되어 있고, 가스 공급 배관(118)에는 Mn막을 형성하기 위한 처리 가스나 퍼지 가스 등을 공급하기 위한 가스 공급원(119)이 접속되어 있다. 또한, 가스 공급 배관(118)에는, 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(120)가 개재되어 있다. Mn을 성막하기 위한 가스로서는, 상술한 바와 같이, 바람직한 것으로서 데카카보닐 2망간(Mn2(CO)10)을 들 수 있다. 이 데카카보닐 2망간은 열분해에 의해 Mn막을 형성할 수 있다.
처리 용기(111)의 바닥부에는, 배기구(121)가 마련되어 있고, 이 배기구(121)에는 배기관(122)이 접속되어 있다. 배기관(122)에는 압력 조정을 행하는 슬로틀 밸브(123) 및 진공 펌프(124)가 접속되어 있고, 처리 용기(111) 내부가 진공 배기 가능하게 되어 있다.
탑재대(112)에는, 웨이퍼 반송용의 3개(2개만을 도시)의 웨이퍼 지지핀(126)이 탑재대(112)의 표면에 대하여 돌출 및 함몰 가능하게 마련되고, 이들 웨이퍼 지지핀(126)은 지지판(127)에 고정되어 있다. 그리고, 웨이퍼 지지핀(126)은, 에어 실린더 등의 구동 장치(128)에 의해 로드(129)를 승강하는 것에 의해, 지지판(127)을 거쳐서 승강된다. 또한, 부호 130은 벨로즈이다. 한편, 처리 용기(111)의 측벽에는, 웨이퍼 반출입구(131)가 형성되어 있고, 게이트 밸브(G)를 개방한 상태에서 제 1 진공 반송실(11)과의 사이에서 웨이퍼(W)의 반입 및 반출된다.
이러한 Mn막 성막 장치(12a, 12b)에 있어서는, 게이트 밸브(G)를 열고, 웨이퍼(W)를 탑재대(112) 상에 탑재한 후, 게이트 밸브(G)를 닫고, 처리 용기(111) 내를 진공 펌프(124)에 의해 배기하여 처리 용기(111) 내를 소정의 압력으로 조정하면서, 히터(113)에 의해 탑재대(112)를 거쳐서 웨이퍼(W)를 소정 온도로 가열한 상태에서, 가스 공급원(119)으로부터 가스 공급 배관(118) 및 샤워헤드(114)를 거쳐서 처리 용기(111) 내에 데카카보닐 2망간(Mn2(CO)10) 가스 등의 처리 가스를 도입한다. 이에 따라, 웨이퍼(W) 상에서 처리 가스의 반응이 진행하고, 웨이퍼(W)의 표면에 Mn막이 형성된다.
Mn막의 성막에는, 상술한 망간 카보닐이외의 다른 성막 원료를 이용할 수 있다.
<Ru 라이너막 성막 장치＞
Ru 라이너막 성막 장치(14a, 14b)는, 성막 가스를, 예를 들면 루테늄 카보닐(Ru3(CO)12)로 변경하는 것만으로, 도 13의 Mn 성막 장치를 그대로 이용할 수 있고, 이에 의해, 루테늄 카보닐을 열분해시켜서 열CVD에 의한 Ru 라이너막의 성막을 행할 수 있다. 또한, 동일한 장치를 이용하여 상술한 바와 같은 다른 CVD용 원료에 의해 Ru 라이너막을 성막할 수도 있다.
또한, Ru 라이너막을 PVD로 성막할 수도 있다. 단, 양호한 스텝 커버리지가 얻어지고, 또한 막의 불순물을 적게 할 수 있으므로, 루테늄 카보닐을 이용한 CVD로 성막하는 것이 바람직하다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고 여러가지 변형이 가능하다. 예를 들면, 성막 처리부로서는, 도 10과 같은 타입에 한하지 않고, 하나의 반송 장치에 모든 성막 장치가 접속되어 있는 타입이라도 좋다. 또한, 도 10과 같은 멀티 챔버 타입의 성막 장치가 아니라, Mn막, Ru 라이너막, Cu막 중, 일부만을 동일한 성막 장치에서 형성하고, 나머지를 별개로 마련한 장치에 의해 대기 노출을 거쳐서 성막하도록 해도 좋고, 전부를 별개의 장치에서 대기 노출을 거쳐서 성막하도록 해도 좋다.
또한, 상기 실시 형태에서는, 트렌치와 비어(홀)를 가지는 웨이퍼에 본 발명의 방법을 적용한 예를 나타냈지만, 트렌치만을 가지는 경우라도, 홀만을 가지는 경우라도, 본 발명을 적용할 수 있다는 것은 말할 필요도 없다. 또한, 싱글 다마신(single damascene) 구조, 더블 다마신(double damascene) 구조 외에, 삼차원 실장 구조 등, 여러가지 구조의 디바이스에 있어서의 매립에 적용할 수 있다. 또한, 상기 실시 형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예로 들어서 설명했지만, 반도체 웨이퍼에는 실리콘 뿐만아니라, GaAs, SiC, GaN 등의 화합물 반도체도 포함되고, 또한, 반도체 웨이퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 이용하는 유리 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있는 것은 물론이다.
12a, 12b: Mn막 성막 장치 14a, 14b: Ru 라이너막 성막 장치
22a, 22b: Cu막 성막 장치 100: 성막 시스템
101: 표면 처리부 102: 성막 처리부
103: CMP 처리부 201: 하부 구조
202: 층간 절연막(Si 함유막) 203: 트렌치
204: Mn막 205: 자기 정합 배리어막
206: Ru 라이너막 207: Cu막
208: Cu 배선 W: 반도체 웨이퍼(피처리 기판)

Claims (9)

  1. 소정 패턴의 오목부가 형성된 Si 함유막을 가지는 기판에 대하여, 상기 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서,
    적어도 상기 오목부의 표면에, 하지와의 반응에 의해 자기 정합 배리어막이 되는 Mn막을 CVD(Chemical Vapor Deposition)에 의해 형성하는 공정과,
    Cu막을 PVD(Physical Vapor Deposition)에 의해 형성하고, 상기 오목부 내에 상기 Cu막을 매립하는 공정과,
    CMP(Chemical Mechanical Polishing)에 의해 상기 기판의 전체면(全面)을 연마하여 상기 오목부 내에 Cu 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  2. 제 1 항에 있어서,
    상기 Mn막의 성막에 앞서, 상기 Si 함유막의 표면에, 그 표면이 친수성의 표면이 되도록 표면 처리를 실시하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  3. 제 2 항에 있어서,
    상기 표면 처리는 과산화수소를 포함하는 약액에 의한 처리를 포함하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 표면 처리는 상기 Si 함유막의 표면에 OH기, H기 또는 NH기를 형성하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  5. 제 2 항에 있어서,
    상기 표면 처리는 구조중에 O-Si-OH를 가지는 화합물에 의한 처리를 포함하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 Mn막을 성막한 후, 상기 Cu막을 형성하기 전에, Ru막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  7. 제 6 항에 있어서,
    상기 Ru막은 CVD에 의해 형성되는 것을 특징으로 하는 Cu 배선의 형성 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 Cu막의 형성은, 상기 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하고, Cu 타겟으로부터 입자를 비산(飛散)시켜서, 입자를 상기 플라즈마 중에서 이온화시키고, 상기 기판에 바이어스 전력을 인가해서 이온을 기판상에 인입하는 장치에 의해 실시되는 것을 특징으로 하는 Cu 배선의 형성 방법.
  9. 컴퓨터상에서 동작하고, Cu 배선 형성 시스템을 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에, 청구항 1 내지 청구항 3 중 어느 한 항의 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 Cu 배선 형성 시스템을 제어시키는 것을 특징으로 하는 기억 매체.
KR1020130154357A 2012-12-12 2013-12-12 Cu 배선의 형성 방법 KR101739613B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-271020 2012-12-12
JP2012271020 2012-12-12
JPJP-P-2013-067196 2013-03-27
JP2013067196A JP6117588B2 (ja) 2012-12-12 2013-03-27 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
KR20140076514A true KR20140076514A (ko) 2014-06-20
KR101739613B1 KR101739613B1 (ko) 2017-05-24

Family

ID=50881234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130154357A KR101739613B1 (ko) 2012-12-12 2013-12-12 Cu 배선의 형성 방법

Country Status (4)

Country Link
US (1) US9313895B2 (ko)
JP (1) JP6117588B2 (ko)
KR (1) KR101739613B1 (ko)
TW (1) TW201438074A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170095164A (ko) * 2016-02-12 2017-08-22 도쿄엘렉트론가부시키가이샤 구리 금속화에 있어서의 자체 형성 배리어층 및 루테늄 금속 라이너의 집적화
KR20180016304A (ko) * 2016-08-05 2018-02-14 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템, 그리고 표면 처리 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
KR102264160B1 (ko) 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
JP6584326B2 (ja) * 2015-03-16 2019-10-02 東京エレクトロン株式会社 Ｃｕ配線の製造方法
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN108475638B (zh) * 2016-05-16 2022-11-18 株式会社爱发科 Cu膜的形成方法
US11133216B2 (en) * 2018-06-01 2021-09-28 International Business Machines Corporation Interconnect structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417098B1 (en) * 1999-12-09 2002-07-09 Intel Corporation Enhanced surface modification of low K carbon-doped oxide
JP3707394B2 (ja) * 2001-04-06 2005-10-19 ソニー株式会社 無電解メッキ方法
TW557514B (en) * 2001-08-02 2003-10-11 Tokyo Electron Ltd Method for processing a substrate and material for electronic devices
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
JP2006016684A (ja) * 2004-07-05 2006-01-19 Ebara Corp 配線形成方法及び配線形成装置
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US20080200002A1 (en) 2004-10-19 2008-08-21 Tokyo Electron Limited Plasma Sputtering Film Deposition Method and Equipment
US7709145B2 (en) * 2004-11-12 2010-05-04 Gm Global Technology Operations, Inc. Hydrophilic surface modification of bipolar plate
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5820267B2 (ja) 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP5417754B2 (ja) * 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP5522979B2 (ja) * 2009-06-16 2014-06-18 国立大学法人東北大学 成膜方法及び処理システム
JP5307072B2 (ja) * 2009-06-17 2013-10-02 東京エレクトロン株式会社 金属酸化物膜の形成方法及び成膜装置
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
JP5585909B2 (ja) * 2010-02-16 2014-09-10 合同会社先端配線材料研究所 コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
JP2011216862A (ja) * 2010-03-16 2011-10-27 Tokyo Electron Ltd 成膜方法及び成膜装置
CN105503618A (zh) 2010-11-02 2016-04-20 宇部兴产株式会社 (酰胺氨基烷烃)金属化合物及使用所述金属化合物制备含金属的薄膜的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170095164A (ko) * 2016-02-12 2017-08-22 도쿄엘렉트론가부시키가이샤 구리 금속화에 있어서의 자체 형성 배리어층 및 루테늄 금속 라이너의 집적화
KR20180016304A (ko) * 2016-08-05 2018-02-14 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템, 그리고 표면 처리 방법
US10392698B2 (en) 2016-08-05 2019-08-27 Tokyo Electron Limited Film forming method, film forming system and surface processing method

Also Published As

Publication number Publication date
JP2014135465A (ja) 2014-07-24
TW201438074A (zh) 2014-10-01
US9313895B2 (en) 2016-04-12
US20140161992A1 (en) 2014-06-12
JP6117588B2 (ja) 2017-04-19
KR101739613B1 (ko) 2017-05-24

Similar Documents

Publication Publication Date Title
KR101739613B1 (ko) Cu 배선의 형성 방법
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
TW202117931A (zh) 間隙填充沉積製程
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
WO2012133400A1 (ja) Ｃｕ配線の形成方法
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
KR20150022711A (ko) Cu 배선 구조의 형성 방법
US10096548B2 (en) Method of manufacturing Cu wiring
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR102103072B1 (ko) 구리 배선의 제조 방법
US9735046B2 (en) Semiconductor device manufacturing method and storage medium
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
KR20150069537A (ko) 반도체 장치의 제조 방법
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
KR20120087096A (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant