JP2016149486A - 絶縁膜の成膜方法及び半導体デバイスの製造方法 - Google Patents

絶縁膜の成膜方法及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2016149486A
JP2016149486A JP2015026315A JP2015026315A JP2016149486A JP 2016149486 A JP2016149486 A JP 2016149486A JP 2015026315 A JP2015026315 A JP 2015026315A JP 2015026315 A JP2015026315 A JP 2015026315A JP 2016149486 A JP2016149486 A JP 2016149486A
Authority
JP
Japan
Prior art keywords
film
insulating film
copper
metal
copper wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015026315A
Other languages
English (en)
Inventor
河西　繁
Shigeru Kasai
河西　　繁
光太郎 宮谷
Kotaro Miyatani
光太郎 宮谷
託也 黒鳥
Takuya Kurotori
託也 黒鳥
健一 小手
Kenichi KOTE
健一 小手
藤野　豊
Yutaka Fujino
豊 藤野
聡 谷原
Satoshi Tanihara
聡 谷原
川村　剛平
Gohei Kawamura
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015026315A priority Critical patent/JP2016149486A/ja
Priority to US15/043,242 priority patent/US9640388B2/en
Publication of JP2016149486A publication Critical patent/JP2016149486A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】絶縁膜の剥離を抑制するとともに、水分除去時のスループットを向上することができる絶縁膜の成膜方法を提供する。
【解決手段】水素含有雰囲気において、水分１２が付着し、第１のＣＦ膜１０に埋設された銅配線１１へマイクロ波１５が照射され、該マイクロ波１５が照射された銅配線１１の上にオクタフルオロシクロペンテンガスを用いたプラズマＣＶＤによって第２のＣＦ膜１６が形成される。
【選択図】図１

Description

本発明は、絶縁膜の成膜方法及び半導体デバイスの製造方法に関し、特に、金属配線に接する低誘電率絶縁膜を形成する絶縁膜の成膜方法及び半導体デバイスの製造方法に関する。
ＬＳＩ等の多層配線を有する半導体デバイスでは、金属配線間の層間絶縁膜として低誘電率絶縁膜が多用されている。低誘電率絶縁膜としては、誘電率が２．６程度のＳｉＣＯ膜が用いられている（例えば、特許文献１参照。）。
ＳｉＣＯ膜はポーラス構造を有し、吸水性が高いため、低誘電率絶縁膜としてＳｉＣＯ膜を用いると低誘電率絶縁膜が吸水して変質することがある。そこで、ＳｉＣＯ膜の表面をＳｉＣ膜やＳｉＣＮ膜等のエッチングストップ膜で覆うことによってＳｉＣＯ膜が吸水するのを防止することが行われているが、ＳｉＣやＳｉＣＮの誘電率は４〜５と高いため、ＳｉＣＯ膜及びエッチングストップ膜からなる層間絶縁膜全体の誘電率も高くなる。
これに対して、近年、低誘電率絶縁膜としてＣＦ（フロロカーボン）膜を用いることが提案されている。ＣＦ膜は誘電率が２．２程度と低い上に殆ど吸水しないため、層間絶縁膜においてＣＦ膜の表面をエッチングストップ膜で覆う必要がない。その結果、層間絶縁膜全体の誘電率が高くなるのを抑制することができる。
ところで、半導体デバイスでは金属配線、例えば、銅配線に接触するように層間絶縁膜が形成される。層間絶縁膜としてＣＦ膜を用いる場合、ＣＦ膜はＣＦ系のガスを用いたプラズマＣＶＤによって形成される。ここで、銅への水分の物理的吸着力が高いため、プラズマＣＶＤにおいて銅配線４０上に水分４１が存在し（図４（Ａ））、該水分４１、ＣＦ系のガスから生じたプラズマ中のフッ素ラジカル及び雰囲気中の酸素が銅と反応し、銅配線４０の表面を弗化して弗化物４２を形成するが（図４（Ｂ））、弗化物４２は銅配線４０の抵抗を上昇させ、さらには銅配線４０と層間絶縁膜４３の剥離を助長する（図４（Ｃ））。
そこで、層間絶縁膜を形成する前に半導体デバイスが形成される半導体ウエハをヒータ等で加熱し、銅配線上の水分を蒸発させて除去することにより、弗化物の形成を抑制することが行われている。
特開２０１２−７４６０８号公報
しかしながら、半導体ウエハをヒータで加熱して銅配線上の水分を蒸発させる場合、ヒータは半導体ウエハ全体を加熱することになるため、水分除去時の加熱効率が悪く、水分の除去に長時間、例えば、１５分間以上の時間を要し、スループットが低下するという問題がある。
本発明の目的は、絶縁膜の剥離を抑制するとともに、水分除去時のスループットを向上することができる絶縁膜の成膜方法及び半導体デバイスの製造方法を提供することにある。
上記目的を達成するために、本発明の絶縁膜の形成方法は、露出した金属に接触するフロロカーボン系の絶縁膜を形成する絶縁膜の形成方法であって、水素含有雰囲気において水分が付着した前記金属へマイクロ波を照射するマイクロ波照射ステップと、前記マイクロ波が照射された前記金属の上にフロロカーボン系のガスを用いたプラズマＣＶＤによって前記絶縁膜を形成するプラズマＣＶＤステップとを有することを特徴とする。
また、上記目的を達成するために、本発明の半導体デバイスの製造方法は、露出した金属に接触するフロロカーボン系の絶縁膜を有する半導体デバイスの製造方法であって、水素含有雰囲気において水分が付着した前記金属へマイクロ波を照射するマイクロ波照射ステップと、前記マイクロ波が照射された前記金属の上にフロロカーボン系のガスを用いたプラズマＣＶＤによって前記絶縁膜を形成するプラズマＣＶＤステップとを有することを特徴とする。
本発明によれば、水素含有雰囲気において水分が付着した金属へマイクロ波が照射され、該マイクロ波が照射された金属の上にフロロカーボン系のガスを用いたプラズマＣＶＤによって絶縁膜が形成される。マイクロ波は極性分子を有する水分を加熱する一方、金属を加熱しないため、水分のみを選択的に加熱し、蒸発によって除去することができる。すなわち、水分除去時の加熱効率を改善してスループットを向上することができる。また、水分は加熱されて除去され、雰囲気中の酸素は水素と結合して除去されるため、フロロカーボン系のガスを用いたプラズマＣＶＤにおいて金属の弗化を防止することができ、もって、金属の表面に弗化物が生じるのを防止することができる。その結果、金属の上に形成される絶縁膜の剥離を抑制することができる。
本発明の実施の形態に係る絶縁膜の形成方法の工程図である。 図１の絶縁膜の形成方法において銅配線の露出表面で生じる各種反応を説明するための工程図である。 フロロカーボン膜及び銅膜のテープによる剥離試験の結果を示す半導体ウエハの平面図であり、図３（Ａ）は実施例の剥離試験の結果を示し、図３（Ｂ）は比較例１の剥離試験の結果を示し、図３（Ｃ）は比較例２の剥離試験の結果を示す。 従来の絶縁膜の形成方法の工程図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施の形態に係る絶縁膜の形成方法の工程図である。
まず、マイクロ波を照射可能な基板処理装置の処理室内へ、表面に半導体デバイスが形成される半導体ウエハを配置する。半導体デバイスは多層配線を有するＬＳＩ等であり、最表面に形成された絶縁膜としての第１のＣＦ膜１０（他のフロロカーボン系の絶縁膜）と、第１のＣＦ膜１０に埋設された銅配線１１とを有する。銅配線１１の一部は第１のＣＦ膜１０の表面において露出する。
第１のＣＦ膜１０や銅配線１１にはＣＭＰ（Chemical Mechanical Polishing）によって平坦化加工が施されるため、第１のＣＦ膜１０の表面や銅配線１１の露出表面１１ａには通常、ＣＭＰで用いる薬液に起因する水分１２、若しくは、ＣＭＰが実行される大気中の水分１２が付着する。さらに、銅配線１１の露出表面１１ａが露出される処理室内の空間１４には極僅かではあるが酸素分子（図示しない）が存在し、銅配線１１の銅原子が空間１４中の酸素分子と結合（酸化）するため、銅配線１１の露出表面１１ａには酸化銅１３が部分的に形成されている（図１（Ａ））。
次いで、空間１４へ水素ガス（図示しない）を導入して水素含有雰囲気を形成し、さらに、第１のＣＦ膜１０及び銅配線１１へ向けてマイクロ波１５を照射する（図１（Ｂ））。マイクロ波１５は誘電損失によって極性を有する分子を加熱するため、極性分子である水分子からなる水分１２はマイクロ波１５によって加熱される。一方、第１のＣＦ膜１０を構成するフロロカーボンは誘電率が低く加熱されにくい。また、金属も極性分子を有さないため、誘電損失によって加熱されることがない。したがって、第１のＣＦ膜１０や銅配線１１へ向けてマイクロ波１５を照射することにより、第１のＣＦ膜１０の表面と露出表面１１ａに付着する水分１２のみを選択的に加熱することができ、水分１２を蒸発させて除去することができる。また、空間１４中の酸素分子は水素含有雰囲気となる空間１４中の水素分子と結合して空間１４を漂う水分子（図示しない）となるが、空間１４にはパージガス、例えば、窒素ガスが導入されているため、空間１４を漂う水分子はパージガスに巻き込まれて空間１４から排出される。すなわち、空間１４中の酸素分子は水素分子と結合して除去される。さらに、このとき、後述するように還元された銅配線１１の露出表面１１ａでは、銅原子と水素分子との反応によって銅−水素結合が生じる。
次いで、空間１４を大気開放することなく、空間１４へＣＦ系のガス、例えば、オクタフルオロシクロペンテン（Ｃ５Ｆ８）ガスを導入し、さらに、導入されたオクタフルオロシクロペンテンガスを高周波電界によって励起させてプラズマを生じさせ、プラズマＣＶＤ（Chemical Vapor deposition）によって第１のＣＦ膜１０や銅配線１１の上へこれらの膜に接触するように第２のＣＦ膜１６（フロロカーボン系の絶縁膜）を形成する（図１（Ｃ））。
図２は、図１の絶縁膜の形成方法において銅配線の露出表面で生じる各種反応を説明するための工程図である。
まず、水素含有雰囲気中で銅配線１１へ向けてマイクロ波１５が照射される際（図２（Ａ））、銅配線１１の露出表面１１ａにおける酸化銅１３中の銅原子及び酸素原子の結合がマイクロ波１５によって励起され、銅原子から酸素原子が離間しやすくなり、酸素原子が銅原子から離間した結果、空間１４中の水素分子が銅原子と結合する（図２（Ｂ））。すなわち、酸化銅１３へマイクロ波１５が照射されると、銅原子及び酸素原子の結合の酸素原子が水素原子で置換（還元）されるため、マイクロ波１５は酸化銅１３の還元反応を助長する。
離間した酸素原子は、離間した他の酸素原子と結合して酸素分子を生成し、若しくは、空間１４の水素含有雰囲気中の水素原子と結合して水分子を生成する。離間した酸素原子は高エネルギー状態にあるため、酸素分子や水分子も高エネルギー状態にあり、空間１４を浮遊する。浮遊する酸素分子や水分子は空間１４に導入されるパージガスに巻き込まれて空間１４から排出される（図２（Ｂ））。
その後、空間１４へオクタフルオロシクロペンテンガスが導入されて電界によって励起されて第２のＣＦ膜１６が銅配線１１上に形成されると、第２のＣＦ膜１６における炭素原子の三重結合から結合電子が離間して銅配線１１の露出表面１１ａにおける銅原子及び水素原子の結合へ付与される（図２（Ｃ））。これにより、銅原子から水素原子が離間しやすくなり、水素原子が銅原子から離間した結果、第２のＣＦ膜１６における炭素原子の結合の電子対と銅原子が配位結合し、銅配線１１と第２のＣＦ膜１６との結合が強固なものとなる（図２（Ｄ））。なお、図２（Ｄ）にはオクタフルオロシクロペンテン分子が１層だけ銅配線１１に接触して結合する様子が示されるが、図２（Ｅ）に示すように、２層以上のオクタフルオロシクロペンテン分子が銅配線１１に接触して結合する場合や、オクタフルオロシクロペンテン分子のクラスターが銅配線１１に接触して結合する場合もある。これらの場合も、最下層のオクタフルオロシクロペンテン分子における炭素原子の三重結合から結合電子が露出表面１１ａにおける銅原子及び水素原子の結合へ付与されてオクタフルオロシクロペンテン分子の炭素原子の結合の電子対と銅原子が配位結合する。
本実施の形態に係る絶縁膜の形成方法によれば、水分１２が付着し、第１のＣＦ膜１０に埋設された銅配線１１へ水素含有雰囲気においてマイクロ波１５が照射され、該マイクロ波１５が照射された銅配線１１の上にオクタフルオロシクロペンテンガスを用いたプラズマＣＶＤによって第２のＣＦ膜１６が形成される。マイクロ波１５は極性分子である水分子からなる水分１２を加熱する一方、銅配線１１や第１のＣＦ膜１０を加熱しないため、水分１２のみを選択的に加熱して蒸発によって除去することができる。すなわち、水分除去時の加熱効率を改善することができるため、スループットを向上することができる。
また、本実施の形態に係る絶縁膜の形成方法によれば、銅配線１１の露出表面１１ａから水分１２は加熱されて除去され、空間１４中の酸素分子は空間１４中の水素分子と結合して水分子となり、該水分子はパージガスに巻き込まれて空間１４から排出されるため、プラズマＣＶＤにおいて銅配線１１が弗化するのを防止することができ、もって、銅配線１１の表面に弗化物が生じるのを防止することができる。その結果、銅配線１１の上に形成される第２のＣＦ膜１６の剥離を抑制することができる。
上述した本実施の形態に係る絶縁膜の形成方法では、銅配線１１へ向けてマイクロ波１５を照射した後、空間１４へオクタフルオロシクロペンテンガスが導入されるまでの間において空間１４が大気開放されないため、銅配線１１は大気に暴露されることがない。これにより、マイクロ波１５の照射によって水分１２が除去された銅配線１１の露出表面１１ａに大気中の水分が再付着するのを防止することができ、もって、プラズマＣＶＤにおいて銅配線１１が弗化するのを確実に防止することができる。
また、上述した本実施の形態に係る絶縁膜の形成方法では、銅配線１１の露出表面１１ａには酸化銅１３が存在するが、酸化銅１３中の銅原子及び酸素原子の結合がマイクロ波１５によって励起されて酸素原子が空間１４中の水素分子と容易に置換（還元）される。したがって、銅配線１１へ照射されるマイクロ波１５は、銅配線１１の露出表面１１ａに付着した水分１２を加熱して除去するだけでなく、酸化銅１３の還元反応を助長する。
さらに、上述した本実施の形態に係る絶縁膜の形成方法では、銅配線１１の銅原子及び水素原子の結合が第２のＣＦ膜１６における炭素原子の三重結合から結合電子を受け取り、水素原子が銅原子から離間し、第２のＣＦ膜１６における炭素原子の結合の電子対と銅原子が配位結合する。その結果、第２のＣＦ膜１６の銅配線１１からの剥離を確実に抑制することができる。すなわち、空間１４の水素雰囲気における水素分子は、空間１４中の酸素分子を除去して銅配線１１の表面に弗化物が生じるのを防止するだけでなく、銅配線１１及び第２のＣＦ膜１６の密着性も改善することができる。
上述した本実施の形態に係る絶縁膜の形成方法では、銅配線１１は第１のＣＦ膜１０に埋設されるため、銅配線１１とともに第１のＣＦ膜１０にもマイクロ波１５が照射されるが、フロロカーボンは低誘電率材料の中でも特に誘電率が低いため、マイクロ波１５の照射によって加熱されることがない。したがって、水分１２が付着した銅配線１１が第１のＣＦ膜１０に埋設されていても、水分１２のみを選択的に加熱することができ、水分除去時の加熱効率を確実に改善することができる。また、銅配線１１や第１のＣＦ膜１０が加熱されないため、半導体デバイスの全体の温度が上昇するのを防止して半導体ウエハに熱応力が負荷されるのを抑制するとともに、第１のＣＦ膜１０が他の元素と反応して変質、例えば、フロロカーボン中の炭素原子の共有結合が切れて水酸基が炭素原子に結合して誘電率が上昇することがなく、半導体デバイスの品質が低下するのを防止することができる。さらに、第１のＣＦ膜１０は加熱されないため、第１のＣＦ膜１０が熱収縮することがなく、半導体デバイスが収縮するのを抑制することができる。
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
例えば、上記実施の形態では、金属配線として銅配線１１を用いたが、弗化物を形成する金属の配線を用いる場合であれば、本発明を適用することができる。形成されるフロロカーボン膜も、オクタフルオロシクロペンテンガスだけでなく他のＣＦ系のガスを用いて形成してもよい。
また、上記実施の形態では、銅配線１１へのマイクロ波１５の照射及び銅配線１１上への第２のＣＦ膜１６の形成は同一の基板処理装置の処理室内で行われることを前提とするが、銅配線１１へのマイクロ波１５の照射及び第２のＣＦ膜１６の形成を互いに異なる基板処理装置で行ってもよい。但し、この場合、マイクロ波１５を照射する基板処理装置から第２のＣＦ膜１６を形成する基板処理装置への移動の間、半導体ウエハを大気に暴露させない必要がある。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、基板処理装置が備えるコンピュータ（図示しない）に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
次に、本発明の実施例について説明する。
まず、半導体ウエハにＣＦ膜を形成し、該ＣＦ膜にマイクロ波を照射してＣＦ膜の表面に付着した水分のみを加熱して除去し、その後、半導体ウエハを大気に暴露することなく、ＣＦ膜の上に銅膜をＰＶＤ（Physical Vapor Deposition）等で形成し、さらに銅膜をチタン膜及びＳｉＣＮ膜（シリコン炭窒化膜）で覆った。このとき、マイクロ波の照射時間は１分間であった（実施例）。
次に、半導体ウエハにＣＦ膜を形成し、該半導体ウエハをステージに載置してステージに内蔵されたヒータで半導体ウエハ全体を３７０℃まで加熱してＣＦ膜の表面に付着した水分を除去し、その後、半導体ウエハを大気に暴露することなく、ＣＦ膜の上に銅膜をＰＶＤ等で形成し、さらに銅膜をチタン膜及びＳｉＣＮ膜で覆った。このとき、半導体ウエハ全体のヒータによる加熱時間は５分間であった（比較例１）。
最後に、半導体ウエハ全体のヒータによる加熱時間以外は比較例１と同様の条件で、半導体ウエハにＣＦ膜、銅膜、チタン膜及びＳｉＣＮ膜を形成した。このとき、半導体ウエハ全体のヒータによる加熱時間は１５分間であった（比較例２）。
その後、実施例、比較例１及び比較例２のそれぞれにおいて、ＳｉＣＮ膜にテープを貼り付け、テープによる剥離試験を行ったところ、実施例（図３（Ａ）参照）及び比較例２（図３（Ｃ）参照）ではＣＦ膜からの銅膜の剥離が発生することが無かった。一方、比較例１（図３（Ｂ）参照）ではＣＦ膜からの銅膜の剥離が発生し、半導体ウエハの表面においてテープの形状に対応する帯状の剥離跡が確認された。ＣＦ膜から銅膜が剥離したのは、ＣＦ膜の表面に付着した水分が完全に除去されず、銅膜の形成の際、ＣＦ膜と接触する銅膜の表面に弗化物が生じたためと推察された。
比較例１及び比較例２のテープによる剥離試験の結果から、半導体ウエハ全体をヒータで加熱する場合、比較的長時間（例えば、１５分間以上）に亘って半導体ウエハ全体を加熱しないとＣＦ膜の表面に付着した水分を完全に除去することができず、水分除去時の加熱効率が悪く、スループットが低下することが分かった。
また、実施例及び比較例２のテープによる剥離試験の結果から、短時間のマイクロ波の照射によって比較的長時間に亘って半導体ウエハ全体を加熱する場合と同程度の銅膜の剥離抑制の効果を得ることができることが分かった。すなわち、マイクロ波の照射によって水分除去時の加熱効率を改善し、スループットを向上することができることが分かった。
さらに、実施例及び比較例１のテープによる剥離試験の結果から、マイクロ波の照射によってＣＦ膜及び銅膜の剥離を抑制できることが分かった。
１０ 第１のＣＦ膜
１１ 銅配線
１１ａ 露出表面
１２ 水分
１３ 酸化銅
１４ 空間
１５ マイクロ波
１６ 第２のＣＦ膜

Claims (6)

  1. 露出した金属に接触するフロロカーボン系の絶縁膜を形成する絶縁膜の形成方法であって、
    水素含有雰囲気において水分が付着した前記金属へマイクロ波を照射するマイクロ波照射ステップと、
    前記マイクロ波が照射された前記金属の上にフロロカーボン系のガスを用いたプラズマＣＶＤによって前記絶縁膜を形成するプラズマＣＶＤステップとを有することを特徴とする絶縁膜の形成方法。
  2. 前記マイクロ波照射ステップ及び前記プラズマＣＶＤステップの間において前記金属は大気に暴露されないことを特徴とする請求項１記載の絶縁膜の形成方法。
  3. 前記金属の上には前記金属の酸化物が存在することを特徴とする請求項１又は２記載の絶縁膜の形成方法。
  4. 前記金属は他のフロロカーボン系の絶縁膜に埋設されて一部が露出することを特徴とする請求項１乃至３のいずれか１項に記載の絶縁膜の形成方法。
  5. 前記金属は銅であることを特徴とする請求項１乃至４のいずれか１項に記載の絶縁膜の形成方法。
  6. 露出した金属に接触するフロロカーボン系の絶縁膜を有する半導体デバイスの製造方法であって、
    水素含有雰囲気において水分が付着した前記金属へマイクロ波を照射するマイクロ波照射ステップと、
    前記マイクロ波が照射された前記金属の上にフロロカーボン系のガスを用いたプラズマＣＶＤによって前記絶縁膜を形成するプラズマＣＶＤステップとを有することを特徴とする半導体デバイスの製造方法。
JP2015026315A 2015-02-13 2015-02-13 絶縁膜の成膜方法及び半導体デバイスの製造方法 Pending JP2016149486A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015026315A JP2016149486A (ja) 2015-02-13 2015-02-13 絶縁膜の成膜方法及び半導体デバイスの製造方法
US15/043,242 US9640388B2 (en) 2015-02-13 2016-02-12 Method for forming insulating film and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015026315A JP2016149486A (ja) 2015-02-13 2015-02-13 絶縁膜の成膜方法及び半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2016149486A true JP2016149486A (ja) 2016-08-18

Family

ID=56621495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015026315A Pending JP2016149486A (ja) 2015-02-13 2015-02-13 絶縁膜の成膜方法及び半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US9640388B2 (ja)
JP (1) JP2016149486A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022035390A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN101627459B (zh) * 2007-02-27 2012-02-29 株式会社爱发科 半导体器件制造方法以及半导体器件制造设备
JP2012074608A (ja) 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法

Also Published As

Publication number Publication date
US9640388B2 (en) 2017-05-02
US20160240374A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US8759222B2 (en) Method for fabrication of semiconductor device
TW201137970A (en) Low damage photoresist strip method for low-k dielectrics
JP2009049052A (ja) 半導体装置の製造方法
JP2001144090A (ja) 半導体装置の製造方法
US20070077751A1 (en) Method of restoring low-k material or porous low-k layer
JP5537657B2 (ja) 配線構造の形成方法、半導体装置の製造方法、基板処理装置
JP7045929B2 (ja) 半導体装置の製造方法および基板処理装置
JP4548280B2 (ja) 半導体装置の製造方法
JP2006324414A (ja) 半導体装置及びその製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP2008098418A (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JP2007317817A (ja) 半導体装置の製造方法
US20140134852A1 (en) Method and apparatus for forming dielectric film of low-dielectric constant and method for detaching porogen
JP4940722B2 (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
JP5272336B2 (ja) 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置
JP2016149486A (ja) 絶縁膜の成膜方法及び半導体デバイスの製造方法
JP5072531B2 (ja) プラズマエッチング方法及び記憶媒体
JP2011151141A (ja) 基板処理方法及び記憶媒体
JP2003023072A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2016103637A (ja) ２枚の基板を積層する方法
JP2006073612A (ja) レジスト除去方法
TWI539523B (zh) Semiconductor device manufacturing method and recording medium
WO2015062331A1 (zh) 一种修复超低介电常数薄膜侧壁损伤的方法
FR2770028A1 (fr) Procede de fabrication d'une structure d'interconnexion pour un dispositif a circuit integre
US7368383B2 (en) Hillock reduction in copper films