JP4757372B2 - 埋込配線層の形成方法 - Google Patents
埋込配線層の形成方法 Download PDFInfo
- Publication number
- JP4757372B2 JP4757372B2 JP2000176546A JP2000176546A JP4757372B2 JP 4757372 B2 JP4757372 B2 JP 4757372B2 JP 2000176546 A JP2000176546 A JP 2000176546A JP 2000176546 A JP2000176546 A JP 2000176546A JP 4757372 B2 JP4757372 B2 JP 4757372B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- substrate
- etching
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は埋込配線層の形成方法に関するものであり、特に、ダマシン（Ｄａｍａｓｃｅｎｅ）法を用いて微細なＣｕ系埋込配線を形成する際に、Ｃｕ系メッキ層の剥離を防止するための手法に特徴のある埋込配線層の形成方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、或いは、高速化に伴って、半導体集積回路装置を構成する個々の素子は益々微細化され、それに伴って配線が高密度化、多層化、薄膜化するとともに、配線にかかる応力や配線に流す電流の密度は増加の一途をたどっている。
【０００３】
配線に高密度の電流を流すことによってエレクトロマイグレーション（ＥＭ）という配線の破断現象が発生するが、その駆動力は高密度電子流の衝突による配線層を構成する金属原子の移動、拡散であると考えられている。
【０００４】
例えば、典型的な論理集積回路を考えた場合、０．３５μｍのデザインルールでは、電源配線に流す電流の密度は１×１０5 Ａ／ｃｍ2 であるのに対して、０．２５μｍ世代では、３×１０5 Ａ／ｃｍ2 、０．１８μｍ世代では、１×１０6 Ａ／ｃｍ2 にも達すると予想されている。
この様に、素子の微細化に伴って、より高密度の電流を流せる信頼性の高い配線材料及び配線構造の開発が要請されている。
【０００５】
これまでは、製造プロセスが簡単で低コストであるため、集積回路装置の配線材料としてはＡｌが用いられており、Ａｌ中にＣｕやＳｉ，Ｔｉ，Ｐｄ等を添加してＥＭ耐性を向上させたり、或いは、Ａｌ配線層の上下をバリアメタルと呼ばれるＴｉＮ，Ｔｉ，ＴｉＷ等の高融点金属層で挟んだ積層構造にすることにより高信頼化を実現し、配線の微細化に対応してきた。
【０００６】
しかし、今後の配線材料としてＡｌを用いることには限界が見えてきている。
即ち、半導体集積回路装置のスケーリングによる高速化を維持するためには、微細化に伴う信号遅延の増大を抑制する必要があるが、信号遅延を低減するためには、材料、プロセス、回路、或いは、レイアウト等を改良する必要があり、材料の観点からは、低抵抗な配線材料及び低誘電率層間膜材料を用いることが必要になる。
しかし、Ａｌの比抵抗は、２．６５５μΩ・ｃｍであり、必ずしも十分低抵抗であるとは言えないものである。
【０００７】
また、上述のように、Ｃｕ等の他元素の添加や、配線層構造の積層化により電流の高密度化に対するＡｌの使用限界を延命させてきたが、配線に流す電流密度が１×１０6 Ａ／ｃｍ2 を越えるようになると、従来の対策では対応できなくなる。
【０００８】
そこで、従来のＡｌ配線層に替わってＡｌより抵抗率が約３７％も小さく、且つ、Ａｌより融点が高く、自己拡散エネルギーも大きく、さらに、ＥＭ耐性がＡｌの約２倍であるＣｕ（比抵抗：１．６７μΩ・ｃｍ）が、高集積化し微細化されたＬＳＩ配線材料として注目されており、Ｃｕ配線によって電流密度をＡｌよりも一桁以上高めることが可能であると考えられる。
【０００９】
しかし、一般に微細な配線層を形成する場合にはドライ・エッチングを施す必要があるが、Ｃｕの場合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲＩＥ（反応性イオンエッチング）法では低温において十分なエッチングレートが得られないという問題があり、また、異方性エッチングが困難であるという問題もあり、さらには、ハロゲン化物の残渣によりコロージョンが発生するという問題があるので、従来のドライプロセスを適用することができないという問題がある。
【００１０】
そこで、このような微細加工の難しいＣｕ配線を形成する有効な手法の一つとして、セルフアライン技法を用いたダマシン法と呼ばれる方法が開発されている。
このダマシン法とは、層間絶縁膜に設けた配線パターンに沿った溝、及び、ビアホールにＣｕ膜を堆積させて埋め込んだのち、上部の不要部分を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって除去することによって埋め込み導電層を形成する方法である。
【００１１】
なお、この場合の溝或いはビアホール内にＣｕ膜を堆積させる方法としては、段差被覆性（ステップ・カヴァレッジ）の優れているＣＶＤ（化学気相成長）法、段差被覆性の劣るスパッタリング法等のＰＶＤ（物理的気相成長）法とその後のリフローの組合せ、電解メッキ法、或いは、無電解メッキ法が検討されているが、現在は、安価で埋込性に優れた電解メッキによる開発が主として進められており、一部実用化している。
【００１２】
なお、ダマシン法でＣｕ埋込配線層を形成する場合には、Ｃｕは層間絶縁膜を構成するＳｉＯ2 中を容易に拡散しシリコン半導体中で深い準位を形成して少数キャリアの寿命を縮めるので、Ｃｕの拡散を防止するために、ＳｉＯ2 層とＣｕ層の間にＴｉＮ層やＴａＮ層等のバリヤメタル層を介在させる必要がある。
【００１３】
ここで、図９を参照して、ビアと埋込配線層を一体に形成するデュアルダマシン法を簡単に説明する。
図９（ａ）参照
まず、シリコン基板７１上に下地絶縁層７２を介して下層配線層７３を形成したのち、全面にＳｉＯ２等からなる層間絶縁膜７４を設け、次いで、レジストパターン（図示を省略）を利用してドライエッチングによって下層配線層７３に達するビアホール７５を形成したのち、レジストパターンを除去して新たなレジストパターン（図示を省略）を設け、この新たなレジストパターンをマスクとしてビアホール７５に接続する配線層用溝７６を形成する。
【００１４】
図９（ｂ）参照
次いで、レジストパターンを除去したのち、スパッタリング法によってＣｕが層間絶縁膜中に拡散するのを防止するために、薄いバリアメタル層７７を全面に堆積させ、次いで、ビアホール７５及び配線層用溝７６をＣｕ埋込層７８で埋め込む。
【００１５】
図９（ｃ）参照
次いで、ＣＭＰ法を用いて余分な上部のＣｕ埋込層７８を除去することによって、ビア７９と配線層とが一体となったＣｕ埋込配線層８０が形成される。
【００１６】
このＣｕ埋込層７８を形成する際に、上記の手法の内、電解メッキ法を用いた場合には、ＴｉＮ等のバリアメタル上にＣｕメッキ層を直接電解メッキすることはできないので、予め薄いＣｕ膜からなるメッキベース層、即ち、Ｃｕシード層をバリアメタルの表面に形成しておき、Ｃｕメッキ液中でＣｕシード層を介して通電してＣｕシード層上にＣｕメッキ層を形成することになり、多層配線を作製する場合、各埋込配線層毎にメッキ層／シード層／バリアメタル層を形成することが必要になる。
【００１７】
このような工程において、Ｓｉ基板周辺領域のエンジニアリングが、製品チップの収率及び歩留りの向上には極めて重要となる。
現在、量産に適用したバリアメタル層形成のためのＰＶＤ法或いはＣＶＤ法によるバリアメタル層成膜装置、シード層成膜装置、及び、メッキ装置が開発され、市販されている。
【００１８】
しかし、この様な市販されている装置においては、各々の成膜装置によってＳｉ基板周辺のどの領域まで膜形成を行うかは、半導体メーカーの要求及び半導体製造装置メーカーの意向によって統一されていないのが現状である。
【００１９】
ここで、図１０を参照して、従来の各種のＳｉ基板周辺の膜構造を説明する。
図１０（ａ）参照
図１０（ａ）は、ＴａＮバリア層８３を全面に、即ち、フルフェイス（ｆｕｌｌ ｆａｃｅ）に形成するとともに、Ｃｕシード層８４はシリコン基板８１の最外周部から一定距離まで成膜しないことによって、エッジエクスクルージョン（ｅｄｇｅ ｅｘｃｌｕｓｉｏｎ）８６を形成し、Ｃｕメッキ層８５はＣｕシード層８４に対してフルフェイスとしたものである。
【００２０】
図１０（ｂ）参照
図１０（ｂ）は、ＴａＮバリア層８３をフルフェイスで、Ｃｕシード層８４及びＣｕメッキ層８５に順次エッジエクスクルージョン８６，８７を形成したものである。
【００２１】
図１０（ｃ）参照
図１０（ｃ）は、ＴａＮバリア層８３、Ｃｕシード層８４、及び、Ｃｕメッキ層８５の全てをフルフェイスで形成したものである。
【００２２】
図１０（ｄ）参照
図１０（ｄ）は、ＴａＮバリア層８３及びＣｕシード層８４をフルフェイスで形成するとともに、Ｃｕメッキ層８５にエッジエクスクルージョン８７を形成したものである。
【００２３】
【発明が解決しようとする課題】
しかし、図１０（ａ）の場合、Ｃｕメッキ層８５をフルフェイスに成膜しても、ＴａＮバリア層８３には基本的に成膜しないため、Ｃｕシード層８４に対してフルフェイスとなるだけであるが、Ｃｕシード層８４の最外周部からＴａＮバリア層８３上に横方向成膜したり、或いは、ＴａＮバリア層８３上にＣｕメッキ膜が異常成長する場合があり、このＴａＮバリア層８３上に付着したＣｕメッキ膜（図示せず）がＣＭＰ工程の際の膜剥がれの要因となって歩留りを低下させるという問題がある。
【００２４】
一方、図１０（ｂ）の場合には、Ｃｕメッキ層８５にエッジエクスクルージョン８７を形成しているので、ＴａＮバリア層８３上にＣｕメッキ膜が成長することはなく、膜剥がれの問題は殆ど発生することはないが、Ｃｕシード層８４とＣｕメッキ層８５に二重にエッジエクスクルージョン８６，８７を形成しているので、チップ収率が低下するという問題がある。
【００２５】
即ち、Ｃｕシード層８４の形成時に、制御可能なエッジエクスクルージョンの幅は通常１〜２ｍｍであり、このＣｕシード層８４の外周部から給電して電解メッキを行うと、最終的なＣｕメッキ層８５のエッジエクスクルージョンの幅は４〜６ｍｍ程度となり、シリコン基板８１上での有効面積が著しく低下する。
【００２６】
また、図１０（ｃ）の場合には、Ｃｕシード層８４をＰＶＤ法やＣＶＤ法によって形成する際に、シリコン基板８１の側面から裏面にかけてＣｕがわずかに回り込むこと完全に防止することが困難であるため、基板汚染の原因となるという問題がある。
特に、ＴａＮバリア層８３の形成領域外にＣｕが付着すると、ＣｕはＳｉＯ2 からなる層間絶縁膜８２やシリコン基板８１中に容易に拡散するため、シリコン基板８１中に作り込んだデバイスの信頼性を低下させるという問題がある。
【００２７】
また、図１０（ｄ）の場合にも、Ｃｕシード層８４をＰＶＤ法やＣＶＤ法によって形成する際に、シリコン基板８１の側面から裏面にかけてＣｕがわずかに回り込むので、基板汚染の原因となるという問題がある。
【００２８】
さらに、搬送中にシリコン基板８１をカセットで支持する場合或いはアニール工程でシリコン基板８１を支持する場合、Ｃｕシード層８４のエッジエクスクルージョン８７を設けた部分が損傷し、ＣＭＰ工程において膜剥がれが生ずる要因となり、歩留りが低下するという問題がある。
【００２９】
したがって、本発明は、チップ収率を低下させることなく、基板周辺でのメッキ層の膜剥がれを防止することを目的とする。
【００３０】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、埋込配線層の形成方法において、基板上１に設けた絶縁層２に配線層用溝３及びビアホール４の少なくとも一方を形成する工程と、前記基板１の表面全面にシード層６を形成する工程と、前記シード層６上にメッキ層７を基板１の最周辺部から一定距離成膜しないようにメッキするメッキ工程と、前記メッキ工程の後に、前記メッキ層７の表面と前記基板１の最周辺部において露出している前記シード層６を化学的エッチングにより除去する工程と、前記メッキ層７及び前記シード層６を化学機械研磨することにより、前記配線層用溝３及び／又は前記ビアホール４内にのみ前記メッキ層７及び前記シード層６を埋め込む工程とを有することを特徴とする。
【００３１】
この様に、メッキ層７を形成したのち、化学的エッチングを行うことによって、膜剥がれの原因となる不所望に成膜したメッキ膜を予め除去することができ、それによって、化学機械研磨（ＣＭＰ）工程におけるメッキ層７の剥離を防止することができる。
なお、この場合のメッキ層７の形成方法は、電解メッキ法が好適であるが、無電解メッキ法を用いても良いものである。
【００３３】
特に、メッキ層７の剥離を防止するための化学的エッチング処理は、基板１の最周辺部において露出しているシード層６を除去する処理とする。
【００３４】
また、本発明は、上記（１）において、化学的エッチング工程において、基板１の側面及び基板１の裏面に回り込んで形成されたシード層６を除去することが望ましい。
この様に、基板１の側面及び基板１の裏面に回り込んで形成されたシード層６を除去することによって、基板１の側面或いは裏面にメッキ層７が形成されることがなく、メッキ層７を構成する元素により基板１が汚染されることがない。
【００３５】
なお、上記（１）において、化学的エッチングを行う前に、少なくともメッキ層７の表面の自己酸化膜を除去することが望ましい。
【００３６】
この様に、メッキ層７の表面の自己酸化膜を予め除去することによって、表面ラフネスＲa を小さくすることができ、また、自己酸化膜が消失するまでのエッチング時間の遅延がなくなるので、化学的エッチング時間を短縮することができる。
【００３７】
（２）また、本発明は、上記（１）において、化学機械的研磨に先立って、平坦部におけるメッキ層７の膜厚の１／２以上を予め化学的エッチングにより除去して薄層化することを特徴とする。
【００３８】
ＣＭＰ工程による除去速度よりも、化学的エッチングによる除去速度の方が速いので、この様に、ＣＭＰ工程に先立って、メッキ層７の膜厚を予め薄層化することによって、埋込配線層の形成時間を短縮することができる。
【００３９】
（３）また、本発明は、上記（１）または（２）において、メッキ層７が、ＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかであることを特徴とする。
【００４０】
この様に、メッキ層７をＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかで構成することによって、エレクトロマイグレーション耐性が高く高密度の電流が流せ、且つ、低抵抗で信号遅延の小さな配線を構成することができる。
なお、この場合のメッキ層７は、純粋にＣｕメッキ層７に限られるものではなく、Ｃｕを主成分とするメッキ可能なＣｕ系合金であれば良く、例えば、Ｃｕ−Ｚｎ合金を用いても良いものである。
【００４１】
また、本発明は、上記（１）乃至（３）のいずれかにおいて、基板１の最外周部を含む全面にバリア層５を設けることが望ましい。
この様にバリア層５を全面に設けることによって、メッキ層７が絶縁層２或いは基板１と直接接触することがなく、メッキ層７を構成する元素が基板１中に拡散して基板１を汚染することを防止することができる。
【００４５】
【発明の実施の形態】
ここで、図２乃至図８を参照して、本発明の実施の形態の製造工程を説明するが、まず、図２及び図３を参照して、本発明の実施の形態に用いるメッキ装置及びエッチング装置を説明する。
図２参照
図２は噴流式電解メッキ装置の概略的構成図であり、噴流式電解メッキ装置１０は、Ｃｕシード層を設けた基板１３にメッキ処理を行う主メッキ槽１１、主メッキ槽１１から溢れ出た硫酸銅系のＣｕメッキ液１９をメッキ液タンク１８に還流させる還流メッキ槽１２、シール材（図示を省略）を介して基板１３を保持する基板ホルダー１４、基板１３に電位を印加するためのカソード電極１５、Ｃｕメッキ液１９中に浸漬される含燐銅からなる不溶解性のアノード電極１６、電源１７、Ｃｕメッキ液１９を収容し温度制御するメッキ液タンク１８、Ｃｕメッキ液１９の温度制御を行うヒートコントローラ２０及びチラー２１、還流するＣｕメッキ液１９中の異物を除去するフィルター２２、及び、Ｃｕメッキ液１９を主メッキ槽１１に送り込み、基板１３に向けて噴射させる循環ポンプ２３によって構成されている。
【００４６】
図３参照
図３は噴流式スピンエッチング装置の概略的構成図であり、噴流式スピンエッチング装置３０は、Ｃｕメッキ層を設けた基板３３をエッチング処理を行う主エッチング槽３１、主エッチング槽３１から溢れ出たエッチャント３７をエッチャントタンク３６に還流させる還流槽３２、シール材（図示を省略）を介して基板３３を保持する基板ホルダー３４、エッチャント３７を収容し温度制御するエッチャントタンク３６、エッチャント３７の温度制御を行うヒートコントローラ３８及びチラー３９、還流するエッチャント３７中のエッチング残渣等の異物を除去するフィルター４０、及び、エッチャント３７を主エッチング槽３１に送り込み、基板３３に向けて噴射させる循環ポンプ４１によって構成されている。
なお、この場合、基板３３を回転させながらエッチング処理を行うものであり、また、基板３３の全面に薬液に浸漬する必要があるため、基板保持方法としては真空吸着或いは静電吸着機構を用いる。
【００４７】
次に、図４及び図５を参照して、本発明の実施の形態の埋込配線層の形成工程を説明する。
なお、各図は、埋込配線層の形成領域と基板の外周部とを一緒に示した概略的断面図である。
図４（ａ）参照
まず、ＭＯＳＦＥＴ等のデバイスを形成したシリコン基板５１上に、下地酸化膜５２を介して下層配線層５３を形成したのち、全面にＳｉＯ2 膜からなる層間絶縁膜５４を形成し、レジストパターン（図示を省略）をマスクとしてドライエッチングを施すことによってビアホール５５を形成し、次いで、レジストパターンを除去したのち、新たなレジストパターン（図示を省略）を形成し、このレジストパターンをマスクとしてドライエッチングを施すことによってビアホール５５に接続する配線層用溝５６を形成する。
【００４８】
図４（ｂ）参照
次いで、Ｔａターゲットを用い、Ｎ2 ：Ａｒ＝２０：８０の流量比でＮ2 ガスとＡｒガスを流した状態で、Ｔａターゲットに４ｋＷの電力を投入し、ＴａとＮ2 ガスとを反応させるイオン化スパッタリング法によって、厚さが、例えば、３０ｎｍのＴａＮバリア層５７をフルフェイスで形成する。
【００４９】
引き続いて、Ｃｕターゲットを用い、Ａｒガス雰囲気中でＣｕターゲットに４ｋＷの電力を投入し、イオン化スパッタリング法によって、厚さが、例えば、２５０ｎｍのＣｕシード層５８をフルフェイスで形成する。
【００５０】
次いで、図２に示した噴射式電解メッキ装置を用いて、最外周部から１．５ｍｍの幅のＣｕシード層５８を給電部としてエッジエクスクルージョンの幅が２．５ｍｍのＣｕメッキ層５９を、平坦部での厚さが、例えば、１．２μｍになるように成膜する。
【００５１】
図５（ｃ）参照
次いで、図３に示した噴流式スピンエッチング装置を用い、エッチャントとして１０容量％以下、例えば、５容量％のＨＦ水溶液を用いてエッチング処理を行うことによって、Ｃｕメッキ層５９及びＣｕシード層５８の露出表面に形成されたＣｕ酸化膜（図示を省略）をエッチング除去する。
【００５２】
次いで、同じく、図３に示した噴流式スピンエッチング装置を用い、エッチャントとして２０容量％以下、例えば、３容量％の希硝酸を用いてエッチング処理を行うことによって、Ｃｕメッキ層５９の厚さが 例えば、０．２μｍ（＝２００ｎｍ）になるまでスピンエッチングを行う。
このエッチング工程において、厚さ２５０ｎｍのＣｕシード層５８の露出部は完全に除去される。
【００５３】
この場合のスピンエッチング条件としては、希硝酸の温度を２５℃とし、基板回転速度を２００回転／分（ｒｐｍ）とすることによって、１σ：１．３％の面内均一性の精度の良いエッチングを行うことができる。
なお、この場合のσは標準偏差を平均値で割った値である。
【００５４】
次いで、スラリーとしてアルミナ粉末をベースとしたＣＭＰ法を用い、２００〜３００ｇ／ｃｍ2 、例えば、２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１００回転／分（ｒｐｍ）、例えば、５０回転／分で研磨することによって、配線層用溝より上に堆積したＣｕメッキ層５９、Ｃｕシード層５８、及び、ＴａＮバリア層５７を除去することによって、ビア６０と一体となったＣｕ埋込配線層６１を形成する。
【００５５】
この様に、本発明の実施の形態においては、ＣＭＰ工程の前に化学的エッチングを行うことによって、Ｃｕシード層５８の露出部を完全に除去しているので、基板搬送中等にＣｕシード層５８の露出部に損傷が発生しても、この損傷を有するＣｕシード層５８が原因となってＣｕメッキ層５９が膜剥がれすることがない。
【００５６】
また、ＣＭＰ工程に先立って化学エッチングすることによって、Ｃｕメッキ層５９の膜厚を１／２以下にしているのでＣＭＰ工程を短縮化することができ、それによって、スループットが向上する。
因に、Ｃｕメッキ層５９を薄層化することなく基板をＣＭＰ法で研磨した場合には、１枚当たり１０分程度の時間要するが、上述のように、１．２μｍのＣｕメッキ層５９を化学エッチングによって０．２μｍまで薄層化するのに要する時間は、５分程度であり、薄層化したＣｕメッキ層５９を研磨することになるので２〜３分程度の時間しか必要とせず、したがって、トータルで２〜３分の時間が短縮される。
【００５７】
また、本発明の実施の形態においては、Ｃｕメッキ層５９のエッチング工程において、噴流式スピンエッチング装置を用いているので、面内均一性の高いエッチング処理を行うことができる。
【００５８】
また、本発明の実施の形態においては、Ｃｕメッキ層５９及びＣｕシード層５８の除去に先立って、ＨＦ水溶液によってＣｕ酸化膜を除去する前処理を行っているので、表面ラフネスが小さくなるとともに面内均一性が向上し、且つ、エッチング開始までの遅延時間をなくすことができ、エッチングの制御性が向上するので、この事情を図６乃至図８を参照して説明する。
【００５９】
図６参照
図６は、表面ラフネスのエッチングレート依存性を示す図であり、硝酸濃度が高いほどエッチレートは大きくなり、エッチングレートが大きくなると表面ラフネスＲa も大きくなる。
図においては、２．０容量％の希硝酸と５．０容量％の希硝酸を示しており、エッチレートはエッチャントの液温にも依存するが、図から考えると２０容量％以下の希硝酸を用いることが好適と判断される。
【００６０】
なお、この表面粗さは、硝酸系のエッチャントの場合、結晶粒内面腐食による粒面方位のエッチング進行速度の差によるものと考えられ、また、この場合の表面ラフネスＲa は、Ｌをラフネスカーブの長さ、ｆ（ｘ）をセンターラインに対するラフネスカーブとした場合、ｆ（ｘ）の絶対値を０〜Ｌの範囲で積分した値をＬで割った値で定義されるものであり、平均粗さを意味する。
【００６１】
図７参照
図７は、上述のように、ＨＦ水溶液で前処理した場合と、前処理をしない場合の所要エッチング時間を示した図であり、図から明らかなように、前処理を行わない場合には、エッチング開始まで２０秒程度の遅延時間が見られる。
これは、Ｃｕメッキ層５９の表面に形成されたＣｕ酸化膜によるものと考えられ、前処理によってＣｕ酸化膜を除去することによって、エッチング開始までの遅延時間をなくすことができる。
【００６２】
図８参照
図８は、ＨＦ水溶液で前処理した場合と、前処理をしない場合の表面ラフネスＲa の大きさを示した図であり、図から明らかなように、前処理を行わない場合には、５〜１０ｎｍ程度表面ラフネスＲa が大きくなることが理解される。
【００６３】
また、Ｃｕ酸化膜の膜厚は個々に微妙に厚さが異なるため、エッチング量の制御が困難になるが、部分的な酸化膜厚の違いは面内分布の悪化や表面荒さの増大の原因となるので、前処理によってＣｕ酸化膜を除去することによって遅延時間を見込む必要がなくなり、それによって、表面ラフネスを小さくするとともに面内均一性を向上することができ、且つ、エッチングの制御性が向上する。
【００６４】
なお、ＨＦ水溶液によるＣｕ膜とＣｕ酸化膜のエッチング選択比はＨＦ濃度によるが、例えば、１０容量％のＨＦ水溶液の選択比は５００以上となるので、Ｃｕ酸化膜のみを選択的に除去することができる。
【００６５】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態においてバリア層及びシード層の成膜方法としてイオン化スパッタリング法を用いているが、カバレッジの良い方法であれば、コリメートスパッタリング法、低圧スパッタリング法、或いは、ＣＶＤ法を用いても良いものである。
【００６６】
また、上記の実施の形態においては、バリア層としてＴａＮを用いているが、ＴｉＮやＷＮ等の他の材料でも良いものである。
但し、ＴａＮはアモルファス状に成りやすいのでバリア性が高いが、ＴｉＮは柱状構造となるので、結晶粒界を介した拡散が起こりやすいのでバリア性は劣ることになる。
【００６７】
また、上記の実施の形態においては、Ｃｕのエッチャントとして希硝酸を用いているが、希硝酸に限られるものではなく、硝酸−燐酸系エッチャントやアンモニア系エッチャント、過硫酸アンモニウム、硫酸過水素等を用いても良いものであり、特に、表面粗さを抑えるためには、過酸化水素水を微量添加することが効果的である。
但し、過酸化水素水を添加した場合には、過酸化水素によるＣｕ表面の酸化とエッチングが同時に進行するので、エッチングレートは減少する。
【００６８】
また、上記の実施の形態においては、前処理においてＨＦ水溶液を用いているが、ＨＦ水溶液に限られるものではなく、Ｃｕ酸化膜とＣｕの選択比が大きいものであれば良く、例えば、希硫酸を用いても良いものである。
【００６９】
また、上記の実施の形態においては、１．２μｍの厚さに成膜したＣｕメッキ層を０．２μｍまで薄層化しているが、エッチング時のｉｎ ｓｉｔｕモニター等を使用することによって、Ｃｕメッキ層の残膜の膜厚を０．１μｍ以下にすることができ、より薄くすることによって、ＣＭＰの負荷を大幅に低減することができるので、スループットが向上する。
或いは、逆に、Ｃｕのエッチング工程を、Ｃｕシード層の露出部を除去する程度のエッチング処理としても良いものである。
【００７０】
また、上記の実施の形態においては、ビアとＣｕ埋込配線層を同時に形成するデュアルダマシン工程として説明しているが、Ｃｕ埋込配線層或いはＣｕ系ビアを別工程で形成する場合にも適用されるものである。
【００７１】
また、上記の実施の形態においては、埋込配線層をＣｕメッキ層によって形成しているが、純粋にＣｕメッキ層に限られるものではなく、Ｃｕを主成分とするメッキ可能なＣｕ系合金であれば良く、例えば、Ｃｕ−Ｚｎ合金を用いても良いものである。
【００７２】
また、上記の実施の形態においては、Ｃｕメッキ層を電解メッキ法によって成膜しているが、必ずしも電解メッキ法に限られるものではなく、無電解メッキ法を用いても良いものである。
【００７３】
（付記１） 基板上に設けた絶縁層に配線層用溝及びビアホールの少なくとも一方を形成する工程と、前記基板の表面全面にシード層を形成する工程と、前記シード層上にメッキ層を前記基板の最周辺部から一定距離成膜しないようにメッキするメッキ工程と、前記メッキ工程の後に、前記メッキ層の表面と前記基板の最周辺部において露出している前記シード層を化学的エッチングにより除去する工程と、前記メッキ層及び前記シード層を化学機械研磨することにより、前記配線層用溝及び／又は前記ビアホール内にのみ前記メッキ層及び前記シード層を埋め込む工程とを有することを特徴とする埋込配線層の形成方法。
（付記２） 前記化学的エッチングを行う前に、少なくとも前記メッキ層の表面の自己酸化膜を除去することを特徴とする付記１に記載の埋込配線層の形成方法。
（付記３） 前記メッキ層を化学機械的研磨するのに先立って、平坦部における前記メッキ層の膜厚の１／２以上を予め化学的エッチングにより除去して薄層化することを特徴とする付記１または付記２に記載の埋込配線層の形成方法。
（付記４） 前記メッキ層が、ＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかであることを特徴とする付記１乃至付記３のいずれか１に記載の埋込配線層の形成方法。
【００７４】
【発明の効果】
本発明によれば、Ｃｕ系埋込配線層を形成する際に、ＣＭＰ工程に先立って少なくともＣｕシード層を完全に除去しているので、二重にエッジエクスクルージョンを設けなくともＣｕメッキ層がＣＭＰ工程において剥離することがなく、チップ収率が向上し、また、Ｃｕメッキ層を予め化学エッチングによって薄層化することによって、ＣＭＰ工程を短縮化することができるのでスループットが向上し、ひいては、高集積化し微細化した配線層を有する半導体集積回路装置の信頼性の向上或いは低コスト化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態に用いる噴流式電解メッキ装置の概略的構成図である。
【図３】本発明の実施の形態に用いる噴流式スピンエッチング装置の概略的構成図である。
【図４】本発明の実施の形態の埋込配線層の途中までの形成工程の説明図である。
【図５】本発明の実施の形態の埋込配線層の図４以降の形成工程の説明図である。
【図６】本発明の実施の形態における表面ラフネスのエッチングレート依存性の説明図である。
【図７】本発明の実施の形態におけるエッチング時間に対する前処理効果の説明図である。
【図８】本発明の実施の形態における表面ラフネスに対する前処理効果の説明図である。
【図９】従来のデュアルダマシン法による埋込配線層の形成工程の説明図である。
【図１０】従来の各種のＳｉ基板周辺における膜構造の説明図である。
【符号の説明】
１ 基板
２ 絶縁層
３ 配線層用溝
４ ビアホール
５ バリア層
６ シード層
７ メッキ層
８ 下地絶縁膜
９ 下層配線層
１０ 噴流式電解メッキ装置
１１ 主メッキ槽
１２ 還流メッキ槽
１３ 基板
１４ 基板ホルダー
１５ カソード電極
１６ アノード電極
１７ 電源
１８ メッキ液タンク
１９ Ｃｕメッキ液
２０ ヒートコントローラ
２１ チラー
２２ フィルター
２３ 循環ポンプ
３０ 噴流式スピンエッチング装置
３１ 主エッチング槽
３２ 還流槽
３３ 基板
３４ 基板ホルダー
３５ 拡散板
３６ エッチャントタンク
３７ エッチャント
３８ ヒートコントローラ
３９ チラー
４０ フィルター
４１ 循環ポンプ
５１ シリコン基板
５２ 下地酸化膜
５３ 下層配線層
５４ 層間絶縁膜
５５ ビアホール
５６ 配線層用溝
５７ ＴａＮバリア層
５８ Ｃｕシード層
５９ Ｃｕメッキ層
６０ ビア
６１ Ｃｕ埋込配線層
７１ シリコン基板
７２ 下地絶縁層
７３ 下層配線層
７４ 層間絶縁膜
７５ ビアホール
７６ 配線層用溝
７７ バリアメタル層
７８ Ｃｕ埋込層
７９ ビア
８０ Ｃｕ埋込配線層
８１ シリコン基板
８２ 層間絶縁膜
８３ ＴａＮバリア層
８４ Ｃｕシード層
８５ Ｃｕメッキ層
８６ エッジエクスクルージョン
８７ エッジエクスクルージョン
【発明の属する技術分野】
本発明は埋込配線層の形成方法に関するものであり、特に、ダマシン（Ｄａｍａｓｃｅｎｅ）法を用いて微細なＣｕ系埋込配線を形成する際に、Ｃｕ系メッキ層の剥離を防止するための手法に特徴のある埋込配線層の形成方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、或いは、高速化に伴って、半導体集積回路装置を構成する個々の素子は益々微細化され、それに伴って配線が高密度化、多層化、薄膜化するとともに、配線にかかる応力や配線に流す電流の密度は増加の一途をたどっている。
【０００３】
配線に高密度の電流を流すことによってエレクトロマイグレーション（ＥＭ）という配線の破断現象が発生するが、その駆動力は高密度電子流の衝突による配線層を構成する金属原子の移動、拡散であると考えられている。
【０００４】
例えば、典型的な論理集積回路を考えた場合、０．３５μｍのデザインルールでは、電源配線に流す電流の密度は１×１０5 Ａ／ｃｍ2 であるのに対して、０．２５μｍ世代では、３×１０5 Ａ／ｃｍ2 、０．１８μｍ世代では、１×１０6 Ａ／ｃｍ2 にも達すると予想されている。
この様に、素子の微細化に伴って、より高密度の電流を流せる信頼性の高い配線材料及び配線構造の開発が要請されている。
【０００５】
これまでは、製造プロセスが簡単で低コストであるため、集積回路装置の配線材料としてはＡｌが用いられており、Ａｌ中にＣｕやＳｉ，Ｔｉ，Ｐｄ等を添加してＥＭ耐性を向上させたり、或いは、Ａｌ配線層の上下をバリアメタルと呼ばれるＴｉＮ，Ｔｉ，ＴｉＷ等の高融点金属層で挟んだ積層構造にすることにより高信頼化を実現し、配線の微細化に対応してきた。
【０００６】
しかし、今後の配線材料としてＡｌを用いることには限界が見えてきている。
即ち、半導体集積回路装置のスケーリングによる高速化を維持するためには、微細化に伴う信号遅延の増大を抑制する必要があるが、信号遅延を低減するためには、材料、プロセス、回路、或いは、レイアウト等を改良する必要があり、材料の観点からは、低抵抗な配線材料及び低誘電率層間膜材料を用いることが必要になる。
しかし、Ａｌの比抵抗は、２．６５５μΩ・ｃｍであり、必ずしも十分低抵抗であるとは言えないものである。
【０００７】
また、上述のように、Ｃｕ等の他元素の添加や、配線層構造の積層化により電流の高密度化に対するＡｌの使用限界を延命させてきたが、配線に流す電流密度が１×１０6 Ａ／ｃｍ2 を越えるようになると、従来の対策では対応できなくなる。
【０００８】
そこで、従来のＡｌ配線層に替わってＡｌより抵抗率が約３７％も小さく、且つ、Ａｌより融点が高く、自己拡散エネルギーも大きく、さらに、ＥＭ耐性がＡｌの約２倍であるＣｕ（比抵抗：１．６７μΩ・ｃｍ）が、高集積化し微細化されたＬＳＩ配線材料として注目されており、Ｃｕ配線によって電流密度をＡｌよりも一桁以上高めることが可能であると考えられる。
【０００９】
しかし、一般に微細な配線層を形成する場合にはドライ・エッチングを施す必要があるが、Ｃｕの場合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲＩＥ（反応性イオンエッチング）法では低温において十分なエッチングレートが得られないという問題があり、また、異方性エッチングが困難であるという問題もあり、さらには、ハロゲン化物の残渣によりコロージョンが発生するという問題があるので、従来のドライプロセスを適用することができないという問題がある。
【００１０】
そこで、このような微細加工の難しいＣｕ配線を形成する有効な手法の一つとして、セルフアライン技法を用いたダマシン法と呼ばれる方法が開発されている。
このダマシン法とは、層間絶縁膜に設けた配線パターンに沿った溝、及び、ビアホールにＣｕ膜を堆積させて埋め込んだのち、上部の不要部分を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって除去することによって埋め込み導電層を形成する方法である。
【００１１】
なお、この場合の溝或いはビアホール内にＣｕ膜を堆積させる方法としては、段差被覆性（ステップ・カヴァレッジ）の優れているＣＶＤ（化学気相成長）法、段差被覆性の劣るスパッタリング法等のＰＶＤ（物理的気相成長）法とその後のリフローの組合せ、電解メッキ法、或いは、無電解メッキ法が検討されているが、現在は、安価で埋込性に優れた電解メッキによる開発が主として進められており、一部実用化している。
【００１２】
なお、ダマシン法でＣｕ埋込配線層を形成する場合には、Ｃｕは層間絶縁膜を構成するＳｉＯ2 中を容易に拡散しシリコン半導体中で深い準位を形成して少数キャリアの寿命を縮めるので、Ｃｕの拡散を防止するために、ＳｉＯ2 層とＣｕ層の間にＴｉＮ層やＴａＮ層等のバリヤメタル層を介在させる必要がある。
【００１３】
ここで、図９を参照して、ビアと埋込配線層を一体に形成するデュアルダマシン法を簡単に説明する。
図９（ａ）参照
まず、シリコン基板７１上に下地絶縁層７２を介して下層配線層７３を形成したのち、全面にＳｉＯ２等からなる層間絶縁膜７４を設け、次いで、レジストパターン（図示を省略）を利用してドライエッチングによって下層配線層７３に達するビアホール７５を形成したのち、レジストパターンを除去して新たなレジストパターン（図示を省略）を設け、この新たなレジストパターンをマスクとしてビアホール７５に接続する配線層用溝７６を形成する。
【００１４】
図９（ｂ）参照
次いで、レジストパターンを除去したのち、スパッタリング法によってＣｕが層間絶縁膜中に拡散するのを防止するために、薄いバリアメタル層７７を全面に堆積させ、次いで、ビアホール７５及び配線層用溝７６をＣｕ埋込層７８で埋め込む。
【００１５】
図９（ｃ）参照
次いで、ＣＭＰ法を用いて余分な上部のＣｕ埋込層７８を除去することによって、ビア７９と配線層とが一体となったＣｕ埋込配線層８０が形成される。
【００１６】
このＣｕ埋込層７８を形成する際に、上記の手法の内、電解メッキ法を用いた場合には、ＴｉＮ等のバリアメタル上にＣｕメッキ層を直接電解メッキすることはできないので、予め薄いＣｕ膜からなるメッキベース層、即ち、Ｃｕシード層をバリアメタルの表面に形成しておき、Ｃｕメッキ液中でＣｕシード層を介して通電してＣｕシード層上にＣｕメッキ層を形成することになり、多層配線を作製する場合、各埋込配線層毎にメッキ層／シード層／バリアメタル層を形成することが必要になる。
【００１７】
このような工程において、Ｓｉ基板周辺領域のエンジニアリングが、製品チップの収率及び歩留りの向上には極めて重要となる。
現在、量産に適用したバリアメタル層形成のためのＰＶＤ法或いはＣＶＤ法によるバリアメタル層成膜装置、シード層成膜装置、及び、メッキ装置が開発され、市販されている。
【００１８】
しかし、この様な市販されている装置においては、各々の成膜装置によってＳｉ基板周辺のどの領域まで膜形成を行うかは、半導体メーカーの要求及び半導体製造装置メーカーの意向によって統一されていないのが現状である。
【００１９】
ここで、図１０を参照して、従来の各種のＳｉ基板周辺の膜構造を説明する。
図１０（ａ）参照
図１０（ａ）は、ＴａＮバリア層８３を全面に、即ち、フルフェイス（ｆｕｌｌ ｆａｃｅ）に形成するとともに、Ｃｕシード層８４はシリコン基板８１の最外周部から一定距離まで成膜しないことによって、エッジエクスクルージョン（ｅｄｇｅ ｅｘｃｌｕｓｉｏｎ）８６を形成し、Ｃｕメッキ層８５はＣｕシード層８４に対してフルフェイスとしたものである。
【００２０】
図１０（ｂ）参照
図１０（ｂ）は、ＴａＮバリア層８３をフルフェイスで、Ｃｕシード層８４及びＣｕメッキ層８５に順次エッジエクスクルージョン８６，８７を形成したものである。
【００２１】
図１０（ｃ）参照
図１０（ｃ）は、ＴａＮバリア層８３、Ｃｕシード層８４、及び、Ｃｕメッキ層８５の全てをフルフェイスで形成したものである。
【００２２】
図１０（ｄ）参照
図１０（ｄ）は、ＴａＮバリア層８３及びＣｕシード層８４をフルフェイスで形成するとともに、Ｃｕメッキ層８５にエッジエクスクルージョン８７を形成したものである。
【００２３】
【発明が解決しようとする課題】
しかし、図１０（ａ）の場合、Ｃｕメッキ層８５をフルフェイスに成膜しても、ＴａＮバリア層８３には基本的に成膜しないため、Ｃｕシード層８４に対してフルフェイスとなるだけであるが、Ｃｕシード層８４の最外周部からＴａＮバリア層８３上に横方向成膜したり、或いは、ＴａＮバリア層８３上にＣｕメッキ膜が異常成長する場合があり、このＴａＮバリア層８３上に付着したＣｕメッキ膜（図示せず）がＣＭＰ工程の際の膜剥がれの要因となって歩留りを低下させるという問題がある。
【００２４】
一方、図１０（ｂ）の場合には、Ｃｕメッキ層８５にエッジエクスクルージョン８７を形成しているので、ＴａＮバリア層８３上にＣｕメッキ膜が成長することはなく、膜剥がれの問題は殆ど発生することはないが、Ｃｕシード層８４とＣｕメッキ層８５に二重にエッジエクスクルージョン８６，８７を形成しているので、チップ収率が低下するという問題がある。
【００２５】
即ち、Ｃｕシード層８４の形成時に、制御可能なエッジエクスクルージョンの幅は通常１〜２ｍｍであり、このＣｕシード層８４の外周部から給電して電解メッキを行うと、最終的なＣｕメッキ層８５のエッジエクスクルージョンの幅は４〜６ｍｍ程度となり、シリコン基板８１上での有効面積が著しく低下する。
【００２６】
また、図１０（ｃ）の場合には、Ｃｕシード層８４をＰＶＤ法やＣＶＤ法によって形成する際に、シリコン基板８１の側面から裏面にかけてＣｕがわずかに回り込むこと完全に防止することが困難であるため、基板汚染の原因となるという問題がある。
特に、ＴａＮバリア層８３の形成領域外にＣｕが付着すると、ＣｕはＳｉＯ2 からなる層間絶縁膜８２やシリコン基板８１中に容易に拡散するため、シリコン基板８１中に作り込んだデバイスの信頼性を低下させるという問題がある。
【００２７】
また、図１０（ｄ）の場合にも、Ｃｕシード層８４をＰＶＤ法やＣＶＤ法によって形成する際に、シリコン基板８１の側面から裏面にかけてＣｕがわずかに回り込むので、基板汚染の原因となるという問題がある。
【００２８】
さらに、搬送中にシリコン基板８１をカセットで支持する場合或いはアニール工程でシリコン基板８１を支持する場合、Ｃｕシード層８４のエッジエクスクルージョン８７を設けた部分が損傷し、ＣＭＰ工程において膜剥がれが生ずる要因となり、歩留りが低下するという問題がある。
【００２９】
したがって、本発明は、チップ収率を低下させることなく、基板周辺でのメッキ層の膜剥がれを防止することを目的とする。
【００３０】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１（ａ）及び（ｂ）参照
（１）本発明は、埋込配線層の形成方法において、基板上１に設けた絶縁層２に配線層用溝３及びビアホール４の少なくとも一方を形成する工程と、前記基板１の表面全面にシード層６を形成する工程と、前記シード層６上にメッキ層７を基板１の最周辺部から一定距離成膜しないようにメッキするメッキ工程と、前記メッキ工程の後に、前記メッキ層７の表面と前記基板１の最周辺部において露出している前記シード層６を化学的エッチングにより除去する工程と、前記メッキ層７及び前記シード層６を化学機械研磨することにより、前記配線層用溝３及び／又は前記ビアホール４内にのみ前記メッキ層７及び前記シード層６を埋め込む工程とを有することを特徴とする。
【００３１】
この様に、メッキ層７を形成したのち、化学的エッチングを行うことによって、膜剥がれの原因となる不所望に成膜したメッキ膜を予め除去することができ、それによって、化学機械研磨（ＣＭＰ）工程におけるメッキ層７の剥離を防止することができる。
なお、この場合のメッキ層７の形成方法は、電解メッキ法が好適であるが、無電解メッキ法を用いても良いものである。
【００３３】
特に、メッキ層７の剥離を防止するための化学的エッチング処理は、基板１の最周辺部において露出しているシード層６を除去する処理とする。
【００３４】
また、本発明は、上記（１）において、化学的エッチング工程において、基板１の側面及び基板１の裏面に回り込んで形成されたシード層６を除去することが望ましい。
この様に、基板１の側面及び基板１の裏面に回り込んで形成されたシード層６を除去することによって、基板１の側面或いは裏面にメッキ層７が形成されることがなく、メッキ層７を構成する元素により基板１が汚染されることがない。
【００３５】
なお、上記（１）において、化学的エッチングを行う前に、少なくともメッキ層７の表面の自己酸化膜を除去することが望ましい。
【００３６】
この様に、メッキ層７の表面の自己酸化膜を予め除去することによって、表面ラフネスＲa を小さくすることができ、また、自己酸化膜が消失するまでのエッチング時間の遅延がなくなるので、化学的エッチング時間を短縮することができる。
【００３７】
（２）また、本発明は、上記（１）において、化学機械的研磨に先立って、平坦部におけるメッキ層７の膜厚の１／２以上を予め化学的エッチングにより除去して薄層化することを特徴とする。
【００３８】
ＣＭＰ工程による除去速度よりも、化学的エッチングによる除去速度の方が速いので、この様に、ＣＭＰ工程に先立って、メッキ層７の膜厚を予め薄層化することによって、埋込配線層の形成時間を短縮することができる。
【００３９】
（３）また、本発明は、上記（１）または（２）において、メッキ層７が、ＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかであることを特徴とする。
【００４０】
この様に、メッキ層７をＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかで構成することによって、エレクトロマイグレーション耐性が高く高密度の電流が流せ、且つ、低抵抗で信号遅延の小さな配線を構成することができる。
なお、この場合のメッキ層７は、純粋にＣｕメッキ層７に限られるものではなく、Ｃｕを主成分とするメッキ可能なＣｕ系合金であれば良く、例えば、Ｃｕ−Ｚｎ合金を用いても良いものである。
【００４１】
また、本発明は、上記（１）乃至（３）のいずれかにおいて、基板１の最外周部を含む全面にバリア層５を設けることが望ましい。
この様にバリア層５を全面に設けることによって、メッキ層７が絶縁層２或いは基板１と直接接触することがなく、メッキ層７を構成する元素が基板１中に拡散して基板１を汚染することを防止することができる。
【００４５】
【発明の実施の形態】
ここで、図２乃至図８を参照して、本発明の実施の形態の製造工程を説明するが、まず、図２及び図３を参照して、本発明の実施の形態に用いるメッキ装置及びエッチング装置を説明する。
図２参照
図２は噴流式電解メッキ装置の概略的構成図であり、噴流式電解メッキ装置１０は、Ｃｕシード層を設けた基板１３にメッキ処理を行う主メッキ槽１１、主メッキ槽１１から溢れ出た硫酸銅系のＣｕメッキ液１９をメッキ液タンク１８に還流させる還流メッキ槽１２、シール材（図示を省略）を介して基板１３を保持する基板ホルダー１４、基板１３に電位を印加するためのカソード電極１５、Ｃｕメッキ液１９中に浸漬される含燐銅からなる不溶解性のアノード電極１６、電源１７、Ｃｕメッキ液１９を収容し温度制御するメッキ液タンク１８、Ｃｕメッキ液１９の温度制御を行うヒートコントローラ２０及びチラー２１、還流するＣｕメッキ液１９中の異物を除去するフィルター２２、及び、Ｃｕメッキ液１９を主メッキ槽１１に送り込み、基板１３に向けて噴射させる循環ポンプ２３によって構成されている。
【００４６】
図３参照
図３は噴流式スピンエッチング装置の概略的構成図であり、噴流式スピンエッチング装置３０は、Ｃｕメッキ層を設けた基板３３をエッチング処理を行う主エッチング槽３１、主エッチング槽３１から溢れ出たエッチャント３７をエッチャントタンク３６に還流させる還流槽３２、シール材（図示を省略）を介して基板３３を保持する基板ホルダー３４、エッチャント３７を収容し温度制御するエッチャントタンク３６、エッチャント３７の温度制御を行うヒートコントローラ３８及びチラー３９、還流するエッチャント３７中のエッチング残渣等の異物を除去するフィルター４０、及び、エッチャント３７を主エッチング槽３１に送り込み、基板３３に向けて噴射させる循環ポンプ４１によって構成されている。
なお、この場合、基板３３を回転させながらエッチング処理を行うものであり、また、基板３３の全面に薬液に浸漬する必要があるため、基板保持方法としては真空吸着或いは静電吸着機構を用いる。
【００４７】
次に、図４及び図５を参照して、本発明の実施の形態の埋込配線層の形成工程を説明する。
なお、各図は、埋込配線層の形成領域と基板の外周部とを一緒に示した概略的断面図である。
図４（ａ）参照
まず、ＭＯＳＦＥＴ等のデバイスを形成したシリコン基板５１上に、下地酸化膜５２を介して下層配線層５３を形成したのち、全面にＳｉＯ2 膜からなる層間絶縁膜５４を形成し、レジストパターン（図示を省略）をマスクとしてドライエッチングを施すことによってビアホール５５を形成し、次いで、レジストパターンを除去したのち、新たなレジストパターン（図示を省略）を形成し、このレジストパターンをマスクとしてドライエッチングを施すことによってビアホール５５に接続する配線層用溝５６を形成する。
【００４８】
図４（ｂ）参照
次いで、Ｔａターゲットを用い、Ｎ2 ：Ａｒ＝２０：８０の流量比でＮ2 ガスとＡｒガスを流した状態で、Ｔａターゲットに４ｋＷの電力を投入し、ＴａとＮ2 ガスとを反応させるイオン化スパッタリング法によって、厚さが、例えば、３０ｎｍのＴａＮバリア層５７をフルフェイスで形成する。
【００４９】
引き続いて、Ｃｕターゲットを用い、Ａｒガス雰囲気中でＣｕターゲットに４ｋＷの電力を投入し、イオン化スパッタリング法によって、厚さが、例えば、２５０ｎｍのＣｕシード層５８をフルフェイスで形成する。
【００５０】
次いで、図２に示した噴射式電解メッキ装置を用いて、最外周部から１．５ｍｍの幅のＣｕシード層５８を給電部としてエッジエクスクルージョンの幅が２．５ｍｍのＣｕメッキ層５９を、平坦部での厚さが、例えば、１．２μｍになるように成膜する。
【００５１】
図５（ｃ）参照
次いで、図３に示した噴流式スピンエッチング装置を用い、エッチャントとして１０容量％以下、例えば、５容量％のＨＦ水溶液を用いてエッチング処理を行うことによって、Ｃｕメッキ層５９及びＣｕシード層５８の露出表面に形成されたＣｕ酸化膜（図示を省略）をエッチング除去する。
【００５２】
次いで、同じく、図３に示した噴流式スピンエッチング装置を用い、エッチャントとして２０容量％以下、例えば、３容量％の希硝酸を用いてエッチング処理を行うことによって、Ｃｕメッキ層５９の厚さが 例えば、０．２μｍ（＝２００ｎｍ）になるまでスピンエッチングを行う。
このエッチング工程において、厚さ２５０ｎｍのＣｕシード層５８の露出部は完全に除去される。
【００５３】
この場合のスピンエッチング条件としては、希硝酸の温度を２５℃とし、基板回転速度を２００回転／分（ｒｐｍ）とすることによって、１σ：１．３％の面内均一性の精度の良いエッチングを行うことができる。
なお、この場合のσは標準偏差を平均値で割った値である。
【００５４】
次いで、スラリーとしてアルミナ粉末をベースとしたＣＭＰ法を用い、２００〜３００ｇ／ｃｍ2 、例えば、２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１００回転／分（ｒｐｍ）、例えば、５０回転／分で研磨することによって、配線層用溝より上に堆積したＣｕメッキ層５９、Ｃｕシード層５８、及び、ＴａＮバリア層５７を除去することによって、ビア６０と一体となったＣｕ埋込配線層６１を形成する。
【００５５】
この様に、本発明の実施の形態においては、ＣＭＰ工程の前に化学的エッチングを行うことによって、Ｃｕシード層５８の露出部を完全に除去しているので、基板搬送中等にＣｕシード層５８の露出部に損傷が発生しても、この損傷を有するＣｕシード層５８が原因となってＣｕメッキ層５９が膜剥がれすることがない。
【００５６】
また、ＣＭＰ工程に先立って化学エッチングすることによって、Ｃｕメッキ層５９の膜厚を１／２以下にしているのでＣＭＰ工程を短縮化することができ、それによって、スループットが向上する。
因に、Ｃｕメッキ層５９を薄層化することなく基板をＣＭＰ法で研磨した場合には、１枚当たり１０分程度の時間要するが、上述のように、１．２μｍのＣｕメッキ層５９を化学エッチングによって０．２μｍまで薄層化するのに要する時間は、５分程度であり、薄層化したＣｕメッキ層５９を研磨することになるので２〜３分程度の時間しか必要とせず、したがって、トータルで２〜３分の時間が短縮される。
【００５７】
また、本発明の実施の形態においては、Ｃｕメッキ層５９のエッチング工程において、噴流式スピンエッチング装置を用いているので、面内均一性の高いエッチング処理を行うことができる。
【００５８】
また、本発明の実施の形態においては、Ｃｕメッキ層５９及びＣｕシード層５８の除去に先立って、ＨＦ水溶液によってＣｕ酸化膜を除去する前処理を行っているので、表面ラフネスが小さくなるとともに面内均一性が向上し、且つ、エッチング開始までの遅延時間をなくすことができ、エッチングの制御性が向上するので、この事情を図６乃至図８を参照して説明する。
【００５９】
図６参照
図６は、表面ラフネスのエッチングレート依存性を示す図であり、硝酸濃度が高いほどエッチレートは大きくなり、エッチングレートが大きくなると表面ラフネスＲa も大きくなる。
図においては、２．０容量％の希硝酸と５．０容量％の希硝酸を示しており、エッチレートはエッチャントの液温にも依存するが、図から考えると２０容量％以下の希硝酸を用いることが好適と判断される。
【００６０】
なお、この表面粗さは、硝酸系のエッチャントの場合、結晶粒内面腐食による粒面方位のエッチング進行速度の差によるものと考えられ、また、この場合の表面ラフネスＲa は、Ｌをラフネスカーブの長さ、ｆ（ｘ）をセンターラインに対するラフネスカーブとした場合、ｆ（ｘ）の絶対値を０〜Ｌの範囲で積分した値をＬで割った値で定義されるものであり、平均粗さを意味する。
【００６１】
図７参照
図７は、上述のように、ＨＦ水溶液で前処理した場合と、前処理をしない場合の所要エッチング時間を示した図であり、図から明らかなように、前処理を行わない場合には、エッチング開始まで２０秒程度の遅延時間が見られる。
これは、Ｃｕメッキ層５９の表面に形成されたＣｕ酸化膜によるものと考えられ、前処理によってＣｕ酸化膜を除去することによって、エッチング開始までの遅延時間をなくすことができる。
【００６２】
図８参照
図８は、ＨＦ水溶液で前処理した場合と、前処理をしない場合の表面ラフネスＲa の大きさを示した図であり、図から明らかなように、前処理を行わない場合には、５〜１０ｎｍ程度表面ラフネスＲa が大きくなることが理解される。
【００６３】
また、Ｃｕ酸化膜の膜厚は個々に微妙に厚さが異なるため、エッチング量の制御が困難になるが、部分的な酸化膜厚の違いは面内分布の悪化や表面荒さの増大の原因となるので、前処理によってＣｕ酸化膜を除去することによって遅延時間を見込む必要がなくなり、それによって、表面ラフネスを小さくするとともに面内均一性を向上することができ、且つ、エッチングの制御性が向上する。
【００６４】
なお、ＨＦ水溶液によるＣｕ膜とＣｕ酸化膜のエッチング選択比はＨＦ濃度によるが、例えば、１０容量％のＨＦ水溶液の選択比は５００以上となるので、Ｃｕ酸化膜のみを選択的に除去することができる。
【００６５】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態においてバリア層及びシード層の成膜方法としてイオン化スパッタリング法を用いているが、カバレッジの良い方法であれば、コリメートスパッタリング法、低圧スパッタリング法、或いは、ＣＶＤ法を用いても良いものである。
【００６６】
また、上記の実施の形態においては、バリア層としてＴａＮを用いているが、ＴｉＮやＷＮ等の他の材料でも良いものである。
但し、ＴａＮはアモルファス状に成りやすいのでバリア性が高いが、ＴｉＮは柱状構造となるので、結晶粒界を介した拡散が起こりやすいのでバリア性は劣ることになる。
【００６７】
また、上記の実施の形態においては、Ｃｕのエッチャントとして希硝酸を用いているが、希硝酸に限られるものではなく、硝酸−燐酸系エッチャントやアンモニア系エッチャント、過硫酸アンモニウム、硫酸過水素等を用いても良いものであり、特に、表面粗さを抑えるためには、過酸化水素水を微量添加することが効果的である。
但し、過酸化水素水を添加した場合には、過酸化水素によるＣｕ表面の酸化とエッチングが同時に進行するので、エッチングレートは減少する。
【００６８】
また、上記の実施の形態においては、前処理においてＨＦ水溶液を用いているが、ＨＦ水溶液に限られるものではなく、Ｃｕ酸化膜とＣｕの選択比が大きいものであれば良く、例えば、希硫酸を用いても良いものである。
【００６９】
また、上記の実施の形態においては、１．２μｍの厚さに成膜したＣｕメッキ層を０．２μｍまで薄層化しているが、エッチング時のｉｎ ｓｉｔｕモニター等を使用することによって、Ｃｕメッキ層の残膜の膜厚を０．１μｍ以下にすることができ、より薄くすることによって、ＣＭＰの負荷を大幅に低減することができるので、スループットが向上する。
或いは、逆に、Ｃｕのエッチング工程を、Ｃｕシード層の露出部を除去する程度のエッチング処理としても良いものである。
【００７０】
また、上記の実施の形態においては、ビアとＣｕ埋込配線層を同時に形成するデュアルダマシン工程として説明しているが、Ｃｕ埋込配線層或いはＣｕ系ビアを別工程で形成する場合にも適用されるものである。
【００７１】
また、上記の実施の形態においては、埋込配線層をＣｕメッキ層によって形成しているが、純粋にＣｕメッキ層に限られるものではなく、Ｃｕを主成分とするメッキ可能なＣｕ系合金であれば良く、例えば、Ｃｕ−Ｚｎ合金を用いても良いものである。
【００７２】
また、上記の実施の形態においては、Ｃｕメッキ層を電解メッキ法によって成膜しているが、必ずしも電解メッキ法に限られるものではなく、無電解メッキ法を用いても良いものである。
【００７３】
（付記１） 基板上に設けた絶縁層に配線層用溝及びビアホールの少なくとも一方を形成する工程と、前記基板の表面全面にシード層を形成する工程と、前記シード層上にメッキ層を前記基板の最周辺部から一定距離成膜しないようにメッキするメッキ工程と、前記メッキ工程の後に、前記メッキ層の表面と前記基板の最周辺部において露出している前記シード層を化学的エッチングにより除去する工程と、前記メッキ層及び前記シード層を化学機械研磨することにより、前記配線層用溝及び／又は前記ビアホール内にのみ前記メッキ層及び前記シード層を埋め込む工程とを有することを特徴とする埋込配線層の形成方法。
（付記２） 前記化学的エッチングを行う前に、少なくとも前記メッキ層の表面の自己酸化膜を除去することを特徴とする付記１に記載の埋込配線層の形成方法。
（付記３） 前記メッキ層を化学機械的研磨するのに先立って、平坦部における前記メッキ層の膜厚の１／２以上を予め化学的エッチングにより除去して薄層化することを特徴とする付記１または付記２に記載の埋込配線層の形成方法。
（付記４） 前記メッキ層が、ＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかであることを特徴とする付記１乃至付記３のいずれか１に記載の埋込配線層の形成方法。
【００７４】
【発明の効果】
本発明によれば、Ｃｕ系埋込配線層を形成する際に、ＣＭＰ工程に先立って少なくともＣｕシード層を完全に除去しているので、二重にエッジエクスクルージョンを設けなくともＣｕメッキ層がＣＭＰ工程において剥離することがなく、チップ収率が向上し、また、Ｃｕメッキ層を予め化学エッチングによって薄層化することによって、ＣＭＰ工程を短縮化することができるのでスループットが向上し、ひいては、高集積化し微細化した配線層を有する半導体集積回路装置の信頼性の向上或いは低コスト化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態に用いる噴流式電解メッキ装置の概略的構成図である。
【図３】本発明の実施の形態に用いる噴流式スピンエッチング装置の概略的構成図である。
【図４】本発明の実施の形態の埋込配線層の途中までの形成工程の説明図である。
【図５】本発明の実施の形態の埋込配線層の図４以降の形成工程の説明図である。
【図６】本発明の実施の形態における表面ラフネスのエッチングレート依存性の説明図である。
【図７】本発明の実施の形態におけるエッチング時間に対する前処理効果の説明図である。
【図８】本発明の実施の形態における表面ラフネスに対する前処理効果の説明図である。
【図９】従来のデュアルダマシン法による埋込配線層の形成工程の説明図である。
【図１０】従来の各種のＳｉ基板周辺における膜構造の説明図である。
【符号の説明】
１ 基板
２ 絶縁層
３ 配線層用溝
４ ビアホール
５ バリア層
６ シード層
７ メッキ層
８ 下地絶縁膜
９ 下層配線層
１０ 噴流式電解メッキ装置
１１ 主メッキ槽
１２ 還流メッキ槽
１３ 基板
１４ 基板ホルダー
１５ カソード電極
１６ アノード電極
１７ 電源
１８ メッキ液タンク
１９ Ｃｕメッキ液
２０ ヒートコントローラ
２１ チラー
２２ フィルター
２３ 循環ポンプ
３０ 噴流式スピンエッチング装置
３１ 主エッチング槽
３２ 還流槽
３３ 基板
３４ 基板ホルダー
３５ 拡散板
３６ エッチャントタンク
３７ エッチャント
３８ ヒートコントローラ
３９ チラー
４０ フィルター
４１ 循環ポンプ
５１ シリコン基板
５２ 下地酸化膜
５３ 下層配線層
５４ 層間絶縁膜
５５ ビアホール
５６ 配線層用溝
５７ ＴａＮバリア層
５８ Ｃｕシード層
５９ Ｃｕメッキ層
６０ ビア
６１ Ｃｕ埋込配線層
７１ シリコン基板
７２ 下地絶縁層
７３ 下層配線層
７４ 層間絶縁膜
７５ ビアホール
７６ 配線層用溝
７７ バリアメタル層
７８ Ｃｕ埋込層
７９ ビア
８０ Ｃｕ埋込配線層
８１ シリコン基板
８２ 層間絶縁膜
８３ ＴａＮバリア層
８４ Ｃｕシード層
８５ Ｃｕメッキ層
８６ エッジエクスクルージョン
８７ エッジエクスクルージョン
Claims (3)
- 基板上に設けた絶縁層に配線層用溝及びビアホールの少なくとも一方を形成する工程と、
前記基板の表面全面にシード層を形成する工程と、
前記シード層上にメッキ層を前記基板の最周辺部から一定距離成膜しないようにメッキするメッキ工程と、
前記メッキ工程の後に、前記メッキ層の表面と前記基板の最周辺部において露出している前記シード層を化学的エッチングにより除去する工程と、
前記メッキ層及び前記シード層を化学機械研磨することにより、前記配線層用溝及び／又は前記ビアホール内にのみ前記メッキ層及び前記シード層を埋め込む工程と
を有することを特徴とする埋込配線層の形成方法。 - 前記メッキ層を化学機械的研磨するのに先立って、平坦部における前記メッキ層の膜厚の１／２以上を予め化学的エッチングにより除去して薄層化することを特徴とする請求項１に記載の埋込配線層の形成方法。
- 前記メッキ層が、ＣｕまたはＣｕを主成分とするＣｕ系合金のいずれかであることを特徴とする請求項１または請求項２に記載の埋込配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176546A JP4757372B2 (ja) | 2000-06-13 | 2000-06-13 | 埋込配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176546A JP4757372B2 (ja) | 2000-06-13 | 2000-06-13 | 埋込配線層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358142A JP2001358142A (ja) | 2001-12-26 |
| JP4757372B2 true JP4757372B2 (ja) | 2011-08-24 |
Family
ID=18678263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176546A Expired - Fee Related JP4757372B2 (ja) | 2000-06-13 | 2000-06-13 | 埋込配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4757372B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356117A (ja) * | 2003-05-26 | 2004-12-16 | Ebara Corp | 基板処理方法及びその装置 |
| KR100642921B1 (ko) * | 2004-06-25 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121403A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置の製造方法 |
| JPH0621040A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | 噴流式ウェットエッチング装置 |
| JPH11186218A (ja) * | 1997-12-19 | 1999-07-09 | Sharp Corp | 低温銅除去方法および銅除去システム、ならびに半導体ウエハ |
| JP2001345324A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 半導体装置の製造方法 |
-
2000
- 2000-06-13 JP JP2000176546A patent/JP4757372B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121403A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置の製造方法 |
| JPH0621040A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | 噴流式ウェットエッチング装置 |
| JPH11186218A (ja) * | 1997-12-19 | 1999-07-09 | Sharp Corp | 低温銅除去方法および銅除去システム、ならびに半導体ウエハ |
| JP2001345324A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358142A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7070687B2 (en) | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing | |
| JP3907151B2 (ja) | 半導体装置の製造方法 | |
| US20090169760A1 (en) | Copper metallization utilizing reflow on noble metal liners | |
| KR20010107786A (ko) | 반도체 장치 제조 방법 | |
| CN106328583B (zh) | Cvd金属晶种层 | |
| JPH11307481A (ja) | 電解めっき装置および電解めっき方法 | |
| US20070155133A1 (en) | Method of reducing contamination by providing an etch stop layer at the substrate edge | |
| US20060001160A1 (en) | Surface treatment of metal interconnect lines | |
| JP3636186B2 (ja) | 半導体装置の製造方法 | |
| US6828613B2 (en) | Dopant interface formation | |
| JP4757372B2 (ja) | 埋込配線層の形成方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2010040771A (ja) | 半導体装置の製造方法 | |
| JP4864949B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP4716323B2 (ja) | Ｃｕ配線膜構造物の製造方法 | |
| JP5938920B2 (ja) | 半導体装置の製造方法 | |
| JP2003243499A (ja) | 半導体装置及びその製造方法 | |
| KR20010112653A (ko) | 반도체 장치의 제조 방법 | |
| JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| KR101132700B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2006120664A (ja) | 半導体装置の製造方法 | |
| JP2001345324A (ja) | 半導体装置の製造方法 | |
| KR100476707B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100858873B1 (ko) | 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법 | |
| JP2004056096A (ja) | 配線構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |