JPH05121403A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05121403A JPH05121403A JP27939391A JP27939391A JPH05121403A JP H05121403 A JPH05121403 A JP H05121403A JP 27939391 A JP27939391 A JP 27939391A JP 27939391 A JP27939391 A JP 27939391A JP H05121403 A JPH05121403 A JP H05121403A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- plating
- metal
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】半導体基板に配線用の金属メッキを行う際の基
板面内におけるメッキ膜厚の均一性の向上を図る。 【構成】半導体基板１の表面全体に、ＴｉＷ膜２とＡｕ
膜３を被着した後、基板の最外周部からの電流もれを防
止するために、フォトレジスト膜４をマスクとして半導
体基板１の最外周部のＴｉＷ膜２とＡｕ膜３を除去す
る。このフォトレジスト膜４を剥離除去した後、メッキ
を行う際のマスクとなるフォトレジスト膜１４を形成し
金メッキ膜５を形成する。
板面内におけるメッキ膜厚の均一性の向上を図る。 【構成】半導体基板１の表面全体に、ＴｉＷ膜２とＡｕ
膜３を被着した後、基板の最外周部からの電流もれを防
止するために、フォトレジスト膜４をマスクとして半導
体基板１の最外周部のＴｉＷ膜２とＡｕ膜３を除去す
る。このフォトレジスト膜４を剥離除去した後、メッキ
を行う際のマスクとなるフォトレジスト膜１４を形成し
金メッキ膜５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に電解メッキ法による金属配線の形成方法に関
する。
関し、特に電解メッキ法による金属配線の形成方法に関
する。
【０００２】
【従来の技術】従来の金属メッキ膜による金属配線を有
する半導体装置の製法方法について図３を参照して説明
する。
する半導体装置の製法方法について図３を参照して説明
する。
【０００３】まず、図３（ａ）に示すように、素子工程
を完成した半導体基板３１の表面全体に密着層としてＴ
ｉＷ膜等からなる第１の金属膜３２およびメッキ性向上
膜としてＡｕからなる第２の金属膜３３を連続して被着
し、その上層に所望の形状にパターニングした第１のフ
ォトレジスト膜３４を形成する。次で、第１のフォトレ
ジスト膜３４をマスクとして、半導体基板３１の裏面に
陰電極を接触させ、第１の金属膜３２および第２の金属
膜３３をメッキ電流路として電解メッキを行うことによ
り、Ａｕ等からなる金属メッキ膜３５を形成する。
を完成した半導体基板３１の表面全体に密着層としてＴ
ｉＷ膜等からなる第１の金属膜３２およびメッキ性向上
膜としてＡｕからなる第２の金属膜３３を連続して被着
し、その上層に所望の形状にパターニングした第１のフ
ォトレジスト膜３４を形成する。次で、第１のフォトレ
ジスト膜３４をマスクとして、半導体基板３１の裏面に
陰電極を接触させ、第１の金属膜３２および第２の金属
膜３３をメッキ電流路として電解メッキを行うことによ
り、Ａｕ等からなる金属メッキ膜３５を形成する。
【０００４】次に、図３（ｂ）に示すように、半導体基
板３１の周辺部の不要の金属メッキ膜３５を除去するた
めに、マスクとなる第２のフォオレジスト膜４４を形成
したのち、不要の金属メッキ膜３５をエッチングして除
去する。
板３１の周辺部の不要の金属メッキ膜３５を除去するた
めに、マスクとなる第２のフォオレジスト膜４４を形成
したのち、不要の金属メッキ膜３５をエッチングして除
去する。
【０００５】その後、図３（ｃ）に示すように、第１の
フォトレジスト膜３４および第２のフォトレジスト膜４
４を全て剥離除去した後、金属メッキ膜３５をマスクと
して、異方性ドライエッチングで第１の金属膜３２およ
び第２の金属膜３３を同時にエッチング除去し、金属メ
ッキ膜３５よりなる金属配線を形成していた。
フォトレジスト膜３４および第２のフォトレジスト膜４
４を全て剥離除去した後、金属メッキ膜３５をマスクと
して、異方性ドライエッチングで第１の金属膜３２およ
び第２の金属膜３３を同時にエッチング除去し、金属メ
ッキ膜３５よりなる金属配線を形成していた。
【０００６】
【発明が解決しようとする課題】従来の金属メッキ膜に
よる金属配線の形成方法においては、半導体基板周辺部
および側面のフォトレジスト膜は、半導体基板と基板保
持用キャリアとの接触による発塵を防止するために除去
されている。従って半導体基板の裏面に陰電極を接触さ
せメッキを行う際に、半導体基板の最外周部からメッキ
電流もれを生じ、半導体基板の最外周部および側面に金
属メッキ膜が成長する。そのために、半導体基板周辺部
付近では金属メッキ膜の膜厚が薄くなる。
よる金属配線の形成方法においては、半導体基板周辺部
および側面のフォトレジスト膜は、半導体基板と基板保
持用キャリアとの接触による発塵を防止するために除去
されている。従って半導体基板の裏面に陰電極を接触さ
せメッキを行う際に、半導体基板の最外周部からメッキ
電流もれを生じ、半導体基板の最外周部および側面に金
属メッキ膜が成長する。そのために、半導体基板周辺部
付近では金属メッキ膜の膜厚が薄くなる。
【０００７】この対策としてメッキ時間を長くし、周辺
部の膜厚を所定の厚さにすると、周辺部以外の半導体基
板表面では膜厚が厚くなる。そのため膜厚が厚くなった
部分では、マスクとしてのフォトレジスト膜の膜厚より
も金属メッキ膜の膜厚のほうが厚くなり、隣接した金属
メッキ膜が接触するなどの問題があった。
部の膜厚を所定の厚さにすると、周辺部以外の半導体基
板表面では膜厚が厚くなる。そのため膜厚が厚くなった
部分では、マスクとしてのフォトレジスト膜の膜厚より
も金属メッキ膜の膜厚のほうが厚くなり、隣接した金属
メッキ膜が接触するなどの問題があった。
【０００８】また、半導体基板の最外周部および、側面
に成長した金属メッキ膜が、基板保持用キャリアと接触
して発塵し、半導体装置の信頼性及び歩留りを低下させ
るなどの欠点があった。
に成長した金属メッキ膜が、基板保持用キャリアと接触
して発塵し、半導体装置の信頼性及び歩留りを低下させ
るなどの欠点があった。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子が形成された半導体基板上の周辺部を除
く部分に第１の金属膜および第２の金属膜を順次積層す
る工程と、この第２の金属膜上にフォトレジスト膜を形
成したのちパターニングし所望の形状に開口部を形成す
る工程と、電解メッキ法により前記第２の金属膜上のフ
ォトレジスト膜の開口部に配線用の金属メッキ膜を形成
する工程とを含むものである。
造方法は、素子が形成された半導体基板上の周辺部を除
く部分に第１の金属膜および第２の金属膜を順次積層す
る工程と、この第２の金属膜上にフォトレジスト膜を形
成したのちパターニングし所望の形状に開口部を形成す
る工程と、電解メッキ法により前記第２の金属膜上のフ
ォトレジスト膜の開口部に配線用の金属メッキ膜を形成
する工程とを含むものである。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図であり、金属配線とし
て金配線を形成する場合を示す。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図であり、金属配線とし
て金配線を形成する場合を示す。
【００１１】まず、図１（ａ）に示すように、素子工程
を完成した後の半導体基板１の表面全体に、下地基板と
の密着力を強化するための膜厚が約０．２μｍのＴｉＷ
膜２を被着したのち、さらにその上層に金メッキ膜が成
長しやすいように、膜厚が約０．１μｍのＡｕ膜３をス
パッタにより被着する。ＴｉＷ膜２およびＡｕ膜３は基
板表面に被着してあるので、電解メッキを行う際の電流
路ともなる。次にその上層に、膜厚が約３．５μｍのフ
ォトレジスト膜４を形成したのちパターニングし半導体
基板１の周辺部から約５ｍｍの幅で除去し、Ａｕ膜３を
露呈する。
を完成した後の半導体基板１の表面全体に、下地基板と
の密着力を強化するための膜厚が約０．２μｍのＴｉＷ
膜２を被着したのち、さらにその上層に金メッキ膜が成
長しやすいように、膜厚が約０．１μｍのＡｕ膜３をス
パッタにより被着する。ＴｉＷ膜２およびＡｕ膜３は基
板表面に被着してあるので、電解メッキを行う際の電流
路ともなる。次にその上層に、膜厚が約３．５μｍのフ
ォトレジスト膜４を形成したのちパターニングし半導体
基板１の周辺部から約５ｍｍの幅で除去し、Ａｕ膜３を
露呈する。
【００１２】次に図１（ｂ）に示すように、Ａｕ膜３を
王水にてエッチング除去し、次いでＴｉＷ膜２を過酸化
水素水にてエッチングする。このとき、半導体基板１の
側面に回り込んで形成されている金膜３およびＴｉＷ膜
２も同時にエッチング除去される。その後、フォトレジ
スト膜４を除去したのち、電解メッキを行う際のマスク
材となる膜厚が約２．０μｍのフォトレジスト膜１４を
形成し、パターニングして金配線を形成する領域を開口
し、Ａｕ膜３の一部を露呈させる。このフォトレジスト
膜１４は、半導体基板の周辺部では約４ｍｍの幅で除去
され、半導体基板１の表面を出せるが、ＴｉＷ膜２及び
Ａｕ膜３の側面は覆われる。
王水にてエッチング除去し、次いでＴｉＷ膜２を過酸化
水素水にてエッチングする。このとき、半導体基板１の
側面に回り込んで形成されている金膜３およびＴｉＷ膜
２も同時にエッチング除去される。その後、フォトレジ
スト膜４を除去したのち、電解メッキを行う際のマスク
材となる膜厚が約２．０μｍのフォトレジスト膜１４を
形成し、パターニングして金配線を形成する領域を開口
し、Ａｕ膜３の一部を露呈させる。このフォトレジスト
膜１４は、半導体基板の周辺部では約４ｍｍの幅で除去
され、半導体基板１の表面を出せるが、ＴｉＷ膜２及び
Ａｕ膜３の側面は覆われる。
【００１３】次に図１（ｃ）に示すように、半導体基板
１の裏面に陰電極を接触させ、金メッキ液中に浸漬す
る。半導体基板１の裏面は、接触抵抗を低下させるため
に不純物，例えばリンを拡散させてあり、この裏面に接
触させた陰電極から半導体基板１に形成された素子、例
えばサブストレートコンタクトすなわち、最低電位取り
出し口をへて、半導体基板１の表面側のＴｉＷ膜２およ
びＡｕ膜３を電流路としてメッキ装置側の陽極電極板と
の間に、電流を流して、メッキを行うことにより、フォ
トレジスト膜１４の開口部に露呈されているＡｕ膜３上
に、膜厚が約１．５μｍの金メッキ膜５を形成する。
１の裏面に陰電極を接触させ、金メッキ液中に浸漬す
る。半導体基板１の裏面は、接触抵抗を低下させるため
に不純物，例えばリンを拡散させてあり、この裏面に接
触させた陰電極から半導体基板１に形成された素子、例
えばサブストレートコンタクトすなわち、最低電位取り
出し口をへて、半導体基板１の表面側のＴｉＷ膜２およ
びＡｕ膜３を電流路としてメッキ装置側の陽極電極板と
の間に、電流を流して、メッキを行うことにより、フォ
トレジスト膜１４の開口部に露呈されているＡｕ膜３上
に、膜厚が約１．５μｍの金メッキ膜５を形成する。
【００１４】次に図１（ｄ）に示すように、フォトレジ
スト膜１４を全部除去したのち、アルゴンガスを用いた
異方性ドライエッチングにより、不要部分のＡｕ膜３お
よびＴｉＷ膜２を連続エッチングし除去することによ
り、所望の金配線を有する半導体装置が完成する。
スト膜１４を全部除去したのち、アルゴンガスを用いた
異方性ドライエッチングにより、不要部分のＡｕ膜３お
よびＴｉＷ膜２を連続エッチングし除去することによ
り、所望の金配線を有する半導体装置が完成する。
【００１５】このように第１の実施例によれば、電解メ
ッキを行う際に半導体基板１の最外周部からのメッキ電
流もれを生じることがないので、半導体基板の最外周部
および側面に金メッキ膜が成長することがないため、均
一な厚さを有する金メッキ膜を形成することができる。
ッキを行う際に半導体基板１の最外周部からのメッキ電
流もれを生じることがないので、半導体基板の最外周部
および側面に金メッキ膜が成長することがないため、均
一な厚さを有する金メッキ膜を形成することができる。
【００１６】このようにメッキの膜厚ばらつきを低減さ
せることにより、メッキ膜厚が厚くなった場合に、隣接
した配線と接触を起こすことを防止するために、フォト
レジスト膜を厚くする必要がなくなるので、微細なパタ
ーンの形成が可能になる。また、多層構造、例えば６層
の配線をメッキにより形成する際に、層間膜の平坦化が
容易になるという効果もある。さらに、半導体基板の最
外周部および側面に成長した金メッキ膜が基板保持用キ
ャリアとの接触により、発塵することも防止できるので
歩留りが向上するという効果も有する。
せることにより、メッキ膜厚が厚くなった場合に、隣接
した配線と接触を起こすことを防止するために、フォト
レジスト膜を厚くする必要がなくなるので、微細なパタ
ーンの形成が可能になる。また、多層構造、例えば６層
の配線をメッキにより形成する際に、層間膜の平坦化が
容易になるという効果もある。さらに、半導体基板の最
外周部および側面に成長した金メッキ膜が基板保持用キ
ャリアとの接触により、発塵することも防止できるので
歩留りが向上するという効果も有する。
【００１７】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための半導体チップの断面図である。
例を説明するための半導体チップの断面図である。
【００１８】まず、図２（ａ）に示すように、素子工程
を完成した後の半導体基板１の表面に、膜厚約０．２μ
ｍのＴｉＷ膜２Ａおよび膜厚約０．１μｍのＡｕ膜３Ａ
をスパッタリング法により連続した被着する。このスパ
ッタリングの際にリング状の治具を用いて半導体基板１
の周辺部を約５ｍｍの幅で覆って保護することにより、
半導体基板１の周辺部にはＴｉＷ膜２ＡおよびＡｕ膜３
Ａがスパッタされず、約５ｍｍの幅で半導体基板１の表
面が露出する。
を完成した後の半導体基板１の表面に、膜厚約０．２μ
ｍのＴｉＷ膜２Ａおよび膜厚約０．１μｍのＡｕ膜３Ａ
をスパッタリング法により連続した被着する。このスパ
ッタリングの際にリング状の治具を用いて半導体基板１
の周辺部を約５ｍｍの幅で覆って保護することにより、
半導体基板１の周辺部にはＴｉＷ膜２ＡおよびＡｕ膜３
Ａがスパッタされず、約５ｍｍの幅で半導体基板１の表
面が露出する。
【００１９】次に、図２（ｂ）に示すように、前述の第
１の実施例と同様に、膜厚が約２．０μｍのフォトレジ
スト膜１４を形成したのちパターニングして開口部を形
成する。
１の実施例と同様に、膜厚が約２．０μｍのフォトレジ
スト膜１４を形成したのちパターニングして開口部を形
成する。
【００２０】次に図２（ｃ）に示すように、フォトレジ
スト膜１４の開口部に露呈されているＡｕ膜上に、膜厚
が約１．５μｍの金メッキ膜５を形成する。次で第１の
実施例と同様にしてフォトレジスト膜１４を全て剥離し
た後、異方性ドライエッチグで、不要部分のＡｕ膜３Ａ
およびＴｉＷ膜２Ａを同様にエッチング除去し、所要の
金配線を有する半導体装置が完成する。
スト膜１４の開口部に露呈されているＡｕ膜上に、膜厚
が約１．５μｍの金メッキ膜５を形成する。次で第１の
実施例と同様にしてフォトレジスト膜１４を全て剥離し
た後、異方性ドライエッチグで、不要部分のＡｕ膜３Ａ
およびＴｉＷ膜２Ａを同様にエッチング除去し、所要の
金配線を有する半導体装置が完成する。
【００２１】このように第２の実施例においても電解メ
ッキを行う際に、半導体基板最外周部からのメッキ電流
もれを生じることがないので、第１の実施例と同様の効
果がある。
ッキを行う際に、半導体基板最外周部からのメッキ電流
もれを生じることがないので、第１の実施例と同様の効
果がある。
【００２２】さらにＴｉＷ膜２４およびＡｕ膜３Ａをス
パッタリング法により被着する際に、半導体基板の周辺
部をリング状の治具でマスクしているため、第１の実施
例における半導体基板の周辺部のＴｉＷ膜およびＡｕ膜
をエッチング除去するためのマスクとなるフォトレジス
ト膜の形成工程と、ＴｉＷ膜およびＡｕ膜をエッチング
除去する工程とフォトレジスト膜を剥離除去する工程を
省くことができることから、工期を短縮できるという利
点もある。
パッタリング法により被着する際に、半導体基板の周辺
部をリング状の治具でマスクしているため、第１の実施
例における半導体基板の周辺部のＴｉＷ膜およびＡｕ膜
をエッチング除去するためのマスクとなるフォトレジス
ト膜の形成工程と、ＴｉＷ膜およびＡｕ膜をエッチング
除去する工程とフォトレジスト膜を剥離除去する工程を
省くことができることから、工期を短縮できるという利
点もある。
【００２３】尚、上記実施例では第１及び第２の金属膜
としてＴｉＷ膜及びＡｕ膜を用いたが、Ｔｉ膜及びＰｔ
膜を用いてもよい。また金メッキ膜の代りに銅メッキ膜
を用いることができる。この場合は第１及び第２の金属
膜としては、ＴｉＷ膜及びＣｕ膜が適当である。
としてＴｉＷ膜及びＡｕ膜を用いたが、Ｔｉ膜及びＰｔ
膜を用いてもよい。また金メッキ膜の代りに銅メッキ膜
を用いることができる。この場合は第１及び第２の金属
膜としては、ＴｉＷ膜及びＣｕ膜が適当である。
【００２４】
【発明の効果】以上説明したように本発明は、半導体基
板の周辺部を除いて密着力強化用の第１の金属膜および
メッキ性向上用の第２の金属膜とを形成しているため、
電解メッキを行う場合に半導体基板の最外周部からのメ
ッキ電流もれをなくすことができる。このため半導体基
板面内における金属メッキ膜の膜厚のばらつきを低減さ
せることができる。更に金属メッキ膜による発塵も防止
できる。従って半導体装置の信頼性及び歩留りは向上す
る。
板の周辺部を除いて密着力強化用の第１の金属膜および
メッキ性向上用の第２の金属膜とを形成しているため、
電解メッキを行う場合に半導体基板の最外周部からのメ
ッキ電流もれをなくすことができる。このため半導体基
板面内における金属メッキ膜の膜厚のばらつきを低減さ
せることができる。更に金属メッキ膜による発塵も防止
できる。従って半導体装置の信頼性及び歩留りは向上す
る。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】従来例による半導体装置の製造方法を説明する
ための半導体チップの断面図。
ための半導体チップの断面図。
１，３１ 半導体基板 ２，２Ａ ＴｉＷ膜 ３，３Ａ Ａｕ膜 ４，１４，３４，４４ フォトレジスト膜 ５ 金メッキ膜 ３２ 第１の金属膜 ３３ 第２の金属膜 ３５ 金属メッキ膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/288 Ｅ 7738−4Ｍ 21/306 Ｆ 7342−4Ｍ
Claims (2)
- 【請求項１】 素子が形成された半導体基板上の周辺部
を除く部分に第１の金属膜および第２の金属膜を順次積
層する工程と、この第２の金属膜上にフォトレジスト膜
を形成したのちパターニングし所望の形状に開口部を形
成する工程と、電解メッキ法により前記第２の金属膜上
のフォトレジスト膜の開口部に配線用の金属メッキ膜を
形成する工程とを含むこと特徴とする半導体装置の製造
方法。 - 【請求項２】 半導体基板の周辺部をリング状の治具で
覆ったのち第１の金属膜および第２の金属膜をスパッタ
リング法により形成する請求項１記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03279393A JP3082356B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03279393A JP3082356B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121403A true JPH05121403A (ja) | 1993-05-18 |
| JP3082356B2 JP3082356B2 (ja) | 2000-08-28 |
Family
ID=17610503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03279393A Expired - Fee Related JP3082356B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082356B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358142A (ja) * | 2000-06-13 | 2001-12-26 | Fujitsu Ltd | 埋込配線層の形成方法及び噴流式スピンエッチング装置 |
| US7233400B2 (en) | 2004-08-30 | 2007-06-19 | Fujinon Corporation | Interferometer for measuring virtual contact surfaces |
-
1991
- 1991-10-25 JP JP03279393A patent/JP3082356B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358142A (ja) * | 2000-06-13 | 2001-12-26 | Fujitsu Ltd | 埋込配線層の形成方法及び噴流式スピンエッチング装置 |
| JP4757372B2 (ja) * | 2000-06-13 | 2011-08-24 | 富士通株式会社 | 埋込配線層の形成方法 |
| US7233400B2 (en) | 2004-08-30 | 2007-06-19 | Fujinon Corporation | Interferometer for measuring virtual contact surfaces |
| CN100360895C (zh) * | 2004-08-30 | 2008-01-09 | 富士能株式会社 | 假想接面测定用的干涉仪装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3082356B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| JPH05121403A (ja) | 半導体装置の製造方法 | |
| US7316783B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2936680B2 (ja) | 半導体装置の製造方法 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH07161723A (ja) | 金属パターンの形成方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH0682669B2 (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JPH04279031A (ja) | 半導体装置の製造方法 | |
| JPH04142745A (ja) | 半導体装置の製造方法 | |
| JPH02304929A (ja) | 半導体装置の製造方法 | |
| JPH04170031A (ja) | 金属配線の形成方法 | |
| JPH05326786A (ja) | ファインパターンリードフレーム及びその製造方法 | |
| JPH0327523A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000530 |
|
| LAPS | Cancellation because of no payment of annual fees |