JPH0682669B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0682669B2 JPH0682669B2 JP59278014A JP27801484A JPH0682669B2 JP H0682669 B2 JPH0682669 B2 JP H0682669B2 JP 59278014 A JP59278014 A JP 59278014A JP 27801484 A JP27801484 A JP 27801484A JP H0682669 B2 JPH0682669 B2 JP H0682669B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- layer
- wiring
- etching
- platinum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に金を用いた
高信頼度配線の製造方法に関する。
高信頼度配線の製造方法に関する。
〔従来の技術〕 従来、半導体装置の配線材料として金を用いる場合、密
着性及び拡散バリアとしてチタン−白金−金の三層構造
が一般的で、この構造に関してはザ・ベル・システム・
テクニカル・ジャーナル（The Bell System Technical
Journal）Vol.XLV,February 1966 P233に詳しく紹介さ
れている。
着性及び拡散バリアとしてチタン−白金−金の三層構造
が一般的で、この構造に関してはザ・ベル・システム・
テクニカル・ジャーナル（The Bell System Technical
Journal）Vol.XLV,February 1966 P233に詳しく紹介さ
れている。
前記３層膜を配線層にパターン形成する方法、特に微細
配線層を形成する一般的な方法を第３図（Ａ），（Ｂ）
を参照して説明する。
配線層を形成する一般的な方法を第３図（Ａ），（Ｂ）
を参照して説明する。
先ず、配線層を形成すべき半導体基板101を被覆する電
気絶縁膜102上にチタン103及び白金104を被着した後、
ホトレジスト等のマスク材で配線領域を除き前記白金10
4を覆う。次いで金105を電解メッキで露出部分を被着す
る。
気絶縁膜102上にチタン103及び白金104を被着した後、
ホトレジスト等のマスク材で配線領域を除き前記白金10
4を覆う。次いで金105を電解メッキで露出部分を被着す
る。
次に、第３図（Ｂ）に示すように、配線領域を除く白金
104及びチタン103をイオンエッチング法などを用いて除
去し、絶縁膜102上にチタン103,白金104,金105の三層構
造の配線が完成する。こゝでイオンエッチング法を用い
るのは、白金のエッチングが他の方法では困難であるこ
とによる。
104及びチタン103をイオンエッチング法などを用いて除
去し、絶縁膜102上にチタン103,白金104,金105の三層構
造の配線が完成する。こゝでイオンエッチング法を用い
るのは、白金のエッチングが他の方法では困難であるこ
とによる。
しかし上述した白金104,チタン103のイオンエッチング
法でのチタン，白金のエッチング速度を金のそれと比較
するとチタン／金はおよそ0.1,白金／金は0.5であり、
チタン及び白金の方が金に比べてエッチング速度は遅
い。例えば前記チタン103及び白金104の膜厚を各々500
Å,1000Åとすると第３図（Ｂ）の配線領域の金105の膜
厚は、第３図（Ａ）の被着時のそれに比べておよそ7000
Å薄くなる。従ってこの膜厚の減少分7000Åを見込んで
金105は厚く被着しておく必要があり、これが、この方
法における金配線の微細化への障害の一つとなってい
る。
法でのチタン，白金のエッチング速度を金のそれと比較
するとチタン／金はおよそ0.1,白金／金は0.5であり、
チタン及び白金の方が金に比べてエッチング速度は遅
い。例えば前記チタン103及び白金104の膜厚を各々500
Å,1000Åとすると第３図（Ｂ）の配線領域の金105の膜
厚は、第３図（Ａ）の被着時のそれに比べておよそ7000
Å薄くなる。従ってこの膜厚の減少分7000Åを見込んで
金105は厚く被着しておく必要があり、これが、この方
法における金配線の微細化への障害の一つとなってい
る。
更に、金配線を形成すべき半導体基板表面は、実際に
は、拡散、酸化、選択エッチングなどの処理を経ている
ため、一般に第４図（Ａ）に示す段差106が生じてい
る。このような段差を被覆する薄膜をイオンエッチング
した場合、この段差部分には被エッチング薄膜の残渣10
7が生じる。
は、拡散、酸化、選択エッチングなどの処理を経ている
ため、一般に第４図（Ａ）に示す段差106が生じてい
る。このような段差を被覆する薄膜をイオンエッチング
した場合、この段差部分には被エッチング薄膜の残渣10
7が生じる。
これは、イオンエッチングのエッチング速度に入射角度
依存性があることと、スパッタリングによる再付着があ
るためであり、避け得ない現象である。この現象に関し
てはジャーナル・オブ・バキューム・サイエンス・アン
ド・テクノロジィ（Journal of Vaccuum Science and T
echnology）VOL.16,No.2Mar./Apr.1979P164に説明され
ている。
依存性があることと、スパッタリングによる再付着があ
るためであり、避け得ない現象である。この現象に関し
てはジャーナル・オブ・バキューム・サイエンス・アン
ド・テクノロジィ（Journal of Vaccuum Science and T
echnology）VOL.16,No.2Mar./Apr.1979P164に説明され
ている。
従って、第４図（Ｂ）に示すように、段差部分を横切り
隣り合って配置されている金配線105aと105bは残渣107c
により短絡し、所望の回路動作をしないことになる。
隣り合って配置されている金配線105aと105bは残渣107c
により短絡し、所望の回路動作をしないことになる。
以上のように従来の方法では、微細化に対する欠点及び
金属残渣による短絡故障の大きな欠点を有している。
金属残渣による短絡故障の大きな欠点を有している。
本発明は、上記した欠点を除去し、安定した回路動作と
微細化に敵した金配線を有する半導体装置の製造方法を
提供することを目的とする。
微細化に敵した金配線を有する半導体装置の製造方法を
提供することを目的とする。
本発明による配線層の製造方法は遷移金属の窒化物層を
形成し、その上に金属を被着する工程と、前記金層の配
線領域以外の部分をマスク層で覆い、前記配線領域上に
メッキにより金メッキ層を被着する工程と、前記マスク
層を除去し、前記金メッキ層および前記金層を一様にエ
ッチングして前記金メッキ層が被着されていない部分の
前記金層を除去し、さらにその下の前記窒化物層をエッ
チング除去する工程とを有している。
形成し、その上に金属を被着する工程と、前記金層の配
線領域以外の部分をマスク層で覆い、前記配線領域上に
メッキにより金メッキ層を被着する工程と、前記マスク
層を除去し、前記金メッキ層および前記金層を一様にエ
ッチングして前記金メッキ層が被着されていない部分の
前記金層を除去し、さらにその下の前記窒化物層をエッ
チング除去する工程とを有している。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図（Ａ），（Ｂ），（Ｃ）は本発明の一実施例を説
明するために工程順に示した断面図である。本実施例で
は半導体としてシリコン、遷移金属としてチタンを例と
して説明する。
明するために工程順に示した断面図である。本実施例で
は半導体としてシリコン、遷移金属としてチタンを例と
して説明する。
先ず、第１図（Ａ）に示すように、従来公知の拡散，酸
化，選択エチレン或はイオン注入などを用いてシリコン
基板301には所望の素子（図示せず）が形成されてお
り、前記シリコン基板301の表面は、開孔302を除きシリ
コン酸化膜303で被覆されている。開孔302内にはオーム
接触のため白金シリサイド304が形成されている。次に
シリコン酸化膜303を含むシリコン基板301上に窒化チタ
ン305及び金306を同一真空装置内で連続して被着する。
窒化チタン305の膜厚はおよそ500〜3000Åが好適であ
る。また金306の膜厚は200Å以上あれば良く実用上は50
0Åが好適である。
化，選択エチレン或はイオン注入などを用いてシリコン
基板301には所望の素子（図示せず）が形成されてお
り、前記シリコン基板301の表面は、開孔302を除きシリ
コン酸化膜303で被覆されている。開孔302内にはオーム
接触のため白金シリサイド304が形成されている。次に
シリコン酸化膜303を含むシリコン基板301上に窒化チタ
ン305及び金306を同一真空装置内で連続して被着する。
窒化チタン305の膜厚はおよそ500〜3000Åが好適であ
る。また金306の膜厚は200Å以上あれば良く実用上は50
0Åが好適である。
次に、第１図（Ｂ）に示すように、金306上に通常のホ
トレジスト工程と電解メッキ工程とを施し、配線領域に
金307を被着する。金307の膜厚は0.3〜2.0ミクロンが一
般的であるが、実用上1.0ミクロンが適当である。
トレジスト工程と電解メッキ工程とを施し、配線領域に
金307を被着する。金307の膜厚は0.3〜2.0ミクロンが一
般的であるが、実用上1.0ミクロンが適当である。
次に、第１図（Ｃ）に示すように、金306及び307を含む
シリコン基板301を王水処理し、配線領域を除く金306を
除去する。この時配線領域の金307もエッチングされる
が、その量は金306と同じ500Åであり、実用上問題はな
い。次に窒化チタン305の露出部をEDTA（ethylene-diam
inetetracetic acid）と過酸化水素との混合液でエッチ
ング除去する。この時配線領域の金306はエッチングさ
れない。
シリコン基板301を王水処理し、配線領域を除く金306を
除去する。この時配線領域の金307もエッチングされる
が、その量は金306と同じ500Åであり、実用上問題はな
い。次に窒化チタン305の露出部をEDTA（ethylene-diam
inetetracetic acid）と過酸化水素との混合液でエッチ
ング除去する。この時配線領域の金306はエッチングさ
れない。
こうして、窒化チタン−金からなる配線層が形成され
る。技術的には、従来接着材料としてのチタンとバリア
材料としての白金とを接着性及びバリア性に優れる窒化
チタンの単一膜とし、工程の簡略化を計り、更に白金を
使用しないことで、エッチング速度の遅い白金エッチン
グによる配線領域の金膜厚の減少を大幅に軽減した。ま
た窒化チタンのエッチングには上記実施例の外ハロゲン
化合物例えば四塩化炭素を含むガスを用いた反応性イオ
ンエッチングを用いても良く、エッチング方法も種々選
択が可能となった。しかもこのようなエッチング方法で
はシリコン基板表面の段差部分にも窒化チタンの残渣が
発生せず、従って残渣による配線間の短絡故障がない。
る。技術的には、従来接着材料としてのチタンとバリア
材料としての白金とを接着性及びバリア性に優れる窒化
チタンの単一膜とし、工程の簡略化を計り、更に白金を
使用しないことで、エッチング速度の遅い白金エッチン
グによる配線領域の金膜厚の減少を大幅に軽減した。ま
た窒化チタンのエッチングには上記実施例の外ハロゲン
化合物例えば四塩化炭素を含むガスを用いた反応性イオ
ンエッチングを用いても良く、エッチング方法も種々選
択が可能となった。しかもこのようなエッチング方法で
はシリコン基板表面の段差部分にも窒化チタンの残渣が
発生せず、従って残渣による配線間の短絡故障がない。
第２図は本発明の第２の実施例を説明するための断面図
である。本実施例は２層配線構造を有る半導体装置の例
である。第２図において、第１配線308は金以外の金属
例えばアルミニウム或はアルミニウムを含む合金を選択
エッチングで形成し、層間絶縁膜309を被着した後、層
間絶縁膜309に層間接続開孔310を設け、次に前述した第
１の実施例と同一方法にて窒化チタン311と金312からな
る第２配線を形成した例である。この場合第１配線308
のアルミニウム或いはアルミニウムを含む合金と、層間
接続用の開孔310で接続する窒化チタン311とはオーム性
接触となる。
である。本実施例は２層配線構造を有る半導体装置の例
である。第２図において、第１配線308は金以外の金属
例えばアルミニウム或はアルミニウムを含む合金を選択
エッチングで形成し、層間絶縁膜309を被着した後、層
間絶縁膜309に層間接続開孔310を設け、次に前述した第
１の実施例と同一方法にて窒化チタン311と金312からな
る第２配線を形成した例である。この場合第１配線308
のアルミニウム或いはアルミニウムを含む合金と、層間
接続用の開孔310で接続する窒化チタン311とはオーム性
接触となる。
以上の実施例では遷移金属の窒化物である窒化チタンを
拡散素子膜兼接着膜として用いたが、他の遷移金属即ち
タングステン、モリブデン、クロム、タンタルなどの窒
化物も用いられるが本実施例の窒化チタンが高信頼度の
観点から最も望ましい。
拡散素子膜兼接着膜として用いたが、他の遷移金属即ち
タングステン、モリブデン、クロム、タンタルなどの窒
化物も用いられるが本実施例の窒化チタンが高信頼度の
観点から最も望ましい。
以上説明したとおり、本発明によれば、遷移金属の窒化
物と鍍金性金属膜とからなる配線を高いパターン精度で
得られる。本発明の大きな効果は、微細でしかも高い信
頼性の配線層を有する半導体装置が得られることができ
る。
物と鍍金性金属膜とからなる配線を高いパターン精度で
得られる。本発明の大きな効果は、微細でしかも高い信
頼性の配線層を有する半導体装置が得られることができ
る。
【図面の簡単な説明】 第１図（Ａ）〜（Ｃ）は本発明の一実施例を説明するた
めに工程順に示した断面図である。第２図は本発明の第
２の実施例の断面図、第３図（Ａ），（Ｂ）は従来の半
導体装置及びその製造方法を説明するための工程順に示
した断面図、第４図（Ａ），（Ｂ）は従来の半導体装置
の断面図及び平面図である。 101,301……半導体基板、302,310……開孔、102,303,30
9……電気絶縁膜、103……チタン、104……白金、105,3
06,307,312……金、106……段差、307a,307b……金配
線、107a,107b,107c……金属残渣、304……白金シリサ
イド、305,311……窒化チタン、308……アルミニウム。
めに工程順に示した断面図である。第２図は本発明の第
２の実施例の断面図、第３図（Ａ），（Ｂ）は従来の半
導体装置及びその製造方法を説明するための工程順に示
した断面図、第４図（Ａ），（Ｂ）は従来の半導体装置
の断面図及び平面図である。 101,301……半導体基板、302,310……開孔、102,303,30
9……電気絶縁膜、103……チタン、104……白金、105,3
06,307,312……金、106……段差、307a,307b……金配
線、107a,107b,107c……金属残渣、304……白金シリサ
イド、305,311……窒化チタン、308……アルミニウム。
Claims (1)
- 【請求項１】配線層の形成にあたり、遷移金属の窒化物
層を形成し、その上に金層を被着する工程と、前記金層
の配線領域以外の部分をマスク層で覆い、前記配線領域
上にメッキにより金メッキ層を被着する工程と、前記マ
スク層を除去し、前記金メッキ層および前記金層を一様
にエッチングして前記金メッキ層が被着されていない部
分の前記金層を除去し、さらにその下の前記窒化物層を
エッチング除去する工程とを有する半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278014A JPH0682669B2 (ja) | 1984-12-25 | 1984-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278014A JPH0682669B2 (ja) | 1984-12-25 | 1984-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150350A JPS61150350A (ja) | 1986-07-09 |
| JPH0682669B2 true JPH0682669B2 (ja) | 1994-10-19 |
Family
ID=17591432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278014A Expired - Lifetime JPH0682669B2 (ja) | 1984-12-25 | 1984-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682669B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2552159B2 (ja) * | 1987-02-02 | 1996-11-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492873A (ja) * | 1972-04-22 | 1974-01-11 | ||
| JPS50120568A (ja) * | 1974-03-06 | 1975-09-20 |
-
1984
- 1984-12-25 JP JP59278014A patent/JPH0682669B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61150350A (ja) | 1986-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2906873B2 (ja) | 金配線の製造方法 | |
| EP0039174B1 (en) | Gold metallisation in semiconductor devices | |
| US4687552A (en) | Rhodium capped gold IC metallization | |
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPH0682669B2 (ja) | 半導体装置の製造方法 | |
| JPH0558653B2 (ja) | ||
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH118249A (ja) | 配線の製法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH0897214A (ja) | 半導体装置の製造方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| KR930008868B1 (ko) | 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법 | |
| JPH05109649A (ja) | 半導体装置の製造方法 | |
| JPH05121403A (ja) | 半導体装置の製造方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JP3114196B2 (ja) | 半導体装置 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 | |
| JPS63114145A (ja) | 半導体装置の製造方法 | |
| JPH0594985A (ja) | 半導体装置の製造方法 | |
| JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0897242A (ja) | 半導体装置の製造方法 | |
| JPH01173740A (ja) | 半導体装置製造の金多層配線方法 |