JPH1084084A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH1084084A JPH1084084A JP19168097A JP19168097A JPH1084084A JP H1084084 A JPH1084084 A JP H1084084A JP 19168097 A JP19168097 A JP 19168097A JP 19168097 A JP19168097 A JP 19168097A JP H1084084 A JPH1084084 A JP H1084084A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- semiconductor device
- resistance element
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 バリアメタルを有する金属配線のパターン形
成後に該金属配線の一部を除去しバリアメタルを露呈さ
せることで高精度の抵抗素子を得て、且つ配線の高信頼
性も確保する。 【解決手段】 半導体中への拡散を防止するバリアメタ
ルおよびＡｌ合金をスパッタ法を用いて成膜する工程、
Ａｌ合金をフォト、エッチング法して金属配線を形成す
る工程、抵抗素子予定部をフォトリソグラフィー法を用
いてパターン形成する工程、エッチング法を用いて金属
配線の一部に対し、Ａｌ合金を除去し半導体中への拡散
を防止する為のバリアメタルを露呈させる工程を経て抵
抗素子を形成する。 【効果】バリアメタルを有する金属配線のパターン形成
後に該金属配線の一部を除去しバリアメタルを露呈させ
ることにより、高精度のシート抵抗が得られ、同時に配
線の高信頼性を確保できる。
成後に該金属配線の一部を除去しバリアメタルを露呈さ
せることで高精度の抵抗素子を得て、且つ配線の高信頼
性も確保する。 【解決手段】 半導体中への拡散を防止するバリアメタ
ルおよびＡｌ合金をスパッタ法を用いて成膜する工程、
Ａｌ合金をフォト、エッチング法して金属配線を形成す
る工程、抵抗素子予定部をフォトリソグラフィー法を用
いてパターン形成する工程、エッチング法を用いて金属
配線の一部に対し、Ａｌ合金を除去し半導体中への拡散
を防止する為のバリアメタルを露呈させる工程を経て抵
抗素子を形成する。 【効果】バリアメタルを有する金属配線のパターン形成
後に該金属配線の一部を除去しバリアメタルを露呈させ
ることにより、高精度のシート抵抗が得られ、同時に配
線の高信頼性を確保できる。
Description
【０００１】
【発明の属する技術分野】本発明は抵抗素子を有する半
導体装置および半導体装置の製造方法に関する。
導体装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の抵抗素子は、一般に
特開平３−２７６７５５号公報に記載されているように
して形成していた。すなわち、図５に示したように、半
導体基板１上に形成した絶縁膜２の表面に窒化チタニウ
ム（ＴｉＮ）などのバリアメタル３を設け、これをフォ
トエッチングにより所定形状の抵抗体５を形成する。そ
の後、抵抗体５の両端部に、ＡｌまたはＡｌ−Ｃｕなど
のＡｌ合金４からなる金属配線を形成をすることでＴｉ
Ｎによる抵抗体５を有する抵抗素子を形成していた。
特開平３−２７６７５５号公報に記載されているように
して形成していた。すなわち、図５に示したように、半
導体基板１上に形成した絶縁膜２の表面に窒化チタニウ
ム（ＴｉＮ）などのバリアメタル３を設け、これをフォ
トエッチングにより所定形状の抵抗体５を形成する。そ
の後、抵抗体５の両端部に、ＡｌまたはＡｌ−Ｃｕなど
のＡｌ合金４からなる金属配線を形成をすることでＴｉ
Ｎによる抵抗体５を有する抵抗素子を形成していた。
【０００３】
【発明が解決しようとする課題】しかし、上記した従来
の技術によれば、図６に示したように、抵抗体５の分部
以外の配線部分は、バリアメタル３が除去されたＡｌま
たはＡｌ−ＣｕなどのＡｌ合金４のみで形成されるた
め、エレクトロマイグレーション耐量劣化の課題が発生
する。
の技術によれば、図６に示したように、抵抗体５の分部
以外の配線部分は、バリアメタル３が除去されたＡｌま
たはＡｌ−ＣｕなどのＡｌ合金４のみで形成されるた
め、エレクトロマイグレーション耐量劣化の課題が発生
する。
【０００４】そこで、本発明の目的は、下層にバリアメ
タルが配置された金属配線形成後に、該金属配線の一部
を除去し、半導体中への拡散を防止するための下層のバ
リア層を露呈させることで高精度の抵抗素子を得て、且
つ配線の高信頼性も確保することにある。
タルが配置された金属配線形成後に、該金属配線の一部
を除去し、半導体中への拡散を防止するための下層のバ
リア層を露呈させることで高精度の抵抗素子を得て、且
つ配線の高信頼性も確保することにある。
【０００５】
【課題を解決するための手段】上記目的は、下層に半導
体領域中への拡散を防止するためのバリアメタルを有す
る金属配線のパターン形成後に、該金属配線の一部を除
去し半導体中への拡散を防止するためのバリアメタルを
露呈させた抵抗素子を用いることで達成でき、その製造
方法として、半導体中への拡散を防止するためのバリア
メタルおよび金属をスパッタ法を用いて成膜する工程、
金属配線及びバリアメタルをフォト、エッチング法によ
りパターン形成する工程、抵抗素子予定部をフォトリソ
グラフィー法を用いてパターン形成する工程、エッチン
グ法を用いて金属配線の一部を除去し半導体中への拡散
を防止するためのバリアメタルを露呈させる工程を経る
ことで達成できる。
体領域中への拡散を防止するためのバリアメタルを有す
る金属配線のパターン形成後に、該金属配線の一部を除
去し半導体中への拡散を防止するためのバリアメタルを
露呈させた抵抗素子を用いることで達成でき、その製造
方法として、半導体中への拡散を防止するためのバリア
メタルおよび金属をスパッタ法を用いて成膜する工程、
金属配線及びバリアメタルをフォト、エッチング法によ
りパターン形成する工程、抵抗素子予定部をフォトリソ
グラフィー法を用いてパターン形成する工程、エッチン
グ法を用いて金属配線の一部を除去し半導体中への拡散
を防止するためのバリアメタルを露呈させる工程を経る
ことで達成できる。
【０００６】
【発明の実施の形態】本発明の第１実施例に係る半導体
装置の抵抗素子を図１に示す。
装置の抵抗素子を図１に示す。
【０００７】図１は本発明の第１実施例による抵抗素子
の断面図であり、図において１はシリコン半導体基板、
２は絶縁膜、３は半導体中への拡散を防止するためのバ
リアメタル層、４はＡｌまたはＡｌ−ＣｕなどのＡｌ合
金からなる金属配線、５は前記バリアメタルと同一層か
らなる抵抗体である。
の断面図であり、図において１はシリコン半導体基板、
２は絶縁膜、３は半導体中への拡散を防止するためのバ
リアメタル層、４はＡｌまたはＡｌ−ＣｕなどのＡｌ合
金からなる金属配線、５は前記バリアメタルと同一層か
らなる抵抗体である。
【０００８】この構造に関する製造方法の第１実施例を
図２により詳細に説明する。
図２により詳細に説明する。
【０００９】半導体基板１上にシリコン酸化膜（ＳｉＯ
2 膜）やシリコン窒化膜（ＳｉＮ膜）あるいはそれらの
組み合わせなどからなる絶縁膜２をＣＶＤ法などにより
所定の厚さ（例えば、４００ｎｍ）形成した後、絶縁膜
２の図示しない所定の箇所に、金属配線と半導体基板を
電気的に接続するためのコンタクトを開口後、半導体中
への金属の拡散を防止するためのバリアメタル３として
窒化チタニウム（ＴｉＮ）を、絶縁膜２上および開口に
より露出している半導体基板１上に厚さ１００ｎｍ程度
堆積する。このバリアメタル３は、実施例の場合、アル
ゴンガス雰囲気中に活性ガスである窒素ガスを流量比で
６０％混合し、１８０℃、６×１０-3Ｔｏｒｒにてチタ
ン（Ｔｉ）とのリアクティブスパッタリングにより堆積
している。続いてＡｌまたはＡｌ−ＣｕなどのＡｌ合金
４をスパッタ法にて通常のスパッタリングの条件にて５
００ｎｍ程度堆積する（図２（ａ））。
2 膜）やシリコン窒化膜（ＳｉＮ膜）あるいはそれらの
組み合わせなどからなる絶縁膜２をＣＶＤ法などにより
所定の厚さ（例えば、４００ｎｍ）形成した後、絶縁膜
２の図示しない所定の箇所に、金属配線と半導体基板を
電気的に接続するためのコンタクトを開口後、半導体中
への金属の拡散を防止するためのバリアメタル３として
窒化チタニウム（ＴｉＮ）を、絶縁膜２上および開口に
より露出している半導体基板１上に厚さ１００ｎｍ程度
堆積する。このバリアメタル３は、実施例の場合、アル
ゴンガス雰囲気中に活性ガスである窒素ガスを流量比で
６０％混合し、１８０℃、６×１０-3Ｔｏｒｒにてチタ
ン（Ｔｉ）とのリアクティブスパッタリングにより堆積
している。続いてＡｌまたはＡｌ−ＣｕなどのＡｌ合金
４をスパッタ法にて通常のスパッタリングの条件にて５
００ｎｍ程度堆積する（図２（ａ））。
【００１０】その後、フォトリソグラフィー法を用いて
金属配線予定部のフォトレジストパターン６を形成する
（同図（ｂ））。次に、ドライエッチング法によりＡｌ
合金４およびバリアメタル３を形成しているＴｉＮ層を
選択的に除去した後、フォトレジストパターン６を剥離
除去することにより（同図（ｃ））、金属配線４と金属
配線４と同一形状にパターニングされたＴｉＮ層３を形
成する。次に、フォトリソグラフィー法を用いて抵抗体
予定部のフォトレジストパターン７を形成する（同図
（ｄ））。最後に、リン酸を主成分とするエッチャン
ト、例えばリン酸、硝酸、酢酸、水の混合液を用いたウ
エットエッチング法により、 ＡｌまたはＡｌ−Ｃｕな
どのＡｌ合金４のみを選択的に除去して下地ＴｉＮ層を
露呈させて抵抗体５とし、抵抗素子を形成する（同図
（ｅ））。また、 ＡｌまたはＡｌ−ＣｕなどのＡｌ合
金４のみを選択的に除去する方法として塩素系のガスを
用いたドライエッチング法でもよい。
金属配線予定部のフォトレジストパターン６を形成する
（同図（ｂ））。次に、ドライエッチング法によりＡｌ
合金４およびバリアメタル３を形成しているＴｉＮ層を
選択的に除去した後、フォトレジストパターン６を剥離
除去することにより（同図（ｃ））、金属配線４と金属
配線４と同一形状にパターニングされたＴｉＮ層３を形
成する。次に、フォトリソグラフィー法を用いて抵抗体
予定部のフォトレジストパターン７を形成する（同図
（ｄ））。最後に、リン酸を主成分とするエッチャン
ト、例えばリン酸、硝酸、酢酸、水の混合液を用いたウ
エットエッチング法により、 ＡｌまたはＡｌ−Ｃｕな
どのＡｌ合金４のみを選択的に除去して下地ＴｉＮ層を
露呈させて抵抗体５とし、抵抗素子を形成する（同図
（ｅ））。また、 ＡｌまたはＡｌ−ＣｕなどのＡｌ合
金４のみを選択的に除去する方法として塩素系のガスを
用いたドライエッチング法でもよい。
【００１１】このように抵抗素子を形成すると、金属配
線であるＡｌまたはＡｌ−ＣｕなどのＡｌ合金４の下層
には抵抗体５と一体のバリアメタル３が存在しているた
め、エレクトロマイグレーションの改善を図ることがで
きる。しかも、抵抗体５とバリアメタル３とを同時に形
成することができ、工程の簡素化を図ることができる。
線であるＡｌまたはＡｌ−ＣｕなどのＡｌ合金４の下層
には抵抗体５と一体のバリアメタル３が存在しているた
め、エレクトロマイグレーションの改善を図ることがで
きる。しかも、抵抗体５とバリアメタル３とを同時に形
成することができ、工程の簡素化を図ることができる。
【００１２】本実施例ではバリア材料としてＴｉＮを例
示したが、ＴｉＮに限らずチタンタングステン（Ｔｉ
Ｗ）や高融点金属のシリサイドを用いてもよく、前記バ
リア材料および膜厚は半導体装置に要求されるシート抵
抗を実現するために選択できるという利点もある。
示したが、ＴｉＮに限らずチタンタングステン（Ｔｉ
Ｗ）や高融点金属のシリサイドを用いてもよく、前記バ
リア材料および膜厚は半導体装置に要求されるシート抵
抗を実現するために選択できるという利点もある。
【００１３】特に、モリブデンシリサイド（ＭｏＳｉ
x ）は、扱いやすくて加工性もよく、またｘの値を変え
ることにより、抵抗体５の比抵抗を容易に調整すること
ができる。そして、ＭｏＳｉx を抵抗体５として用いる
場合には、１．７≦ｘ≦３．３であることが望ましい。
このＭｏＳｉx からなるバリアメタル３、抵抗体５は、
堆積する膜と同じ組成比を有するＭｏＳｉx をターゲッ
トとするスパッタリングによって形成することができ
る。
x ）は、扱いやすくて加工性もよく、またｘの値を変え
ることにより、抵抗体５の比抵抗を容易に調整すること
ができる。そして、ＭｏＳｉx を抵抗体５として用いる
場合には、１．７≦ｘ≦３．３であることが望ましい。
このＭｏＳｉx からなるバリアメタル３、抵抗体５は、
堆積する膜と同じ組成比を有するＭｏＳｉx をターゲッ
トとするスパッタリングによって形成することができ
る。
【００１４】図３は、第２実施例に係る抵抗素子の製造
方法の要部を示したものである。まず、図３（ａ）に示
したように、前記実施例と同様にして半導体基板１の上
にシリコン酸化膜（ＳｉＯ2 膜）やシリコン窒化膜（Ｓ
ｉＮ膜）あるいはそれらの組み合わせなどからなる絶縁
膜２を形成した後、窒化チタニウムからなるバリアメタ
ル３を１００ｎｍ程度堆積する。次に、同図（ｂ）に示
したように、バリアメタル３の抵抗体予定部を除いてフ
ォトレジストパターン８によって覆い、１×１０-5〜５
×１０-4Ｔｏｒｒ程度の減圧化においてバリアメタル３
の露出している部分に加速エネルギー３０ｋｅｖの酸素
イオンビーム１０を照射し、酸素イオンを１×１０15ｃ
ｍ2 〜１×１０16ｃｍ2 程度注入し、抵抗体予定部を酸
素を含んだＴｉＮ層１２にする。その後、同図（ｃ）に
示したように、バリアメタル３と酸素を含んだＴｉＮ層
１２とを覆ってＡｌ合金４を堆積し、さらにＡｌ合金４
上に金属配線予定部のフォトレジストパターン６を形成
する。そして、図２（ｃ）〜（ｅ）に示したと同様の工
程により、図３（ｄ）に示したように、酸素を含んだＴ
ｉＮ層１２からなる抵抗体を有する抵抗素子を得る。
方法の要部を示したものである。まず、図３（ａ）に示
したように、前記実施例と同様にして半導体基板１の上
にシリコン酸化膜（ＳｉＯ2 膜）やシリコン窒化膜（Ｓ
ｉＮ膜）あるいはそれらの組み合わせなどからなる絶縁
膜２を形成した後、窒化チタニウムからなるバリアメタ
ル３を１００ｎｍ程度堆積する。次に、同図（ｂ）に示
したように、バリアメタル３の抵抗体予定部を除いてフ
ォトレジストパターン８によって覆い、１×１０-5〜５
×１０-4Ｔｏｒｒ程度の減圧化においてバリアメタル３
の露出している部分に加速エネルギー３０ｋｅｖの酸素
イオンビーム１０を照射し、酸素イオンを１×１０15ｃ
ｍ2 〜１×１０16ｃｍ2 程度注入し、抵抗体予定部を酸
素を含んだＴｉＮ層１２にする。その後、同図（ｃ）に
示したように、バリアメタル３と酸素を含んだＴｉＮ層
１２とを覆ってＡｌ合金４を堆積し、さらにＡｌ合金４
上に金属配線予定部のフォトレジストパターン６を形成
する。そして、図２（ｃ）〜（ｅ）に示したと同様の工
程により、図３（ｄ）に示したように、酸素を含んだＴ
ｉＮ層１２からなる抵抗体を有する抵抗素子を得る。
【００１５】これにより、ＴｉＮより大きな比抵抗を有
する酸素を含んだＴｉＮ層１２からなる抵抗体を有する
抵抗素子を形成することができ、抵抗体のパターン長を
短くすることができて、半導体装置の小型化を図ること
ができる。しかも、Ａｌ合金４の下部にＴｉＮからなる
バリアメタル３を有するため、エレクトロマイグレーシ
ョンの改善を図ることができる。
する酸素を含んだＴｉＮ層１２からなる抵抗体を有する
抵抗素子を形成することができ、抵抗体のパターン長を
短くすることができて、半導体装置の小型化を図ること
ができる。しかも、Ａｌ合金４の下部にＴｉＮからなる
バリアメタル３を有するため、エレクトロマイグレーシ
ョンの改善を図ることができる。
【００１６】なお、図３に示した第２実施例において
は、酸素を含んだＴｉＮ層１２を得るのに酸素イオンを
注入する場合について説明したが、酸素を含む雰囲気中
での酸化処理により酸素を含むＴｉＮ層１２を得ること
もできる。この場合、図３（ａ）のようにＴｉＮ層３を
形成後、ＴｉＮ層３上にＣＶＤ法により絶縁膜を０．２
μｍ程度形成してパターニングすることにより、同図
（ｂ）のフォトレジストパターンに代えて、絶縁膜のパ
ターン８を形成する。そして、絶縁膜のパターン８をマ
スクとしてアルゴンガスに流量比で３％程度の酸素ガス
を混入した雰囲気中において、６００℃で３０分程度Ｔ
ｉＮ層を酸化処理して酸素を含むＴｉＮ層１２を形成し
てもよい。
は、酸素を含んだＴｉＮ層１２を得るのに酸素イオンを
注入する場合について説明したが、酸素を含む雰囲気中
での酸化処理により酸素を含むＴｉＮ層１２を得ること
もできる。この場合、図３（ａ）のようにＴｉＮ層３を
形成後、ＴｉＮ層３上にＣＶＤ法により絶縁膜を０．２
μｍ程度形成してパターニングすることにより、同図
（ｂ）のフォトレジストパターンに代えて、絶縁膜のパ
ターン８を形成する。そして、絶縁膜のパターン８をマ
スクとしてアルゴンガスに流量比で３％程度の酸素ガス
を混入した雰囲気中において、６００℃で３０分程度Ｔ
ｉＮ層を酸化処理して酸素を含むＴｉＮ層１２を形成し
てもよい。
【００１７】図４は、第３実施例に係る抵抗素子の製造
方法の要部を示したものである。まず、図４（ａ）に示
したように、図２に示した工程によって窒化チタニウム
（ＴｉＮ）からなる抵抗体５を形成した後、図４（ｂ）
に示したように、抵抗体５の部分を除いてフォトレジス
トパターン１４を形成し、抵抗体５の部分に酸素イオン
ビーム１０を照射して酸素を含んだＴｉＮ層１２にす
る。その後、図４（ｃ）に示したように、フォトレジス
トパターン１４を除去し、抵抗体が酸素を含むＴｉＮ層
１２からなる抵抗素子としてもよい。
方法の要部を示したものである。まず、図４（ａ）に示
したように、図２に示した工程によって窒化チタニウム
（ＴｉＮ）からなる抵抗体５を形成した後、図４（ｂ）
に示したように、抵抗体５の部分を除いてフォトレジス
トパターン１４を形成し、抵抗体５の部分に酸素イオン
ビーム１０を照射して酸素を含んだＴｉＮ層１２にす
る。その後、図４（ｃ）に示したように、フォトレジス
トパターン１４を除去し、抵抗体が酸素を含むＴｉＮ層
１２からなる抵抗素子としてもよい。
【００１８】また、図３（ａ）に示したようにＴｉＮか
らなるバリアメタル３を形成し、次に全面に酸素イオン
を注入したり、酸化してバリアメタル３の全体を適度の
酸素を含むＴｉＮ層１２にし、その後、酸素を含むＴｉ
Ｎ層１２の上にＡｌ合金を堆積した後、図２（ｂ）以降
と同様の処理をしてバリアメタルと抵抗体とが酸素を含
むＴｉＮ層１２からなる抵抗素子としてもよい。この場
合、酸素を含むＴｉＮ層１２の酸素の含有量は、Ａｌ合
金４にエレクトロマイグレーションが生じない程度にす
る。そして、前記実施例においては、金属配線がＡｌま
たはＡｌ合金である場合について説明したが、金属配線
は銅（Ｃｕ）や金（Ａｕ）などであってもよい。
らなるバリアメタル３を形成し、次に全面に酸素イオン
を注入したり、酸化してバリアメタル３の全体を適度の
酸素を含むＴｉＮ層１２にし、その後、酸素を含むＴｉ
Ｎ層１２の上にＡｌ合金を堆積した後、図２（ｂ）以降
と同様の処理をしてバリアメタルと抵抗体とが酸素を含
むＴｉＮ層１２からなる抵抗素子としてもよい。この場
合、酸素を含むＴｉＮ層１２の酸素の含有量は、Ａｌ合
金４にエレクトロマイグレーションが生じない程度にす
る。そして、前記実施例においては、金属配線がＡｌま
たはＡｌ合金である場合について説明したが、金属配線
は銅（Ｃｕ）や金（Ａｕ）などであってもよい。
【００１９】
【発明の効果】以上のように本発明によればバリアメタ
ルを有する金属配線のパターン形成後に該金属配線の一
部分を除去しバリアメタルを露呈させることにより、抵
抗体を形成し、即ち、抵抗体を接続する配線となる金属
配線の下には、バリアメタルが必ず存在するので、エレ
クトロマイグレーション耐量低下という問題が発生しづ
らくなる。従って高精度のシート抵抗が得られ、同時に
配線の高信頼性を確保できる。
ルを有する金属配線のパターン形成後に該金属配線の一
部分を除去しバリアメタルを露呈させることにより、抵
抗体を形成し、即ち、抵抗体を接続する配線となる金属
配線の下には、バリアメタルが必ず存在するので、エレ
クトロマイグレーション耐量低下という問題が発生しづ
らくなる。従って高精度のシート抵抗が得られ、同時に
配線の高信頼性を確保できる。
【図１】本発明の第１実施例の半導体装置の断面図。
【図２】本発明の第１実施例の半導体装置の工程断面
図。
図。
【図３】本発明の第２実施例に係る半導体装置の製造方
法の要部説明図である。
法の要部説明図である。
【図４】本発明の第３実施例に係る半導体装置の製造方
法の要部説明図である。
法の要部説明図である。
【図５】従来の半導体装置の断面図。
【図６】従来の抵抗素子の斜視図である。
１ 半導体基板 ２ 絶縁体 ３ バリアメタル ４ 金属配線（Ａｌ合金） ５ 抵抗体 ６ 金属配線予定部のフォトレジストパターン ７ 抵抗体予定部のフォトレジストパターン １０ 酸素イオンビーム １２ 酸素素を含んだＴｉＮ層
Claims (12)
- 【請求項１】半導体基板と、前記半導体基板上方に設置
され、下部全面にバリアメタル層が設置されている金属
配線と、前記金属配線下部の前記バリアメタル層と同一
の層からなる抵抗素子と、を有する半導体装置。 - 【請求項２】前記バリアメタル層と前記抵抗素子とが、
窒化チタニウムからなることを特徴とする請求項１に記
載した半導体装置。 - 【請求項３】前記抵抗素子が、酸素を含む前記窒化チタ
ニウムからなることを特徴とする請求項２に記載した半
導体装置。 - 【請求項４】前記バリアメタル層と前記抵抗素子とが、
ＭｏＳｉｘ層からなることを特徴とする請求項１に記載
した半導体装置。 - 【請求項５】前記ＭｏＳｉｘ層の組成比ｘが、１．７≦
ｘ≦３．３であることを特徴とする請求項４に記載した
半導体装置。 - 【請求項６】半導体基板上方にバリアメタル層を形成す
る工程、前記バリアメタル層上に金属配線層を形成する
工程、前記バリアメタル層と前記金属配線層を同一のフ
ォトリソグラフィ工程によりパターニングすることによ
り、下層にバリアメタル層を有する金属配線層を形成す
る工程、前記パターニングされた前記金属配線層の一部
を除去し、前記バリアメタル層を露呈させることにより
抵抗素子を形成する工程、とを有することを特徴とする
半導体装置の製造方法。 - 【請求項７】前記バリアメタル層がＴｉＮ層であること
を特徴とする請求項６に記載した半導体装置の製造方
法。 - 【請求項８】前記バリアメタル層の前記抵抗素子となる
部分に選択的に酸素を導入する工程を含むことを特徴と
する請求項７に記載した半導体装置の製造方法。 - 【請求項９】前記選択的に酸素を導入する工程が、前記
バリアメタル層を形成後、前記抵抗素子となる部分に酸
素イオンを注入する工程からなることを特徴とする請求
項８に記載した半導体装置の製造方法。 - 【請求項１０】前記選択的に酸素を導入する工程が、前
記バリアメタル層を形成後、前記抵抗素子となる部分に
酸素を含む雰囲気中での酸化処理を施す工程からなるこ
とを特徴とする請求項８に記載した半導体装置の製造方
法。 - 【請求項１１】前記選択的に酸素を導入する工程が、前
記抵抗素子となる部分のバリアメタル層を露呈させる工
程後、前記抵抗素子となる部分に酸素イオンを注入する
工程からなることを特徴とする請求項８に記載した半導
体装置の製造方法。 - 【請求項１２】前記選択的に酸素を導入する工程が、前
記抵抗素子となる部分のバリアメタル層を露呈させる工
程後、前記抵抗素子となる部分に酸素を含む雰囲気中で
の酸化処理を施す工程からなることを特徴とする請求項
８に記載した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19168097A JPH1084084A (ja) | 1996-07-17 | 1997-07-16 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18774396 | 1996-07-17 | ||
| JP8-187743 | 1996-07-17 | ||
| JP19168097A JPH1084084A (ja) | 1996-07-17 | 1997-07-16 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084084A true JPH1084084A (ja) | 1998-03-31 |
Family
ID=26504532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19168097A Pending JPH1084084A (ja) | 1996-07-17 | 1997-07-16 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1084084A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282788A (ja) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置 |
| KR100881377B1 (ko) * | 2005-07-14 | 2009-02-02 | 세이코 엡슨 가부시키가이샤 | 전자 기판과 그 제조 방법, 전기 광학 장치, 및 전자 기기 |
-
1997
- 1997-07-16 JP JP19168097A patent/JPH1084084A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282788A (ja) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置 |
| KR100881377B1 (ko) * | 2005-07-14 | 2009-02-02 | 세이코 엡슨 가부시키가이샤 | 전자 기판과 그 제조 방법, 전기 광학 장치, 및 전자 기기 |
| US8143728B2 (en) | 2005-07-14 | 2012-03-27 | Seiko Epson Corporation | Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| JP3249524B2 (ja) | 局部相互接続によるｃｍｏｓ技術の半導体装置製造方法 | |
| JP2755035B2 (ja) | 多層配線形成法 | |
| JPS6260812B2 (ja) | ||
| JPH0365658B2 (ja) | ||
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| EP0355339A2 (en) | Process for making self-aligned contacts | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| JP2503217B2 (ja) | 電極配線の形成方法 | |
| JP2664757B2 (ja) | 半導体装置の製造方法 | |
| JPH11195753A (ja) | 半導体装置およびその製造方法 | |
| JPH0658946B2 (ja) | 薄膜抵抗の製造方法 | |
| US5698468A (en) | Silicidation process with etch stop | |
| JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08124926A (ja) | 配線の形成方法 | |
| JPH05283533A (ja) | 半導体装置の製造方法 | |
| JP3407500B2 (ja) | 半導体装置の製造方法 | |
| JPH05136137A (ja) | 半導体装置の製造方法 | |
| JPS62147757A (ja) | 抵抗形成法 | |
| JPS62244161A (ja) | 高抵抗素子の形成方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH06232277A (ja) | 半導体装置の製造方法 | |
| JPH04188832A (ja) | 半導体装置の製造方法 |