JP3407500B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3407500B2 JP3407500B2 JP24888695A JP24888695A JP3407500B2 JP 3407500 B2 JP3407500 B2 JP 3407500B2 JP 24888695 A JP24888695 A JP 24888695A JP 24888695 A JP24888695 A JP 24888695A JP 3407500 B2 JP3407500 B2 JP 3407500B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- interlayer insulating
- insulating film
- semiconductor device
- polycide electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ポリサイド電極上の
コンタクト特性改善を図った半導体装置の製造方法に関
する。
コンタクト特性改善を図った半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＭＯＳ型集積回路等において、ゲート電
極配線を低抵抗にするために、多結晶シリコンと金属シ
リサイドを積層したポリサイド膜が用いられる。ポリサ
イド電極を含む素子が形成された基板上は層間絶縁膜で
覆われ、これにコンタクト孔を開けて、金属配線が形成
される。層間絶縁膜は通常、コンタクト孔が形成された
後に、リフロー処理がなされ、その後ＨＦ等による前処
理を経て、金属膜が形成される。層間絶縁膜のリフロー
処理は例えば、Ｎ2 雰囲気中でのランプアニールにより
行われる。
極配線を低抵抗にするために、多結晶シリコンと金属シ
リサイドを積層したポリサイド膜が用いられる。ポリサ
イド電極を含む素子が形成された基板上は層間絶縁膜で
覆われ、これにコンタクト孔を開けて、金属配線が形成
される。層間絶縁膜は通常、コンタクト孔が形成された
後に、リフロー処理がなされ、その後ＨＦ等による前処
理を経て、金属膜が形成される。層間絶縁膜のリフロー
処理は例えば、Ｎ2 雰囲気中でのランプアニールにより
行われる。
【０００３】
【発明が解決しようとする課題】通常ランプアニール
は、無用な酸化を防止するために、Ｎ2 雰囲気で行われ
る。ところが、Ｎ2 雰囲気で高温のランプアニールを行
うと、コンタクト孔に露出するポリサイド電極の表面に
窒化膜（ＳｉＮｘ）が形成される。この窒化膜は、その
後金属スパッタ前の洗浄処理としてＨＦ処理を行っても
除去できず、これがポリサイド電極と金属配線のコンタ
クト抵抗増大及びばらつきの一因となる。集積回路の素
子の微細化が進むにつれて、コンタクト孔の寸法は小さ
くなってきており、上記した窒化膜形成によるコンタク
ト抵抗増大はより問題となっている。
は、無用な酸化を防止するために、Ｎ2 雰囲気で行われ
る。ところが、Ｎ2 雰囲気で高温のランプアニールを行
うと、コンタクト孔に露出するポリサイド電極の表面に
窒化膜（ＳｉＮｘ）が形成される。この窒化膜は、その
後金属スパッタ前の洗浄処理としてＨＦ処理を行っても
除去できず、これがポリサイド電極と金属配線のコンタ
クト抵抗増大及びばらつきの一因となる。集積回路の素
子の微細化が進むにつれて、コンタクト孔の寸法は小さ
くなってきており、上記した窒化膜形成によるコンタク
ト抵抗増大はより問題となっている。
【０００４】この発明は、上記事情を考慮してなされた
もので、ポリサイド電極上のコンタクト抵抗低減を可能
とした半導体装置の製造方法を提供することを目的とし
ている。
もので、ポリサイド電極上のコンタクト抵抗低減を可能
とした半導体装置の製造方法を提供することを目的とし
ている。
【０００５】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板にポリサイド電極を含む素
子を形成する工程と、前記素子が形成された基板上に層
間絶縁膜を堆積する工程と、前記層間絶縁膜の少なくと
も前記ポリサイド電極上にコンタクト孔を形成する工程
と、前記層間絶縁膜を酸素を含む雰囲気中でランプアニ
ールしてリフロー処理すると共に前記コンタクト孔で露
出している前記ポリサイド電極の表面に酸化膜を形成す
る工程と、前記酸化膜を除去する工程と、前記層間絶縁
膜上に前記ポリサイド電極にコンタクトする金属配線を
形成する工程とを有することを特徴としている。
置の製造方法は、半導体基板にポリサイド電極を含む素
子を形成する工程と、前記素子が形成された基板上に層
間絶縁膜を堆積する工程と、前記層間絶縁膜の少なくと
も前記ポリサイド電極上にコンタクト孔を形成する工程
と、前記層間絶縁膜を酸素を含む雰囲気中でランプアニ
ールしてリフロー処理すると共に前記コンタクト孔で露
出している前記ポリサイド電極の表面に酸化膜を形成す
る工程と、前記酸化膜を除去する工程と、前記層間絶縁
膜上に前記ポリサイド電極にコンタクトする金属配線を
形成する工程とを有することを特徴としている。
【０００６】この発明において好ましくは、前記ランプ
アニールによるリフロー処理は、３％以上のＯ2を含む
Ｎ2＋Ｏ2雰囲気中で行うことを特徴としている。また、
この発明において、前記素子を形成する工程は、前記半
導体基板に拡散層を形成する工程を含み、前記コンタク
ト孔を形成する工程は、前記拡散層上にコンタクト孔を
形成する工程を含むようにしてもよい。
アニールによるリフロー処理は、３％以上のＯ2を含む
Ｎ2＋Ｏ2雰囲気中で行うことを特徴としている。また、
この発明において、前記素子を形成する工程は、前記半
導体基板に拡散層を形成する工程を含み、前記コンタク
ト孔を形成する工程は、前記拡散層上にコンタクト孔を
形成する工程を含むようにしてもよい。
【０００７】
【作用】この発明では、層間絶縁膜のリフロー処理にお
いて、酸素を含ませたＮ2 ＋Ｏ2 雰囲気中でランプアニ
ールを行うので、ポリサイド電極表面には先にダメージ
層や汚染層が酸化されて酸化膜が形成され、窒化膜形成
が抑えられる。Ｏ2 流量の調整によって形成される酸化
膜の膜厚が調整できる。その後ＨＦ処理を行うとその酸
化膜は簡単にエッチング除去することができる。これに
より、清浄なポリサイド電極面が得られ、その結果低抵
抗でばらつきの小さいコンタクト特性が得られる。
いて、酸素を含ませたＮ2 ＋Ｏ2 雰囲気中でランプアニ
ールを行うので、ポリサイド電極表面には先にダメージ
層や汚染層が酸化されて酸化膜が形成され、窒化膜形成
が抑えられる。Ｏ2 流量の調整によって形成される酸化
膜の膜厚が調整できる。その後ＨＦ処理を行うとその酸
化膜は簡単にエッチング除去することができる。これに
より、清浄なポリサイド電極面が得られ、その結果低抵
抗でばらつきの小さいコンタクト特性が得られる。
【０００８】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１及び図２は、この発明の一実施例による
半導体装置の製造工程を示す。図１（ａ）は、ｐ型シリ
コン基板１にフィールド酸化膜２を形成し、通常の工程
に従ってポリサイド電極３及び拡散層４を含む素子を形
成した後、層間絶縁膜としてＢＰＳＧ膜５を堆積した状
態である。
説明する。図１及び図２は、この発明の一実施例による
半導体装置の製造工程を示す。図１（ａ）は、ｐ型シリ
コン基板１にフィールド酸化膜２を形成し、通常の工程
に従ってポリサイド電極３及び拡散層４を含む素子を形
成した後、層間絶縁膜としてＢＰＳＧ膜５を堆積した状
態である。
【０００９】この後、図１（ｂ）に示すように、ホトリ
ソグラフィ技術によりレジストパターン６を形成し、Ｂ
ＰＳＧ膜５をドライエッチングして、図１（ｃ）に示す
ようにポリサイド電極３及び拡散層４に対するコンタク
ト孔を形成する。その後、レジストパターン６を除去す
る。
ソグラフィ技術によりレジストパターン６を形成し、Ｂ
ＰＳＧ膜５をドライエッチングして、図１（ｃ）に示す
ようにポリサイド電極３及び拡散層４に対するコンタク
ト孔を形成する。その後、レジストパターン６を除去す
る。
【００１０】次に、図２（ａ）に示すように、ランプア
ニールによるリフロー処理を行ってＢＰＳＧ膜５をなだ
らかにする。ランプアニール条件は、Ｎ2 ＋Ｏ2 雰囲気
中で、１０００℃，１５秒とする。雰囲気ガス流量は、
Ｎ2 ガス流量３０ｌ／ｍｉｎに対して、Ｏ2 ガス流量
１．０ｌ／ｍｉｎ以上（比率にして、Ｏ2 ガス流量３％
以上）とする。これによって、図２（ｂ）に示すように
コンタクト孔に露出するポリサイド電極３の表面にダメ
ージ層や汚染層が酸化された酸化膜８が形成される。
ニールによるリフロー処理を行ってＢＰＳＧ膜５をなだ
らかにする。ランプアニール条件は、Ｎ2 ＋Ｏ2 雰囲気
中で、１０００℃，１５秒とする。雰囲気ガス流量は、
Ｎ2 ガス流量３０ｌ／ｍｉｎに対して、Ｏ2 ガス流量
１．０ｌ／ｍｉｎ以上（比率にして、Ｏ2 ガス流量３％
以上）とする。これによって、図２（ｂ）に示すように
コンタクト孔に露出するポリサイド電極３の表面にダメ
ージ層や汚染層が酸化された酸化膜８が形成される。
【００１１】次いで、金属スパッタの前洗浄として、Ｈ
Ｆ処理を行い、同時に酸化膜８を除去する。その後、Ａ
ｌ膜をスパッタしてパターニングし、図２（ｃ）に示す
ようにＡｌ配線７を形成する。
Ｆ処理を行い、同時に酸化膜８を除去する。その後、Ａ
ｌ膜をスパッタしてパターニングし、図２（ｃ）に示す
ようにＡｌ配線７を形成する。
【００１２】この実施例による効果を明らかにするデー
タを、次に説明する。図３は、Ｎ2＋Ｏ2雰囲気のランプ
アニールにおけるＯ2流量を変えたときのポリサイド電
極上のＡｌ配線のコンタクト抵抗を測定した実験データ
である。Ｎ2流量３０ｌ／ｍｉｎに対して、Ｏ2流量１．
０ｌ／ｍｉｎの条件で、コンタクト抵抗はばらつきの少
ない低抵抗値が得られ、Ｏ2流量を２ｌ／ｍｉｎ，３ｌ
／ｍｉｎ，３．４ｌ／ｍｉｎと増やしても、安定なコン
タクト抵抗特性が得られることが分かる。
タを、次に説明する。図３は、Ｎ2＋Ｏ2雰囲気のランプ
アニールにおけるＯ2流量を変えたときのポリサイド電
極上のＡｌ配線のコンタクト抵抗を測定した実験データ
である。Ｎ2流量３０ｌ／ｍｉｎに対して、Ｏ2流量１．
０ｌ／ｍｉｎの条件で、コンタクト抵抗はばらつきの少
ない低抵抗値が得られ、Ｏ2流量を２ｌ／ｍｉｎ，３ｌ
／ｍｉｎ，３．４ｌ／ｍｉｎと増やしても、安定なコン
タクト抵抗特性が得られることが分かる。
【００１３】
【発明の効果】以上述べたようにこの発明によれば、層
間絶縁膜のリフロー処理におけるランプアニールを酸素
を含む雰囲気で行うことにより、ポリサイド電極上のコ
ンタクト抵抗の抵抗値低減及びばらつき低減が図られ
る。
間絶縁膜のリフロー処理におけるランプアニールを酸素
を含む雰囲気で行うことにより、ポリサイド電極上のコ
ンタクト抵抗の抵抗値低減及びばらつき低減が図られ
る。
【図１】 この発明の一実施例に係る半導体装置の製造
工程を示す。
工程を示す。
【図２】 同実施例の製造工程を示す。
【図３】 同実施例の効果を明らかにする実験データを
示す。
示す。
【符号の説明】
１…シリコン基板、２…フィールド酸化膜、３…ポリサ
イド電極、４…拡散層、５…ＢＰＳＧ膜、６…レジスト
パターン、７…Ａｌ配線、８…酸化膜。
イド電極、４…拡散層、５…ＢＰＳＧ膜、６…レジスト
パターン、７…Ａｌ配線、８…酸化膜。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H02L 21/3213
H01L 21/768
Claims (3)
- 【請求項１】 半導体基板にポリサイド電極を含む素子
を形成する工程と、 前記素子が形成された基板上に層間絶縁膜を堆積する工
程と、 前記層間絶縁膜の少なくとも前記ポリサイド電極上にコ
ンタクト孔を形成する工程と、 前記層間絶縁膜を酸素を含む雰囲気中でランプアニール
してリフロー処理すると共に前記コンタクト孔で露出し
ている前記ポリサイド電極の表面に酸化膜を形成する工
程と、前記酸化膜を除去する工程と、 前記層間絶縁膜上に前記ポリサイド電極にコンタクトす
る金属配線を形成する工程とを有することを特徴する半
導体装置の製造方法。 - 【請求項２】 前記ランプアニールによるリフロー処理
は、３％以上のＯ2を含むＮ2＋Ｏ2雰囲気中で行うこと
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記素子を形成する工程は、前記半導体
基板に拡散層を形成する工程を含み、 前記コンタクト孔を形成する工程は、前記拡散層上にコ
ンタクト孔を形成する工程を含むことを特徴とする請求
項１又は２記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24888695A JP3407500B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
| US08/705,433 US5834370A (en) | 1995-09-01 | 1996-08-29 | Manufacture of semiconductor device containing polycide electrode |
| KR1019960036390A KR100214250B1 (ko) | 1995-09-01 | 1996-08-29 | 반도체장치 제조방법 |
| TW085110615A TW350126B (en) | 1995-09-01 | 1996-08-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24888695A JP3407500B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974135A JPH0974135A (ja) | 1997-03-18 |
| JP3407500B2 true JP3407500B2 (ja) | 2003-05-19 |
Family
ID=17184913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24888695A Expired - Fee Related JP3407500B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5834370A (ja) |
| JP (1) | JP3407500B2 (ja) |
| KR (1) | KR100214250B1 (ja) |
| TW (1) | TW350126B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928293B (zh) * | 2013-01-14 | 2016-12-28 | 北大方正集团有限公司 | 一种对金属前介质层进行处理的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4535528A (en) * | 1983-12-02 | 1985-08-20 | Hewlett-Packard Company | Method for improving reflow of phosphosilicate glass by arsenic implantation |
| US4585515A (en) * | 1985-03-11 | 1986-04-29 | Rca Corporation | Formation of conductive lines |
| GB8913540D0 (en) * | 1989-06-13 | 1989-08-02 | Inmos Ltd | Fabricating electrical contacts in semiconductor devices |
| US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5364817A (en) * | 1994-05-05 | 1994-11-15 | United Microelectronics Corporation | Tungsten-plug process |
-
1995
- 1995-09-01 JP JP24888695A patent/JP3407500B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-29 US US08/705,433 patent/US5834370A/en not_active Expired - Lifetime
- 1996-08-29 KR KR1019960036390A patent/KR100214250B1/ko not_active IP Right Cessation
- 1996-08-30 TW TW085110615A patent/TW350126B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5834370A (en) | 1998-11-10 |
| TW350126B (en) | 1999-01-11 |
| JPH0974135A (ja) | 1997-03-18 |
| KR970017972A (ko) | 1997-04-30 |
| KR100214250B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966870A (en) | Method for making borderless contacts | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5391520A (en) | Method for forming local interconnect for integrated circuits | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US4745089A (en) | Self-aligned barrier metal and oxidation mask method | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| JP3407500B2 (ja) | 半導体装置の製造方法 | |
| JPH08124926A (ja) | 配線の形成方法 | |
| JP2004509465A (ja) | 残留物除去を助ける等方性抵抗保護エッチング | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPH05109983A (ja) | 半導体装置とその製造方法 | |
| JPH06112157A (ja) | 半導体装置及びその製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JP3128153B2 (ja) | 半導体装置の製造方法 | |
| JPH05136137A (ja) | 半導体装置の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH05283408A (ja) | 半導体装置の製造方法 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH04116967A (ja) | 半導体装置の製造方法 | |
| JPS607181A (ja) | 半導体装置の製造方法 | |
| JPH07240461A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |