KR100746679B1 - 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

성막 방법, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100746679B1
KR100746679B1 KR1020040044558A KR20040044558A KR100746679B1 KR 100746679 B1 KR100746679 B1 KR 100746679B1 KR 1020040044558 A KR1020040044558 A KR 1020040044558A KR 20040044558 A KR20040044558 A KR 20040044558A KR 100746679 B1 KR100746679 B1 KR 100746679B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
silicon
organic compound
containing organic
Prior art date
Application number
KR1020040044558A
Other languages
English (en)
Other versions
KR20040111079A (ko
Inventor
시오야요시미
마에다가즈오
Original Assignee
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 가부시끼가이샤 한도따이 프로세스 켄큐쇼
Publication of KR20040111079A publication Critical patent/KR20040111079A/ko
Application granted granted Critical
Publication of KR100746679B1 publication Critical patent/KR100746679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 저유전율 절연막의 성막 방법에 관한 것이다. 그 구성은, 실록산 결합을 갖는 실리콘 함유 유기 화합물 또는 CH3 기를 갖는 실리콘 함유 유기 화합물 중 어느 하나의 실리콘 소스와, 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 갖는 산소 함유 유기 화합물로 되는 산화제를 포함하는 제1 성막 가스를 생성하는 공정과, 제1 성막 가스에 전력을 인가하여 플라즈마를 생성하고, 반응시켜 기판 상에 저유전율 절연막을 형성하는 공정을 갖는다.
저유전율 전연막, 성막 방법, 반도체 장치

Description

성막 방법, 반도체 장치의 제조 방법 및 반도체 장치{DEPOSITION METHOD, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시 형태인 반도체 장치의 제조 방법에 사용되는 플라즈마 CVD 장치의 구성을 나타내는 측면도.
도 2는 본 발명의 제1 실시의 형태인 반도체 장치의 제조 방법에 사용되는 저유전율 절연막, 및 Cu 배리어 절연막의 성막 가스에 관하여, 특히 유효한 가스의 조합에 대하여 나타내는 표.
도 3a ∼ 도 3g는 본 발명의 제2 및 제3 실시 형태의 반도체 장치 및 그 제조 방법에 대해서 나타내는 단면도.
도 4는 본 발명의 제1 실시 형태인 반도체 장치의 제조 방법에 의해 제조한 저유전율 절연막의 성막 속도의 압력 의존성에 대해서 조사한 결과를 나타내는 그래프.
도 5는 본 발명의 제1 실시 형태인 반도체 장치의 제조 방법에 의해 제조한 저유전율 절연막의 비유전율 및 굴절률의 압력 의존성에 대해서 조사한 결과를 나타내는 그래프.
도 6은 본 발명의 제1 실시 형태인 반도체 장치의 제조 방법에 의해 제조한 저유전율 절연막의 리크 전류 및 절연 파괴 전계 강도에 대해서 조사한 결과를 나 타내는 그래프.
[부호의 설명]
1 챔버, 2 상부 전극, 3 하부 전극, 4 배기배관, 5 개폐 밸브,
6 배기 장치, 7 제1 고주파 전력 공급 전원, 8 제2 고주파 전력 공급 전원,
9a 배관, 9b∼9i 분기 배관, 10a∼10q 개폐 수단,
11a∼11h 유량 조정 수단, 12 히터, 21 기판, 62 하부 배선 매립 절연막,
62a, 66b, 67a 주된 절연막, 63a, 66a, 66c, 67b 보호층(배리어 절연막),
64 하부 배선홈, 65 하부 배선, 65a, 70a TaN 막, 65b, 70b 구리막,
66 배선층간 절연막, 67 상부 배선 매립 절연막, 68 비어 홀,
69 상부 배선홈, 73a, 73b, 73c 마스크, 101 성막 장치, 101a 성막부
본 발명은 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치, 보다 자세하게는, 화학 기상 성장법을 사용한 저유전율 절연막의 성막 방법, 구리 배선을 피복하는 배리어 절연막 및 저유전율 절연막으로 구성되는 저유전율 층간 절연막을 구비한 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
근년, 반도체 집적회로 장치의 고집적도화, 고밀도화와 함께, 데이터 전송 속도의 고속화가 요구되고 있다. 이 때문에, RC 딜레이 타임이 작은 저유전율을 갖는 절연막(이하, 저유전율 절연막이라 함)이 사용되고 있다.
또한, 이들 저유전율 절연막의 성막 방법에서는, 종래, 실리콘 함유 화합물 외에, 산화제로서 N2O, O2, H2O 가스가 사용되고 있다.
그러나, 산화제로서 N2O, O2, H2O 가스 중, O2 가스를 사용한 성막에서는 형성막 중에 OH를 함유하여, 비유전율(k)을 3.0이하로 낮추기 어렵다.
H2O는 산화 속도가 느리기 때문에, 비교적 많은 유량이 필요하고, 또한 성막 속도(deposition rate)가 200nm／분대로 떨어진다.
또한, N2O는 산화의 콘트롤이 용이하지만, 형성막 중에 질소(N)가 함유되어, 하기 이유로 화학 증폭형 레지스트의 여분의 가교 반응을 일으킬 우려가 있다.
즉, 질소를 포함하는 성막 가스에 의해 성막된 저유전율 절연막에 대해서 듀얼 다마신법에 의해 비어 홀이나 배선 홈을 형성할 때에, 0.13㎛ 이하의 선폭을 노광하는 KrF나 ArF용의 화학 증폭 레지스트를 사용한 경우, 설계대로 패턴을 형성할 수 없다는 문제가 있었다. 각종 조사에 의하면, 이 현상은, 저유전율 절연막 중의 질소가 방출되어, 레지스트의 가교 반응을 과잉으로 일으키는 것이 원인으로 추정되고 있다. 특히, 저유전율 절연막의 성막 가스의 산화제로서 N2O를 사용하면, 이 현상이 일어나는 경향이 있다.
본 발명은, 성막 속도를 향상시키면서, 형성막 중에 질소를 함유하지 않도록 하고, 또는 레지스트의 가교 반응에 영향을 주지 않을 정도로 질소 함유량을 억제 할 수 있는 저유전율 절연막의 성막 방법, 그 저유전율 절연막이나 보다 낮은 유전율을 갖는 배리어 절연막을 구비한 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 의하면, 산화제로서, 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 갖는 산소 함유 유기 화합물로 이루어지는 산화제를 사용하고 있기 때문에, 형성막 중에는 질소가 함유되지 않는다. 이 경우, 산화제로서 질소를 포함하지 않은 O2 등을 사용하지 않고, 알콕실기(OR：O는 산소, R는 CH3 또는 C2H5 )를 갖는 산소 함유 유기 화합물을 사용하는 것은, 성막 속도를 높이고, 또한 형성막 중에 카본이나 수소를 많이 넣어, 보다 낮은 비유전율을 갖는 저유전율 절연막 또는 배리어 절연막을 형성할 수 있기 때문이다. 특히, 보다 낮은 비유전율, 예를 들면 저유전율 절연막으로 2.5이하, 배리어 절연막으로 4이하를 얻기 위해서, 알콕실기를 갖는 산소 함유 유기 화합물로서, 실리콘의 주위에 3개 이하의 메톡시기 또는 에톡시기가 결합한 것을 포함하는 산소 함유 유기 화합물을 사용하면 유효하다.
또한, 산화제로서, H2O를 더 첨가함으로써, 형성막의 막질을 향상시킬 수 있다.
모두, 형성막 중에 결합이 약한 것으로 생각되는 C－H나 O－H 등이 많이 포함되기 때문에, 비유전율이 2.6 내지 2.7로 SOD막(Spin On Dielectrics)과 비교하여 여전히 높다. 따라서, 성막 후에, 형성막에 대해서 플라즈마 처리를 행하여, C －H나 O－H 등을 배출한다.
플라즈마 처리에서는, 처리 가스를 생성하여 가스 압력을 조정하고, 그 처리 가스에 전력을 인가하여 플라즈마를 생성한다. 그 처리 가스의 플라즈마를 온도 상승한 저유전율 절연막에 접촉시킨다. 조사에 의하면, He, Ar, 기타의 희가스, H2 또는 중수소 중 적어도 어느 하나를 함유하는 처리 가스에 전력을 인가하여 생성한 플라즈마를 사용함으로써, 형성막의 비유전율을 보다 저감시킬 수 있다.
이것에 의해, 저유전율 절연막에서, 2.4 내지 2.5의 낮은 비유전율로, 내습성이 뛰어난 특성을 유지하면서, 질소를 함유하지 않도록 하거나, 또는 레지스트의 가교 반응에 영향을 주지 않을 정도로 질소 함유량을 억제할 수 있다.
또한, 성막 가스의 구성 가스로서, 실록산 결합을 가진 실리콘 함유 유기 화합물을 사용하는 것은, 그 화합물 중에 이미 Si－O－Si를 포함하고 있기 때문에, 형성막 중에 Si－O 결합이 그대로 들어가서, 그것에 의해, 산소의 여분의 반응을 억제할 수 있기 때문이며, 또한, 형성막을 안정시킬 수 있기 때문이다.
또한, 성막 가스의 구성 가스로서, CH3기를 갖는 실리콘 함유 유기 화합물을 사용하는 것은, 형성막 중에 CH3 기가 많이 포함되면 Si가 CH3 기로 종단되어, 구멍이 형성되어 유전율을 낮게 할 수 있기 때문이다.
또한, 저유전율 절연막의 성막 가스에 CxHyFz 또는 CxHy Bz(x, y는 0(단, x＝y＝0을 제외함.) 또는 양의 정수, z는 양의 정수)를 첨가하여 성막함으로써, 저유전율 절연막과 배리어 절연막을 적층한 구조에서 배리어 절연막을 선택적으로 에칭할 때에, 배리어 절연막의 에천트(etchant)에 대하여 저유전율 절연막의 에칭 내성을 확보할 수 있다. 특히, CxHyFz 또는 CxHyBz 를 사용함으로써, 에칭 내성을 확보하는 동시에, 형성막 중에 F나 B를 함유시켜 보다 저유전율화를 도모할 수 있다.
또한, 저유전율 절연막과 함께 사용하는 배리어 절연막에서는, 저유전율 절연막의 경우와 마찬가지로, 실록산 결합을 가진 실리콘 함유 유기 화합물 또는 CH3 기를 가진 실리콘 함유 유기 화합물 중 어느 하나와, 산화제로서 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 가진 산소 함유 유기 화합물을 포함하고, H 2, N2O 또는 O2 중 적어도 어느 하나를 더 첨가하여 생성한 제2 성막 가스를 사용하고 있다. 즉, 저유전율 절연막의 제1 성막 가스에 H2, N2O 또는 O2 중 적어도 어느 하나를 더 첨가하는 함으로써, 저유전율 절연막과 비교하여, 비유전율은 다소 높아지지만, Cu의 확산을 저지하는 기능을 높인, 더욱 막질이 양호한 막을 형성할 수 있다. 또한, 배리어 절연막 중에 질소를 함유하지 않도록 할 수 있게 된다.
[바람직한 실시형태의 설명]
이하에, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
(본 발명의 실시 형태인 성막 방법에 사용하는 플라즈마 CVD／처리 장치의 설명)
도 1은 본 발명의 실시 형태에 의한 반도체 장치의 제조 방법에 사용되는 평행 평판형의 플라즈마 CVD／처리 장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 CVD／처리 장치(101)는 플라즈마 가스에 의해 기판(21) 상에 배리어 절연막이나 저유전율 절연막을 형성하는 장소이며, 형성막을 플라즈마 처리하는 장소이기도 한 성막／처리부(101A)와, 성막 가스 및 처리 가스를 구성하는 복수의 가스의 공급원을 갖는 성막 가스／처리 가스 공급부(101B)로 구성되어 있다.
성막／처리부(101A)는 도 1에 나타내는 바와 같이, 감압 가능한 챔버(1)를 구비하고, 챔버(1)는 배기 배관(4)을 통하여 배기 장치(6)와 접속되어 있다. 배기 배관(4)의 도중에는 챔버(1)와 배기 장치(6) 사이의 도통／비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 챔버(1)에는 챔버(1)내의 압력을 감시하는 도시하지 않은 진공계 등의 압력계측 수단이 설치되어 있다.
챔버(1)내에는 대향하는 한쌍의 상부 전극(2)과 하부 전극(3)이 구비되고, 상부전극(2)에 주파수 13.56MHz의 높은 주파수의 전력을 공급하는 제1 고주파 전력 공급 전원(RF 전원)(7)이 접속되고, 하부 전극(3)에 주파수 380kHz의 낮은 주파수의 전력을 공급하는 제2 고주파 전력 공급 전원(8)이 접속되어 있다. 이들 고주파 전력 공급 전원(7,8) 중 적어도 제1 고주파 전력 공급 전원(7)으로부터 상부 전극(2)에 높은 주파수의 전력(PHF)을 공급하고, 또는 제2 고주파 전력 공급 전원(8)으로부터 하부전극(3)에 낮은 주파수의 전력(PLF)을 공급하여, 성막 가스 등을 플라즈마화한다. 상부 전극(2), 하부 전극(3) 및 전원(7,8)이 성막 가스 등을 플라즈마화하는 플라즈마 생성 수단을 구성한다.
또한, 하부 전극(3)에는, 주파수 380kHz 뿐만이 아니라, 주파수 100kHz이상, 1MHz미만의 낮은 주파수의 전력을 인가할 수 있고, 또한, 하부 전극(3)에 대향하는 상부 전극(2)에는, 주파수 13.56MHz 뿐만이 아니라, 주파수 1MHz 이상의 높은 주파수의 전력을 인가해도 좋다. 또한, 도 1에서는 상부 전극(2)에 제1 고주파 전력 공급 전원이 접속되고, 하부 전극(3)에 제2 고주파 전력 공급 전원이 접속되어 있지만, 제1 고주파 전력 공급 전원(7)은 상부 전극(2)에 한정되지 않고, 상부 전극(2) 또는 하부 전극(3)의 어느 하나에 접속되고, 또한 제2 고주파 전력 공급 전원(8)은 하부전극(3)에 한정되지 않고, 다른 전극에 접속되어 있으면, 이 발명의 목적을 달성할 수 있다.
상부 전극(2)은 성막 가스 등의 분산 기구를 겸하고 있다. 상부 전극(2)에는 복수의 관통공이 형성되고, 하부 전극(3)과의 대향면에서의 관통공의 개구부가 성막 가스 등의 방출구(도입구)가 된다. 이 성막 가스 등의 방출구는 성막 가스／처리 가스 공급부(101B)와 배관(9a)으로 접속되어 있다. 또한, 경우에 따라서, 상부 전극(2)에는 도시하지 않은 히터가 구비되는 것도 있다. 성막 중에 상부 전극(2)을 온도 대략 100℃ 정도로 가열해 둠으로써, 성막 가스 등의 반응 생성물로 이루어지는 파티클이 상부 전극(2)에 부착하는 것을 방지하기 위함이다.
하부 전극(3)은 기판(21)의 유지대를 겸하고, 또한, 유지대 상(上)의 기판(21)을 가열하는 히터(12)를 구비하고 있다.
성막 가스／처리 가스 공급부(101B)에는, 성막 가스의 공급원으로서, 실록산 결합을 갖는 실리콘 함유 유기 화합물 또는 CH3 기를 갖는 실리콘 함유 유기 화합물의 공급원과, H2O의 공급원과, 희석 가스로서의 He, Ar 또는 H2의 공급원과, Cx HyFz 또는 CxHyBz의 공급원과, 배리어 절연막의 성막 시에 사용하는 H2 , N2O 또는 O2의 공급원을 구비하고 있다. 또한, 플라즈마 처리 가스의 공급원으로서, He, Ar, 기타의 희가스, H2 또는 중수소의 공급원과, 퍼지 가스로서의 질소(N2)의 공급원이 마련되어 있다.
이들 가스는 적당한 분기 배관(9b 내지 9i) 및 이들 모든 분기 배관(9b 내지 9i)이 접속된 배관(9a)를 통하여 성막／처리부(101A)의 챔버(1)내에 공급된다. 분기 배관(9b 내지 9i)의 도중에 유량 조정 수단(11a 내지 11h)이나, 분기 배관(9b 내지 9i)의 도통／비도통을 제어하는 개폐 수단(10b 내지 10q)이 설치되고, 배관(9a)의 도중에 배관(9a)의 폐쇄／도통을 행하는 개폐 수단(10a)이 설치되어 있다.
이상과 같은 성막／처리 장치(101)에 의하면, 성막 가스의 공급원으로서, 실록산 결합을 갖는 실리콘 함유 유기 화합물 또는 CH3 기를 갖는 실리콘 함유 유기 화합물의 공급원과, 산화제로서의 알콕실기를 갖는 산소 함유 유기 화합물의 공급원과, H2O의 공급원과, 희석 가스로서의 He, Ar 또는 H2의 공급원과, CxH yFz 또는 CxHyBz의 공급원과, 배리어 절연막의 성막시에 사용하는 H2, N2O 또는 O2의 공급원을 구비하고 있다. 또한, 플라즈마 처리 가스의 공급원으로서, He, Ar, 기타의 희가스, H2 또는 중수소의 공급원과, 퍼지 가스로서의 질소(N2)의 공급원을 구비하고 있다. 또한, 성막 가스 및 처리 가스를 플라즈마화하는 플라즈마 생성 수단(2, 3, 7, 8)을 구비하고 있다.
이것에 의해, 저유전율을 가진 실리콘 산화로 이루어지는 저유전율 절연막(Low-k막)의 성막과, 이하에 설명하는 저유전율 절연막의 성막 후의 플라즈마 처리와, Cu의 확산을 방지하는 배리어 기능을 가진 실리콘 산화막 또는 실리콘 산화 질화막으로 이루어지는 Cu 배리어 절연막의 성막을, 동일한 챔버내에서 연속하여 행할 수 있다.
(본 발명의 실시 형태인 반도체 장치의 제조 방법의 설명)
다음에, 이 발명의 실시 형태인 반도체 장치의 제조 방법에 사용되는 저유전율 절연막과 Cu 배리어 절연막의 성막 방법에 대해서 설명한다.
저유전율 절연막과 Cu배리어 절연막에서는, 성막 조건 외에, 막형성의 전체의 공정이 다르다. 즉, 내습성이 뛰어나고, 또한 저유전율을 갖고, 질소를 함유하지 않는, 또는 질소를 미량으로 함유하는 저유전율 절연막(Low-k 막)의 제조에는, 성막 공정과, 성막 후의 형성막의 처리 공정(플라즈마 처리)이 필요하게 된다. 또한, 구리의 확산 방지 기능이 우수하고, 질소를 함유하지 않고, 또는 질소를 미량으로 함유하는 Cu 배리어 절연막의 제조에서는, 기본적으로 성막 공정만으로 좋고, 성막 후의 형성막의 처리 공정은 필수가 아니다.
우선, 성막 조건 중, 저유전율 절연막, 및 Cu 배리어 절연막의 성막 가스를 구성하는, 특히 유효한 가스의 조합에 대해서, 도 2를 참조하여 설명한다.
이 도 2는 저유전율 절연막(Low-k 막), 및 Cu배리어 절연막을 형성하기 위한 성막 가스를 구성하는 각 가스의 조합에 대해서 나타내는 표이다. 이하에, 도 2의 형성막의 표시에 따라서 구체적으로 성막 가스의 특히 유효한 구성을 열거한다.
(i)저유전율 절연막을 형성하는 성막 가스의 구성 가스
(1)실리콘 함유 유기 화합물／산화제
여기서, 실리콘 함유 유기 화합물은 2종 이상의 실록산으로 구성되는 경우도 있고, 그 경우, 직쇄상 실록산 및 환상 실록산을 각각 1이상 포함한다. 이하, 동일하다.
(2)실리콘 함유 유기 화합물／산화제／H2O
(3)실리콘 함유 유기 화합물／산화제／H2O／희석 가스
(4)실리콘 함유 유기 화합물／산화제／H2O／희석 가스／CxHyFz 또는 CxHyBz
(5)실리콘 함유 유기 화합물／산화제／H2O／CxHyFz 또는 C xHyBz
(6)실리콘 함유 유기 화합물／산화제／희석 가스
(7)실리콘 함유 유기 화합물／산화제／희석 가스／CxHyFz 또는 Cx HyBz
(8)실리콘 함유 유기 화합물／산화제／CxHyFz 또는 CxHy Bz
(ii)Cu배리어 절연막을 형성하는 성막 가스의 구성 가스
(9)실리콘 함유 유기 화합물／산화제／H2, N2O, O2
(10)실리콘 함유 유기 화합물／산화제／H2O／H2, N2O, N2O,
(11)실리콘 함유 유기 화합물／산화제／H2O／희석 가스／H2, N2O, O2
(12)실리콘 함유 유기 화합물／산화제／H2O／희석 가스／CxHyFz 또는 CxHyBz／H2, N2O, O2
(13)실리콘 함유 유기 화합물／산화제／H2O／CxHyFz 또는 C xHyBz／H2, N2O, O2
(14)실리콘 함유 유기 화합물／산화제／희석 가스／H2, N2O, O2
(15)실리콘 함유 유기 화합물／산화제／희석 가스／CxHyFz 또는 Cx HyBz／H2, N2O, O2
(16)실리콘 함유 유기 화합물／산화제／CxHyFz 또는 CxHy Bz／H2, N2O, O2
다음에, 상기 실리콘 함유 유기 화합물, 산화제, 희석 가스, CxHyFz 또는 CxHyBz에 대해서 설명한다.
대표예로서 이하에 나타내는 것을 사용할 수 있다.
(i)실리콘 함유 유기 화합물
(A)실록산 결합을 가진 실리콘 함유 유기 화합물
(a)직쇄상의 Si-O-Si 결합을 갖는 것
　 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3)
　 옥타메틸트리실록산(OMTS)
Figure 112004025985883-pat00001
　(b)환상의 Si-O-Si 결합을 갖는 것
　 옥타메틸시클로테트라실록산(OMCTS)
Figure 112004025985883-pat00002
테트라메틸시클로테트라실록산(TMCTS)
Figure 112004025985883-pat00003
(B)CH3기를 갖는 실리콘 함유 유기 화합물
모노메틸실란(SiH3(CH3))
디메틸실란(SiH2(CH3)2)
트리메틸실란(SiH(CH3)3)
테트라메틸실란(Si(CH3)4)
(ii)산화제
(A)메톡시기를 갖는 산소 함유 유기 화합물
메톡시실란(SiH3(OCH3)), 디메톡시실란(SiH2(OCH3)2), 트리메톡시실란(TMS: SiH(OCH3)3), 테트라메톡시실란(Si(OCH3)4), 트리메틸메톡시실란Si(CH 3)3(OCH3)), 디메틸디메톡시실란(Si(CH3)2(OCH3)2), 모노메틸트리메톡시실란(Si(CH 3)(OCH3)3)
(B)에톡시기를 갖는 산소 함유 유기 화합물
에톡시실란(SiH3(OC2H5)), 디에톡시실란(SiH2(OC2H 5)2), 트리에톡시실란(SiH (OC2H5)3), 테트라에톡시실란(TEOS:Si(OC2H5)4 ), 트리에틸에톡시실란(Si(C2H5)3(O C2H5)), 디에틸디에톡시실란(Si(C2H5)2(OC2 H5)2), 모노에틸트리에톡시실란(Si(C2H5) (OC2H5)3)
(iii)희석 가스
He, Ar, H2
(iv)CxHyFz 또는 CxHyBz
(a)CxHyFz
C3F8, C4F8, CHF3
(b)CxHyBz
B2H6
다음에, 상기 이외의 성막 조건, 및 막형성의 전체 공정을 설명하는 동시에, 상기를 포함하는 성막 조건 및 막형성의 전체의 공정을 채용한 이유 또는 효과를 설명한다.
저유전율 절연막의 형성에서는, 형성막 중에 질소가 함유되지 않도록 하기 위해서, 산화제로서, 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 갖는 산소 함유 유기 화합물로 이루어지는 산화제를 사용하고 있다. 이 경우, 산화제로서 질소를 함유하지 않는 O2 등을 사용하지 않고, 알콕실기를 갖는 산소 함유 유기 화합물을 사용하는 것은, 성막 속도를 높이고, 또한 형성막 중에 카본이나 수소를 많이 넣어, 보다 낮은 비유전율을 갖는 저유전율 절연막 또는 배리어 절연막을 형성할 수 있기 때문이다. 특히, 보다 낮은 비유전율, 예를 들면 저유전율 절연막에 2.5이하, 배리어 절연막에 4이하를 얻기 위해서, 알콕실기를 갖는 산소 함유 유기 화합물로서, 실리콘의 주위에 3개 이하의 메톡시기 또는 에톡시기가 결합한 것을 포함하는 산소 함유 유기 화합물을 사용하면 유효하다.
또한, 산화제로서, H2O를 첨가함으로써, 형성막의 막질을 향상시킬 수 있다.
어느 경우에도, 형성막 중에 결합이 약하다고 생각되는 C－H 등이 많이 함유되기 때문에, 비유전율이 2.6 내지 2.7로, SOD 막(Spin On Dielectrics)과 비교하여 여전히 높다. 따라서, 성막 후에, 형성막에 대해서 플라즈마 처리를 행하여, C－H 등을 배출하여, 비유전율을 더욱 저감시킨다.
또한 플라즈마 처리에서는, 예를 들면, He, Ar, 기타의 희가스, H2 또는 중수소 중 적어도 어느 하나를 함유하는 가스를 준비하고, 가스 압력을 1Torr이하, 바람직하게는 0.5Torr이하로 조정하여, 처리 가스를 생성한다. 또한, 그 처리 가스에 전력을 인가하여 플라즈마화한다. 그 처리 가스의 플라즈마에, 저유전율 절연막을 온도 375℃이상, 바람직하게는 400내지 450℃의 범위로 승온하여 접촉시킨다. 조사에 의하면, He, Ar, H20 또는 중수소 중 적어도 어느 하나를 함유하고, 가스 압력을 1Torr이하로 조정한 처리 가스에 전력, 바람직하게는 주파수 1MHz이상의 전력을 인가하여 생성한 플라즈마를 사용함으로써, 형성막의 비유전율을 보다 저감시킬 수 있다. 이 경우, 저유전율 절연막을 온도 375℃이상으로 승온하는 것은 플라즈마에 의해서는 완전히 배출할 수 없는 형성막 중의 수분 기타 등을 충분히 배출하기 때문이다.
이것에 의해, 저유전율 절연막에서, 2.4 내지 2.5의 낮은 비유전율로, 내습성이 뛰어난 특성을 유지하면서 질소를 함유하지 않도록 하고, 또는 레지스트의 가교(架橋) 반응에 영향을 주지 않을 정도로 질소 함유량을 억제할 수 있다.
또한, 성막 가스의 구성 가스로서, 실록산 결합을 갖는 실리콘 함유 유기 화 합물을 사용하고 있다. 그 이유는, 화합물 중에 이미 Si－O－Si를 함유하고 있으므로, 형성막중에 Si－O결합이 그대로 들어가기 때문에, 산소의 여분의 반응을 억제할 수 있기 때문이며, 또한, 형성막을 안정시킬 수 있기 때문이다.
또한, 저유전율 절연막의 성막 가스에, CxHyFz 또는 CxHy Bz(x, y는 0(단, x＝y＝0을 제외함.) 또는 양의 정수, z는 양의 정수)를 첨가해도 좋다. 이것에 의해, 저유전율 절연막과 Cu 배리어 절연막을 적층한 구조에서 Cu 배리어 절연막을 선택적으로 에칭할 때에, Cu 배리어 절연막의 에천트에 대해서 저유전율 절연막의 에칭 내성을 확보할 수 있다. 특히, CxHyFz 또는 CxHyB z을 사용함으로써, 에칭 내성을 확보하는 동시에, 형성막 중에 F 또는 B를 함유시켜, 보다 저유전율화를 도모할 수 있다.
또한, 저유전율 절연막과 함께 사용하는 Cu배리어 절연막에서는, 저유전율 절연막의 제1 성막 가스에 H2, N2O 또는 O2 중 적어도 어느 하나를 더 첨가한다. 이 경우, 가스 압력에 관해서는, 인가하는 전력의 플라즈마화 주파수가 1MHz미만의 경우, 1.0Torr미만으로 낮게 하고, 플라즈마화 주파수가 1MHz이상이고 주파수 1MHz미만의 바이어스 전력을 인가하고 있는 경우, 1.0Torr이상으로 높게 한다. 또한, 성막 중의 기판 온도를 200 내지 400℃으로 한다. 이상의 성막 조건에 의해, 비유전율은 다소 높아지지만, Cu의 확산을 저지하는 기능을 높인, 더욱 막질이 양호한 막을 형성할 수 있다. 또한, Cu 배리어 절연막 중에 질소를 함유하지 않도록 할 수 있게 된다.
또한, Cu 배리어 절연막의 성막 가스에, CxHyFz 또는 CxHy Bz(x, y는 0(단, x＝y＝0을 제외함.) 또는 양의 정수, z는 양의 정수)를 첨가해도 좋다. 이것에 의해, Cu 배리어 절연막과 저유전율 절연막을 적층한 구조에서 저유전율 절연막을 선택적으로 에칭할 때에, 저유전율 절연막의 에천트에 대해서 Cu 배리어 절연막의 에칭 내성을 확보할 수 있다.
또한, 저유전율 절연막을 형성한 뒤에, 이어서, 그 위에 Cu배리어 절연막을 형성하는 경우, 대기에 노출하지 않고 계속하여, Cu 배리어 절연막의 성막을 행하는 것이 바람직하다. 저유전율 절연막이 대기 중의 수분을 흡수하여 비유전율이 높아지는 것을 방지하기 때문이다.
다음에, 성막 조건의 실시예에 대해서 이하에 설명한다.
(1)제1 실시예
제1 실시예의 절연막은 저유전율 절연막의 일례이다. 산화제로서 트리메톡시실란을 사용한다.
(성막 조건 I)
(i)성막 가스 조건
HMDSO 가스 유량：100 sccm
트리메톡시실란：50 sccm
가스 압력：1.7Torr
(ii)플라즈마화 조건
고주파 전력(13.56MHz)PHF：300W
저주파 전력(380KHz)PLF：0W
(전극의 크기는 345mmφ, 이하 동일함.)
(iii)기판 가열 온도：375℃
(iv)성막된 실리콘 산화막
　 막두께：700nm
　 비유전율：2.5
(2)제2 실시예
제2 실시예의 절연막은 저유전율 절연막의 다른 일례이다. 성막 조건 I에 대해서 H2O를 첨가하고 있다.
(성막 조건 II)
(i)성막 가스 조건
HMDSO 가스 유량：100 sccm
트리메톡시실란：50 sccm
H2O 가스 유량：400 sccm
가스 압력：1.7Torr
(ii)플라즈마화 조건
　고주파 전력(13.56MHz)PHF：300W
저주파 전력(380KHz)PLF：0W
(iii)기판 가열 온도：375℃
(iv)성막된 실리콘 산화막
　 막두께：700nm
　 비유전율 ：2.5
(3)제3 실시예
　 제3 실시예의 절연막은 배리어 절연막의 일례이다. 성막 조건 I에 대해서 H2, N2O 또는 O2 중 적어도 어느 하나를 첨가하고 있다.
(성막 조건 III)
(i)성막 가스 조건
HMDSO 가스 유량：100 sccm
트리메톡시실란：50 sccm
N2O 가스 유량：400 sccm
CHF3 유량：적량
가스 압력：1.0Torr
(ii)플라즈마화 조건
고주파 전력(13.56MHz)PHF：300W
저주파 전력(380KHz)PLF：0W
(iii)기판 가열 온도：375℃
(iv)성막된 실리콘 산화막
　 막두께：100nm
　 비유전율：4.0
(4)제4 실시예
제4실시예의 절연막은 저유전율 절연막의 일례이다. 실리콘 함유 화합물 가스로서 OMCTS를 사용하고, 산화제로서 모노메틸트리메톡시실란(MTMS)을 사용하였다. 또한, H2O를 첨가하고 있다.
(성막 조건 IV)
(i)성막 가스 조건
OMCTS 유량：100 sccm
MTMS 유량：50 sccm
H2O 가스 유량：400 sccm
He 유량：100sccm
가스 압력(파라미터)：1.3, 1.4, 1.5, 1.6, 1.7, 1.8 Torr
(ii)플라즈마화 조건
　 고주파 전력(13.56MHz)PHF：562W
저주파 전력( 380KHz)PLF：0W
(iii)기판 가열 온도：350℃
(iv)성막된 실리콘 산화막
　 막두께：700nm
비유전율 ：약 2.6
다음에, 제1 내지 제4의 실시예 중, 제4 실시예에서 제조한 저유전율 절연막에 관하여, 그 성막 속도, 비유전율 및 굴절률, 리크 전류 및 절연 파괴 전계 강도의 조사 결과에 대해서 설명한다.
(A)성막 속도
도 4는, 성막 속도의 압력 의존성에 대해서 조사한 결과를 나타내는 그래프이다. 세로축은 선형 눈금으로 표시한 성막 속도(nm／분)를 나타내고, 가로축은 선형 눈금으로 표시한 가스 압력(Torr)을 나타낸다.
도 4에 의하면, 성막 속도는 가스 압력에 거의 비례하여 빨라진다. 가스 압력 1.3Torr일 때 약 220nm／분이고, 가스 압력 1.8Torr일 때 약420nm／분이었다. 반도체 장치의 제조에 적용 가능한 레벨이었다.
또한, H2O를 첨가함에 의해, 첨가하지 않은 경우에 비해서 성막의 제어를 용이하게 할 수 있었다. 또한, OMCTS＋MTMS만으로는 반응이 격렬하고, 형성막이 백탁(白濁)하기 쉽지만, H2O를 첨가함으로써 형성막의 백탁을 방지할 수 있었다.
(B)비유전율 및 굴절률
도 5는 비유전율 및 굴절률의 압력 의존성에 대해서 조사한 결과를 나타내는 그래프이다. 왼쪽의 세로축은 선형 눈금으로 표시한 비유전율을 나타내고, 오른쪽의 세로축은 선형 눈금으로 표시한 굴절률을 나타내고, 가로축은 선형 눈금으로 표시한 가스 압력(Torr)을 나타낸다.
도 5에 의하면, 비유전율 및 굴절률은 가스 압력의 변화에 대해서 거의 변화하지 않는다. 비유전율은 2.6 전후가 얻어졌다. 또한, 굴절률은 1.4미만이었다.
(C)리크 전류 및 절연 파괴 전계 강도
조사용 절연막은 실리콘 기판 상에 형성하였다. 성막 후에 조사용 절연막 상에 수은 프로브를 대고, 실리콘 기판과 수은 프로브 사이에 측정용 전압을 인가하여, 리크 전류 및 절연 파괴 전계 강도를 측정하였다.
도 6은, 리크 전류의 전계 강도 의존성에 대해서 조사한 결과를 나타내는 그래프이다. 세로축은 대수 눈금으로 표시한 리크 전류 밀도(A／㎠)를 나타내고, 횡축은 선형 눈금으로 표시한 전계 강도(MV／cm)를 나타낸다. 리크 전류 밀도가 급증하고 있는 것은 절연 파괴가 일어나고 있음을 나타내고, 그 때의 전계 강도가 절연 파괴 전계 강도(MV／cm)로 된다. 횡축의 숫자 앞의 음(-)의 부호는 전압의 인가 방향을 나타낸다. 또한, 각 특성 곡선에 부수하는 숫자는 가스 압력(Torr)을 나타낸다.
도 6에 의하면, 리크 전류 밀도는 각 시료 모두, －1MV／cm에서, 10-10 내지 10-9A／㎠의 범위에 있었다. 또한, 절연 파괴 전계 강도는 4.4 내지 5.8MV／cm의 범위에 있었다. 리크 전류 및 절연 파괴 전계 강도 모두, 반도체 장치에 적용해도 충분한 레벨이었다.
(제2 실시 형태)
다음에, 도 3a ∼ 3g를 참조하여, 본 발명의 제2 실시 형태에 의한 반도체 장치 및 그 제조 방법을 설명한다.
도 3g는 본 발명의 제2 실시 형태에 의한 반도체 장치를 나타내는 단면도이다. 이 반도체 장치는, 동 도면에 나타내는 바와 같이, 기판(61)상에 하부 배선 매립 절연막(62)이 형성되어 있다. 하부 배선 매립 절연막(62)은 막 두께 약 500nm의 SiO2 막으로 이루어지는 저유전율을 가진 주된 절연막(저유전율 절연막)(62a)과, 막 두께 약 50nm의 SiO2 막으로 이루어지는 제1 상부 보호층(Cu 배리어 절연막)(63a)이 적층되어 이루어진다. 하부 배선 매립 절연막(62)을 관통하는 하부 배선 홈(64)에 구리 확산 저지막인 TaN 막(65a)과 구리 막(65b)으로 이루어지는 하부 배선(65)이 매립되어 있다. 기판(61)은 반도체 기판이나 다른 도전층이라도 좋고, 절연성 기판이라도 좋다.
이들 위에 비어 홀(68)이 형성된 배선 층간 절연막(66)과 상부 배선홈(69)이 형성된 상부 배선 매립 절연막(67)이 형성되어 있다.
배선 층간 절연막(66)은 막두께 약 50nm의 SiO2 막으로 이루어지는 제2 하부 보호층(Cu 배리어 절연막)(66a)과, 막두께 약 500nm의 SiO2 막으로 이루어지는 저유전율을 갖는 주된 절연막(저유전율 절연막)(66b)과, 막두께 약 50nm의 SiO2 막으로 이루어지는 제2 상부 보호층(Cu 배리어 절연막)(66c)으로 구성되어 있다.
상부 배선 매립 절연막(67)은, 막두께 약 500nm의 SiO2 막으로 이루어지는 저유전율을 갖는 주된 절연막(저유전율 절연막)(67a)과, 막두께 약 50nm의 SiO2 막 으로 이루어지는 제3 상부 보호층(Cu 배리어 절연막)(67b)으로 구성되어 있다.
상부 배선홈(69)은 비어 홀(68)보다도 큰 개구 면적을 갖고, 비어 홀(68)과 접속하도록 형성되어 있다. 비어 홀(68)과 상부 배선홈(69)내에는, 잘 알려진 듀얼 다마신법에 의해 구리 확산 저지막인 TaN 막(70a)와 구리막(70b)으로 이루어지는 접속 도체(70)와 동일하게 구리 확산 저지막인 TaN 막(70a)과 구리막(70b)으로 이루어지는 상부 배선(71)이 일체적으로 매립되어 있다. 또한, 최상부 전체면은 이 발명에 의한 SiO2 막으로 이루어지는 최상부 보호층(Cu 배리어 절연막)(72)에 의해서 피복되어 있다.
이상의 저유전율 절연막 및 Cu 배리어 절연막은 모두 본 발명에 의한 절연막이다.
다음에, 도 3a ∼ 3g를 참조하여 본 발명의 제2 실시 형태에 의한 반도체 장치의 제조 방법을 설명한다. 도 1의 성막 장치를 사용하는 것으로 한다.
우선, 도 3a에 나타내는 바와 같이, 성막 장치의 챔버(1)내에 기판(61)을 반입하고, 기판(61)상에, 저유전율을 갖는 막두께 약 500nm의 SiO2막 (62)을 형성한다. SiO2 막(62)은 하부 배선 매립 절연막의 주된 절연막으로 된다. 성막 가스 조건은, 실록산 결합을 갖는 실리콘 함유 유기 화합물, 예를 들면 HMDSO 가스 유량을 100sccm, 트리메톡시실란 유량을 50sccm으로 하고, 그 가스 압력을 1.7Torr로 한다. 성막 가스의 플라즈마화 조건은, 주파수 380kHz의 저주파 전력(PLF)을 인가하지 않고, 주파수 13.56MHz의 고주파 전력(PHF)을 300W 인가한다. 또한, 기판 온도 를 375℃로 한다. 이 성막 조건은, 막두께를 제외하고, 제1 실시 형태의 제1 실시예의 성막 조건 I에 상당한다. 또한, 성막 후, 제3 실시예의 형성막에 대한 플라즈마 처리를 동일한 챔버(1)내에서 행한다.
이어서, 대기에 노출하지 않고, 동일한 챔버(1)내에, 플라즈마 CVD법에 의해, 막두께 약 50nm의 SiO2 막(Cu 배리어 절연막)(63)을 형성한다. 성막 조건은, 막두께를 제외하고, 제1 실시 형태의 제3 실시예의 성막 조건 III에 상당한다. 성막된 SiO2 막(63)은, 주파수 1MHz로 측정한 비유전율이 대략 4.0이고, 전계 강도 4MV／cm일 때 리크 전류가 10-6A／㎠였다.
그 다음에, 챔버(1)내로부터 기판(61)을 외부로 취출하여, SiO2 막(63)상에 화학 증폭 레지스트 등으로 이루어지는 레지스트막을 형성한다. 그 다음에, 포토리소그래피법에 의해 배선 홈을 형성할 영역에 레지스트막의 개구부를 형성하고, 도 3b에 나타내는 바와 같이, 마스크(73a)를 형성한다. 이 때, SiO2 막(63)은 질소를 함유하지 않기 때문에, 레지스트막(73a)의 가교 반응은 질소에 의한 과잉의 가교 반응이 억제되어 노광 범위에 의해 결정되는 영역에만 생기기 때문에, 치수 정밀도가 좋은 마스크(73a)를 형성할 수 있다. 그 다음에, 도 3b에 나타내는 바와 같이, 마스크(73a)에 의하여 SiO2 막(63 및 62)을 에칭하여 배선홈(64)을 형성한다. SiO2 막(63a)은 보호층으로 된다.
다음에, 도 3c에 나타내는 바와 같이, 배선홈(64)의 내면에 구리 확산 저지 막으로서 TaN 막(65a)을 형성한다. 이어서, 도시하지 않은 구리 시드층을 형성한 뒤, 구리막(65b)을 매립하여, TaN막 및 Ta막(65a)과, 구리막(65b)으로 이루어지는 하부 배선(65)을 형성한다.
그 다음에, 성막 전에, 구리막(65b) 표면의 전처리를 행하여, 표면 산화막을 제거하였다.
그 처리 방법은, 평행 평판형 플라즈마 여기 CVD 장치를 사용하여, NH3를 유량 500sccm로 도입하여 가스 압력을 1Torr로 조정하고, 주파수 13.56MHz의 전력을 인가하여 NH3을 플라즈마화하여, 기판(61)을 375℃로 가열한 상태에서 구리막(65b)을 그 플라즈마에 접촉시킨다.
다음에, 성막 장치의 챔버(1)내에 기판(61)을 반입하여, 도 3d에 나타내는 바와 같이, 하부 배선(65)을 피복하는 SiO2 막으로 이루어지는 보호층(Cu 배리어 절연막)(66a)을 형성한다. 보호층(66a)에 관하여, 그 성막 조건은 막 두께를 제외하고, 제1 실시 형태의 제3 실시예의 성막 조건 III 에 상당한다.
그 후, 이 보호층(66a)상에, 배선 층간 절연막(66)의 주된 절연막이 되는, 막 두께 약 500nm의 SiO2 막으로 이루어지는 절연막(저유전율 절연막)(66b), 및 막두께 약 50nm의 SiO2 막으로 이루어지는 보호층(Cu 배리어 절연막)(66c)을, 동일한 챔버(1)내에 연속 형성하여, 접속 도체를 매립하기 위한 배선층간 절연막(66)을 형성한다.
주된 절연막(66b)에 관하여, 하부 배선 매립 절연막(62)의 성막 조건, 및 성막 후의 막의 처리 조건과 동일하게 한다. 또한, 보호층(66c)에 관하여, 보호층(66a)의 성막 조건과 동일하게 한다.
이어서, 동일하게 하여 보호층(66c)상에 배선 매립 절연막의 주된 절연막이 되는 SiO2 막으로 이루어지는 절연막(저유전율 절연막)(67a), 및 SiO2 막으로 이루어지는 보호층(Cu 배리어 절연막)(67b)을 동일한 챔버(1)내에 연속 형성하여, 상부 배선을 매립하는 배선 매립 절연막(67)을 형성한다. 주된 절연막(67a)에 관하여, 하부 배선 매립 절연막(62)의 성막 조건, 및 성막 후의 막의 처리 조건과 동일하게 한다. 또한, 보호층(67b)에 관하여, 보호층(66a)의 성막 조건과 동일하게 한다.
다음에, 성막 장치의 챔버(1)내로부터 기판(61)을 외부에 취출하여, 도 3e ∼ 도 3g에 나타내는 바와 같이, 잘 알려진 듀얼 다마신법에 의해, 접속 도체(70)와 상부 배선(71)을 형성한다. 이하에, 듀얼 다마신법을 상세히 설명한다.
즉, 보호층(67b)상에 레지스트 막을 형성한 뒤, 포토리소그래피법에 의해 비어 홀을 형성할 영역에 레지스트 막의 개구부를 형성하고, 도 3e에 나타내는 바와 같이, 마스크(73b)를 형성한다. 이 때, 보호층(67b)은 질소를 함유하지 않기 때문에, 레지스트막(73b)의 가교 반응은 질소에 의한 과잉의 가교 반응이 억제되어 노광 범위에 의해 정해지는 영역에만 생기기 때문에, 치수 정밀도가 좋은 마스크(73b)를 형성할 수 있다.
그 다음에, 레지스트 막(73b)의 개구부를 통하여 보호층(67b) 및 절연막(67a), 보호층(66c) 및 절연막(66b)을 에칭하여, 관통시킨다. 이것에 의해, 배선층간 절연막(66) 중 보호층(66c) 및 주된 절연막(66b)에 개구부(68)가 형성된다.
다음에, 보호층(67b)상에 다른 레지스트 막을 형성하고, 배선홈을 형성할 영역에 개구부를 형성하고, 도 3f에 나타내는 바와 같이, 마스크(73c)를 형성한다. 이 때, 보호층(67b), 절연막(67a), 보호층(66c), 절연막(66b) 및 보호층(66a)은 질소를 함유하지 않기 때문에, 레지스트 막(73c)의 가교 반응은 질소에 의한 과잉의 가교 반응이 억제되어 노광 범위에 의해 정해지는 영역에만 생기기 때문에, 치수 정밀도가 좋은 마스크(73c)를 형성할 수 있다.
그 다음에, 이 마스크(73c)의 개구부는 최초의 개구부의 통로 면적보다도 크고, 또한, 최초의 개구부를 포함하도록 형성된다. 그 다음에, 마스크(73c)의 개구부를 통하여 보호층(67b) 및 절연막(67a)을 에칭하여, 관통시킨다. 이 때, 하지의 보호층(66c)은 CHF3 가스를 포함하는 성막 가스에 의해 성막되어 있으므로, 주된 절연막(67a)의 에칭 가스에 대해서 에칭 내성을 갖고, 이 때문에, 보호층(66c)에서 에칭이 정지된다. 이것에 의해, 배선 매립 절연막(67)에 배선홈(69)이 형성된다. 그 후, 보호층(66a)을 에칭하여, 배선 층간 절연막(66)을 관통하는 비어 홀(68)을 형성한다. 이것에 의해, 비어 홀(68) 저부에 하부 배선(65)이 노출하고, 비어 홀(68)을 통하여 하부 배선(65)과 배선홈(69)이 연결된다.
다음에, 도 3g에 나타내는 바와 같이, TaN 막 및 Ta막(70a)을 비어 홀(68)과 배선홈(69)의 내면에 형성한 뒤, 도시하지 않은 구리 시드층을 형성하고, 그 위에 구리막(70b)을 매립하여, 접속 도체(70)와 상부 배선(71)을 형성한다. 이상이 소위 듀얼 다마신법이다.
다음에, 성막 전에, 구리막(65b) 표면의 전처리 조건과 같은 조건으로, 구리막(70b) 표면의 전처리를 행하여, 표면 산화막을 제거하였다. 그 다음에, 보호층(63 또는 66a)과 같은 성막 방법에 의해, 전체면에 SiO2 막으로 이루어지는 보호층(72)을 형성한다. 이상에 의해, 구리막을 주로 하는 다층 배선을 가진 반도체 장치가 완성된다.
이상와 같이, 이 제2 실시 형태의 반도체 장치의 제조 방법에 의하면, 주된 절연막(62a, 66b, 67a)은 제1 실시 형태의 제1 실시예의 성막 조건 I으로 성막하고, 성막 후에 플라즈마 처리를 행하고 있다. 따라서, 주된 절연막(62a, 66b, 67a)은 2.5이하의 저유전율을 갖고, 또한 내습성이 높게 되어 있다.
또한, 보호층(63a, 66a, 66c, 67b, 72)은 제1 실시 형태의 제3 실시예의 성막 조건 III로 형성되어 있기 때문에, Cu에 대해서 높은 확산 저지 능력을 갖는다. 또한, 보호층(63a, 66a, 66c, 67b, 72)은 CHF3를 포함하는 성막 가스에 의해 형성되어 있기 때문에, 불소를 포함하여, 이것에 의해서, 보다 더, 저유전율화를 도모할 수 있다.
또한, 표면에 노출하는 절연막(66b, 67a)이나 보호층(66a, 66c, 67b)이 질소 를 함유하지 않기 때문에, 포토리소그래피법에 의해 하부 배선홈(64), 비어 홀(68), 및 상부 배선홈(69)을 형성할 때에, 치수 정밀도가 좋은 마스크(73c)를 형성할 수 있다.
또한, 배선 층간 절연막(66) 및 배선 매립 절연막(67)을 밑에서부터 차례로 통로 면적이 커지도록 관통시켜, 비어 홀(68)과 비어 홀(68)과 연결된 배선홈(69)을 교대로 형성하고 있다. 즉, 보호층(66c)은 주된 절연막(67a)을 선택적으로 에칭할 때에 에칭되는 절연막(67a)의 하지가 된다.
이 발명이 적용되는 보호층(66c)은 CHF3을 포함하는 성막 가스에 의해 형성되기 때문에, 주된 절연막(67a)의 에천트에 대해서 에칭 스토퍼로서 유효하게 기능하는 동시에, 하층의 절연막(66b)의 과잉 에칭에 대한 마스크로서 유효하게 기능한다.
(제3 실시 형태)
다음에, 본 발명의 제3 실시 형태에 의한 반도체 장치 및 그 제조 방법을 설명한다.
도 3g의 반도체 장치와 유사한 구조를, 제3 실시 형태에 의한 반도체 장치에 적용할 수 있다.
이 경우, 주된 절연막(62a, 66b, 67a)이 본 실시 형태의 저유전율 절연막에 대응하고, 보호층(63a, 66a, 66c, 67b, 72)이 본 실시 형태의 배리어 절연막에 대응한다.
또한, 도 3a ∼3g의 반도체 장치의 제조 방법과 유사한 방법을, 제3 실시 형태에 의한 반도체 장치의 제조 방법에 적용할 수 있다.
이 경우, 주된 절연막(62a, 66b, 67a)에 대응하는 저유전율 절연막은 제1 실시 형태의 제2 실시예의 성막 조건(II)으로 성막한다.
주된 절연막(62a, 66b, 67a)에 대해서, 성막 후에 성막했을 때와 동일한 챔버 내에서 He, Ar, H2 또는 중수소 중 적어도 어느 하나의 가스를 사용하여 플라즈마 처리를 행한다.
또한, 보호층(63a, 66a, 66c, 67b, 72)에 대응하는 배리어 절연막은 제1 실시 형태의 제3 실시예의 성막 조건(III)으로 형성한다.
이상과 같은 본 발명의 제3 실시 형태에 의하면, 상기 성막 조건으로 저유전율 절연막을 성막하고, 성막 후에 플라즈마 처리를 행하기 때문에, 저유전율 절연막은 2.4 전후의 저유전율을 갖고, 또한 내습성이 높게 되어 있다. 또한, 배리어 절연막은 제1 실시 형태의 제3 실시예의 성막 조건 III으로 형성되어 있기 때문에, Cu에 대해서 높은 확산 저지 능력을 갖고, 또한, 보다 더, 저유전율화를 도모할 수 있다.
이상, 실시 형태에 의해 이 발명을 상세히 설명했지만, 이 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되지 않고, 이 발명의 요지를 일탈하지 않는 범위의 상기 실시 형태의 변경은 이 발명의 범위에 포함된다.
예를 들면, 제2 실시 형태에서는, 주된 절연막(저유전율 절연막)(62a, 66b, 67a)의 성막 조건을, 제1 실시 형태에서의 제1 실시예에 기재한 조건으로 하고 있지만, 적당히 변경하여 적용할 수 있다. 또한, 제3 실시 형태에서의, 주된 절연막(저유전율 절연막)(62a, 66b, 67a)의 성막 조건도, 적당히 변경하여 적용할 수 있다.
또한, 보호층(Cu 배리어 절연막)(63a, 66a, 66c, 67b, 72)의 성막 조건을, 제1 실시 형태에서의 제3 실시예에 기재한 성막 조건 III으로 하고 있지만, 적당히 변경하여 적용할 수 있다.
이상과 같이, 본 발명에 의하면, 산화제로서, 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 갖는 산소 함유 유기 화합물로 이루어지는 산화제를 사용하고 있기 때문에, 형성막 중에는 질소가 포함되지 않는다. 이것에 의해, 성막 속도를 높이고, 또한 형성막 중에 카본이나 수소를 많이 넣어, 보다 낮은 비유전율을 갖는 저유전율 절연막 또는 배리어 절연막을 형성할 수 있다.
특히, 알콕실기를 갖는 산소 함유 유기 화합물로서, 실리콘의 주위에 3개 이하의 메톡시기 또는 에톡시기가 결합한 것을 포함하는 산소 함유 유기 화합물을 사용함에 따라, 보다 낮은 비유전율, 예를 들면 저유전율 절연막에서 2.5 이하, 배리어 절연막에서 4이하를 얻을 수 있다.
또한, 산화제로서, H2O를 더 첨가함으로써, 형성막의 막질을 향상시킬 수 있다.
어느 경우에도, 형성막 중에 결합이 약하다고 생각되는 C－H나 O－H 등이 많이 함유되기 때문에, 비유전율이 2.6 내지 2.7로 SOD막(Spin On Dielectrics)과 비교하여 여전히 높다. 따라서, 성막 후에, 형성막에 대해서 플라즈마 처리를 행하여, C－H나 O－H 등을 배출한다. 플라즈마 처리에서는, 예를 들면, He, Ar, H2 또는 중수소 중 적어도 어느 하나를 포함하는 처리 가스를 생성하고, 그 처리 가스에 전력을 인가하여 플라즈마를 생성한다. 그 처리 가스의 플라즈마를 온도상승한 저유전율 절연막에 접촉시킴으로써, 형성막의 비유전율을 보다 저감시킬 수 있다.
이것에 의해, 저유전율 절연막에서, 2.4 내지 2.5의 낮은 비유전율로, 내습성이 뛰어난 특성을 유지하면서, 질소를 포함하지 않도록 하고, 또는 레지스트의 가교 반응에 영향을 주지 않을 정도로 질소 함유량을 억제할 수 있다.
또한, 성막 가스의 구성 가스로서, 실록산 결합을 가진 실리콘 함유 유기 화합물을 사용하는 경우, 화합물 중에 이미 Si－O－Si를 함유하고 있으므로, 형성막 중에 Si－O결합이 그대로 들어가기 때문에, 산소의 여분의 반응을 억제할 수 있고, 또한 형성막을 안정시킬 수 있다.
또한, 성막 가스의 구성 가스로서, CH3 기를 가진 실리콘 함유 유기 화합물을 사용하는 경우, 형성막 중에 CH3 기가 많이 포함되면 Si가 CH3 기로 종단되어, 구멍이 형성되어 유전율을 낮게할 수 있다.
또한, 저유전율 절연막의 성막 가스에 CxHyFz 또는 CxHy Bz(x, y는 0(단, x＝y＝0를 제외함.) 또는 양의 정수, z는 양의 정수)를 첨가하여 성막함으로써, 저유전율 절연막과 배리어 절연막을 적층한 구조에서 배리어 절연막을 선택적으로 에칭할 때에, 배리어 절연막의 에천트에 대해서 저유전율 절연막의 에칭 내성을 확보할 수 있다. 특히, CxHyFz 또는 CxHyBz를 사용함으로써, 에칭 내성을 확보하는 동시에, 형성막 중에 F나 B를 포함시켜 보다 저유전율화를 도모할 수 있다.
또한, 저유전율 절연막과 함께 사용하는 배리어 절연막에서도, 저유전율 절연막의 경우와 마찬가지로, 실록산 결합을 갖는 실리콘 함유 유기 화합물 또는 CH3 기를 갖는 실리콘 함유 유기 화합물 중 어느 하나와, 산화제로서 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 갖는 산소 함유 유기 화합물을 포함하고, H 2, N2O 또는 O2 중 적어도 어느 하나를 더 첨가한 제2 성막 가스를 사용하고 있다. 즉, 저유전율 절연막의 제1 성막 가스에 H2, N2O 또는 O2 중 적어도 어느 하나를 첨가함으로써, 저유전율 절연막과 비교하여, 비유전율은 다소 높아지지만, Cu의 확산을 저지하는 기능을 높인, 더욱 막질이 좋은 막을 형성할 수 있다. 또한, 배리어 절연막 중에 질소를 함유하지 않도록 할 수 있다.
본 발명에 의하면, 성막 속도를 향상시키면서, 형성막 중에 질소를 함유하지 않게 하고, 또는 레지스트의 가교 반응에 영향을 주지 않을 정도로 질소 함유량을 억제할 수 있는 저유전율 절연막의 성막 방법, 그 저유전율 절연막이나 보다 낮은 유전율을 갖는 배리어 절연막을 구비한 반도체 장치의 제조 방법 및 반도체 장치를 제공할 수 있게 된다.

Claims (15)

  1. 실록산 결합을 갖는 실리콘 함유 유기 화합물과 CH3기를 갖는 실리콘 함유 유기 화합물 중 어느 하나의 실리콘 소스와, 테트라메톡시실란, 트리메톡시실란, 디메톡시실란, 메톡시실란, 모노메틸트리메톡시실란, 디메틸디메톡시실란, 트리메틸메톡시실란, 테트라에톡시실란, 트리에톡시실란, 디에톡시실란, 에톡시실란, 모노에틸트리에톡시실란, 디에틸디에톡시실란 또는 트리에틸에톡시실란으로 이루어지는 그룹으로부터 선택되는 어느 하나로 이루어지는 산화제로서의 알콕시실란으로 이루어지는 제 1 성막 가스를 생성하는 공정과,
    상기 제 1 성막 가스에 전력을 인가하여 플라즈마를 생성하고, 반응시켜 기판 상에 저유전율 절연막을 형성하는 공정을 갖고,
    상기 제 1 성막 가스는 상기 실리콘 소스 및 산화제 외에, H2O를 포함하며,
    상기 실록산 결합을 갖는 실리콘 함유 유기 화합물은, 헥사메틸디실록산(HMDSO：(CH3)3Si-O-Si(CH3)3), 또는 옥타메틸트리실록산(OMTS)
    Figure 712007001532659-pat00019
    의 직쇄상의 Si-O-Si 결합을 갖는 것, 또는 옥타메틸시클로테트라실록산(OMCTS),
    Figure 712007001532659-pat00020
    또는, 테트라메틸시클로테트라실록산(TMCTS)
    Figure 712007001532659-pat00021
    의 환상의 Si-O-Si 결합을 갖는 것 중 적어도 어느 하나를 사용하는 것을 특징으로 하는 성막 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 성막 가스에 희석(希釋) 가스로서, He, Ar 또는 H2 중 적어도 어느 하나를 첨가하는 것을 특징으로 하는 성막 방법.
  4. 제 1 항에 있어서,
    상기 실록산 결합을 가진 실리콘 함유 유기 화합물로서 2종류 이상의 실록산 결합을 갖는 실리콘 함유 유기 화합물을 사용하고, 상기 2종류 이상의 실록산 결합을 갖는 실리콘 함유 유기 화합물 중, 적어도 1종류는 직쇄 형상의 Si-O-Si 결합을 갖고, 적어도 1종류는 환상(環狀)의 Si-O-Si 결합을 갖는 것을 특징으로 하는 성막 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 CH3기를 갖는 실리콘 함유 유기 화합물 가스는 모노메틸실란(SiH3(CH3)) 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3), 또는 테트라메틸실란(Si(CH3)4) 중 어느 하나의 메틸실란인 것을 특징으로 하는 성막 방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 제 1 성막 가스에 CxHyFz 또는 CxHyBz(x, y는 0(단, x＝y＝0을 제외함.) 또는 양의 정수, z는 양의 정수)를 첨가하는 것을 특징으로 하는 성막 방법.
  10. 제 9 항에 있어서,
    상기 CxHyFz는 C3F8, C4F8 또는 CHF3 중 어느 하나인 것을 특징으로 하는 성막 방법.
  11. 제 9 항에 있어서,
    상기 CxHyBz는 B2H6인 것을 특징으로 하는 성막 방법.
  12. 제 1 항에 있어서,
    상기 저유전율 절연막을 형성하는 공정 후, 상기 저유전율 절연막을 He, Ar, H2 또는 중수소(重水素) 중 적어도 어느 하나의 플라즈마에 노출하는 것을 특징으로 하는 성막 방법.
  13. 제 1 항에 기재된 성막 방법에 의해 저유전율 절연막을 형성하는 공정의 전 또는 후의 적어도 어느 하나에, 실록산 결합을 갖는 실리콘 함유 유기 화합물 또는 CH3기를 갖는 실리콘 함유 유기 화합물 중 어느 하나의 실리콘 소스와, 알콕실기(OR：O는 산소, R은 CH3 또는 C2H5)를 갖는 산소 함유 유기 화합물로 이루어지는 산화제와, H2, N2O 또는 O2 중 적어도 어느 하나를 포함하는 제 2 성막 가스를 생성하는 공정과,
    상기 제 2 성막 가스에 전력을 인가하여 플라즈마를 생성하고 반응시켜 기판 상에 배리어 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 기판에 구리막을 주로 하는 배선 또는 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 삭제
KR1020040044558A 2003-06-17 2004-06-16 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치 KR100746679B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00172395 2003-06-17
JP2003172395 2003-06-17
JP2004171399A JP4032044B2 (ja) 2003-06-17 2004-06-09 成膜方法、半導体装置の製造方法及び半導体装置
JPJP-P-2004-00171399 2004-06-09

Publications (2)

Publication Number Publication Date
KR20040111079A KR20040111079A (ko) 2004-12-31
KR100746679B1 true KR100746679B1 (ko) 2007-08-06

Family

ID=33422163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044558A KR100746679B1 (ko) 2003-06-17 2004-06-16 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US7238629B2 (ko)
EP (1) EP1489197A1 (ko)
JP (1) JP4032044B2 (ko)
KR (1) KR100746679B1 (ko)
TW (1) TWI294147B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936309B2 (en) * 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6890867B2 (en) * 2003-02-25 2005-05-10 Micron Technology, Inc. Transistor fabrication methods comprising selective wet-oxidation
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7560144B2 (en) * 2005-03-22 2009-07-14 Asm Japan K.K. Method of stabilizing film quality of low-dielectric constant film
JP4641922B2 (ja) * 2005-10-06 2011-03-02 ランテクニカルサービス株式会社 Ｃｖｄ膜の製造方法及び電子デバイスの製造方法
US7763538B2 (en) * 2006-01-10 2010-07-27 Freescale Semiconductor, Inc. Dual plasma treatment barrier film to reduce low-k damage
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법
CN101688305A (zh) * 2007-07-06 2010-03-31 皮尔金顿集团有限公司 沉积方法
TWI382459B (zh) * 2009-01-06 2013-01-11 Century Display Shenxhen Co A substrate processing apparatus for chemical vapor deposition (CVD)
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8268675B2 (en) * 2011-02-11 2012-09-18 Nordson Corporation Passivation layer for semiconductor device packaging
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US10351729B2 (en) 2016-03-03 2019-07-16 Motorola Mobility Llc Polysiloxane films and methods of making polysiloxane films
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058641A (ja) 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法及び層間絶縁膜の形成方法
EP1077480A1 (en) 1999-08-17 2001-02-21 Applied Materials, Inc. Method and apparatus to enchance properties of Si-O-C low K films
EP1209728A2 (en) * 2000-11-27 2002-05-29 Applied Materials, Inc. Method of depositing organosilicate layers
US20020113316A1 (en) 2000-12-19 2002-08-22 Conon Sales Co., Ltd. Semiconductor device and method of manufacturing the same
US20020187262A1 (en) 2001-03-28 2002-12-12 Applied Materials, Inc. Purge heater design and process development for the improvement of low k film properties
US20030129827A1 (en) 2001-12-14 2003-07-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
EP1504138A2 (en) 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058641A (ja) 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法及び層間絶縁膜の形成方法
EP1077480A1 (en) 1999-08-17 2001-02-21 Applied Materials, Inc. Method and apparatus to enchance properties of Si-O-C low K films
EP1209728A2 (en) * 2000-11-27 2002-05-29 Applied Materials, Inc. Method of depositing organosilicate layers
US20020113316A1 (en) 2000-12-19 2002-08-22 Conon Sales Co., Ltd. Semiconductor device and method of manufacturing the same
US20020187262A1 (en) 2001-03-28 2002-12-12 Applied Materials, Inc. Purge heater design and process development for the improvement of low k film properties
US20030129827A1 (en) 2001-12-14 2003-07-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications

Also Published As

Publication number Publication date
KR20040111079A (ko) 2004-12-31
TW200514161A (en) 2005-04-16
JP4032044B2 (ja) 2008-01-16
EP1489197A1 (en) 2004-12-22
JP2005033189A (ja) 2005-02-03
US7238629B2 (en) 2007-07-03
US20050014391A1 (en) 2005-01-20
TWI294147B (en) 2008-03-01

Similar Documents

Publication Publication Date Title
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
KR100476129B1 (ko) 반도체 장치 및 그 제조 방법
KR100658479B1 (ko) 성막 방법 및 반도체 장치의 제조 방법
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
JP3745257B2 (ja) 半導体装置及びその製造方法
US20040067308A1 (en) Two-layer film for next generation damascene barrier application with good oxidation resistance
KR20100122871A (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
US6673725B2 (en) Semiconductor device and method of manufacturing the same
KR100399633B1 (ko) 반도체 장치 및 그 제조 방법
KR100486333B1 (ko) 반도체 장치 및 그 제조 방법
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
KR100476127B1 (ko) 반도체장치 및 그 제조방법
JP3845061B2 (ja) 半導体装置及びその製造方法
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
US20050124151A1 (en) Novel method to deposit carbon doped SiO2 films with improved film quality
KR20000047452A (ko) 성막방법 및 반도체장치의 제조방법
JP2006339506A (ja) 成膜方法及び半導体装置の製造方法
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee