KR101316745B1 - 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법 - Google Patents

트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법 Download PDF

Info

Publication number
KR101316745B1
KR101316745B1 KR1020070032655A KR20070032655A KR101316745B1 KR 101316745 B1 KR101316745 B1 KR 101316745B1 KR 1020070032655 A KR1020070032655 A KR 1020070032655A KR 20070032655 A KR20070032655 A KR 20070032655A KR 101316745 B1 KR101316745 B1 KR 101316745B1
Authority
KR
South Korea
Prior art keywords
sio
thin film
plasma
vapor deposition
chemical vapor
Prior art date
Application number
KR1020070032655A
Other languages
English (en)
Other versions
KR20080089901A (ko
Inventor
유동호
이기훈
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020070032655A priority Critical patent/KR101316745B1/ko
Publication of KR20080089901A publication Critical patent/KR20080089901A/ko
Application granted granted Critical
Publication of KR101316745B1 publication Critical patent/KR101316745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

트리메틸사일렌(trimethylsilane : TMS)과 오존(O3)을 이용한 실리콘다이옥사이드(SiO2) 박막 제조 방법이 개시된다. 본 발명에 따른 SiO2 박막 제조 방법은 TMS와 오존을 이용하여 SiO2 박막을 열적 화학기상증착(thermal CVD)한다. 그런 다음, 열적 화학기상증착 방법으로 증착된 SiO2 박막을 산소 또는 수소를 포함하는 가스를 이용하여 플라즈마 처리한다. 본 발명에 따르면, 열적 화학기상증착 방법을 이용하므로 단차 도포성(step coverage)이 좋고 갭-필(gap-fill) 능력이 우수한 SiO2 박막의 제조가 가능하다. 또한 SiO2 박막 증착 후 산소 또는 수소가 포함된 가스로 플라즈마 처리하여 탄소 함유량이 적은 SiO2 박막의 제조가 가능하다.
TMS, 갭-필, 플라즈마, CVD, SiO2

Description

트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막 제조 방법{Method for fabricating silicon dioxide film using TMS and ozone}
도 1은 종래의 트렌치 소자분리(shallow trench isolation, STI) 공정시 트렌치 매립 산화막 증착 후의 웨이퍼 단면도,
도 2는 본 발명에 따른 SiO2 박막의 제조를 수행하기에 바람직한 장비의 일 실시예를 나타낸 단면도,
도 3은 본 발명에 따른 열적 화학기상증착 단계와 플라즈마 처리 단계가 하나의 챔버 내에서 인시튜(in-situ)로 이루어지는 SiO2 박막의 제조 방법에 대한 바람직한 일 실시예의 수행과정을 도시한 흐름도,
도 4는 본 발명에 따른 SiO2 박막의 제조 방법에 대한 바람직한 일 실시예로서, 시간에 따른 TMS와 O3의 유량 변화를 나타내는 도면,
도 5는 본 발명에 따른 열적 화학기상증착 단계와 플라즈마 처리 단계가 각기 다른 챔버 내에서 이루어지는 SiO2 박막의 제조 방법에서 사용되는 장비에 대한 개략도를 나타낸 도면, 그리고,
도 6은 본 발명에 따른 열적 화학기상증착 단계와 플라즈마 처리 단계가 각 기 다른 챔버 내에서 이루어지는 SiO2 박막의 제조 방법에 대한 바람직한 일 실시예의 수행과정을 도시한 흐름도이다.
본 발명은 반도체 제조기술에서 실리콘다이옥사이드(SiO2) 박막 제조 방법에 관한 것으로, 보다 상세하게는, 트렌치 소자분리(shallow trench isolation, STI) 공정에서 갭-필 능력이 우수한 SiO2 박막을 제조하는 방법에 관한 것이다.
반도체 소자 제조 공정은 통상 반도체 기판 상에 모스 트랜지스터를 형성하는 공정으로부터 시작된다. 이러한 모스 트랜지스터의 소자분리를 위해 STI 공정이 이용되고 있다.
STI 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 공정의 불안정 요인을 해결할 수 있다. 또한, 기존 LOCOS(local oxidation of silicon) 방식에서의 버즈비크(bird's beak) 발생에 따른 활성 영역의 감소와 같은 문제점을 해결할 수 있다.
도 1은 종래의 STI 공정시 트렌치 매립 산화막 증착 후의 웨이퍼 단면도이다.
도 1을 참조하면, 종래의 STI 공정은 실리콘 기판(110) 상에 패드 산화막(120) 및 질화막(130)을 형성하고, 이를 선택 식각하여 트렌치 마스크를 형성한 다음, 패터닝된 질화막(130)을 식각 마스크로 사용하여 실리콘 기판을 건식 식각함으로써 트렌치를 형성한다. 계속하여 일련의 트렌치 측벽 희생산화 공정(건식 식각에 의한 실리콘 표면의 식각 결함의 제거 목적) 및 트렌치 측벽 재산화 공정을 실시한 후, 트렌치 매립 산화막(140)을 증착하여 트렌치를 매립한다. 그 후 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시한 다음, 패터닝된 질화막(130) 및 패드 산화막(120)을 제거하여 소자분리막을 형성하게 된다.
상기와 같은 종래의 STI 공정에서는 트렌치 매립 산화막(140)으로 화학기상증착(chemical vapor deposition, CVD) 산화막을 주로 사용하였다. 그러나, 이러한 화학기상증착 산화막(140)으로는 큰 종횡비(aspect ratio)를 가지는 좁은 패턴의 갭-필(gap-fill)을 이루는 데 한계가 있었다.
최근에는 이러한 트렌치 매립 산화막(140)의 갭-필 문제를 해결하기 위하여 사일렌(silane, SiH4) 등의 가스를 사용하는 HDP(high density plasma)-CVD(chemical vapor deposition)와 테오스(tetra ethyl ortho silicate, TEOS) 같은 액체를 기화시켜 반응시키는 SA(sub-atmospheric)-CVD 방식이 널리 사용되고 있다.
HDP-CVD, 즉 증착과 에칭을 반복하는 방식의 화학기상증착은 높은 생산성으로 많은 소자 제조업체에서 사용하고 있으나, 높은 갭-필 능력을 위하여 낮은 증착 속도와 높은 에칭 속도가 필요하다. 이에 따른 문제점으로는 하부막의 에칭이 있으며 비록 넓은 허용범위를 가지고 공정 조건을 구성했다고 하더라도, 대량 생산시에 반응기 상태의 변화 등으로 하부막의 에칭이 발생할 수 있다.
O3-TEOS 반응을 이용하는 SA-CVD는 열적 화학기상증착(thermal CVD) 방식으로 플라즈마에 의한 기판의 손상이 없고 널리 사용되는 O3와 TEOS를 사용하는 장점이 있지만, 낮은 증착속도가 문제가 된다.
또한, 트렌치의 깊이가 0.25㎛ 정도이고 폭이 0.1㎛ 이하인 기가 DRAM급 소자에서는 O3-TEOS 산화막, HDP-CVD 산화막을 사용하더라도 도 1에 도시된 바와 같이 트렌치 내에 공극(void)(A)이 형성될 가능성이 매우 높은 것으로 보고되고 있다.
미국특허 제 6,531,193호는 트리메틸사일렌(trimethylsilane, TMS)을 실리콘 소스로 이용한 PE(plasma enhanced)-CVD 방식을 소개하고 있다. 상기 특허에서는 TMS를 이용하여 비교적 낮은 온도에서 단차 도포성(step coverage)이 우수하고, 박막 특성이 우수한 SiO2 박막의 제조 방법을 소개하고 있다. 그러나 상기 특허에서와 같이 SiO2 박막을 제조하게 되면 막 내에 카본을 적게 함유하는 우수한 박막을 제조 할 수 있으나, 다이렉트 플라즈마(direct plasma)의 특성으로 인한 갭-필에 한계를 보이는 문제점이 존재하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 단차 도포성이 좋아 갭-필 능력이 우수하고 탄소 함유량이 적은 SiO2 박막의 제조 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 SiO2 박막 제조 방법은 TMS(trimethylsilane)와 오존(O3)을 이용하여 SiO2 박막을 열적 화학기상증착(thermal CVD)하는 단계; 및 상기의 열적 화학기상증착 방법으로 증착된 SiO2 박막을 산소 또는 수소를 포함하는 가스를 이용하여 플라즈마 처리하는 단계;를 갖는다.
본 발명에 따른 방법들에 있어서, 상기 열적 화학기상증착 단계와 상기 플라즈마 처리 단계를 순차적으로 반복하여 SiO2 박막을 제조할 수 있다. 그리고 상기 플라즈마 처리 단계시의 챔버 내부 압력이 상기 열적 화학기상증착 단계의 챔버 내부의 압력보다 낮게 하여 SiO2 박막을 제조할 수 있다.
상기 플라즈마 처리 단계는 상기 열적 화학기상증착 단계와 같은 챔버 내에서 인시튜(in-situ)로 이루어지도록 할 수도 있고 각기 다른 챔버에서 이루어지도록 할 수도 있다.
바람직하게는, 상기 열적 화학기상증착 단계시 기판의 온도가 400 내지 600℃가 되도록한다. 상기 플라즈마 처리단계와 상기 열적 화학기상증착 단계를 같은 챔버에서 인시튜로 이루어지는 경우에는 플라즈마 처리 단계시 기판의 온도는 열적 화학기상증착 단계시 기판의 온도를 유지하는 것이 바람직하고, 각기 다른 챔버에서 이루어지는 경우에는 상기 플라즈마 처리 단계시 기판의 온도가 300 내지 600℃인 것이 바람직하다.
본 발명에 따른 방법들에 있어서, 상기 플라즈마 처리 단계에서 상기 산소 또는 수소를 포함하는 가스는 O2, N2O, O3, NH3 및 H2 중에서 선택된 1종 이상의 가스를 이용할 수 있다.
상기 플라즈마 처리 단계에서 이용되는 플라즈마는 리모트 플라즈마 방식에 의할 수도 있고, 챔버 내의 샤워헤드 또는 기판 지지대에 파워를 공급하여 발생되는 다이렉트 플라즈마 방식에 의할 수도 있다.
본 발명에 따른 방법들에 있어서, 상기 TMS를 공급함에 있어서 주기적으로 휴지기간을 두고, 상기 오존은 휴지 없이 공급하여 상기 TMS가 공급되는 경우에는 SiO2 박막이 증착되고 상기 TMS의 공급이 중단되었을 경우에는 플라즈마를 발생시켜 상기 증착된 SiO2 박막이 상기 오존 가스 플라즈마를 이용하여 플라즈마 처리되도록 하여 SiO2 박막을 제조할 수 있다.
이에 의해 갭-필 능력이 우수하고 탄소 함유량이 적은 SiO2 박막의 제조가 가능하다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 SiO2 박막의 제조 방법의 바람직한 실시예들에 대해 상세하게 설명한다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 의해 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 2는 본 발명에 따른 SiO2 박막의 제조를 수행하기에 바람직한 장비의 일 실시예를 나타낸 단면도이다.
도 2를 참조하면, 실시예 중 열적 화학기상증착 단계와 플라즈마 처리 단계가 하나의 챔버에서 인시튜로 이루어지는 경우, 본 발명에 따른 SiO2 박막 증착 장비는 챔버(210), 샤워헤드(220), 기판 지지대(230), 파워 공급부(240), 소스 가스 공급부(250) 및 가스 공급부(260)를 구비한다.
챔버(210)는 석영, 금속 등으로 이루어지며, 증착 전에 챔버(210) 내부는 진공압이 유지됨이 바람직하다. 샤워헤드(220)는 챔버(210) 상단부에 위치하여 열적 화학기상증착 단계에는 소스 가스의 공급 통로로 이용되고, 플라즈마 처리 단계에는 산소 또는 수소를 포함하는 가스의 공급 통로로 이용된다. 기판 지지대(230)는 챔버(210) 하단부에 위치하며, 기판(W)의 온도를 높일 수 있도록 히터를 구비한다.
파워 공급부(240)는 샤워헤드(220) 또는 기판 지지대(230)에 RF 파워를 공급하여 다이렉트 플라즈마를 발생시킨다. 샤워헤드(220)에 파워가 공급되는 경우에는 기판 지지대(230)를 접지하게 되고 기판 지지대(230)에 파워가 공급되는 경우에는 샤워헤드(220)를 접지하게 된다. 증착된 박막을 리모트 플라즈마 방식으로 플라즈마 처리할 때에는 외부에서 플라즈마를 발생시켜 챔버(210) 내부로 공급하게 되므로 파워 공급부(240)는 필요하지 않다.
소스 가스 공급부(250)는 열적 화학기상증착 단계에서는 실리콘 소스로 사용될 TMS와 반응 가스인 O3를 공급하게 되고 플라즈마 처리 단계에서는 산소 또는 수 소를 포함하는 가스를 공급하게 된다. 증착된 박막을 리모트 플라즈마 방식으로 플라즈마 처리할 경우에는, 산소 또는 수소를 포함하는 가스는 외부 플라즈마 발생기를 거쳐 플라즈마 상태로 소스 가스 공급부(250)를 통해 챔버(210) 내로 공급되게 된다. 가스 공급부(260)는 소스 가스나 플라즈마 처리 단계시 사용되는 산소 또는 수소를 포함하는 가스 외에 챔버(210) 내의 압력을 조절하기 위한 가스 또는 퍼지 가스 등을 공급하게 된다.
도 3은 본 발명에 따른 열적 화학기상증착 단계와 플라즈마 처리 단계가 하나의 챔버 내에서 인시튜로 이루어지는 SiO2 박막의 제조 방법에 대한 바람직한 일 실시예의 수행과정을 도시한 흐름도이다.
도 3을 참조하면, 증착 전에 챔버(210) 내부는 진공압을 유지한 후 SiO2 박막을 증착하기 위한 기판(W)을 기판 지지대(230) 위에 로딩한다(S305).
기판(W)의 온도를 TMS와 O3를 이용한 SiO2 박막의 열적 화학기상증착에 적합한 정도로 유지시킨다(S310). 기판(W)의 온도 증가는 기판 지지대(230)에 포함된 히터를 통해서 이루어지며, 기판(W)의 온도가 400 내지 600℃가 유지되도록 조절함이 바람직하다.
그리고 챔버(210) 내부의 압력을 열적 화학기상증착을 위해 적합한 정도로 증가시킨다(S315). 챔버(210) 내부의 압력 증가는 가스 공급부(260)를 통해 이루어지는데, 이때 공급되는 가스로는 반응성이 없는 희석가스, 특히 아르곤(Ar), 헬륨(He) 또는 질소(N2) 등이 바람직하다. 챔버(210) 내부의 압력이 10 내지 200 Torr 정도가 되도록 가스를 공급함이 바람직하다.
그 후 SiO2 박막을 증착하기 위한 소스 가스인 TMS와 O3를 샤워헤드(220)를 통해 챔버(210) 내부로 공급한다(S320). 증착된 SiO2 박막에 탄소(C) 함량이 적게 하기 위하여 TMS보다 O3의 양을 늘린다. 바람직하게는 TMS 대 O3의 유량 비율을 1:10 내지 1:2000이 되도록 한다. 이와 같이 열적 화학기상증착에 의해 SiO2 박막을 증착하게 되면 단차 도포성이 좋아서 갭-필 능력이 우수하게 된다.
일정 두께의 SiO2 박막이 증착되면 TMS와 O3 가스의 공급을 중단하고 챔버(210) 내부를 퍼지한다(S325). 챔버(210) 내부를 퍼지할 때는 압력 조절을 위해 사용되고 있는 희석가스를 이용한다.
그리고 희석가스의 유량을 감소시켜 플라즈마 처리를 위한 적정 압력까지 챔버(210) 내부의 압력을 감소시킨다(S330). 이때 챔버(210) 내부의 압력은 10 Torr 미만이 되도록 함이 바람직하다. 이 경우 챔버(210) 내부의 압력 조절을 위한 희석가스로는 플라즈마 발생시에도 반응성이 없는 아르곤이나 헬륨을 사용함이 바람직하다.
적정 압력이 유지되면 파워 공급부(240)를 통해 샤워헤드(220) 또는 기판 지지대(230)에 RF 파워를 공급하여 다이렉트 플라즈마를 발생시킨다(S335). 이때 발생하는 플라즈마는 압력 조절을 위해 공급된 희석가스 플라즈마이다. 공급된 RF 파워의 주파수는 300kHz 내지 13.56MHz로서 저주파부터 고주파까지 이용가능하다.
다음으로 플라즈마 처리를 위한 산소 또는 수소를 포함하는 가스가 소스 가스 공급부(250)에서 공급된다(340). 이러한 플라즈마 처리를 하는 이유는 물리적으로는 이온 충돌(ion bombardment)에 의해 막질을 치밀하게 하고, 화학적으로는 산소 또는 수소의 이온이나 라디칼 등이 증착된 SiO2 박막 내에 포함되어 있는 탄소를 제거하게 하기 위함이다. 산소 또는 수소를 포함하는 가스로는 O2, N2O, O3, NH3 및 H2 또는 이들의 조합을 사용하는 것이 바람직하다.
리모트 플라즈마 방식을 이용하여 플라즈마 처리를 하는 경우에는, S335와 S340 단계 대신에 외부에서 산소 또는 수소를 포함하는 가스를 이용한 플라즈마를 발생시킨 뒤 이를 샤워헤드(220)를 통해 챔버(210) 내부로 공급하게 된다(S345).
일정시간 플라즈마 처리 후 산소 또는 수소를 포함하는 가스의 공급을 중단하고 파워의 공급을 중단하여 플라즈마를 끄고 챔버(210) 내부를 퍼지한다(S350).
이와 같이 증착된 SiO2 박막의 두께가 원하고자 하는 두께에 도달했는지 확인한다(S355). 원하는 두께에 도달하지 않았다면 S315 단계부터 S350 단계를 다시 수행한다. 이와 같은 사이클을 반복하여 목적했던 두께의 SiO2 박막을 얻는다면 중단한다. 한 사이클당 증착되는 SiO2 박막의 두께는 목적하는 막질의 특성, 두께 등에 따라 변화할 수 있는데 300Å 미만으로 함이 바람직하다. 한 사이클당 증착되는 두께가 너무 얇으면 증착시간이 너무 길어지는 문제가 발생하고, 반대로 너무 두꺼우면 플라즈마 처리 효과가 현저해지지 않아서 탄소 함량이 적은 SiO2 박막을 제조 하는데 어려움이 있다.
도 4는 본 발명에 따른 SiO2 박막의 제조 방법에 대한 바람직한 일 실시예로서 시간에 따른 TMS와 O3의 유량 변화를 나타내는 도면이다.
도 4를 참조하면 O3는 일정량을 계속하여 공급됨에 반하여 TMS는 공급과 차단이 주기적으로 반복된다. TMS가 공급되고 있는 동안에는 SiO2 박막이 증착되고, TMS의 공급이 중단된 동안에는 O3 가스를 이용하여 플라즈마 처리가 이루어진다. 이와 같은 방식을 사용하면 별도의 산소 또는 수소를 포함하는 가스 공급이 필요없게 되고, 압력을 변화시키지 않아도 돼서 간편하게 SiO2 박막을 제조할 수 있다. 다만 TMS의 공급이 중단되고 다시 공급될 때 앞뒤로 일정 시간 동안 퍼지하는 것이 바람직하다.
도 5는 본 발명에 따른 열적 화학기상증착 단계와 플라즈마 처리 단계가 각기 다른 챔버 내에서 이루어지는 SiO2 박막의 제조 방법에서 사용되는 장비에 대한 개략도를 나타낸 도면이다.
열적 화학기상증착 챔버(410)과 플라즈마 처리 챔버(420)를 각기 도시했는데 챔버들(410, 420)이 분리되는 것도 가능하고, 클러스터 챔버 내에 각각의 챔버들(410, 420)이 존재하는 것도 가능하다. 챔버 내부의 구성은 도 2와 크게 다르지 않다.
다만 열적 화학기상증착만을 수행하는 챔버(410)는 플라즈마 발생이 필요없 기 때문에 파워 공급부(도 2의 240)가 불필요하게 되고, 소스 가스 공급부(도 2의 250)에는 실리콘 소스인 TMS와 반응 가스인 O3만이 공급된다는 것이 다르다. 그리고 플라즈마 처리만을 수행하는 챔버(420)는 소스 가스 공급부(도 2의 250)로 산소 또는 수소를 포함하는 가스만이 공급된다는 것이 다르고 나머지는 동일하다.
도 6은 본 발명에 따른 열적 화학기상증착 단계와 플라즈마 처리 단계가 각기 다른 챔버 내에서 이루어지는 SiO2 박막의 제조 방법에 대한 바람직한 일 실시예의 수행과정을 도시한 흐름도이다.
도 6을 참조하면, S525 단계까지는 도 3의 S325 단계와 동일하게 수행한다(S505는 S305에, S510은 S310에, S515는 S315에, S520은 S320에, S525는 S325에 각각 대응한다). SiO2 박막의 열적 화학기상증착이 끝난 후 챔버(410)내에서 기판(W)을 꺼내어 플라즈마 처리하는 챔버(420)에 기판(W)을 로딩한다(S530). 그리고 기판(W)의 온도를 300 내지 600℃ 정도로 유지한다(S535). 플라즈마 처리 단계에서의 기판의 온도는 열적 화학기상증착 단계의 기판의 온도보다 낮은 것이 바람직하다.
그리고 희석가스를 가스 공급부(260)로 공급하여 챔버(420) 내부의 압력을 10 Torr 미만으로 유지한다(S540). 희석가스로는 아르곤이나 헬륨을 사용함이 바람직하다. 그 후의 S545 단계부터 S560 단계까지는 도 3의 S335 단계부터 S350 단계까지와 동일하게 수행한다(S545는 S335에, S550은 S340에, S555는 S345에, S560은 S350에 각각 대응한다).
이와 같이 증착된 SiO2 박막의 두께가 원하고자 하는 두께에 도달했는지 확인한다(S565). 원하는 두께에 도달하지 않았다면 플라즈마 처리를 수행하는 챔버(420)로부터 기판(W)을 적출하여 다시 열적 화학기상증착을 수행하는 챔버(410)로 이동시킨다. 그리고 S505 단계부터 S560 단계를 수행한다.
열적 화학기상증착과 플라즈마 처리를 각기 다른 챔버에서 수행하게 되면, 장비가 그만큼 더 필요하게 되고 공정 자체가 복잡해지는 단점이 있다. 그러나 플라즈마 처리를 열적 화학기상증착 단계의 기판의 온도보다 낮출 수 있으므로 플라즈마 처리시에 발생할 수 있는 결함 등이 발생할 가능성이 작아지게 되어 더욱 우수한 막질을 갖는 SiO2를 증착할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예들에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
본 발명에 따른 SiO2 박막의 제조 방법은 열적 화학기상증착 방법을 이용하므로 단차 도포성이 좋고 갭-필 능력이 우수한 SiO2 박막의 제조가 가능하다. 또한 SiO2 박막 증착 후 산소 또는 수소가 포함된 가스로 플라즈마 처리하여 탄소 함유량 이 적은 SiO2 박막의 제조가 가능하다.

Claims (10)

  1. TMS(trimethylsilane)와 오존(O3)을 이용하여 SiO2 박막을 열적 화학기상증착(thermal CVD)하는 단계; 및
    상기 열적 화학기상증착 방법으로 증착된 SiO2 박막을 산소 또는 수소를 포함하는 가스를 이용하여 플라즈마 처리하는 단계;를 포함하며,
    상기 TMS를 공급함에 있어서 주기적으로 휴지기간을 두고, 상기 오존은 휴지 없이 공급하여 상기 TMS가 공급되는 경우에는 SiO2 박막이 증착되고 상기 TMS의 공급이 중단되었을 경우에는 플라즈마를 발생시켜 상기 증착된 SiO2 박막이 상기 오존 가스 플라즈마를 이용하여 플라즈마 처리되도록 하고,
    상기 플라즈마 처리 단계는 상기 열적 화학기상증착 단계와 같은 챔버 내에서 인시튜(in-situ)로 이루어지며, 상기 열적 화학기상증착 단계와 상기 플라즈마 처리하는 단계 사이에 상기 챔버 내부를 퍼지하는 단계를 포함하는 것을 특징으로 하는 SiO2 박막 제조 방법.
  2. 제1항에 있어서,
    상기 열적 화학기상증착 단계와 상기 플라즈마 처리 단계를 순차적으로 반복하는 것을 특징으로 하는 SiO2 박막 제조 방법.
  3. 제1항에 있어서,
    상기 플라즈마 처리 단계시 챔버 내부의 압력이 상기 열적 화학기상증착 단계시 챔버 내부의 압력보다 낮은 것을 특징으로 하는 SiO2 박막 제조 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 플라즈마 처리 단계시 기판의 온도는 상기 열적 화학기상증착 단계시 기판의 온도를 유지하는 것을 특징으로 하는 SiO2 박막 제조 방법.
  7. 제1항 내지 제3항 및 제6항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 단계에서 이용되는 상기 산소 또는 수소를 포함하는 가스는 O2, N2O, O3, NH3 및 H2 중에서 선택된 1종 이상의 가스인 것을 특징으로 하는 SiO2 박막 제조 방법.
  8. 제1항 내지 제3항 및 제6항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 단계에서 이용되는 플라즈마는 리모트 플라즈마인 것을 특징으로 하는 SiO2 박막 제조 방법.
  9. 제1항 내지 제3항 및 제6항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 단계에서 이용되는 플라즈마는 챔버 내의 샤워헤드 또는 기판 지지대에 파워를 공급하여 발생되는 다이렉트 플라즈마인 것을 특징으로 하는 SiO2 박막 제조 방법.
  10. 삭제
KR1020070032655A 2007-04-03 2007-04-03 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법 KR101316745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032655A KR101316745B1 (ko) 2007-04-03 2007-04-03 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032655A KR101316745B1 (ko) 2007-04-03 2007-04-03 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법

Publications (2)

Publication Number Publication Date
KR20080089901A KR20080089901A (ko) 2008-10-08
KR101316745B1 true KR101316745B1 (ko) 2013-10-08

Family

ID=40151323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032655A KR101316745B1 (ko) 2007-04-03 2007-04-03 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법

Country Status (1)

Country Link
KR (1) KR101316745B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102362534B1 (ko) * 2014-12-08 2022-02-15 주성엔지니어링(주) 기판 처리방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
KR20040111079A (ko) * 2003-06-17 2004-12-31 가부시끼가이샤 한도따이 프로세스 켄큐쇼 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP2005523587A (ja) * 2002-04-16 2005-08-04 東京エレクトロン株式会社 フォトレジストおよびエッチング残渣の除去方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
JP2005523587A (ja) * 2002-04-16 2005-08-04 東京エレクトロン株式会社 フォトレジストおよびエッチング残渣の除去方法
KR20040111079A (ko) * 2003-06-17 2004-12-31 가부시끼가이샤 한도따이 프로세스 켄큐쇼 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
KR20080089901A (ko) 2008-10-08

Similar Documents

Publication Publication Date Title
US11551912B2 (en) Method of forming thin film and method of modifying surface of thin film
US10950432B2 (en) Method of depositing thin film and method of manufacturing semiconductor device
JP7171604B2 (ja) 高アスペクト比トレンチをアモルファスシリコン膜で間隙充填するための２段階プロセス
US9005459B2 (en) Film deposition method and film deposition apparatus
US7097886B2 (en) Deposition process for high aspect ratio trenches
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
US8455369B2 (en) Trench embedding method
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US7763522B2 (en) Method of high density plasma gap-filling with minimization of gas phase nucleation
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
WO2011087698A2 (en) Pecvd multi-step processing with continuous plasma
US6599574B1 (en) Method and apparatus for forming a dielectric film using helium as a carrier gas
JP2006165317A (ja) 半導体製造装置のクリーニング方法
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
US6589611B1 (en) Deposition and chamber treatment methods
KR101316745B1 (ko) 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법
KR20090017073A (ko) 원자층 박막 증착법을 이용한 실리콘다이옥사이드 박막제조방법
KR101739496B1 (ko) 갭필 방법
KR100937945B1 (ko) 반도체 소자의 제조 방법
KR20090002973A (ko) 절연막 형성방법, 이 방법으로 형성된 절연막 및 이 방법을이용한 반도체 소자의 갭-필 방법
KR100888186B1 (ko) 절연막 형성 방법
KR102675856B1 (ko) 박막 형성 방법 및 박막 표면 개질 방법
KR100968153B1 (ko) 반도체 소자의 소자분리막 형성방법
TW202300689A (zh) 用於處理基板的方法及設備
KR20110004258A (ko) 반도체 소자의 갭필 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee