JP2005523587A - フォトレジストおよびエッチング残渣の除去方法 - Google Patents

フォトレジストおよびエッチング残渣の除去方法 Download PDF

Info

Publication number
JP2005523587A
JP2005523587A JP2003586928A JP2003586928A JP2005523587A JP 2005523587 A JP2005523587 A JP 2005523587A JP 2003586928 A JP2003586928 A JP 2003586928A JP 2003586928 A JP2003586928 A JP 2003586928A JP 2005523587 A JP2005523587 A JP 2005523587A
Authority
JP
Japan
Prior art keywords
ashing
bias
plasma
ashing step
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003586928A
Other languages
English (en)
Other versions
JP5085840B2 (ja
Inventor
バラスブラマニアム、バイドヤナサン
ハギワラ、マサアキ
ニシムラ、エイイチ
イナザワ、コウイチロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2005523587A publication Critical patent/JP2005523587A/ja
Application granted granted Critical
Publication of JP5085840B2 publication Critical patent/JP5085840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】フォトレジスト及びエッチング残渣の除去方法
【解決手段】方法は、プラズマアッシングに対し先行する誘電層のプラズマエッチングの間形成されたフォトレジスト残り及びエッチング残渣を取り除くことを提供する。アッシング方法は、酸素含有ガスを含み、基板からフォトレジスト残りとエッチング残渣のかなりの量を除去するため低バイアスもしくはゼロバイアスを基板に印加する第１のクリーニングステップと、加えてチャンバ表面からの不利益なフルオロカーボン残渣をエッチングし除去する２ステッププラズマを使用する。増加されたバイアスは、フォトレジストの残りと、エッチング残渣を基板から除去するために第２のクリーニングステップにおいて基板に印加される。２ステッププロセスは、従来の１ステップアッシングプロセスに共通に観察されるメモリー効果を減らす。終点検出の方法は、アッシングプロセスをモニタするのに使用できる。

Description

この出願は、２００２年９月３０日に出願された米国特許第１０／２５９，７６８号と２００２年９月３０日に出願された米国特許第１０／２５９，３８１号とに基づき優先権を主張し、そしてそれに関し、その全ての内容は、参照により完全にここに組み込まれる。この出願は、第２２７６５１ＷＯ号と共に出願された係属中の国際出願第ＰＣＴ／ＵＳ０３／０００３２号、タイトル”フォトレジストとエッチング残渣の除去方法”に関し、その全ての内容は、参照により完全にここに組み込まれる。
本願発明は、プラズマ処理に、特には半導体のマイクロ素子製造におけるエッチング処理に続く、フォトレジスト及びエッチング残渣（residue）のクリーニングと除去とに関する。
プラズマ処理システムは、半導体、集積回路、ディスプレイ及びその他のデバイスの製造および処理に使用され、又は、半導体基板のような基板から材料の除去、又は、その基板に材料の堆積の両方の行うため、材料に対し使用される。集積回路のパターンをフォトリソグラフのマスクから基板に転写するための、又は、誘電物もしくは導電物を堆積するための半導体基板のプラズマ処理は、生産における標準的な方法となっている。
半導体処理で、いろいろな種類の膜がエッチングされるところで、集積化の課題（チャレンジ）とトレードオフは未だ残る。従来、垂直コンタクトを形成するため、導電性材料の堆積に対し、誘電層は開口部を有するパターニングがされる。パターニングプロセスの間、エッチング耐性フォトレジスト層、及び／又はハードマスク層は誘電層の上に堆積され、選択されたパターンに露光され、現像される。その層状の構造は、プラズマ環境でエッチングされ、そこでパターニングされたフォトレジスト層は誘電層の開口部を決定する。
エッチングステップに続き、フォトレジストの残り（レムナント）とエッチング残渣（例えばポリマー細片）は、エッチングされた形態及びチャンバ表面の上に、しばしば観察される。プラズマクリーニング（その場（in-situ：インサイチュ）アッシングとしても知られている）の集積化の課題の１つは、フォトレジスト残りとエッチング残渣とを完全に除去することであり、その一方で周囲の層のエロ−ジョン（浸食）を防ぐことである。既知のシステムは、アッシングプロセスを通して基板に印加するバイアスを一定に維持する１ステップアッシングプロセスを使用している。
ハロカーボン（Halocarbon：含ハロゲン炭素化合物）ガスが、酸化膜及び新しいＳｉＯＣを含有するＬｏｗ−ｋ（低誘電率）誘電材料のような誘電層のエッチングに一般に使用される。これらのガスは、フルオロカーボン（フッ化炭化水素）ポリマーエッチング生成物を発生することが知られており、それは、エッチングプロセス中、基板表面上と同じようにプロセスチャンバの内部表面上に堆積する。
図１は、１ステップアッシングプロセスの典型的な断面の描写を示す。従来の構造１００からフォトレジストを除去する１ステップアッシングプロセスの間、フルオロカーボンポリマーはチャンバ壁から放出／エッチングされ（一般的にメモリー効果と言われる）、下層の誘電層１０４及びキャップ層１０２（例えばＳｉＮ，ＳｉＣ）をアタックすることとなり、それは誘電層のファセッティング（平らに削り取り）１０８及びキャップ層のロス（損失）１１０の方に導き、時々、キャップ層１０２を通す穿孔をし、そして下層の導電層（例えば銅）をアタックすることさえある。この効果は、チャンバ壁に近いところでの高いフルオロカーボンポリマー濃度の為、ウェハの端部で非常に高くなる。
従来の１ステップアッシングプロセスの間、フォトレジストは、酸素を含んでいるプラズマ中では、除去され得る。アッシング後の残渣形成を防ぐため、あるバイアスパワーを基板ホルダに印加する。このプロセスの間、先の誘電体のエッチングからのチャンバ壁上のフルオロカーボン堆積物は、再度エッチングされ、プラズマ中にフッ素ラジカルを放出する。バイアスが基板ホルダに印加されるとき、これらフッ素ラジカルは下層の誘電膜を浸食し、キャップ層を消耗する。このバイアスを低下させるか、又はゼロバイアスを印加することによって、誘電膜の浸食とキャップ層の消耗とを減少することが出来るが、未だアッシング後の残渣は観察される。
従来の１ステップアッシングプロセスは、上記チャンバの問題を招き、次のプラズマプロセス条件を含み得る。
チャンバ圧力＝５０ｍＴｏｒｒ、ＲＦバイアス＝１５０Ｗ、酸素流量＝２００ｓｃｃｍ
半導体製造において、従来の１ステップアッシングプロセスは、内部チャンバ表面（基板がアッシングされる）が、先の誘電体のエッチングプロセスから堆積するフルオロカーボンベースのポリマーを含み得るプロセスチャンバ内でしばしば実行される。あるいは、１ステップアッシングプロセスは、先のエッチングプロセスからのポリマー堆積物からきれいにされたプロセスチャンバ内で実行され得る。
本発明の目的は、１ステップアッシングと比較し周囲の基板の層の浸食を減少し、フォトレジスト残り及びエッチング残渣を除去するプラズマ処理方法を提供することである。
上記及び他の目的は、酸素を含むガスを有するプロセスガスを使用する２ステップその場プラズマアッシングプロセスを使用することにより達成される。
第１のアッシングステップの間、第１の低バイアスレベル又はゼロバイアスレベルが、基板を載置する基板ホルダに印加され、一方、第２のアッシングステップの間、第２のバイアスレベルが印加される。
基板に低バイアス又はゼロバイアスが印加される第１のアッシングステップの間、基板とプロセスチャンバの内部表面／壁上のフォトレジスト残り及びエッチング残渣の重要な量は、エッチングされ、チャンバから除去され、残っている基板の層の浸食は最小化される。第２のアッシングステップの間、増加されたバイアスは印加され、アッシングプロセスはフォトレジスト残りとエッチング残渣が除去されるまで、継続される。
本発明の第１の実施の形態である、２ステッププラズマアッシングプロセスは、プロセスチャンバからフォトレジスト残り及びエッチング残渣を除去する為に使用される。ゼロバイアス又は低バイアスを基板を載置する基板ホルダに印加する第１のアッシングステップの間、先行するエッチングプロセスからの、フォトレジスト残り及びエッチング残渣のかなりの量は、残っている基板の層の浸食の最小化を伴い、チャンバからエッチング及び除去される。第２のアッシングステップの間、増加されたバイアス基板ホルダに印加去れアッシングプロセスは、フォトレジスト及び／又はハードマスク残りとアッシング後の残渣とは除去される。
本発明の２ステップその場アッシングプロセスは、下記１）〜５）の少なくとも一つを満たすことによって、上記の欠点の多くを軽減することができる。
１）キャップ層消耗の最少化
２）誘電体の形態の上部での、その誘電体のファセッティング／浸食の最少化及びエッチング後／臨界精度（ＣＤ：クリティカルディメンション）バイアスの低減化
３）アッシング後残渣のを最少化
４）その場アッシングの間、低誘電率膜へ導入されたダメージ（ｋ値の低下）の最少化
５）自動チャンバドライ（乾式）クリーニングの提供、チャンバクリーニング間の平均時間の増加。
図２は、２ステップアッシングプロセスの典型的な断面の描写を示す図である。２ステップ酸素アッシングのうちの、第１のアッシングステップ１０２の間、ウェハ上のフォトレジスト１０６とチャンバ壁（図示せず）とウェハ上に堆積したフルオロカーボンポリマー１１２はエッチングされる。ゼロ又は低バイアスが印加されるとき、誘電層１０４の浸食とキャップ層１０２の消耗最小となる。第１アッシング１２０の間、チャンバはどのポリマー残渣もドライクリーニングされる。第１のアッシングステップの長さは、時間に基づき、アッシング後の残渣１１０の少量及びたぶん基板上のフォトレジスト１０６の少量を残すことができる。
第２のアッシングステップ１３０の間、バイアスは印加され、アッシングは、どのアッシング後の残渣も、そしてどのフォトレジストの残り１０６を十分に除去する時間の間、実施される。
２ステップその場アッシングプロセスができる為の、そのプロセスパラメータスペースは、例えば、チャンバ圧力２０〜１０００ｍＴｏｒｒ、プロセスガス流量２０〜１０００ｓｃｃｍ、第１のアッシングステップではほぼ１００Ｗ以下のＲＦバイアス、第２のアッシングステップではほぼ１００Ｗ以上のＲＦバイアスを使用する。しかしＲＦバイアスは明らかにされる。
使用される際、RFバイアスは明らかにされるが、ＤＣバイアスもまた使用されるか、ＲＦバイアスの代わりとして使用される。その上、チャンバ圧力は、アッシングプロセスの間、変えられることができる。たとえば、チャンバ圧力は、第１のステップから第２のステップへ変えることができる。さらに、プロセスガスの組成は、アッシングプロセスの間、変えられることができる。たとえば、プロセスガス（そして、プロセスガスの中の異なるガスの流量比率）は、第１のステップから第２のステップへ変えることができる。酸素のようなプロセスガスは単独で使用される、しかし、それはまた、他のガス（例えば。ＨｅとＡｒのような不活性ガス、そして、Ｎ２）とともに使われるかもしれない。
あるいは、２ステッププロセスの間、バイアスがチャンバから除去されたポリマーのかなりすべてに（すべてではないが）、スループットを増加するため印加される、しかし、従来の１ステッププロセスの影響のいくつかを再導入するためのコストは除く。
さらに、シングルバイアスだけを使うような上の記載だが、様々なバイアスをその代わりに使うことができる。例えば、バイアスが増加（連続的に、もしくはステップ状（例えば１０Ｗ増加）に。０Ｗからほぼ１００Ｗへ、第２ステップの、前に、中に、もしくは後に）されても良い。
上で記載したように、第１のステップのための時間期間は、チャンバ壁とウェハ面からのフルオロカーボン材料の除去を完全とするために、十分長くしなければならない。たとえば、第１のステップのための所要期間は、１０の秒から１００の秒まで変動できる。望ましくは、第１のステップのための時間持続時間は、２０から５０の秒まで変動する。同様に、第２のステップのための所要期間は、どんなアッシング後残渣でも、どんな残りのフォトレジストでも取り除くため十分に長くなければならない。たとえば、第２のステップのための所要時間は、１０の秒から１００の秒まで変動することができる。望ましくは、第２のステップのための所要期間は、２０から５０の秒まで変動する。
あるいは、図２の２ステップアッシングプロセスでは、第１のステップ１２０の終わりと第２のステップ１３０は、終点検出を使用して決定され得る。終点検出の一つの可能な方法は、ポリマー（そしておそらくフォトレジスト）のすべて（もしくはかなりすべて）がチャンバからいつ取り除かれたかを示す、プラズマ領域から放射される光スペクトルの部分をモニタすることである。たとえば、そのような除去を示すスペクトルの部分は、４８２．５ｎｍ（ＣＯ）、７７５．５ｎｍ(Ｆ)、および４４０ｎｍ（ＳｉＦ4）の波長を有し、光学的発光分光法（ＯＥＳ：Optical Emission Spectroscopy）を使って測ることができる。それらの周波数と一致している放射レベルが、指定された閾値を横切った（例えば、かなりゼロに落ちるか、特定のレベルより上に増加する）後、第１のステップは終了したと考えられる。終点情報を提供する他の波長も、また、使用することができる。
第１のステップ終了の後、第２のステップは、どんな残りのアッシング後残渣（ＰＡＲ：post-ash residue）でも取り除くために望ましくは５０〜２００％のオーバーアッシングを使用する。すなわち、第１のステップが５０秒で完了するならば、第２のステップは５０％のオーバーアッシングに対しては２５秒、そして１００％のオーバーアッシングに対しては５０秒であるだろう。オーバーアッシングの実際量は、異なる度にオーバーアッシングされる一連の基板を調べることによって経験的に決定することができる。
第１の例で、図３はアッシングプロセスの間、キャップ層１０２のロスを概略的に示す。アッシングプロセスに続いて、キャップ層のロス１２０は、走査電子顕微鏡（ＳＥＭ）イメージにおいてキャップ層の薄膜化として測定される。キャップ層ロス１２０は、３つのアッシングプロセスに対し測定された：
ａ）ポリマー堆積物を有するチャンバ内の２ステップアッシング（第１のステップのゼロバイアス、第２のステップの増加されたバイアス）；
ｂ）きれいなチャンバの従来の１ステップアッシング；そして
ｃ）ポリマー堆積物を有するチャンバ内の従来の１ステップアッシング。
これらのアッシングプロセスのプロセス状況は、以下の通りであった。
ａ）第１のアッシングステップ：チャンバ圧力＝５０ｍＴｏｒｒ、ＲＦバイアス＝０Ｗ、酸素流量２００ｓｃｃｍ、第２のアッシングステップ：チャンバ圧力＝２０ｍＴｏｒｒ、ＲＦバイアス＝１５０Ｗ、酸素流量＝２０ｓｃｃｍ、Ａｒ／酸素流量＝２００／２０ｓｃｃｍ；
ｂ）チャンバ圧＝５０ｍＴｏｒｒ、ＲＦバイアス＝１５０Ｗ、酸素流量２００ｓｃｃｍ；そして
ｃ）チャンバ圧＝５０ｍＴｏｒｒ、ＲＦバイアス＝１５０Ｗ、酸素流量２００ｓｃｃｍ.
１ステッププロセスｂ)とｃ) と比較した時、減少されたキャップ層ロス１２０は、上記の２ステップアッシングプロセス(ａ)で観察される。たとえば、表１に示すように、キャップ層ロスは、ｃ)＞ｂ)＞ａ)の順序で減少する。その結果、２ステッププロセスは、キャップ層ロスを最小にするアッシング方法を提供する。
Figure 2005523587
第２の例で、図4Ａ〜4Ｃは、アッシングプロセスのＯＥＳグラフを示す。上記のプロセスの間、チャンバ（基板面を含むこと）の表面からのフルオロカーボンポリマーの放出は、ＯＥＳを使ってモニタすることができる。図4Ａ〜4ＣのＯＥＳグラフは、上記記載されたａ)〜ｃ)アッシングプロセスと、それぞれ一致する。図４Ａで、ＣＯ（４８２．５ｎｍ）とＦ（７７５．５ｎｍ）種と一致する放射光信号をモニタリングする時、２ステップアッシングプロセスは実行される。第１のアッシングステップ（ゼロバイアスが印加）の間、ＣＯとＦの最初の最大強度信号であり、その２つの信号は、単調に減少し、２つのシグナルは単調に減少し、その後、第１のアッシングステップ終了で、ＣＯとＦとの種は相対的に低いレベルを示す。第２のアッシングステップ（バイアスは印加）の間、低Ｆ信号レベルは維持される、しかし、ＣＯ信号はアッシングプロセスの残りのために維持される新しい低レベルに達する前に最大強度を示す。重要なことに、図４ＡのＯＥＳグラフはＣＯのその相対的に低いレベルを示す、そして、Ｆ種は、第１のアッシングステップの終わりの前に達する。したがって、ＦとＣＯとの信号（および／または他のＯＥＳ信号）は、第１のアッシングステップの終わりを決定する為に使用できる。図４Ａの第２のアッシングステップの終わりは、また、ＣＯ信号（および／または他のＯＥＳ信号）から決定できる。
図４Ｂは、きれいなチャンバで従来のワンステップアッシングプロセスの間のＯＥＳグラフを示す。図４Ｃは、ポリマーの堆積物を有するチャンバ中での従来のワンステップアッシングプロセスの間のＯＥＳグラフを示す。大きなＣＯとＦとの信号は、バイアスの存在でアッシングプロセスの間、これらの種の高いレベルを示す。ＣＯとＦのかなり減らされたレベルは図４Ｃと比較して図４Ｂで観察される、しかし、バイアスがオフの時の図４Ａの第１のステップと比較して、ＣＯとＦのより高いレベルはバイアスオンで図４Ｃで観察される。
重要なことには、図4Ａ〜4Ｃは、ＯＥＳが、アッシングプロセスに不利益で、そして誘電層のファセッティングとキャップ層ロスの結果となるプラズマ種（例えばＦ）の存在をモニタするために利用できることを示す。さらに、ＯＥＳは不利益な種がプラズマ環境でかなりの量で存在するプラズマ期間の終わりを決定するために利用されることができる。
アッシングプロセスの間に起こる誘電層の側壁へのダメージは、半導体製造で重要である。プラズマアッシングの後で、ダメージはＨＦエッチングソリューション（溶液）へさらされるため、誘電側壁ロスを測ることによって評価できる。
第３の例で、図５は概略的に誘電側壁ロスを示す。図５の誘電側壁ロスは、ＨＦソルーションへさらされた後、誘電層１０４のトップ１３０と中間１３２との除去として測られる。図５のテスト構造は、さらにＳｉＮ層１０６とＳｉＣ層１０２とを含んでいた。誘電体側壁ロスは、３つの上記記載したアッシングプロセス（ａ）〜ｃ））と、そして加えて、ｄ）の低い全チャンバ圧力、及びａ）のプロセス中の第１のアッシングプロセスより高い酸素流量の２ステップアッシングプロセスとのそれぞれを使用し測定された。
アッシングプロセスｄ)のＴＨＥプロセス状況は、以下の通りであった。
第１のアッシングステップ：
チャンバ圧力＝２０ｍＴｏｒｒ、ＲＦバイアス＝０Ｗ、酸素流量５００ｓｃｃｍ；
第２のアッシングステップ：
チャンバ圧力＝２０ｍＴｏｒｒ、ＲＦバイアス＝１５０Ｗ、酸素流量２０ｓｃｃｍ、Ａｒ／酸素流量＝２００／２０ｓｃｃｍ.
プラズマアッシングされた基板は、０．５％ＨＦソリューションに５秒から３０秒の間、さらされた。ＨＦの３０秒さらされた側壁ロスのＳＥＭ分析は、アッシングプロセスａ)〜ｄ)に対して、表２で示される。まとめとして、誘電側壁ロス（したがって、アッシングプロセスの間の側壁ダメージ）は、２ステッププロセスａ)より２ステップアッシングプロセスｄ)（チャンバ圧力とより高い酸素流量が利用されるところ）より少ない。それに加えて、きれいなチャンバで実行されたプロセスｂ)が、ポリマー堆積物を有するチャンバで両方とも実行された１ステップｃ)と２ステッププロセスａ）より少ない誘電側壁ロスを示す。
Figure 2005523587
現在の発明の多数の修正変更は、上記の教示を考慮して可能である。それは、したがって、添付の請求の範囲内で、発明は、特にここで記載されるようなもの以外でも実行できることが理解できる。
本発明のより完全な認識とその付随する利点の多くは、次の詳細な記載によって、特に添付図面と共に考慮する時に、容易に明りょうになる。
１ステップアッシングプロセスの典型的な断面の描写を示す図である。 ２ステップアッシングプロセスの典型的な断面の描写を示す図である。 アッシングプロセスの間のキャップ層のロス（減少）を概略的に示す図である。 アッシングプロセスの発光分光法（ＯＥＳ：Optical Emission Spectroscopy)のグラフを示す図である。 アッシングプロセスの発光分光法（ＯＥＳ：Optical Emission Spectroscopy)のグラフを示す図である。 アッシングプロセスの発光分光法（ＯＥＳ：Optical Emission Spectroscopy)のグラフを示す図である。 誘電体の側壁のロスを概略的に示す図である。

Claims (34)

  1. 酸素含有ガスを含むプロセスガスを導入することと、
    プラズマプロセスチャンバ内にプラズマを生成することと、
    基板ホルダ上に載置した基板を前記プラズマにさらすことと、
    前記基板ホルダに、第１のバイアスを印加することにより第１のアッシングステップを行うことと、
    前記基板ホルダに、前記第１のバイアスより大きい第２のバイアスを印加することにより第２のアッシングステップを行うこと、を具備するその場アッシングの方法。
  2. 前記酸素含有ガスは酸素（Ｏ２）を含む請求項１の方法。
  3. 前記プロセスガスは、さらに不活性ガスを有する請求項１の方法。
  4. 前記不活性ガスは、Ｈｅ，Ａｒ、及びＮ２の少なくとも１つを有する請求項３の方法。
  5. 前記第１のバイアスは、ほぼ１００Ｗより低く、前記第２のバイアスはほぼ１００Ｗより高い請求項１の方法。
  6. 前記第１のバイアスは、ほぼ５０Ｗより低い請求項１の方法。
  7. 前記第１のバイアスは、ほぼゼロに等しい請求項１の方法。
  8. 前記第２のバイアスは、１２０Ｗを越える請求項１の方法。
  9. 前記第２のアッシングステップは、前記第１のアッシングステップと異なるチャンバ圧力、及びプロセスガス流量の少なくとも１つを前記第２のアッシングステップで使用すること、をさらに具備する請求項１の方法。
  10. 前記第１のアッシングステップは、前記プラズマから放射された光を検出することと、
    前記放射された光から前記第１のアッシングステップの前記状態を決定すること、をさらに具備する請求項１の方法。
  11. 前記放射された光の前記検出は、終点を確立するための方法を提供する請求項１０の方法。
  12. 前記放射された光は、励起された種から生じ、そして前記第１のアッシングステップの前記状態の情報を表す請求項１０の方法。
  13. 前記放射された光は、ＣＯ及びフッ素含有種の少なくとも１つから生じる請求項１０の方法。
  14. 前記フッ素含有種は、フッ素である請求項１３の方法。
  15. 前記第２のアッシングステップは、前記プラズマから放射された光を検出することと、
    前記放射された光から前記第２のアッシングステップの前記状態を決定すること、をさらに具備する請求項１の方法。
  16. 前記放射された光は、励起された種から生じ、そして前記第２のアッシングステップの前記状態の情報を表す請求項１５の方法。
  17. 前記放射された光は、ＣＯ、及びフッ素含有種の少なくとも１つから生じる請求項１６の方法。
  18. 前記フッ素含有種は、フッ素である請求項１７の方法。
  19. 前記プラズマから放射された光を検出することと、
    前記放射された光から前記第１と第２のアッシングステップの状態を決定すること、をさらに具備する請求項１の方法。
  20. 前記放射された光は、励起された種から生じ、そして前記第１と第２とのアッシングステップの前記状態の情報を表す請求項１９の方法。
  21. 前記放射された光は、ＣＯ、及びフッ素含有種の少なくとも１つから生じる請求項１９の方法。
  22. 前記フッ素含有種は、フッ素である請求項２１の方法。
  23. 前記第２のアッシングステップの前記長さは、前記第１のアッシングステップの前記長さの５０％から３００％の間である請求項１の方法。
  24. 前記プロセスガスの流量は、２０ｓｃｃｍから１０００ｓｃｃｍの間である請求項１の方法。
  25. 前記酸素含有ガスの流量は、２０ｓｃｃｍから１０００ｓｃｃｍの間である請求項１の方法。
  26. 酸素（Ｏ２）の流量は、２０ｓｃｃｍから１０００ｓｃｃｍの間である請求項２の方法。
  27. 前記第１のアッシングステップの前記プロセスガスの流量は、２０ｓｃｃｍから１０００ｓｃｃｍの間である請求項１の方法。
  28. 前記第２のアッシングステップの前記プロセスガスの前記流量は、２０ｓｃｃｍから１０００ｓｃｃｍの間である請求項１の方法。
  29. 前記プロセスガスの前記流量は、前記第１と前記第２とのアッシングステップの間で変化する請求項１の方法。
  30. 前記プロセスチャンバの圧力は、２０ｍＴｏｒｒから１０００ｍＴｏｒｒの間である請求項１の方法。
  31. 前記第１のアッシングステップの前記プロセスチャンバの圧力は、２０ｍＴｏｒｒから１０００ｍＴｏｒｒの間である請求項１の方法。
  32. 前記第２のアッシングステップの前記プロセスチャンバの前記圧力は、２０ｍＴｏｒｒから１０００ｍＴｏｒｒの間である請求項１の方法。
  33. 前記プロセスチャンバの前記圧力は、前記第１と第２とのアッシングステップの間で変化する請求項１の方法。
  34. 酸素含有ガスを有するプロセスガスを導入することと、
    プラズマプロセスチャンバ内にプラズマを生成することと、
    基板ホルダ上に載置した基板を前記プラズマにさらすことと、
    前記基板ホルダに第１のバイアスを印加することにより、クリーニングステップを実行することと、
    前記基板ホルダに、前記第１のバイアスより大きな第２のバイアスを印加することによりアッシングステップを実行すること、を具備するその場プロセスの方法。
JP2003586928A 2002-04-16 2003-01-17 フォトレジストおよびエッチング残渣の除去方法 Expired - Fee Related JP5085840B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37244602P 2002-04-16 2002-04-16
US60/372,446 2002-04-16
US10/259,768 2002-09-30
US10/259,768 US7169440B2 (en) 2002-04-16 2002-09-30 Method for removing photoresist and etch residues
PCT/US2003/000032 WO2003090270A1 (en) 2002-04-16 2003-01-17 Method for removing photoresist and etch residues

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010261500A Division JP2011066441A (ja) 2002-04-16 2010-11-24 フォトレジストおよびエッチング残渣の除去方法

Publications (2)

Publication Number Publication Date
JP2005523587A true JP2005523587A (ja) 2005-08-04
JP5085840B2 JP5085840B2 (ja) 2012-11-28

Family

ID=28794183

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003586928A Expired - Fee Related JP5085840B2 (ja) 2002-04-16 2003-01-17 フォトレジストおよびエッチング残渣の除去方法
JP2010261500A Pending JP2011066441A (ja) 2002-04-16 2010-11-24 フォトレジストおよびエッチング残渣の除去方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010261500A Pending JP2011066441A (ja) 2002-04-16 2010-11-24 フォトレジストおよびエッチング残渣の除去方法

Country Status (7)

Country Link
US (1) US7169440B2 (ja)
JP (2) JP5085840B2 (ja)
KR (1) KR20050000500A (ja)
CN (1) CN100380604C (ja)
AU (1) AU2003262408A1 (ja)
TW (1) TWI292923B (ja)
WO (1) WO2003090270A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3816080B2 (ja) * 2004-02-20 2006-08-30 松下電器産業株式会社 プラズマ処理方法およびプラズマ処理装置
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping
KR100732860B1 (ko) 2004-12-14 2007-06-27 동부일렉트로닉스 주식회사 반도체 기판 상의 산화막 식각 후 애싱 방법
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
JP4522888B2 (ja) * 2005-03-01 2010-08-11 東京エレクトロン株式会社 プラズマ処理装置におけるｆ密度測定方法とプラズマ処理方法およびプラズマ処理装置
US20060196846A1 (en) * 2005-03-01 2006-09-07 Tokyo Electron Limited Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US20060199370A1 (en) * 2005-03-01 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US7964511B2 (en) * 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
CN100377308C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体刻蚀前去除颗粒的工艺
CN100362633C (zh) * 2005-12-02 2008-01-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种去除刻蚀工艺后硅片表面颗粒的等离子体清洗方法
US20080009127A1 (en) 2006-07-04 2008-01-10 Hynix Semiconductor Inc. Method of removing photoresist
KR100780660B1 (ko) * 2006-07-04 2007-11-30 주식회사 하이닉스반도체 높은 도즈의 이온주입배리어로 사용된 감광막의 스트립방법
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
NL1034059C2 (nl) * 2007-06-29 2008-12-30 Draka Comteq Bv Werkwijze voor het vervaardigen van een voorvorm voor optische vezels onder toepassing van een dampdepositieproces.
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
US7910477B2 (en) * 2007-12-28 2011-03-22 Texas Instruments Incorporated Etch residue reduction by ash methodology
CN101556439B (zh) * 2008-04-10 2012-07-18 北京京东方光电科技有限公司 去除模拟基板上聚酰亚胺膜的方法
CN101840882B (zh) * 2009-03-20 2012-05-09 中芯国际集成电路制造(上海)有限公司 浅槽隔离的方法
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
US8641828B2 (en) 2011-07-13 2014-02-04 United Microelectronics Corp. Cleaning method of semiconductor manufacturing process
KR20140132878A (ko) * 2013-05-08 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104733336B (zh) * 2013-12-19 2017-11-03 中微半导体设备(上海)有限公司 等离子体去胶工艺的终点检测系统和方法
CN103903964B (zh) * 2014-04-14 2016-11-02 中国科学院微电子研究所 一种用氟基气体钝化刻蚀胶掩蔽的薄膜的方法
CN104391434A (zh) * 2014-09-24 2015-03-04 上海华力微电子有限公司 光刻胶去除方法
US10312075B2 (en) 2015-09-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment system and method
US10586696B2 (en) 2017-05-12 2020-03-10 Applied Materials, Inc. Halogen abatement for high aspect ratio channel device damage layer removal for EPI growth
US11020778B2 (en) * 2018-07-12 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist removal method using residue gas analyzer
KR102678588B1 (ko) 2018-11-14 2024-06-27 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
CN109920729B (zh) * 2019-03-27 2022-12-02 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示装置
CN113785381A (zh) 2019-04-30 2021-12-10 朗姆研究公司 用于极紫外光刻抗蚀剂改善的原子层蚀刻及选择性沉积处理
JP7493400B2 (ja) * 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
CN110581065A (zh) * 2019-09-25 2019-12-17 上海华力集成电路制造有限公司 光刻胶去除方法及光刻胶重制方法
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法
EP3908882A4 (en) 2020-01-15 2022-03-16 Lam Research Corporation UNDERCOAT FOR PHOTOCOAT ADHESION AND DOSE REDUCTION
WO2023009364A1 (en) * 2021-07-29 2023-02-02 Lam Research Corporation Rework of metal-containing photoresist
CN116535108B (zh) * 2023-07-05 2023-09-22 上海传芯半导体有限公司 衬底回收方法、再生的光掩模基版及光掩模版的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000231202A (ja) * 1999-02-12 2000-08-22 Tokyo Ohka Kogyo Co Ltd レジストのアッシング方法
JP2003007689A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp アッシング装置、アッシング方法及び半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2170649A (en) * 1985-01-18 1986-08-06 Intel Corp Sputtered silicon as an anti-reflective coating for metal layer lithography
GB8629634D0 (en) * 1986-12-11 1987-01-21 Dobson C D Reactive ion & sputter etching
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US5554854A (en) * 1995-07-17 1996-09-10 Eaton Corporation In situ removal of contaminants from the interior surfaces of an ion beam implanter
US6962883B2 (en) * 1996-08-01 2005-11-08 Texas Instruments Incorporated Integrated circuit insulator and method
JP3380846B2 (ja) * 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
TW394989B (en) 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3408409B2 (ja) * 1997-10-29 2003-05-19 松下電器産業株式会社 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法
US6103074A (en) * 1998-02-14 2000-08-15 Phygen, Inc. Cathode arc vapor deposition method and apparatus
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
WO2000026954A1 (en) * 1998-10-30 2000-05-11 Applied Materials, Inc. Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
US6491042B1 (en) * 1998-12-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Post etching treatment process for high density oxide etcher
JP2000269187A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 基板処理のモニタリング方法及び半導体装置の製造方法
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
JP2001007094A (ja) 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのための総合エッチング後処理方法
TW420857B (en) 1999-06-04 2001-02-01 Applied Materials Inc Post etch treatment to remove photoresist
JP2001168086A (ja) * 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6677242B1 (en) * 2000-08-12 2004-01-13 Applied Materials Inc. Integrated shallow trench isolation approach
US6815362B1 (en) * 2001-05-04 2004-11-09 Lam Research Corporation End point determination of process residues in wafer-less auto clean process using optical emission spectroscopy
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP3921364B2 (ja) * 2001-08-21 2007-05-30 松下電器産業株式会社 半導体装置の製造方法
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000231202A (ja) * 1999-02-12 2000-08-22 Tokyo Ohka Kogyo Co Ltd レジストのアッシング方法
JP2003007689A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp アッシング装置、アッシング方法及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법

Also Published As

Publication number Publication date
AU2003262408A1 (en) 2003-11-03
JP2011066441A (ja) 2011-03-31
CN1647257A (zh) 2005-07-27
JP5085840B2 (ja) 2012-11-28
TW200401334A (en) 2004-01-16
TWI292923B (en) 2008-01-21
KR20050000500A (ko) 2005-01-05
US7169440B2 (en) 2007-01-30
CN100380604C (zh) 2008-04-09
US20030192856A1 (en) 2003-10-16
WO2003090270A1 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
JP5085840B2 (ja) フォトレジストおよびエッチング残渣の除去方法
JP4422493B2 (ja) フォトレジストおよびエッチング残渣の除去方法
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
JP5193604B2 (ja) フォトレジスト及びエッチング残渣の低圧除去方法
US20080286979A1 (en) Method of controlling sidewall profile by using intermittent, periodic introduction of cleaning species into the main plasma etching species
JP2014090192A (ja) 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
JP2007080850A (ja) プラズマアッシング方法
KR100586758B1 (ko) Ｔｅｒａ 경질 마스크 물질을 위한 계내 플라즈마 에치
JP5493165B2 (ja) 半導体装置の製造方法
Yost et al. Dry etching of amorphous-Si gates for deep sub-100 nm silicon-on-insulator complementary metal–oxide semiconductor
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
KR100562320B1 (ko) 금속층 식각 시 실리콘 산화물 계열의 반사 방지층을식각하는 방법
KR20060075792A (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
JP2010118418A (ja) プラズマ処理装置のクリーニング方法
JPH04329635A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110117

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees