KR20050000500A - 포토레지스트와 에칭 잔여물을 제거하는 방법 - Google Patents

포토레지스트와 에칭 잔여물을 제거하는 방법 Download PDF

Info

Publication number
KR20050000500A
KR20050000500A KR10-2004-7016365A KR20047016365A KR20050000500A KR 20050000500 A KR20050000500 A KR 20050000500A KR 20047016365 A KR20047016365 A KR 20047016365A KR 20050000500 A KR20050000500 A KR 20050000500A
Authority
KR
South Korea
Prior art keywords
ashing
bias
plasma
sccm
emitted light
Prior art date
Application number
KR10-2004-7016365A
Other languages
English (en)
Inventor
발라스브라마니암바이드야나탄
하기와라마사아키
니시무라에이이치
이나자와고우이치로
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050000500A publication Critical patent/KR20050000500A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

선행하는 유전체층의 플라즈마 에칭 중에 형성된 포토레지스트 전여물과 에칭 잔여물을 제거하기 위한 플라즈마 에싱을 위한 방법이 제공된다. 상기 에싱방법은, 챔버표면으로부터 치명적인 플루오로카본 잔여물을 에칭하고 제거함에 더하여 기판으로부터 포토레지스트 잔여물 및 에칭잔여물의 상당량을 제거하기 위하여, 상기 제 1 의 세정단계에 기판에 낮거나 제로 바이어스를 인가하여, 두 단계 플라즈마 처리를 사용하고 산소함유가스를 포함한다. 증가된 바이어스는 기판으로부터 포토레지스트 잔여물 및 에칭잔여물을 제거하기 위한 제 2 의 세정단계에서 기판에 인가된다. 사기 두 단계 처리는 종래 한 단계 에싱처리에서 일반적으로 발견되는 메모리효과를 감소시킨다. 끝점검출방법이 에싱공정을 모니터링하기 위해 사용될 수 있다.

Description

포토레지스트와 에칭 잔여물을 제거하는 방법{METHOD FOR REMOVING PHOTORESIST AND ETCH RESIDUES}
본 발명은 플라즈마처리에 관련되며, 특히 반도체 제조공정에 있어 에칭공정 후의 포토레지스트와 에칭 잔여물의 세정 및 제거에 관한 것이다.
본 출원은 2002년 9월 30일 출원된 미국 특허출원 번호 10/259,768호와 2002년 9월 30일에 출원된 미국 특허출원 번호 10/258,381호에 관련되며, 이를 우선권주장하며, 상기 각 출원의 모든 내용은 본원에 참고로서 포함된다. 본 출원은 함께 출원중인 “포토레지스트와 에칭 잔여물을 제거하기 위한 방법”이란 제목을 가진 본원과 동일자 출원의 국체출원 번호 PCT/US02/XXXXX, 대리인 파일번호 227651WO와 관련되며, 그 전체 내용이 본원에 참고로 포함된다.
본 발명의 보다 완벽한 이해와 이에 수반되는 많은 장점은 다음의 상세한 설명을 참고로, 특히 첨부도면과 관련하여 고려될 때, 쉽고 분명하게 될 것이다.
도 1은 한 단계 에싱공정의 대표적인 단면적을 나타낸다.
도 2는 두 단계 에싱공정의 대표적인 단면적을 나타낸다.
도 3은 에시공정중의 캡층의 손실을 도식적으로 나타낸다.
도 4A-4C는 에시공정의 에시공정의 광학 분광분석기(Optical EmissionSpectroscopy, OES) 그래프를 나타낸다.
도 5는 유전체 측벽손실을 도식적으로 나타낸다.
플라즈마처리시스템은 반도체, 집적회로, 디스플레이 및 다른 소자의 제조와 처리에서 반도체기판과 같은 기판에 물질을 제거하거나 증착하기 위해 사용된다. 집적회로의 패턴을 포토리소그래픽 마스크로부터 기판에 전사하거나 기판상에 유전성 또는 도전성 막을 증착하기 위한 반도체기판의 플라즈마 처리는 산업에서 표준적인 방법이 되어왔다.
다양한 형태의 막이 에칭되는 반도체공정에 있어서, 집적화의 도전과제와 이의 취사선택(trade-off)은 여전히 과제로 남아있다. 종래, 유전체층은 수직접촉을 형성하기 위해 도전성물질을 증착하기 위한 개구부를 가지도록 패터닝되었다. 패터닝공정에서, 에칭을 막는 감광층 및/또는 하드마스크층이 유전체층 위에 증착되고, 선택된 패턴에 노출되어 현상된다. 그런 다음, 상기 층구조는 패터닝된 포토레지스트층이 유전체층에서 개구부를 규정짓는 플라즈마환경에서 에칭된다.
에칭단계에 이어, 포토레지스트 잔여물과 에칭잔여물(예를 들면, 폴리머 찌꺼기)은 종종 에칭된 형상(feature)과 챔버표면 상에서 관찰된다. 플라즈마 세정{본래 에싱(ashing)이라고도 알려져 있는}에서 집적화 도전과제 중의 하나는 주변층의 침식을 피하면서 포토레지스트 잔여물과 에칭 잔여물을 성공적으로 제거하는 것이다. 공지의 시스템은 기판에 인가된 바이어스가 에싱공정을 통하여 일정하게 유지되는 한 단계의 에싱공정을 사용하고 있다.
할로겐화 탄소(halocarbon)는 일반적으로 산화물과 새로운 SiOC-함유 저-k 유전물질과 같은 유전체층을 에칭하는 데에 사용된다. 이러한 가스들은 유전체 에칭공정 중에 처리챔버의 내부표면 또는 기판표면에 증착될 수 있는 플루오르카본 폴리머 에칭 부산물을 발생하는 것으로 알려져 있다.
도 1은 한 단계의 에싱공정의 대표적인 단면도이다. 구조체(100)로부터 포토레지스트(106)를 제거하기 위한 종래의 한 단계 에싱공정 중에, 플루오르카본 폴리머는 챔버벽으로부터 방출/에칭되며(일반적으로 메모리효과로 불린다), 밑에 있는 유전체층(104)과 캡층(cap layer, 예를 들면, SiN, SiC)을 침식하여, 유전체층과 캡층 손실(110)의 깍인면(108)을 만들게 되고, 때로는 심지어 캡층(102)을 뚫고 밑에 있는 도전층(예를 들면, 구리)를 침식한다. 이러한 효과는 챔버벽 근처의 높은 플루오로카본 폴리머 농도 때문에 웨이퍼의 모서리에서 매우 높게 될 수 있다. 대안적으로, 구조체(100)는 또한 플루오로카본 폴리머 증착물을 포함할 수 있다.
종래의 한 단계의 에시공정 중에, 포토레지스트는 산소함유 플라즈마에서 제거될 수 있다. 후(後)-에시 잔여물의 형성을 피하기 위해, 약간의 바이어스 전력이 기판홀더에 인가된다. 이러한 공정중에, 선행하는 유전체의 에칭으로부터 챔버 상의 플루오르카본 증착물은 또한 에칭되고, 플라즈마에 플루오르 라디칼을 방출한다. 바이어스가 기판홀더에 인가될 때, 이러한 플루오르 라디칼은 밑에 있는 유전체막을 침식하여 캡층을 소비할 수 있다. 바이어스를 줄이거나, 제로 바이어스를 인가함에 의해, 유전체막 침식과 캡층소비는 감소될 수 있으나, 후-에시(post-ash) 잔여물은 여전히 관찰될 수 있다.
상기의 챔버문제를 야기할 수 있는 종래의 한 단계 에시공정은 다음의 플라즈마 공정조건: 챔버압력 = 50 mTorr, RF 바이어스 = 150W, O2유속 = 200sccm 을 포함할 수 있다.
반도체 제조공정에 있어서, 종래의 한 단계 에시공정은, 내부챔버표면(및 에시될 기판)이 선행하는 유전체 에칭공정으로부터 플루오로카본 기반의 폴리머 증착물을 포함할 수 있는 처리공정에서 빈번하게 수행된다. 대안적으로, 한 단계 에시공정은 이전의 에칭공정으로부터 폴리머증착물이 세정된 공정챔버에서 수행될 수있다.
본 발명의 목적은 한 단계 에싱에 비교하여 주변 기판층의 침식이 감소된 기판으로부터 포토레지스트 잔여물과 에칭잔여물을 제거하기 위한 플라즈마처리방법을 제공하는 것이다.
상기 목적 및 다른 목적은 산소함유가스로 구성된 처리가스를 사용하는 두 단계 본래의 플라즈마 에싱공정을 사용함에 의해 달성될 수 있다. 제 1 의 에싱단계에서, 제 1 의 낮은 또는 제로 바이어스레벨이 기판을 지지하는 기판홀더에 인가되며, 반면 제 2 의 바이어스레벨이 제 2 의 에싱단계 중에 인가된다.
낮은 또는 제로 바이어스가 기판에 인가되는 제 1 의 에싱단계에서, 처리챔버의 내부 표면/벽과 기판상의 포토레지스트 잔여물과 에칭잔여물의 상당량이 챔버로부터 에칭되고 제거되는 반면, 남아있는 기판 층들의 침식은 최소화된다. 제 2 의 에싱단계에서, 증가된 바이어스가 인가되고, 에싱공정은 포토레지스트 잔여물과 에칭잔여물이 제거될 때까지 계속된다.
본 발명의 일 실시예에서, 두 단계 플라즈마 에싱공정이 포토레지스트 잔여물과 에칭잔여물을 처리챔버로부터 제거하기 위해 사용된다. 제로 또는 낮은 바이어스가 기판을 지지하는 기판홀더에 인가되는 제 1 의 에싱단계에서, 이전의 에칭공정으로부터의 상당량의 포토레지스트 잔여물과 에칭잔여물이 에칭되고 남아있는 기판층의 침식이 최소화되며 챔버로부터 제거된다. 제 2 의 에싱단계에서, 증가된 바이어스가 기판홀더에 인가되며, 에싱공정은 포토레지스트 및/또는 하드마스트 잔여물 및 후-에시 잔여물이 제거될 때까지 계속된다.
본 발명에 있어서의 두 단계 본래의 에시공정은: 1)캡층소비를 최소화, 2)형상의 상부에서 유전체의 깍임/침식과, 후-에칭/임계-크기(Critical-Dimension, CD)의 바이어스 감소의 최소화, 3)후-에시 잔여물의 최소화, 4)본래의 에시중에 낮은-k 유전막에 유도된 손상(k값에서의 감소)의 최소화; 및 5)자동챔버건조세정을 제공하고, 이에 의해 챔버세정간의 평균시간을 증가시킴 중의 적어도 하나를 만족시킴에 의해 상기의 단점의 많은 것을 완화시킬 수 있다.
도 2는 두 단계 에싱공정의 대표적인 단면도를 나타낸다. 두 단계 산소함유 에시공정의 제 1 의 에싱공정(120)에서, 웨이퍼상의 포토레지스트(106)와 챔버벽(도시되지 않음)과 웨이퍼에 증착된 플루오로카본 폴리머(112)은 에칭된다. 제로 또는 낮은 바이어스가 인가됨에 따라, 유전체층(104)의 침식과 캡층(102)의 소비는최소화된다. 제 1 의 에싱단계(120)에서, 챔버는 여하의 폴리머 잔여물들이 건세정된다. 제 1 의 에싱단계(120)의 길이는 시간에 기초하며, 기판상에 적은 양의 후-에시 잔여물(110)과 적은 양의 포토레지스트(106)을 남길 수 있다.
제 2 의 에싱단계(130)에서, 비이어스가 인가되며, 에싱은 여하의 후-에시 잔여물(110)과 여하의 남아있는 포토레지스트(106)을 제거하기 위해 충분한 시간동안에 수행된다.
두 단계 본래의 에시공정을 위한 처리공간 파라미터는, 예를 들면 20-1000mTorr의 챔버압력, 20-1000sccm의 처리가스 유속, 제 1 의 에싱단계에서 약 100W 미만의 RF 바이어스 및 제 2 의 에싱단계에서 약 100W 보다 큰 RF 바이어스를 사용할 수 있다. 비록 RF 바이어스가 사용되는 것으로 개시될지라도, DC 바이어스가 사용될 수 있거나 RF 바이어스 대신에 사용될 수 있다. 추가적으로, 챔버압력은 에싱공정중에 변화될 수 있다. 예를 들면, 챔버압력은 제 1 의 단계로부터 제 2 의 단계까지 변화될 수 있다. 더욱, 처리가스의 조성은 에싱공정 중에 변화될 수 있다. 예를 들면, 처리가스(및 처리가스에 대한 다른 가스들의 유속)가 제 1 의 단계에서 제 2 의 단계까지 변화될 수 있다. O2와 같은 처리가스는 단독으로 사용될 수 있으나, 다른 가스들(예를 들면, He 및 Ar, 및 N2와 같은 불활성 귀가스(noble gases))과 함께 사용될 수 있다.
대안적으로, 제 2 의 단계에서, 바이어스는, 수율을 증가시키기 위해서 실질적으로 모든(그러나 전체가 아닌) 폴리머가 챔버로부터 제거될 때, 종래의 한 단계처리의 몇몇 효과를 재도입하는 희생을 감수하고 인가될 수 있다.
더욱, 상기에서 단 하나의 바이어스를 사용하는 것으로 설명되어 있을지라도, 다양한 바이어스가 대신 사용될 수 있다. 예를 들면, 바이어스는 제 2 의 단계중이거가 그 전 또는 그 후에 0W로부터 약 100W까지 연속적 또는 단계적(10W의 증가분을 가지고)으로 증가될 수 있다.
상기에 설명한 바와 같이, 제 1 의 단계 중의 기간은 챔버벽과 웨이퍼표면으로부터 플루오로카본 물질의 완전한 제거를 위해 충분히 길어야 한다. 예를 들면, 제 1 의 단계의 기간은 10초에서 100초 사이의 범위일 수 있다. 바람직하게는, 제 1 의 단계의 기간은 20에서 50초 사이의 범위에 있다. 비슷하게, 제 2 단계의 기간은 여하의 후-에시 잔여물과 여하의 잔존 포토레지스트를 제거하기에 충분히 길어야 한다. 예를 들면, 제 2 의 단계의 기간은 10초에서 100초 사이의 범위이다. 바람직하게는 제 2 의 단계의 기간은 20에서 50초 사이의 범위이다.
대안적으로, 도 2의 두 단계 에싱공정에서, 제 1 의 단계(120)와 제 2 의 단계(130)의 끝은 끝점 검출을 사용하여 결정될 수 있다. 끝점 검출의 하나의 가능한 방법은 모든(실질적으로 모든) 폴리머(및 가능하게는 포토레지스트)가 챔버로부터 제거된 때를 지시하는 플라즈마영역으로부터 발광스펙트럼의 일부를 모니터하는 것이다. 예를 들면, 그러한 제거를 나타내는 일부의 스펙트럼은 482.5nm(CO), 775.5nm(F) 및 440nm(SiF4)의 파장을 가지며, 광분광분석기(OES)를 사용하여 측정될 수 있다. 특정의 역치(예를 들면, 실질적으로 제로로 떨어지거나 특정의 레벨 위로 증가하는)를 가로지르는 주파수들에 대응하는 방출레벨 후에, 제 1 의 단계가 왼료된 것으로 고려된다. 끝점 정보를 제공하는 다른 파장이 사용될 수 있다.
제 1 의 단계의 끝점 이후에, 제 2 의 단계는 여하의 잔존 후-에시 잔여물(Post-Ahi Residue, PAR)을 제거하기 위해, 바람직하게는 50-200% 과잉에시(overash)를 사용한다. 즉, 제 1 의 단계가 50초 내에 완료되면, 제 2 의 단계는 50% 과잉에시에 대하여 25초이고, 100% 과잉에시에 대하여 50초일 것이다. 실제 과잉에시의 양은 다른 정도로 과잉에시된 일련의 기판들을 검사함에 의해 실험적으로 결정된다.
제 1 의 예에서, 도 3은 에시공정 중의 캡층(102)의 손실을 도식적으로 나타낸다. 캡층손실(120)은 에시공정에 이어 주사전자현미경(SEM) 이미지에서의 캡층의 얇아짐으로 측정된다. 캡층손실(120)은 a)폴리머 증착물을 가진 챔버내의 두 단계 에시(제 1 의 단계에서 제로 바이어스, 제 2 의 단계에서 증가된 바이어스); b)세정챔버내의 종래의 한 단계 에시; c)폴리머 증착물을 가진 종래의 한 단계 에시인 3개의 에시공정에 대하여 측정된다.
이러한 에시공정에서의 공정조건들은:
a)제 1 의 에시단계 : 챔버압력 = 50mTorr, RF바이어스 = 0W, O2유속 = 200sccm, 제 2 의 에시단계 : 챔버압력 = 20 mTorr, RF바이어스 = 150W, O2유속 = 20sccm, Ar/O2유속 = 200/20sccm;
b)챔버압력 = 50mTorr, RF바이어스 = 150W, O2유속 = 200sccm; 및
c)챔버압력 = 50mTorr, RF바이어스 = 150W, O2유속 = 200sccm 이다.
감소된 캡층손실(120)은, 한 단계 에시공정 (b)와 (c)와 비교될 때, 상기 두 단계 에시공정(a)에서 관찰된다. 예를 들면, 캡층손실은 표 1에서 나타낸 것처럼, (c) > (b) > (a)순서로 감소한다. 결과적으로, 두 단계 공정은 캡층손실을 최소화하는 에시방법을 제공한다.
표 1
제 2 의 실시예에서, 도 4A-4C는 에시공정의 OES 그래프를 나타낸다. 상기 공정동안에 챔버내의 표면(기판표면 포함)으로부터 플루오로카본 폴리머의 방출은 OES를 사용하여 모니터링될 수 있다. 도 4A-4C에서의 OES 그래프는 각각 상기에 언급된 a)-c) 에시공정들에 대응한다. 도 4A에서, 두 단계 에시공정은 CO(482.5nm ) 및 F(775.5nm) 물질(Species)에 대응하는 발광신호를 모니터링하는 동안 수행된다. 제 1 의 에시단계(제로바이어스가 인가된) 중에 CO와 F신호에서의 초기의 최대강도 후에, 두 신호들은 그 이후 단조롭게 감소하며, 제 1 의 에시단계의 끝에 CO와 F 물질의 상대적으로 낮은 레벨을 나타낸다. 제 2 의 에시단계(바이어스가인가된) 중에, 낮은 F신호레벨이 유지되지만, CO신호는 에시공정의 잔존물에 대하여 유지되는 새로운 낮은 레벨에 도달하기 전에 최대강도를 나타낸다. 중요하게, 도 4A에서 OES 그래프는 상대적으로 낮은 레벨의 CO와 F 물질이 제 1 의 에시단계 끝 이전에 도달되는 것을 나타낸다. 그러므로, F와 CO신호들(및/또는 다른 OES 신호들)은 상기 제 1 의 에시단계의 끝을 결정하기 위해 사용될 수 있다. 도 4A에서의 제 2 의 에시단계의 끝은 또한 CO 신호(및/또는 다른 OES 신호들)로부터 결정될 수 있다.
도 4B는 크린챔버(clean chamber) 내의 종래의 한 단계 에시공정 중의 OES 그래프를 나타낸다. 도 4C는 폴리머 증착물을 가진 챔버내의 종래의 한 단계 에시공정 중의 OES 그래프를 나타낸다. 바이어스 존재시 에시공정중에 큰 CO 및 F 신호들은 이러한 물질(Speicies)의 높은 레벨을 나타낸다. CO와 F의 상당히 감소된 레벨은 도 4C에 비교하여 도 4B에서 관찰되지만, 바이어스가 차단될 때 도 4A의 제 1 의 단계와 비교할 때, CO와 F의 보다 높은 레벨이 바이어스를 가진 도 4C에서 관찰된다.
중요하게, 도 4A-4C는 OES가 에시공정에 치명적이고, 유전체층과 캡층 손실의 침식을 야기할 수 있는 플라즈마 물질(예를 들면, F)의 존재를 모니터하기 위해 사용될 수 있다는 것을 나타낸다. 더욱, OES는 치명적인 물질이 플라즈마 환경에서 상당량 존재하는 플라즈마 주기의 끝을 결정하기 위해 사용될 수 있다.
에시공정 중에 나타나는 유전체 층의 측벽의 손실은 반도체 제조공정에서 중요하다. 플라즈마 에시에 수반하는 손실은 HF에칭용액에 노출에 의한 유전체 측벽손실을 측정함에 의해 평가될 수 있다.
제 3 의 실시예에서, 도 5는 유전체 측벽손실을 도식적으로 나타낸다. 도 5에서의 유전체 측벽손실은 HF용액에 노출된 후에 유전체층(104)의 상부(130)와 중간(132)에서의 침식으로서 측정된다. 도 5에서의 테스트 구조체는 SiN층(106)과 SiC층(102)을 더욱 포함한다. 유전체 측벽손실은 상기에서 언급된 3개의 에시공정 (a)-(c)의 각각 및, 더하여, 상기 a)공정의 제 1 의 에시단계보다도 높은 O2유속을 가진 낮은 전체 챔버압력에서의 두 단계 에시공정을 사용하여 측정된다.
에시공정 d)에서의 상기 공정조건은 : 제 1 의 에시단계: 챔버압력 = 20mTorr, RF바이어스 = 0W, O2유속 = 500sccm; 제 2 의 에시단계: 챔버압력 = 20mTorr, RF바이어스 = 150W, O2유속 = 20sccm, Ar/O2유속 = 200/20sccm 이다.
플라즈마 에시된 기판은 5초 내지 30초 동안 0.5% HF용액에 노출된다. 30초 HF 노출 중의 측벽손실의 SEM분석은 에시공정 a)-d)에 대하여 표 2에 나타나 있다. 간략하게, 유전체측벽손실(및, 그러므로 에시공정 중의 측벽손실)은 두 단계 에시공정 d)(보다 낮은 챔버압력과 보다 높은 O2유속이 사용되는)중에서 두 단계 공정 a) 보다 적다. 더하여, 크린챔버에서 수행된 한 단계 공정 b)는 폴리머 증착물을 가진 챔버내에서 수행되는 한 단계 공정 c) 및 두 단계 공정 a) 양자보다 적은 유전체 측벽손실을 나타낸다.
표 2
본 발명의 수많은 수정과 변형이 상기 기술의 관점에서 가능하다. 그러므로, 본 발명은 첨부된 청구항의 범위 내에서, 본원에서 특별히 설명된 것과 다르게 실행될 수도 있다는 것이 이해되어야 한다.

Claims (34)

  1. 에싱방법으로서:
    산소함유가스를 포함하는 처리가스를 도입하는 단계와;
    플라즈마 처리챔버내에 플라즈마를 발생하는 단계와;
    기판홀더의 상부에 지지되는 기판을 플라즈마에 노출시키는 단계와;
    기판홀더에 제 1 의 바이어스를 인가함에 의해 제 1 의 에싱단계를 수행하는 단계 및;
    상기 제 1 의 바이어스보다도 큰 제 2 의 바이어스를 상기 기판홀더에 인가함에 의해 제 2 의 에싱단계를 수행하는 단계를 포함하여 구성되는 에싱방법.
  2. 제 1 항에 있어서, 상기 산소함유가스는 O2를 포함하여 구성되는 에싱방법.
  3. 제 1 항에 있어서, 상기 처리가스는 더욱 불활성 가스를 포함하여 구성되는 에싱방법.
  4. 제 3 항에 있어서, 상기 불활성가스는 He, Ar 및 N2중 적어도 하나를 포함하여 구성되는 에싱방법.
  5. 제 1 항에 있어서, 상기 제 1 의 바이어스는 약 100W 미만이며, 상기 제 2 의 바이어스는 약 100W 보다 큰 에싱방법.
  6. 제 1 항에 있어서, 상기 제 1 의 바이어스는 약 50W 미만인 에싱방법.
  7. 제 1 항에 있어서, 상기 제 1 의 바이어스는 실질적으로 제로인 에싱방법.
  8. 제 1 항에 있어서, 상기 제 2 의 바이어스는 120W 보다 큰 에싱방법.
  9. 제 1 항에 있어서, 상기 제 2 의 에싱단계는 더욱 상기 제 1 의 에싱단계와 다른 챔버압력 및 처리가스 유속 중의 적어도 하나를 상기 제 2 의 에싱단계에서 사용하는 것 더욱 포함하여 구성되는 에싱방법.
  10. 제 1 항에 있어서, 상기 제 1 의 에싱단계는 더욱:
    플라즈마로부터 방출된 광을 검출하는 단계와;
    상기 방출된 광으로부터 상기 제 1 의 에싱단계의 상태를 결정하는 단계를 더욱 포함하여 구성되는 에싱방법.
  11. 제 10 항에 있어서, 상기 방출된 광의 검출은 끝점을 설정하기 위한 수단을 제공하는 에싱방법.
  12. 제 10 항에 있어서, 상기 방출된 광은 여기된 물질(species)로부터 발생하며, 제 1 의 에싱단계의 상태에 관한 정보를 나타내는 에싱방법.
  13. 제 10 항에 있어서, 상기 방출된 광은 CO 및 플루오르 함유 물질 중 적어도 하나로부터 발생되는 에싱방법.
  14. 제 13 항에 있어서, 상기 플루오르 함유 물질은 불소인 에싱방법.
  15. 제 1 항에 있어서, 상기 제 2 의 에싱단계는 더욱:
    플라즈마로부터 방출된 광을 검출하는 단계와;
    상기 방출된 광으로부터 제 2 의 에싱단계의 상태를 결정하는 단계를 포함하여 구성되는 에싱방법.
  16. 제 15 항에 있어서, 상기 방출된 광은 여기된 물질로부터 발생하며, 상기 제 2 의 에싱단계의 상태에 관한 정보를 나타내는 에싱방법.
  17. 제 16 항에 있어서, 상기 방출된 광은 CO 및 플루오르 함유 물질 중 적어도 하나로부터 발생하는 에싱방법.
  18. 제 17 항에 있어서, 상기 플루오르 함유 물질은 불소인 에싱방법.
  19. 제 1 항에 있어서, 더욱:
    플라즈마로부터 방출된 광을 검출하는 단계와;
    상기 방출된 광으로부터 상기 제 1 및 제 2 의 에싱단계의 상태를 결정하는 단계를 포함하여 구성되는 에싱방법.
  20. 제 19 항에 있어서, 상기 방출된 광은 여기된 물질로부터 발생하며, 상기 제 1 및 제 2 의 에싱단계의 상태에 관한 정보를 나타내는 에싱방법.
  21. 제 19 항에 있어서, 상기 방출된 광은 CO 및 플루오르 함유 물질 중 적어도 하나로부터 발생하는 에싱방법.
  22. 제 21 항에 있어서, 상기 플로오르 함유 물질은 불소인 에싱방법.
  23. 제 1 항에 있어서, 상기 제 2 의 에싱단계의 길이는 상기 제 1 의 에싱단계의 길이의 50% 와 300% 사이인 에싱방법.
  24. 제 1 항에 있어서, 상기 처리가스의 유속은 20sccm 와 1000sccm 사이인 에싱방법.
  25. 제 1 항에 있어서, 상기 산소함유가스의 유속은 20sccm 와 1000sccm 사이인 에싱방법.
  26. 제 2 항에 있어서, 상기 O2의 유속은 20sccm 와 1000sccm 사이인 에싱방법.
  27. 제 1 항에 있어서, 상기 제 1 에싱단계에서의 상기 처리가스의 유속은 20sccm 와 1000sccm 사이인 에싱방법.
  28. 제 1 항에 있어서, 상기 제 2 의 에싱단게에서의 처리가스의 유속은 20sccm 와 1000sccm 사이인 에싱방법.
  29. 제 1 항에 있어서, 상기 처리가스의 유속은 상기 제 1 및 제 2 의 에싱단계 사이에서 변하는 에싱방법.
  30. 제 1 항에 있어서, 상기 처리챔버에서의 압력은 20mTorr 와 1000mTorr 사이인 에싱방법.
  31. 제 1 항에 있어서, 제 1 의 에싱단계에서의 처리챔버에서의 압력은 20mTorr와 1000mTorr 사이인 에싱방법.
  32. 제 1 항에 있어서, 제 2 의 에싱단계에서 상기 처리챔버의 압력은 20mTorr 와 1000mTorr 사이인 에싱방법.
  33. 제 1 항에 있어서, 상기 처리챔버에서의 압력은 상기 제 1 및 제 2 의 에싱단계 사이에서 변하는 에싱방법.
  34. 처리방법으로서:
    산소함유가스를 포함하는 처리가스를 도입하는 단계와;
    플라즈마처리챔버내에 플라즈마를 발생하는 단계와;
    기판홀더의 상부에 지지된 기판을 플라즈마에 노출시키는 단계와;
    상기 기판홀더에 제 1 의 바이어스를 인가함에 의한 세정단계를 수행하는 단계 및;
    상기 제 1 의 바이어스보다 큰 제 2 의 바이어스를 상기 기판홀더에 인가함에 의해 에싱단계를 수행하는 단계를 포함하여 구성된 처리방법.
KR10-2004-7016365A 2002-04-16 2003-01-17 포토레지스트와 에칭 잔여물을 제거하는 방법 KR20050000500A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37244602P 2002-04-16 2002-04-16
US60/372,446 2002-04-16
US10/259,768 US7169440B2 (en) 2002-04-16 2002-09-30 Method for removing photoresist and etch residues
US10/259,768 2002-09-30
PCT/US2003/000032 WO2003090270A1 (en) 2002-04-16 2003-01-17 Method for removing photoresist and etch residues

Publications (1)

Publication Number Publication Date
KR20050000500A true KR20050000500A (ko) 2005-01-05

Family

ID=28794183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7016365A KR20050000500A (ko) 2002-04-16 2003-01-17 포토레지스트와 에칭 잔여물을 제거하는 방법

Country Status (7)

Country Link
US (1) US7169440B2 (ko)
JP (2) JP5085840B2 (ko)
KR (1) KR20050000500A (ko)
CN (1) CN100380604C (ko)
AU (1) AU2003262408A1 (ko)
TW (1) TWI292923B (ko)
WO (1) WO2003090270A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3816080B2 (ja) * 2004-02-20 2006-08-30 松下電器産業株式会社 プラズマ処理方法およびプラズマ処理装置
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7226852B1 (en) * 2004-06-10 2007-06-05 Lam Research Corporation Preventing damage to low-k materials during resist stripping
KR100732860B1 (ko) 2004-12-14 2007-06-27 동부일렉트로닉스 주식회사 반도체 기판 상의 산화막 식각 후 애싱 방법
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US20060199370A1 (en) * 2005-03-01 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
JP4522888B2 (ja) * 2005-03-01 2010-08-11 東京エレクトロン株式会社 プラズマ処理装置におけるｆ密度測定方法とプラズマ処理方法およびプラズマ処理装置
US20060196846A1 (en) * 2005-03-01 2006-09-07 Tokyo Electron Limited Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US7964511B2 (en) * 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
CN100362633C (zh) * 2005-12-02 2008-01-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种去除刻蚀工艺后硅片表面颗粒的等离子体清洗方法
CN100377308C (zh) * 2005-12-02 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体刻蚀前去除颗粒的工艺
KR100780660B1 (ko) * 2006-07-04 2007-11-30 주식회사 하이닉스반도체 높은 도즈의 이온주입배리어로 사용된 감광막의 스트립방법
US20080009127A1 (en) 2006-07-04 2008-01-10 Hynix Semiconductor Inc. Method of removing photoresist
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법
NL1034059C2 (nl) * 2007-06-29 2008-12-30 Draka Comteq Bv Werkwijze voor het vervaardigen van een voorvorm voor optische vezels onder toepassing van een dampdepositieproces.
US8282984B2 (en) * 2007-12-03 2012-10-09 Tokyo Electron Limited Processing condition inspection and optimization method of damage recovery process, damage recovering system and storage medium
US7910477B2 (en) * 2007-12-28 2011-03-22 Texas Instruments Incorporated Etch residue reduction by ash methodology
CN101556439B (zh) * 2008-04-10 2012-07-18 北京京东方光电科技有限公司 去除模拟基板上聚酰亚胺膜的方法
CN101840882B (zh) * 2009-03-20 2012-05-09 中芯国际集成电路制造(上海)有限公司 浅槽隔离的方法
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
US8641828B2 (en) 2011-07-13 2014-02-04 United Microelectronics Corp. Cleaning method of semiconductor manufacturing process
KR20140132878A (ko) * 2013-05-08 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104733336B (zh) * 2013-12-19 2017-11-03 中微半导体设备(上海)有限公司 等离子体去胶工艺的终点检测系统和方法
CN103903964B (zh) * 2014-04-14 2016-11-02 中国科学院微电子研究所 一种用氟基气体钝化刻蚀胶掩蔽的薄膜的方法
CN104391434A (zh) * 2014-09-24 2015-03-04 上海华力微电子有限公司 光刻胶去除方法
US10312075B2 (en) 2015-09-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment system and method
US10586696B2 (en) 2017-05-12 2020-03-10 Applied Materials, Inc. Halogen abatement for high aspect ratio channel device damage layer removal for EPI growth
US11020778B2 (en) 2018-07-12 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist removal method using residue gas analyzer
JP2022507368A (ja) 2018-11-14 2022-01-18 ラム リサーチ コーポレーション 次世代リソグラフィにおいて有用なハードマスクを作製する方法
KR20210129739A (ko) 2019-03-18 2021-10-28 램 리써치 코포레이션 극자외선 (Extreme Ultraviolet) 리소그래피 레지스트들의 거칠기 감소
CN109920729B (zh) * 2019-03-27 2022-12-02 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示装置
KR20210149893A (ko) 2019-04-30 2021-12-09 램 리써치 코포레이션 극자외선 리소그래피 레지스트 개선을 위한 원자 층 에칭 및 선택적인 증착 프로세스
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
JP7493400B2 (ja) * 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
CN110581065A (zh) * 2019-09-25 2019-12-17 上海华力集成电路制造有限公司 光刻胶去除方法及光刻胶重制方法
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法
WO2021146138A1 (en) 2020-01-15 2021-07-22 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction
KR102680084B1 (ko) * 2021-07-29 2024-07-02 램 리써치 코포레이션 금속-함유 포토레지스트의 재작업 (rework)
CN116535108B (zh) * 2023-07-05 2023-09-22 上海传芯半导体有限公司 衬底回收方法、再生的光掩模基版及光掩模版的制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2170649A (en) * 1985-01-18 1986-08-06 Intel Corp Sputtered silicon as an anti-reflective coating for metal layer lithography
GB8629634D0 (en) * 1986-12-11 1987-01-21 Dobson C D Reactive ion & sputter etching
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US5554854A (en) * 1995-07-17 1996-09-10 Eaton Corporation In situ removal of contaminants from the interior surfaces of an ion beam implanter
US6962883B2 (en) * 1996-08-01 2005-11-08 Texas Instruments Incorporated Integrated circuit insulator and method
TW394989B (en) 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3380846B2 (ja) * 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
JP3408409B2 (ja) * 1997-10-29 2003-05-19 松下電器産業株式会社 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法
US6103074A (en) * 1998-02-14 2000-08-15 Phygen, Inc. Cathode arc vapor deposition method and apparatus
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
WO2000026954A1 (en) * 1998-10-30 2000-05-11 Applied Materials, Inc. Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
US6491042B1 (en) * 1998-12-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Post etching treatment process for high density oxide etcher
JP2000231202A (ja) * 1999-02-12 2000-08-22 Tokyo Ohka Kogyo Co Ltd レジストのアッシング方法
JP2000269187A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 基板処理のモニタリング方法及び半導体装置の製造方法
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
JP2001007094A (ja) 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのための総合エッチング後処理方法
TW420857B (en) 1999-06-04 2001-02-01 Applied Materials Inc Post etch treatment to remove photoresist
JP2001168086A (ja) * 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6677242B1 (en) * 2000-08-12 2004-01-13 Applied Materials Inc. Integrated shallow trench isolation approach
US6815362B1 (en) * 2001-05-04 2004-11-09 Lam Research Corporation End point determination of process residues in wafer-less auto clean process using optical emission spectroscopy
JP2003007689A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp アッシング装置、アッシング方法及び半導体装置の製造方法
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP3921364B2 (ja) * 2001-08-21 2007-05-30 松下電器産業株式会社 半導体装置の製造方法
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue

Also Published As

Publication number Publication date
TW200401334A (en) 2004-01-16
US20030192856A1 (en) 2003-10-16
JP2011066441A (ja) 2011-03-31
WO2003090270A1 (en) 2003-10-30
AU2003262408A1 (en) 2003-11-03
CN1647257A (zh) 2005-07-27
JP5085840B2 (ja) 2012-11-28
CN100380604C (zh) 2008-04-09
US7169440B2 (en) 2007-01-30
JP2005523587A (ja) 2005-08-04
TWI292923B (en) 2008-01-21

Similar Documents

Publication Publication Date Title
US7169440B2 (en) Method for removing photoresist and etch residues
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
JP5193604B2 (ja) フォトレジスト及びエッチング残渣の低圧除去方法
US6322714B1 (en) Process for etching silicon-containing material on substrates
JP4911936B2 (ja) プラズマアッシング方法
US20050066994A1 (en) Methods for cleaning processing chambers
US20050106875A1 (en) Plasma ashing method
KR100586758B1 (ko) Ｔｅｒａ 경질 마스크 물질을 위한 계내 플라즈마 에치
KR100607761B1 (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
KR100607760B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
KR100562320B1 (ko) 금속층 식각 시 실리콘 산화물 계열의 반사 방지층을식각하는 방법
VOSHCHENKOV Fundamentals of plasma etching for silicon technology (Part 1)
JP2010118418A (ja) プラズマ処理装置のクリーニング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application