KR102362534B1 - 기판 처리방법 - Google Patents

기판 처리방법 Download PDF

Info

Publication number
KR102362534B1
KR102362534B1 KR1020140174674A KR20140174674A KR102362534B1 KR 102362534 B1 KR102362534 B1 KR 102362534B1 KR 1020140174674 A KR1020140174674 A KR 1020140174674A KR 20140174674 A KR20140174674 A KR 20140174674A KR 102362534 B1 KR102362534 B1 KR 102362534B1
Authority
KR
South Korea
Prior art keywords
gap
deposition
substrate
reaction chamber
surface treatment
Prior art date
Application number
KR1020140174674A
Other languages
English (en)
Other versions
KR20160069138A (ko
Inventor
신승철
유진혁
천민호
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020140174674A priority Critical patent/KR102362534B1/ko
Priority to TW104141000A priority patent/TWI719957B/zh
Priority to US15/531,734 priority patent/US10373821B2/en
Priority to PCT/KR2015/013286 priority patent/WO2016093564A1/ko
Priority to CN201580066608.7A priority patent/CN107924820B/zh
Priority to TW109101812A priority patent/TWI720787B/zh
Publication of KR20160069138A publication Critical patent/KR20160069138A/ko
Application granted granted Critical
Publication of KR102362534B1 publication Critical patent/KR102362534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 처리방법의 일 실시예는, 반응챔버에 수용되는 기판에 실리콘을 함유하는 소스물질을 포함하는 가스를 분사하는 분사단계; 산소 라디칼이 포함된 플라즈마를 생성하여 상기 소스물질이 상기 기판에 증착하여 산화 증착막을 형성하는 증착단계; 산소 라디칼을 포함하는 플라즈마 가스를 분사하여 상기 증착막을 플라즈마 표면처리하는 표면처리단계를 포함할 수 있다.

Description

기판 처리방법{Substrate disposition method}
실시예는, 요구되는 밀도와 스텝커버리지를 만족하고 공동의 발생을 현저히 줄일 수 있는 기판 처리방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적으로 반도체 메모리 소자, 액정표시장치, 유기발광장치 등은 기판상에 복수회의 반도체 공정을 실시하여 원하는 형상의 구조물을 증착 및 적층하여 제조한다.
반도체 제조공정은 기판상에 소정의 박막을 증착하는 공정, 박막의 선택된 영역을 노출시키는 포토리소그래피(photolithography) 공정, 선택된 영역의 박막을 제거하는 식각 공정 등을 포함한다. 이러한 반도체 공정은 해당 공정을 위해 최적의 환경이 조성된 반응챔버 내부에서 진행된다.
기판 증착공정은 화학 기상 증착(Chemical vapor deposition) 방식 또는 원자층 증착(Atomic layer deposition) 방식을 이용하여 수행된다.
화학 기상 증착 방식은 증착을 위한 공정 가스를 기판 상에 함께 분사하여 화학적 기상 반응을 통해 기판에 증착막을 형성하는 것으로, 빠른 증착 속도의 장점이 있으나, 증착막의 균일도 및 막질이 원자층 증착 방식에 비해 상대적으로 낮다는 단점이 있다.
원자층 증착 방식은 기판 상에 소스 가스, 퍼지 가스, 반응 가스 및 퍼지 가스를 순차적으로 분사하여 원자층 흡착 반응을 통해 기판에 증착막을 형성하는 것으로, 기판 상에 증착을 균일하게 증착할 수 있다는 장점이 있으나, 증착 속도가 느리다는 단점이 있다.
기판 증착공정은 기판에 형성되는 소자들의 고집적화, 삼차원 구조의 기판생산이 요구됨에 따라 균일하고 높은 밀도와 증착균일도 즉, 스텝커버리지(step coverage)를 가진 증착막의 형성이 요구되고 있다.
특히 삼차원 구조의 기판 생산시 기판에 형성되는 갭을 증착막을 복수로 적층하여 상기 갭을 메우는 갭필(gap-fill)작업을 수행할 경우가 있는데, 이 작업에서 증착막이 서로 일체로 결합하는 부위에 원하지 않는 공동(void)이 발생할 수 있다.
이러한 공동발생은 생산된 반도체 제품의 동작특성 불량을 야기하고, 따라서 공동이 형성된 반도체 제품은 폐기처리해야 하므로, 공동발생을 줄일 수 있는 기판 처리방법이 요구되고 있다.
따라서, 실시예는, 요구되는 밀도와 스텝커버리지를 만족하고 공동의 발생을 현저히 줄일 수 있는 기판 처리방법을 제공하는 데 목적이 있다.
실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 실시예가 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.
기판 처리방법의 일 실시예는, 반응챔버에 수용되는 기판에 실리콘을 함유하는 소스물질을 포함하는 가스를 분사하는 분사단계; 산소 라디칼이 포함된 플라즈마를 생성하여 상기 소스물질이 상기 기판에 증착하여 산화 증착막을 형성하는 증착단계; 산소 라디칼을 포함하는 플라즈마 가스를 분사하여 상기 증착막을 플라즈마 표면처리하는 표면처리단계를 포함할 수 있다.
기판 처리방법의 일 실시예는, 상기 증착단계 이후, 상기 증착막이 설정된 두께로 형성되었는지 여부를 판단하는 제1판단단계를 더 포함하는 것일 수 있다.
기판 처리방법의 일 실시예는, 상기 제1판단단계 이후, 상기 증착막이 설정된 두께로 형성된 경우 상기 반응챔버 내부에 퍼지가스를 분사하여 상기 반응챔버 내부를 퍼지하는 제1퍼지단계를 더 포함하는 것일 수 있다.
기판 처리방법의 일 실시예는, 상기 표면처리단계 이후, 상기 반응챔버 내부에 퍼지가스를 분사하여 상기 반응챔버 내부를 퍼지하는 제2퍼지단계; 및 상기 증착막이 설정된 개수의 복수층을 형성하였는지 여부를 판단하는 제2판단단계를 더 포함하는 것일 수 있다.
상기 소스물질은 실리콘 산화물(silicon oxide)을 형성하고, 상기 증착막은 실리콘 산화막인 것일 수 있다.
상기 증착단계에서는, 열 증착방법을 사용하여 상기 증착막을 기판에 형성하는 것일 수 있다.
상기 플라즈마는 O2 및 O3 중 적어도 하나를 사용하여 형성하는 것일 수 있다.
상기 제1판단단계에서는, 상기 증착막이 설정된 두께보다 얇은 경우 다시 상기 분사단계로 되돌아가는 것일 수 있다.
상기 표면처리단계에서는, 상기 증착막을 수축(shrinkage)시켜 상기 증착막의 밀도를 높이는 것일 수 있다.
상기 표면처리단계는, 설정된 상기 증착막의 밀도 및 상기 증착막의 스텝커버리지(step coverage)에 도달할 때까지 반복되는 것일 수 있다.
상기 표면처리단계에서는, 상기 기판의 갭(gap)부위에 형성된 상기 증착막을 표면처리 하는 것일 수 있다.
상기 갭에 형성되는 증착막은, 상기 표면처리에 의해 상기 갭의 하부보다 상기 갭의 상부가 더 두껍게 형성되는 것일 수 있다.
상기 표면처리단계에서는, 산소 라디칼(radical)을 포함하는 물질을 사용하는 플라즈마에 의해 상기 표면처리가 수행되는 것일 수 있다.
상기 제2판단단계에서는, 상기 증착막이 설정된 개수보다 적은 복수층을 형성한 경우 다시 상기 분사단계로 되돌아 가는 것일 수 있다.
상기 기판은, 상기 증착막이 수용되는 갭을 포함하고, 상기 갭은 상기 각 단계를 수행하여 상기 갭의 표면에서 상기 증착막이 복수로 형성되어 상기 갭이 메워지는 것일 수 있다.
기판 처리방법의 일 실시예는, 복수의 상기 기판이 하나의 반응챔버에서 처리되는 것일 수 있다.
상기 반응챔버는, 복수의 기판이 대칭형으로 장착되어 회전하는 기판지지부; 상기 기판지지부의 상측에 상기 기판지지부와 이격되어 구비되는 리드; 상기 리드에 설치되는 가스분사유닛; 및 상기 리드에 상기 가스분사유닛과 분리되어 설치되는 플라즈마 발생유닛을 포함하는 것일 수 있다.
상기 가스분사유닛은, 소스물질을 포함하는 가스를 분사하는 제1분사유닛; 및 상기 반응챔버의 공간을 분리하고 상기 반응챔버를 퍼지하는 가스를 분사하는 제2분사유닛을 포함하는 것일 수 있다.
실시예에서, 표면처리단계에서는 플라즈마 가스를 상기 증착막에 반복적으로 분사하여 상기 증착막을 수축시킬 수 있다. 따라서, 상기 증착막이 수축함에 따라 상기 증착막의 밀도가 높아질 수 있다. 또한, 증착막이 수축함에 따라 증착막 내부 또는 표면에 존재하는 미세한 기포 등이 일부 제거될 수 있으며, 증착막의 증착균일도 즉, 스템커버리지(step coverage)가 증가할 수 있다.
또한, 표면처리단계를 거친 경우, 갭의 상부에 형성되는 증착막은 갭의 하부에 형성되는 증착막에 비해 그 두께가 얇고, 밀도가 크게 형성될 수 있다. 이러한 구조는 갭필작업의 경우 공동(void)의 발생을 억제하는 효과가 있다.
도 1은 일 실시예에 따른 기판 처리방법을 나타낸 순서도이다.
도 2는 일 실시예에 따른 표면처리단계를 거친 증착막이 기판의 갭 부위에 증착된 형상을 나타낸 단면도이다.
도 3은 일 실시예에 따른 표면처리단계에서 표면처리 횟수와 습식식각율의 관계를 나타낸 그래프이다.
도 4는 일 실시예에 따른 기판 처리방법에 의해 갭을 포함하는 기판에 증착막의 형성이 완료된 모습을 나타낸 단면도이다.
도 5는 일반적인 에 따른 기판 처리방법에 의해 갭을 포함하는 기판에 증착막의 형성이 완료된 모습을 나타낸 단면도이다.
도 6은 일 실시예에 따른 기판 처리방법에 사용되는 반응챔버를 개략적으로 나타낸 도면이다.
이하, 첨부된 도면들을 참조하여 실시예를 상세히 설명한다. 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 실시예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다.
"제1", "제2" 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 실시예의 구성 및 작용을 고려하여 특별히 정의된 용어들은 실시예를 설명하기 위한 것일 뿐이고, 실시예의 범위를 한정하는 것이 아니다.
실시예의 설명에 있어서, 각 element의 "상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도 1은 일 실시예에 따른 기판(10, 도 6 참조) 처리방법을 나타낸 순서도이다. 도 2는 일 실시예에 따른 표면처리단계를 거친 증착막(100)이 기판(10)의 갭(20) 부위에 증착된 형상을 나타낸 단면도이다. 도 3은 일 실시예에 따른 표면처리단계에서 표면처리 횟수와 습식식각율의 관계를 나타낸 그래프이다.
일 실시예에 의한 기판(10) 처리방법은, 도 1에 도시된 바와 같이, 분사단계(S100), 증착단계(S110), 제1판단단계(S120), 제1퍼지단계(S130), 표면처리단계(S140), 제2퍼지단계(S150) 및 제2판단단계(S160)를 포함할 수 있다.
분사단계(S100)에서는 반응챔버(200, 도 6 참조)에 수용되는 기판(10)에 실리콘을 함유하는 소스물질을 포함하는 가스를 분사할 수 있다. 상기 소스물질은 증착막(100)을 형성하는 물질인데, 실시예에서는 실리콘 산화물(silicon oxide)을 형성하는 소스물질 예를 들어, SiH4 등을 사용할 수 있다.
이때, 소스물질을 포함하는 가스는 상기 반응챔버(200) 외부로부터 공급될 수 있고, 증착막(100)을 형성하는 소스물질의 저장부와 상기 소스물질을 운반하는 공정가스 저장부는 분리되어 있다가 반응챔버(200)에 유입시 소스물질과 공정가스가 서로 혼합되어 반응챔버(200) 내부로 유입될 수 있다.
한편, 상기 공정가스는 상기 소스물질을 운반하는 역할 외에 기판(10) 처리공정에 필요한 성분으로 형성되는 가스일 수도 있다. 예를 들어, 상기 공정가스는 O2, O3 등의 반응가스, Ar, N2 등의 퍼지가스일 수 있다.
증착단계(S110)에서는, 반응챔버(200) 내부에 산소 라디칼을 포함하는 플라즈마를 생성하여 반응챔버(200)에 수용되는 기판(10)에 상기 소스물질이 상기 기판(10)에 증착된 산화 증착막(100)이 형성될 수 있다.
상기 증착단계에서는 상기한 바와 같이, 상기 소스물질은 실리콘 산화물을 형성하고, 따라서, 상기 증착막(100)은 실리콘 산화막일 수 있다. 이때, 상기 증착단계에서는, 플라즈마 증착방법을 사용하여 상기 증착막(100)을 기판(10)에 형성할 수 있다. 또한, 상기 증착단계에서는 열 증착방법을 추가적으로 사용할 수도 있다.
플라즈마 증착 시에는 플라즈마를 발생시키는 기체 예를 들어, O2, O3 등의 반응가스가 공정가스로 반응챔버(200)에 유입될 수 있다. 반응챔버(200)로 유입된 O2, O3 등이 상기 반응챔버(200)에 설치되는 플라스마 발생유닛에 의해 이온으로 분리되어 플라즈마가 발생할 수 있다.
열 증착 시에는 소스물질 및 공정가스가 상기 반응챔버(200)로 유입되기 전 미리 가열되거나, 상기 반응챔버(200)로 유입된 후 상기 반응챔버(200)에 배치되는 가열장치에 의해 가열될 수도 있다.
반응챔버(200)의 구조에 대한 일 실시예는 도 6을 참조하여 하기에 더욱 자세히 설명한다.
한편, 증착단계에서는 열 증착과 플라즈마 증착방법을 동시에 사용할 수 있고 더욱 적절하게는 열 플라즈마 원자층 증착방법을 사용할 수 있으며, 또한 플라즈마의 발생기체로 예를 들어 상기의 O2, O3를 혼합하여 동시에 사용할 수도 있다.
제1판단단계(S120)에서는, 상기 증착막(100)이 설정된 두께로 형성되었는지 여부를 판단한다. 증착막(100)의 두께설정은 상기 증착막(100)의 재질, 표면처리단계에서의 수축(shrinkage) 후의 두께, 복수로 증착되는 증착막(100)의 개수, 기판(10)의 증착부위에 갭(20)(gap)이 형성되는 경우 갭(20)의 폭 등을 고려하여 적절히 정할 수 있다.
제1판단단계에서는 상기 증착막(100)이 설정된 두께보다 얇은 경우 다시 상기 분사단계로 되돌아가서 설정된 두께에 도달할 때까지 증착공정을 계속 진행할 수 있다. 이때, 증착막(100)이 설정된 두께로 형성되었는지 여부를 판단하기 위해 상기 증착막(100)의 두께를 측정할 수 있는데, 신속한 작업을 위해 자동화된 설비로 증착막(100)의 두께를 측정하는 것이 적절할 수 있다.
한편, 제1판단단계에서 상기 증착막(100)이 설정된 두께에 도달한 경우 제1퍼지단계를 진행할 수 있다.
제1퍼지단계(S130)에서는, 상기 증착막(100)이 설정된 두께로 형성된 경우 상기 반응챔버(200) 내부에 퍼지가스를 분사하여 상기 반응챔버(200) 내부를 퍼지할 수 있다.
이때, 반응챔버(200) 내부로 퍼지가스를 유입시켜 반응챔버(200) 내부에 증착막(100)을 형성하지 않고 잔류하는 소스물질 등을 증착챔버(200) 외부로 방출할 수 있다. 이때, 퍼지가스로는 상기한 바와 같이, Ar, N2 등의 비활성가스를 사용할 수 있다.
표면처리단계(S140)에서는, 플라즈마 가스를 상기 증착막(100)에 분사하여 상기 증착막(100)을 표면처리할 수 있다. 표면처리단계에서는 플라즈마 가스를 상기 증착막(100)에 반복적으로 분사할 수 있다.
이때, 상기 표면처리단계에서는, 산소 라디칼(radical)을 포함하는 물질을 사용하는 플라즈마에 의해 상기 표면처리가 수행될 수 있다. 한편, 산소 라디칼을 포함하는 물질로 예를 들어, O2, O3, NO 등을 사용할 수 있다.
표면처리단계에서는 플라즈마 가스를 상기 증착막(100)에 반복적으로 분사하여 상기 증착막(100)을 수축시킬 수 있다. 따라서, 상기 증착막(100)이 수축함에 따라 상기 증착막(100)은 더욱 단단해 질 수 있으며, 따라서 증착막(100)은 밀도가 높아질 수 있다.
또한, 증착막(100)이 수축함에 따라 증착막(100)의 습식식각율이 낮아질 수 있어 증착막(100)의 내구성을 증가시킬 수 있다. 습식식각율에 대해서는 도 3을 참조하여 하기에 구체적으로 설명한다.
또한, 증착막(100)이 수축함에 따라 증착막(100) 내부 또는 표면에 존재하는 미세한 기포 등이 일부 제거될 수 있으며, 증착막(100)의 증착균일도 즉, 스텝커버리지(step coverage)가 증가할 수 있다.
이때, 상기 표면처리단계는 설정된 상기 증착막(100)의 밀도 및 상기 증착막(100)의 스텝커버리지에 도달할 때까지 플라즈마 가스를 상기 증착막(100)에 반복적으로 분사하여 반복하여 진행될 수 있다.
도 3은 일 실시예에 따른 표면처리단계에서 표면처리 횟수와 습식식각율의 관계를 나타낸 그래프이다. 습식식각율(wet etch rate)은 증착막(100)을 식각(etching)용액에 담근 경우 특정한 시간에 증착막(100)이 식각되는 정도를 나타낸다. 따라서, 습식식각율이 낮을수록 증착막(100)의 내화학성, 내구성 등이 증가할 수 있다.
습식식각율이 큰 경우에는 증착막(100)의 밀도가 작고, 습식식각율이 작은 경우에는 증착막(100)의 밀도가 크다. 따라서, 습식식각율과 증착막(100)의 밀도는 서로 반비례하는 경향을 나타낸다.
도 3에 도시된 바와 같이, 표면처리 횟수가 증가할수록 습식식각율은 작아진다. 이는 표면처리의 횟수가 증가할수록 증착막(100)이 단단해지고 밀도도 증가함을 증명할 수 있다. 따라서, 증착막(100)의 밀도를 증가시키기 위해서는 표면처리 횟수를 증가시키는 것이 적절하다.
그러나, 표면처리 회수가 증가할 경우 증착막(100) 형성공정의 속도가 느려지게 되고, 이로 인해 기판(10) 전체에 대한 증착공정 속도도 느려질 수 있다. 따라서, 신속한 작업속도의 확보, 요구되는 증착막(100)의 밀도 및 스텝커버리지를 고려하여 표면처리 회수를 적절히 선택하는 것이 바람직하다.
도 2는 일 실시예에 따른 표면처리단계를 거친 증착막(100)이 기판(10)의 갭(20) 부위에 증착된 형상을 나타낸 단면도이다. 상기 표면처리단계에서는 상기 기판(10)의 갭(20) 부위에 형성된 상기 증착막(100)을 표면처리할 수도 있다.
기판(10)은 필요한 경우, 도 2에 도시된 바와 같이, 기판(10)의 상면으로 개구된 갭(20)이 형성될 수 있고, 증착공정에서는 상기 갭(20)을 증착막(100)으로 메우는 갭필(gap-fill)작업을 진행할 수도 있다.
이때, 상기 갭(20)에 형성되는 증착막(100)은 상기 표면처리에 의해 상기 갭(20)의 상부보다 상기 갭(20)의 하부가 더 두껍게 형성될 수 있다. 이는 표면처리단계에서 플라즈마 가스는 주로 갭(20)의 상부에 노출되는 증착막(100)에 주로 작용을 하고, 갭(20)의 하부의 깊숙한 부위에는 갭(20)의 상부보다 상대적으로 덜 작용하기 때문이다.
즉, 갭(20)의 상부가 갭(20)의 하부보다 플라즈마 가스에 더 많이 노출되어 증착막(100)의 수축이 갭(20)의 하부보다 상부에서 더 활발하게 발생하기 때문이다.
이에 따라, 표면처리단계를 거친 경우, 갭(20)의 상부에 형성되는 증착막(100)은 갭(20)의 하부에 형성되는 증착막(100)에 비해 그 두께가 얇고, 밀도가 크게 형성될 수 있다. 이러한 구조는 갭필작업의 경우 공동(V)(void, 도 5 참조)의 발생을 억제하는 효과가 있다. 이에 대해 도 4 및 도 5를 참조하여 하기에 구체적으로 설명한다.
제2퍼지단계(S150)에서는, 상기 반응챔버(200) 내부에 퍼지가스를 분사하여 상기 반응챔버(200) 내부를 퍼지할 수 있다. 제1퍼지단계와 마찬가지로, 제2퍼지단계에서는 반응챔버(200) 내부로 퍼지가스를 유입시켜 반응챔버(200) 내부에 증착막(100)을 형성하지 않고 잔류하는 소스물질 등을 증착챔버(200) 외부로 방출할 수 있다. 이때, 퍼지가스로는 상기한 바와 같이, Ar, N2 등의 비활성가스를 사용할 수 있다.
제2판단단계(S160)에서는, 상기 증착막(100)이 설정된 개수의 복수층을 형성하였는지 여부를 판단할 수 있다. 상기 제2판단단계에서는, 상기 증착막(100)이 설정된 개수보다 적은 복수층을 형성한 경우 다시 상기 분사단계로 되돌아가서 증착막(100)을 형성하는 증착단계 내지 제2퍼지단계를 반복하여 수행할 수 있다.
제2퍼지단계를 거쳐 다시 제2판단단계로 오면 증착막(100)이 설정된 개수의 복수층을 형성하였는지 여부를 다시 판단하고, 설정된 개수의 복수층을 형성한 경우 모든 상기한 모든 단계를 종료할 수 있다.
도 4는 일 실시예에 따른 기판(10) 처리방법에 의해 갭(20)을 포함하는 기판(10)에 증착막(100)의 형성이 완료된 모습을 나타낸 단면도이다. 도 5는 일반적인 기판(10) 처리방법에 의해 갭(20)을 포함하는 기판(10)에 증착막(100)의 형성이 완료된 모습을 나타낸 단면도이다.
도 4에 도시된 바와 같이, 기판(10)은 상면이 개구되는 갭(20)을 포함하고, 상기 갭(20)은 상기 각 단계를 수행하여 상기 갭(20)의 표면에서 상기 증착막(100)이 복수로 형성되어 상기 갭(20)이 메워는 갭필작업이 수행될 수 있다.
도 2를 참조하여 상기한 바와 같이, 표면처리단계에서 갭(20)의 상부가 갭(20)의 하부보다 플라즈마 가스에 더 많이 노출되기 때문에, 상기 갭(20)에 형성되는 증착막(100)은 표면처리 작업에 의해 상기 갭(20)의 상부보다 상기 갭(20)의 하부가 더 두껍게 형성될 수 있다.
각각의 복수의 증착막(100)은 도 4에 도시된 바와 같이, 예를 들어 제1증착막(100-1), 제2증착막(100-2), 제3증착막(100-3), 제4증착막(100-4), 제5증착막(100-5) 순서로 차례로 증착되어 상기 갭(20)을 완전히 메워 갭필작업을 완료할 수 있다.
단, 5개로 구비되는 복수의 증착막(100)은 일 실시예에 불과하고, 필요에 따라 증착막(100)의 개수는 3개 이하가 되거나 6개 이상이 될 수도 있다.
실시예에서 최상부의 제5증착막(100-4)을 제외한 나머지 증착막(100)들은 표면처리단계에서 갭(20)의 하부가 갭(20)의 상부보다 더 두껍게 형성될 수 있고, 갭(20)의 중앙부에서 증착막(100)들은 갭(20)의 하부와 상부의 두께의 중간범위의 두께로 형성될 수 있다.
이러한 구조로 인해, 갭(20)의 하부와 중앙부에서는 증착막(100)의 두터운 두께로 인해 실시예에서 각 증착막(100)들은 경계를 이루는 면에서 서로 압착되어 빈틈없이 일체로 결합하여 상기 갭(20)을 메워 갭필작업이 완료될 수 있다.
한편, 갭(20)의 상부에 형성되는 증착막(100)들은 표면처리단계에서 충분한 수축이 발생하여 각 증착막(100)들이 서로 경계를 이루는 면에서 서로 충분히 압착되어 빈틈없이 일체로 결합할 수 있다.
그러나, 도 5에 도시된 바와 같이, 도 6에 상기한 일 실시예와 달리 일반적인 기판(10) 처리방법에 의해 갭필작업을 하는 경우, 예를 들어 제3증착막(100-3)은 제2증착막(100-2)과 경계를 이루는 면의 타면이 결합하는 부위에 공동(V)이 형성될 수 있다.
이는 도 5에 예시된 갭필작업의 경우, 표면처리단계를 거치지 않으므로, 제1증착막(100-1), 제2증착막(100-2), 제3증착막(100-3), 제4증착막(100-4) 순서로 차례로 증착되어 갭필작업이 진행되는 경우 상기 갭(20)의 상부, 중앙부 및 하부에 형성되는 증착막(100)의 두께가 모두 동일하다.
따라서, 제3증착막(100-3)은 제2증착막(100-2)과 경계를 이루는 면의 타면이 서로 충분히 압착되지 않으므로 그 타면 사이에 공동(V)이 형성될 수 있다.
도 4, 도 5를 참조하여 상기한 바와 같이, 실시예의 경우, 특히 표면처리단계를 거쳐 기판(10)에 증착막(100)을 형성하여 갭필작업을 완료한 경우 갭(20)의 중심부에 동공발생을 억제하는 효과가 있다.
도 6은 일 실시예에 따른 기판(10) 처리방법에 사용되는 반응챔버(200)를 개략적으로 나타낸 도면이다.
반응챔버(200)는 기판지지부(210), 리드(220), 가스분사유닛(230), 플라즈마 발생유닛을 포함할 수 있다. 도 6에 도시된 실시예의 반응챔버(200)는 복수의 기판(10)을 수용하여, 하나의 반응챔버(200)에서 복수의 기판(10)에 증착막(100)을 형성하는 작업을 할 수 있다.
한편, 상술한 기판(10) 처리방법은 도 6에 도시된 실시예와 달리 기판지지부가 회전하지 않는 구조의 반응챔버(미도시)에서도 수행될 수 있음은 당연하다.
기판지지부(210)는 복수의 기판(10)이 상기 기판지지부(210)의 중심을 기준으로 대칭형으로 장착되어 회전할 수 있다. 이때, 기판지지부(210)는 반응챔버(200)의 중앙 바닥면을 관통하는 회전축(미도시)에 의해 지지되어 회전할 수 있다.
도 6에서는 시계방향으로 기판지지부(210)가 회전하는 경우를 도시했으나, 반 시계방향으로 회전하여 증착막(100) 형성공정을 수행할 수 있음은 물론이다.
기판지지부(210)에 장착되는 기판(10)들 중 일부는 하기에 후술하는 제2분사유닛(232)에 의해 나머지 기판(10)들과 공간적으로 분리될 수 있다.
따라서, 설정된 두께로 증착막(100) 형성이 완료되어 증착단계와 제1판단단계를 거쳐 표면처리단계가 수행되는 기판(10)들은 다른 기판(10)과 공간적으로 분리되어 플라즈마 발생유닛에 의해 플라즈마에 노출되어 플라즈마에 의한 표면처리단계가 수행될 수 있다.
리드(220)는 상기 기판지지부(210)의 상측에 상기 기판지지부(210)와 이격되어 구비될 수 있으며, 상기 반응챔버(200)의 상측을 폐쇄하는 역할을 할 수 있고, 상기 가스분사유닛(230)과 상기 플라즈마 발생유닛이 설치될 수 있으며, 상기 플라즈마 발생유닛에 전력을 공급하는 전극의 역할을 할 수도 있다.
가스분사유닛(230)은 상기 리드(220)에 설치되고, 기판(10) 처리방법에 사용되는 각종의 공정가스를 상기 기판지지부(210)에 장착되는 기판(10)을 향해 하향분사하는 역할을 할 수 있으며, 제1분사유닛(231)과 제2분사유닛(232)을 포함할 수 있다.
제1분사유닛(231)은 기판(10)에 증착막(100)을 형성하는 소스물질을 포함하는 가스를 기판지지부(210)에 장착되는 기판(10)을 향해 하향분사하여 기판(10)에 증착막(100)을 형성하는 증착단계가 수행되도록 한다.
제2분사유닛(232)은 상기 반응챔버(200)의 공간을 분리하고 상기 반응챔버(200)를 퍼지하는 가스를 분사하는 역할을 할 수 있다. 따라서, 상기 제2분사유닛(232)에서 분사하는 가스는 상기한 바와 같이, 예를 들어 Ar, N2 등의 비활성가스를 사용할 수 있다.
따라서, 상기 제2분사유닛(232)은 반응챔버(200)의 공간을 분리하여 상기 증착단계, 제1판단단계를 거친 증착막(100) 형성이 완료된 기판(10)에 플라즈마를 사용한 표면처리단계가 수행되는 경우 반응챔버(200)의 공간을 분리하기 위한 가스를 분사하는 역할을 할 수 있다.
따라서, 제2부사유닛을 통해 반응챔버(200)의 공간을 분리하여 예를 들어 2개로 분리된 공간 중 한 공간에서는 증착단계가, 다른 한 공간에서는 표면처리단계가 동시에 수행될 수 있다.
또한, 상기 제2분사유닛(232)은 제1퍼지단계 및 제2퍼지단계에서 반응챔버(200) 내부의 잔류 소스물질 등을 퍼지하기 위한 퍼지가스를 분사하는 역할도 할 수 있다.
플라즈마 발생유닛은 증착단계에서 플라즈마 증착방법을 사용하는 경우 O2, O3 등의 반응가스를 사용하여 플라즈마를 발생시킬 수 있고, 표면처리단계에서는 산소 라디칼을 포함하는 물질 예를 들어, 상기한 바와 같이, O2, O3, NO 등의 반응가스를 사용하여 플라즈마를 발생시킬 수 있다.
이때, 증착단계에서 플라즈마를 사용하는 경우, 제2분사유닛(232)은 작동하지 않고, 기판지지부(210)에 장착되는 기판(10)들 전부에 동시에 증착단계가 수행할 수도 있다.
한편, 증착단계에서 플라즈마를 사용하며, 제2분사유닛(232)이 작동하는 경우, 상기 제2분사유닛(232)의 작동에 의해 분리된 공간 중 상기 증착단계가 수행되는 공간에 O2, O3 등의 반응가스를 사용하여 플라즈마를 발생시키기 위해, 상기 리드(220)에는 별도의 플라즈마 발생장치가 구비될 수도 있다.
실시예와 관련하여 전술한 바와 같이 몇 가지만을 기술하였지만, 이외에도 다양한 형태의 실시가 가능하다. 앞서 설명한 실시예들의 기술적 내용들은 서로 양립할 수 없는 기술이 아닌 이상은 다양한 형태로 조합될 수 있으며, 이를 통해 새로운 실시형태로 구현될 수도 있다.
10: 기판
20: 갭
100: 증착막
200: 반응챔버
210: 기판지지부
220: 리드
230: 가스분사유닛
231: 제1분사유닛
232: 제2분사유닛
240: 플라즈마 발생유닛

Claims (18)

  1. 반응챔버에 수용되는 기판에 실리콘을 함유하는 소스물질을 포함하는 가스를 분사하는 분사단계;
    산소 라디칼이 포함된 플라즈마를 생성하여 열 플라즈마 원자층 증착방법을 사용하여 상기 소스물질이 상기 기판에 증착하여 산화 증착막을 형성하는 증착단계;
    상기 반응챔버 내부에 퍼지가스를 분사하여 상기 반응챔버 내부를 퍼지하는 제1퍼지단계;
    산소 라디칼을 포함하는 플라즈마 가스를 분사하여 상기 증착막을 플라즈마 표면처리하는 표면처리단계; 및
    상기 반응챔버 내부에 퍼지가스를 분사하여 상기 반응챔버 내부를 퍼지하는 제2퍼지단계
    를 포함하고,
    상기 기판은 상기 증착막을 수용하는 적어도 하나의 갭(gap)을 포함하고,
    상기 표면처리단계에서는,
    상기 갭의 상부가 상기 갭의 하부보다 상기 플라즈마 가스에 더 많이 노출되도록 상기 기판의 갭에 수용된 상기 증착막에 대한 표면처리를 실행하여, 상기 갭의 하부에 형성된 증착막보다 상기 갭의 상부에 형성된 증착막을 더 많이 수축시켜 상기 갭의 상부에 형성된 증착막보다 상기 갭의 하부에 형성된 증착막을 더 두껍게 형성하고, 상기 갭의 중앙부에서 상기 갭의 하부와 상기 갭의 상부의 두께의 중간의 두께로 증착막을 형성하는 것을 특징으로 하는 기판 처리방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 증착단계 이후, 상기 제1퍼지단계에 앞서,
    상기 증착막이 설정된 두께로 형성되었는지 여부를 판단하는 제1판단단계를 더 포함하는 것을 특징으로 하는 기판 처리방법.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2퍼지단계 이후,
    상기 증착막이 설정된 개수의 복수층을 형성하였는지 여부를 판단하는 제2판단단계를 더 포함하는 것을 특징으로 하는 기판 처리방법.
  5. 제1항에 있어서,
    상기 소스물질은 실리콘 산화물(silicon oxide)을 형성하고, 상기 증착막은 실리콘 산화막인 것을 특징으로 하는 기판 처리방법.
  6. 제1항에 있어서,
    상기 증착단계에서는,
    열 증착방법을 사용하여 상기 증착막을 기판에 형성하는 것을 특징으로 하는 기판 처리방법.
  7. 제6항에 있어서,
    상기 플라즈마는 O2 및 O3 중 적어도 하나를 사용하여 형성하는 것을 특징으로 하는 기판 처리방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제1판단단계에서는,
    상기 증착막이 설정된 두께보다 얇은 경우 다시 상기 분사단계로 되돌아가는 것을 특징으로 하는 기판 처리방법.
  9. 제1항에 있어서,
    상기 표면처리단계에서는,
    상기 증착막을 수축(shrinkage)시켜 상기 증착막의 밀도를 높이는 것을 특징으로 하는 기판 처리방법.
  10. 제9항에 있어서,
    상기 표면처리단계는,
    설정된 상기 증착막의 밀도 및 상기 증착막의 스텝커버리지(step coverage)에 도달할 때까지 반복되는 것을 특징으로 하는 기판 처리방법.
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    상기 표면처리단계에서는,
    산소 라디칼(radical)을 포함하는 물질을 사용하는 플라즈마에 의해 상기 표면처리가 수행되는 것을 특징으로 하는 기판 처리방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제2판단단계에서는,
    상기 증착막이 설정된 개수보다 적은 복수층을 형성한 경우 다시 상기 분사단계로 되돌아 가는 것을 특징으로 하는 기판 처리방법.
  15. 제1항에 있어서,
    상기 갭은 상기 각 단계를 수행하여 상기 갭의 표면에서 상기 증착막이 복수로 형성되어 상기 갭이 메워지는 것을 특징으로 하는 기판 처리방법.
  16. 제1항에 있어서,
    복수의 상기 기판이 하나의 반응챔버에서 처리되는 것을 특징으로 하는 기판 처리방법.
  17. 제16항에 있어서,
    상기 반응챔버는,
    복수의 기판이 대칭형으로 장착되어 회전하는 기판지지부;
    상기 기판지지부의 상측에 상기 기판지지부와 이격되어 구비되는 리드;
    상기 리드에 설치되는 가스분사유닛; 및
    상기 리드에 상기 가스분사유닛과 분리되어 설치되는 플라즈마 발생유닛
    을 포함하는 것을 특징으로 하는 기판 처리방법.
  18. 제17항에 있어서,
    상기 가스분사유닛은,
    소스물질을 포함하는 가스를 분사하는 제1분사유닛; 및
    상기 반응챔버의 공간을 분리하고 상기 반응챔버를 퍼지하는 가스를 분사하는 제2분사유닛
    을 포함하는 것을 특징으로 하는 기판 처리방법.
KR1020140174674A 2014-12-08 2014-12-08 기판 처리방법 KR102362534B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140174674A KR102362534B1 (ko) 2014-12-08 2014-12-08 기판 처리방법
TW104141000A TWI719957B (zh) 2014-12-08 2015-12-07 基板配置方法
US15/531,734 US10373821B2 (en) 2014-12-08 2015-12-07 Substrate processing method
PCT/KR2015/013286 WO2016093564A1 (ko) 2014-12-08 2015-12-07 기판 처리방법
CN201580066608.7A CN107924820B (zh) 2014-12-08 2015-12-07 基板处理方法
TW109101812A TWI720787B (zh) 2014-12-08 2015-12-07 基板配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140174674A KR102362534B1 (ko) 2014-12-08 2014-12-08 기판 처리방법

Publications (2)

Publication Number Publication Date
KR20160069138A KR20160069138A (ko) 2016-06-16
KR102362534B1 true KR102362534B1 (ko) 2022-02-15

Family

ID=56107687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174674A KR102362534B1 (ko) 2014-12-08 2014-12-08 기판 처리방법

Country Status (5)

Country Link
US (1) US10373821B2 (ko)
KR (1) KR102362534B1 (ko)
CN (1) CN107924820B (ko)
TW (2) TWI720787B (ko)
WO (1) WO2016093564A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102572629B1 (ko) 2020-09-10 2023-08-31 세메스 주식회사 탈기 장치, 기판 처리 장치 및 처리액 탈기 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104790A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. Methods for Forming a Dielectric Layer Within Trenches
US20130008381A1 (en) 2010-06-29 2013-01-10 Tokyo Electron Limited Trap apparatus and substrate processing apparatus
US20130101752A1 (en) 2010-08-02 2013-04-25 Eugene Technology Co., Ltd. Method for depositing cyclic thin film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001542A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
FR2869325B1 (fr) * 2004-04-27 2006-06-16 Commissariat Energie Atomique Procede de depot d'une couche mince sur une couche oxydee d'un substrat
KR100624391B1 (ko) * 2004-12-09 2006-09-18 한국전자통신연구원 알루미늄 실리케이트 박막 형성 방법
KR20080106984A (ko) 2006-03-31 2008-12-09 어플라이드 머티어리얼스, 인코포레이티드 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
US20070281106A1 (en) 2006-05-30 2007-12-06 Applied Materials, Inc. Process chamber for dielectric gapfill
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법
JP4966097B2 (ja) * 2007-05-30 2012-07-04 キヤノン株式会社 情報処理装置および情報処理方法
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法
KR101835755B1 (ko) * 2012-06-13 2018-04-19 주식회사 원익아이피에스 박막 제조방법 및 기판 처리 장치
CN103972146B (zh) * 2013-01-30 2016-12-28 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104790A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. Methods for Forming a Dielectric Layer Within Trenches
US20130008381A1 (en) 2010-06-29 2013-01-10 Tokyo Electron Limited Trap apparatus and substrate processing apparatus
US20130101752A1 (en) 2010-08-02 2013-04-25 Eugene Technology Co., Ltd. Method for depositing cyclic thin film

Also Published As

Publication number Publication date
US20170345647A1 (en) 2017-11-30
CN107924820A (zh) 2018-04-17
CN107924820B (zh) 2022-05-27
KR20160069138A (ko) 2016-06-16
WO2016093564A1 (ko) 2016-06-16
TWI719957B (zh) 2021-03-01
TW202016355A (zh) 2020-05-01
TW201629265A (zh) 2016-08-16
TWI720787B (zh) 2021-03-01
US10373821B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
KR102606653B1 (ko) 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스
US9018108B2 (en) Low shrinkage dielectric films
CN108231624A (zh) 基板处理设备
TWI428959B (zh) 利用原子層沈積於裝置上形成障壁層
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
JP6886557B2 (ja) 改善された金属コンタクトランディング構造
JP2019075579A (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
CN112424915B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR102487805B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102102320B1 (ko) 기판 처리 장치 및 그것을 이용한 박막 증착 방법
KR20070088184A (ko) 샤워헤드 및 이를 구비한 원자층 증착설비
US7709276B2 (en) Manufacturing method of a semiconductor device and substrate processing apparatus
KR102362534B1 (ko) 기판 처리방법
KR101188959B1 (ko) 원자층 증착 방법
CN109952388A (zh) 气化器及元件结构体的制造装置
KR102070864B1 (ko) 기판처리장치의 가스공급 제어방법
CN115210900A (zh) 用于改善薄膜封装的处理
KR102478902B1 (ko) 기판 처리장치
KR20070078007A (ko) 박막 증착 장치의 운영 방법
KR102674234B1 (ko) 반도체 제조 장치의 프로세싱 방법
KR102269347B1 (ko) 박막 증착 방법
KR20240058270A (ko) 기판 처리 장치
US10312080B2 (en) Method for forming amorphous silicon multuple layer structure
US20200106012A1 (en) Methods of forming nickel-containing films
CN109892012B (zh) 元件结构体的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant