TWI294147B - Deposition method, method of manufacturing semiconductor device, and semiconductor device - Google Patents

Deposition method, method of manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
TWI294147B
TWI294147B TW093117177A TW93117177A TWI294147B TW I294147 B TWI294147 B TW I294147B TW 093117177 A TW093117177 A TW 093117177A TW 93117177 A TW93117177 A TW 93117177A TW I294147 B TWI294147 B TW I294147B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
gas
deposition
dielectric constant
Prior art date
Application number
TW093117177A
Other languages
English (en)
Other versions
TW200514161A (en
Inventor
Shioya Yoshimi
Maeda Kazuo
Original Assignee
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Lab Co filed Critical Semiconductor Process Lab Co
Publication of TW200514161A publication Critical patent/TW200514161A/zh
Application granted granted Critical
Publication of TWI294147B publication Critical patent/TWI294147B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

1294147 五、發明說明（d 【發：所屬之技術劈域] 方法本：明係有關於一種沉積方法 特別係關於利用化 ：土及其製作 緣：半導體裝置及其製作方法===常數絕 介電常數絕緣層所纽ί 連線之阻障絕緣層以及-低 【先前技術】 ，年來高資料傳輸速度已係體 =電路裝置之重要需求，因此目前=程半導體 有電阻電容延職delay)時間小的低利用具 (在此稱為低介電常數絕緣層）。_ 、、，邑緣層 人Π冗積低介電常數絕緣層之方法包括利用人… 。物2加入-氧化二氮、㊄或水氣等傳統上化 然而，在利用一氧化二氮、氧或水氣，，綃。 :進行沉積時’其所形成之沉積層會含羥基氧化 介電常數降㈣.〇或更低變得十分^= 基_且欲將該 由於水的氧化率慢，因此其反應 速度會降至20〇nm/min。 L迷⑦挺间而其沉積 入此外’雖氧化反應於一氧化二氮下易於 ::鼠沉積層會因下列因素而產生化學抗餘劑之過以 特別係應用此氟化氪或氟化氬之化學抗蝕劑於義 度小於或等於〇· 13⑽之導線時，會使設計之圖案無法形 第6頁 2060-6391-PF(N2);Uofung.ptd 1294147 五、發明說明（2) ---------— 成^ Ϊ該導線之形成係使用含氮沉積氣體以雙鑲嵌法於 Μ巧絕緣層上形成孔洞及溝槽。根據各種；丄 ^現乃疋因齓在低介電常數絕緣層的散射及抗蝕劑的過 度交聯反應所造成，且士 參 ^ ^ & 且此現象在使用一虱化二氮為低介電 带數、、、邑緣層之沉積氣體的氧化劑時較易發生。 【發明内容】 …^卷、月的目的係揭露一種用以製作低介電常數絕緣層 2 2二T法且§〉儿積速度提高時，所形成之薄層可避免 氮成分可壓縮至一定範圍内而不致影響抗蝕之 二：及半導體裝置及其製作方法，其係提供低介 電承數、、、邑緣層和低介電常數阻障絕緣層。 本發明产係使用具有氧烧基⑽，〇代表氧―是甲基或 乙基）之3虱化合物所形成之氧化劑，以 膜層。在此，以且有氢煊美⑺R，η成主匕 之 /、有巩烷基c〇R，〇代表氧而I?是甲基或乙 m化合物來取代不含氮之氧氣做為氧化劑，如此可改 i:乂ΐ並ί使形成之薄層含大量碳及氫而使低介電常 ; = 早絕緣層具有相對低之介電常數。尤其係在 Ϊ:'曰/電常數(例如：低介電常數絕緣層為低於或 佳。另外’於氧化财加人水可使所形成之薄層品質更 障絕緣層低於或等於4)時，使用之石夕若具 百）於或專於三個甲盤某或匕董其势 古攙几人从士 Τ軋丞次乙虱基專做為具氧烷基之含氧 有機化合物時是相當有效果。
1294147 五、發明說明（3) 碳-氫 in On 經電毁 電力給 電常數 可由使 的氣體 氮或含 聯反 較佳抗 及氧之Λ層^具有大量弱鍵結力之 處理；脫去碳-氫及氧-氫單元以完成薄C ^ 在電漿處理中，利用氣體來 、 氣體以產生電漿。氣體產生：盥丨’並提供 絕緣層接觸。依據實例，所生成;之低介 ;氦、氬、其他惰性氣體、氧電常數 與電所產生之電聚處理而降低。重虱-中至少之一 氮成：m'Ud緣層可藉由避免含有 應，並同時具備2 4 $ ，不致影響抗蝕之交 濕性的特性。.至2.5的低相對介電常數且保有 此外，當以且古 ^ 體成分時，因化二^矽氧鍵之含矽有機化合物做為沉積氣 進入薄層中以具有石夕n鍵，而石夕-氧鍵可直接 層。 由氧引起之過度反應並穩定所成之薄 並且，當以息 的成分時，所形成 ^基之含石夕有機化合物做為沉積氣體 成薄層中之大量甲之薄層含有大量曱基，且因矽會與所形 沉積氣體中亦基作用而產生細孔來降低介電常數。 同時為0)或正整數入Cx Hy Fz或Cx Hy Bz ( X及y為〇 (但X和y不可 緣層和低介電常數’ 2為正整數），當選擇在低介電常數絕 層時，此一類沉稽，障絕緣層的薄片結構中蝕刻阻障絕緣 氧體能使低介電常數絕緣層產生對阻障
第8頁 1294147 飿力〇 層含有 絕緣層 氣體。 包含具 合物之 氧化合 及氧之 &積氣 可形成 比低介 層不含 述目的 ，並配 特別是使 氟或硼而 與低介電 與低介電 石夕氧鍵之 一及具氧 物做為氧 一來組成 體中再混 對阻斷銅 電常數阻 有氮。 '特徵和 合所附圖 玉、發明說明（4) 絕緣層之蝕刻劑的抗 其產生抗餘力並使薄 低介電常數阻障 時便需使用第二沉積 式’此第二沉積氣體 有甲基之含矽有機化 R是甲基或乙基）之含 少氫、一氧化二氮以 電常數絕緣層的第— 氮以及氣之一，如此 薄層，雖其介電常數 外’其能使阻障絕緣 為讓本發明之上 下文特舉較佳實施例 下·· 用CxHyFz或(^{^82能使 降低介電常數。 常數絕緣層同時存在 常數絕緣層採相同方 含矽有機化合物或具 烷基（OR，0代表氧而 化劑，額外再加入至 。換言之，即在低介 入至少氫、一氧化二 擴散而言較佳品質之 障絕緣層稍高。此 優點能更明顯易懂， 式’作禅細說明如 【實施方式】 >下述為本發明較佳實施例之做法以及用途。本發明提 供許夕可應用之發明概念，以廣泛實施於不同之具體背 景。該具體實施例僅明確說明製作以及使用本發明之方 法’但並非用以限定本發明之範圍。 第一實施例 (說明本發明之沉積法中使用之電漿CVD/處理設備） 請參照第1圖，此為一平行板電漿增大CVD/處理設備
2060.6391.PF(N2)；U〇fung.ptd 第9頁 1294147 五、發明說明（5) 1 〇 1 ’係使用於本發明實施例之製造半導體裝置法。 平行板電漿增大CVD/處理設備101係由沉積/處理部分 101A及沉積氣體/處理氣體供應部份1〇1B所組成。其中平 行板電漿增大CVD/處理設備101為以電漿氣體於基質21上 形成阻障絕緣層與低介電常數絕緣層以及於成形薄層上完 成電漿處理之所在，沉積氣體/處理氣體供應部份1〇1β則 具有沉積氣體與處理氣體之複數成分之供應源。 沉積/處理部分101A透過輸送管4連接至汲吸單元6而 可減壓之腔室1，開關閥5位於輸送管4中央以控制腔室1和 沒吸單元6之連通與否。腔室1並有一如真空表之壓力計 (未顯示）來量測腔室1内部之壓力。 腔室1内有一對相對應之上電極2及下電極3，第一高 頻電壓供應源（1^?〇^^『3〇111^6)7供應13.56^^2頻率之高 頻電壓至上電極2，第二高頻電壓供應源8供應380kHz頻率 之低頻電壓至下電極3，至少高頻電壓供應源7與8中之第 一高頻電壓供應源7供應高頻電壓（pjjj?)至上電極2或第二 南頻電壓供應源8供應低頻電壓（p l f )至下電極3而將沉積 氣體或其類似物轉變成電漿。上電極2、下電極3以及電能 供應源7、8構成電漿產生器，亦即其能將沉積氣體或其類 似物轉變成電漿。 值得注意的是，供應至下電極3之低頻電壓並不只有 3 8 0 kHz亦可供應l〇〇kHz或更面以及低於imHz頻率之電 壓’供應至對位於下電極3之上電極2之高頻電壓並不只有 13.5 6MHz，亦可供應1MHz或更高頻率之電壓。此外於第1
第10頁 1294147 五、發明說明（6) ^供庫二8逵:頻5電壓J共應源連接至上電極2而第二高頻電 供應源並不一定連接至上雪:”月中，第-高頻電磨 電極3，同樣的，帛1頻電严供：可連接至上電極2或下 或另一電極。第-同頻電壓供應源也可連接至下電極3 面對為沉積氣體或其類似物之擴散器，上電極2上 之釋ifa、i一側有複數透孔來做為沉積氣體或其類似物 丨入通道），這些沉積氣體或其類似物之釋出 ==送管9a連接至沉積氣體/處理氣體供應部份 依情況可附加加熱器（未顯示）於上電極2或不附 積口褒二ΐ i器可於沉積時加熱上電極2至約10 0 °c以避免沉 上 或其類似物中之活性物質產生微粒黏附於上電極2 極3為基質21之放置場所，並具有加熱器12以加 熱放置此場所之基質21。 人沉積氣體/處理氣體供應部份1 〇iB包括一具矽氧鍵之 =夕有機化合物或具有甲基之含矽有機化合物之供應源， ，之供應源，做為稀釋氣體之氦、氬或氫之供應源，CxHyFz 或CxHyB^之供應源以及當沉積阻障絕緣層時需要之氫氣x、yj 氧化一氣或氧氣之供應源以做為沉積氣體之供應源。此 外，，f有做為電漿處理氣體用之氦、氬、其他惰性氣 體、，氣，重氫之供應源，以及清洗用之氮氣之供應源。 這二氣體分別藉由支輸送管9b至9i連接至輸送管仏再 連接至腔室1。支輸送管9b至9i中分別具有流速調節器Ua
第11頁 2060-6391-PF(N2);Uofung.ptd 1294147
五、發明說明（7) 至1 lh與開關閥丨⑽至l〇q來控制支輸送管9b至9i連通_ 否。輸送管9a亦具有開關閥10a來控制輸送管9a連诵= 依據上述之沉積/處理裝置101，其包括具矽氧鍵 人 石夕f機化合物或具有甲基之含矽有機化合物之供應源之含 為氧化劑之具氧烷基之含氧化合物之供應源，水i ^废做 源’做為稀釋氣體之氦、氬或氫之供應源，Gil或c、
’供應源以及當沉積阻障絕緣層時需要之氫氣、一 L 氮或氧氣之供應源以做為沉積氣體之供應源。此外，一 有，為電漿處理氣體用之氦、氬、其他惰性氣體、y具 f氫之供應源，以及清洗用之氮氣之供應源。以及將=或 乱體或其類似物轉變成電漿之電漿產生裝置2、3、7、=積 以這些裝置，可以連續完成具低介電常數氧化二 =低"電常數絕緣層（low_k film)之沉積，電漿處理 二：電常數絕緣層（以下將描述)以及沉積由氧化：簿 曰S虱氰化矽薄層構成之銅阻障絕緣層，此絕緣層且/ 止：擴散之隔離作肖。（本發明之實施例說明半導體、/晉防 之製造法） T租瑕置 本發明之實施例將 裝置製造法中之銅阻障 低介電常數絕緣層 餘所有製程皆不柏同， 理製程（電漿處理）均是 且不含氮或含少量氮之 說明低介電常數絕緣層以及半導體 絕緣層之沉積方法。 ~ 與鋼阻障絕緣層除沉積條件之外其 特別是沉積製程與沉積後薄層之處 要產生具較佳抗濕力和低介電常數 低介電常數絕緣層（low-k fiim)。
1294147 五、發明說明（8) 此外’唯有沉積製程需產生不含氮或含少量氮且具較佳防 ^銅擴散能力之銅阻障絕緣層，而沉積完成後之薄層處理 • ^則可選擇性性的進行。 , 首先’沉積低介電常數絕緣層與銅阻障絕緣層之沉積 =件中較主要之沉積氣體成分組成列表於第2圖中以為參 第2圖為一列出製造低介電常數絕緣層（low-k film) ^銅阻障絕緣層所使用之沉積氣體成分表格。依據所形成 /層種類將沉積物質之較主要成分組成列舉於第2圖，詳 述如下： τ (〇製造低介電常數絕緣層之沉積氣體成分 Π)含矽有機化合物/氧化劑 此時，於數個例子中之含矽機化合物 氧化矽組成，且一例子中句人$户锸古# # Γ 種 ^ ^ ^ 包含一或多種直鏈虱化矽與一或 種衣狀氧化矽。下列狀況與此相同。 / (2)含矽有機化合物/氧化劑/水 二H 1石夕有機化合物/氧化劑/水/稀釋氣體 CxHyBz 3發有機化合物/氧化劑/水/稀釋氣體义认或 (5)含矽有機化合物/氧化 化合物/氧化劑/稀釋氣體 (7) 3矽有機化合物/氧化劑/稀釋氣體凡 8 ^ ^ ^ ^ #]/CxHyFz ^ ；； 2 ^CxHyB2 (11)…銅阻障絕緣層之沉積氣體成分 第13頁 2060-6391-PF(N2) ;Uofung.ptd 1294147 五、發明說明（9) (9 )含石夕有機化合物/惫 # 氣 初7虱化劑/虱氣、一氧化二氮、氧 氮：含，有機化合物/氣化劑…氮氣、_氧化二 氧化3含:!機化合物/氣化劑/水/稀釋氣趙/氬氣、- (12)含矽有機化合物/氧彳^ ^ ^ (1 ? ί矽„/氧化劑/水/ W或C,
CxHyBz/氫氣、一氧化二氮、氧氣μ &柿禪虱體/ΜΛ或
HyBz/ 氫 氣 化二亂、氧氣 化 (1 4)含矽有機化合铷/ _ & ^ , :氮、氧氣 ’乳化劑/稀釋氣體/氫氣、—氧 (15)含妙有機化合物/氧化 ，/氲氣、一氣化二备、知^哪砰礼篮/CxHyFz或
CxHyBz/氫氣、一氧化二氮、氧氣 (16)含梦有機化合物/氧化 氧化二氮、氧氣 y 2 ^^xtlyBz/ 接著將說明上述所提到之含矽有機化人物 稀釋氣體及CxHyFz或(；11 B 。 口物、 氫氣、 氧化劑、 以下說明可視為一典型何子。 (i )含石夕有機化合物 (A)具石夕氧鍵之含矽有機化合物 (a)具直鏈矽〜氧—矽鍵之有機化合物 六甲基二甲石夕醚（HMDSO:(CH3)3SiUiaH 八曱基二曱矽鱗（OMTS) 3 ~ )
2060-6391-PF(N2);Uofung.ptd 第14頁 1294147 五、發明說明（ίο) 化學式1 ch3 ch3 ch3 I I I. H3C一Si-0 -Si一〇——Si—CH3 in3 iin3 ihi3 (b)具環狀矽-氧-矽鍵之有機化合物 八曱基環四甲矽醚（OMCTS) 化學式2 h3
CH3 -Si-CH3 H3C— 〇i —0 -〇i —CH3 ^η3 ^η3 四曱基環四甲矽醚（TMCTS) 化學式3 Η Η
I I H3C —Si ~0 _Si -CH3 H3C-Si-0-Si-CH3 (B)具有甲基之含矽有機化合物 單曱基矽烷（SiH3(CH3)) 二曱基矽烷（SiH2(CH3)2) 三甲基矽烷（SiH(CH3)3) 四甲基矽烷（Si(CH3)4)
第15頁 2060-6391-PF(N2);Uofung.ptd 1294147 五、發明說明（11) (i i )氧化劑 (A) 具有甲氧基之含氧有機化合物 曱氧基矽烷（SiH3(OCH3))、二甲氧基矽烷（SiH2(OCH3) 2)、二甲氧基石夕烧（TMS:SiH(OCH3)3)、四甲氧基石夕烧 (81(〇(：113)4)、三甲基曱氧基矽烷（31((：113)3(〇(：113))、二甲 基二甲氧基矽烷（Si(CH3)2(OCH3)2)、曱基三曱氧基矽烷 (Si(CH3)(〇CH3)3) (B) 具有乙氧基之含氧有機化合物
一乙氧基矽烷（Si h3(oc2h5))、二乙氧基矽烷（Si 4(0^4) \二乙氧基矽烷（SlH(0C2H5)3)、四乙氧基矽烷（Si (〇C2H5) !)、三乙基乙氧基矽烷（Si(C2H5)3(〇C2H5))、二乙基二乙氧 基石夕烧（Si(C2H5)2(〇C2H5)2)、乙基三乙氧基矽燒 (Si(C2H5)(0C2H5)3) (i i i)稀釋氣體 氧、氬、氫氣 (iv)
CxHyFz $CxHyBz (a)CxHyFz C3 F8
c4f8 chf3 (b)CxHyBz b2h6 其次將說明除上述之，外的沉積條件與所有成膜製程
1294147
用之沉積條件的原因和成 並說明上述及所有成膜製程中使 效0 基（OR，0代 氧化劑以避 之含氧有機 其能改善沉 電常數絕緣 專於三個甲 氧基之含氧 常數之結 緣層為低於 成之薄層品 製造低介電常數絕緣層時，採用具有 表氧而R是甲基或乙基）之含氧有機化合 免所得之薄層含氮。於此例中，以具有烷4 = 化合物取代不含氮之氧氣做為氧化劑，此乃^ 積速度且得到含大量碳和氫並具相對低的低 層或阻障絕緣層。舉例來說，使用具有少於戋 氧基或乙氧基之矽之含氧有機化合物為具有烷 有機化合物時，能有效率形成相對較低的介電 果。在此，相對低的介電常數在低介電常數絕 或等於2.5，而在阻障絕緣層為低於或等於4。 另外’藉由於氧化劑中加入水可改盖所形 質。 σ 於此兩實例中所形成之薄層雖具有大量弱鍵結力之石户 -氫或其類似物，其介電常數仍與旋塗式介電層（Spin Dielec^ics)相同，高達2.6至2.7，因此沉積後需經電漿 處理來脫去碳-氫或其類似物以降低相對之介電常數。 於電漿處理中，氣體包括至少如氦、氬之惰性氣體、 氫及重氫其中之一且氣壓調整至1Torr或更低，低於或等 於0.5T〇rr更佳，接著供應電能將氣體轉變成電漿並使之 接觸薄層。對低介電常數絕緣層而言，溫度加熱至3 7 5 〇c 或更高，於400。(：至450 °C内為最佳。根據實施結果，採用 電能頻率為1MHz或更高所產生之電漿，包括至少氦、氯、
五、發明說明（13)
氮及重氨其中之_ ΛΑ m ^ A ^ J /上 的處理氣體，且其壓力調整, 更低所形成之薄層之相對 j整至1 Torr或 :，將…π熱至375 t或更高乃是為了完低此將例 能除去之所得薄S μ ♦ ^ 去除電水未 丁，寻增上之濕氣與類似物。 如此一來，低介電 並將其麼縮至一定範圍 時具備2 · 4至2 · 5的低相 性0 常數絕緣層可避免含氮或含氮成分 内而不致影響抗蝕之交聯反應，同 對介電常數並保有較佳抗濕性的特 的成ϊ外乃二 梦有機化合物做為沉積氣體 接進入薄層中以抑：由氧雍氧鍵可直 声。 由虱引起之過度反應並穩定所成之薄 當選擇在低介電常數絕緣層和阻障絕緣層的薄片結 :S 3絕緣層時’可加入CxIiyFz或CxHyB“x及y為0。(但 ΧΛ : ί 或正整數，z為正整數）於低介電常數絕 :a之 >儿積氣體中，此一類沉積氣體可使低 層二障絕緣層之钱刻劑產生抗钱力。尤其是使用^ 备f Γ使其產生抗蝕力並使薄層含有氟或硼進而降低介電 此外了於鋼阻P早絕緣層與低介電常數絕緣層同時存 在時，至少加入氫、一氧化二氮和氧氣其中之一於低介電 常數絕緣層之第-沉積氣體中。實例巾，當所產生電衆之 電能頻率低於1MHz時，氣壓設定為低於L 0T〇rr ;而當所 產生電漿之電能頻率為^02或更高時，氣壓設定為 1294147 五、發明說明（14) l.OTorr或更高且偏壓電能頻率為低κΐΜΗζ。另外，沉積 過，=之基質溫度為200 t至4〇〇 t。依據上述之沉積條件 可传較佳品質之薄層，雖其相對介電常數稍高，但可改善 阻絕鋼擴散的能力並且可使銅阻障絕緣層不含氮。 §選擇在低介電常數絕緣層和銅阻障絕緣層的薄片結 :中:刻低介電常數絕緣層時’可加及° iHx y不可同時為〇)或正整數，z為正整數）於銅阻障 之沉積氣體中，此一類沉積氣體能使銅阻障絕緣層 對低；I電常數絕緣層之蝕刻劑產生抗蝕力。 於形成低介電常數絕緣層後，接著於其上製造銅阻障 絕緣層，在不將低介電常數絕緣層暴露於空氣中之下，緊 成沉積銅阻障絕緣層，如此可避免低介電常數絕緣 層由二亂中吸收濕氣而增加其相對介電常數。 接著以下將說明沉積條件之實例。 (1)第一實例 第一個實例的絕緣層為低介電常數絕緣層之一實例。 以三甲氧基矽烷為氧化劑 (沉積條件I) (i)沉積氣體之條件 HMDS0 氣體流速：i〇〇sccm 二甲氧基梦烧：50sccm 氣壓：1. 7Torr (i i)產生電漿之條件
局頻電能（13·56ΜΗζ) PHF :300W
1294147 五、發明說明（15) 低頻電能（ 3 8 0KHz) PLF : 0W (電極大小為345πιπιΦ，以下皆相同） (iii)基質加熱溫度：375 °C (i v)沉積氧化矽薄層 薄層厚度：7〇〇nm 相對介電常數：2. 5 (2) 第二實例 第二個實例的絕緣層為低介電常數絕緣層之另一實 例，於沉積條件I中加入水。
(沉積條件11)
(i )沉積氣體之條件 HMDSO 氣體流速：lOOsccm 三甲氧基♦烧·· 50sccm 水蒸氣流速：40 0seem 氣壓：1. 7Torr (i i )產生電漿之條件 高頻電能（13· 56MHz) PHF : 3 0 0W 低頻電能（380KHz) PLF : 0W (iii)基質加熱溫度：375 °C (i v )沉積氧化矽薄層 薄層厚度：70 0nm 相對介電常數：2. 5 (3) 第三實例 第三個實例的絕緣層為阻障絕緣層之一實例，於沉積
2060-6391-PF(N2);Uofung.ptd 第20頁 1294147 五、發明說明（16) 氮、及氧氣其中之 條件I中加入至少氫氣、一氧 (沉積條件I π) (i)沉積氣體之條件 HMDS0氣體流速·· 1〇〇 seem 二甲氣基石夕烧：50sccm 一氧化二氮氣體流速：4〇〇sccm 三氟甲烷氣體流速：最理想量 氣壓· 1. OToirr (i i )產生電漿之條件 高頻電能（13.561〇2)?耵：3 0 0? 低頻電能（380KHz) PLF : 0W (i i i)基質加熱溫度：3 7 5 °C (iv )沉積氧化矽薄層 薄層厚度：700nm 相對介電常數：4. 0 (4)第四實例 第四個實例的絕緣層為低介電常數絕緣層之一實例 採T〇MCTS為含矽化合物氣體，甲基三甲氧基石夕烷（mtms) 為氧化劑且加入水。 (沉積條件IV) (i );儿積氣體之條件 0MCTS氣體流速：1 〇〇 seem MTMS ·· 50sccm 水条氣流速·· 4 0 0 s c c m 第21頁 2060-6391.PF(N2);Uofung.ptd 1294147 五、發明說明（17) 氦氣流速·· lOOsccm 氣壓（參數）：1·3、1·4、1·5、1·6、1·7、1· 8Torr (i i)產生電漿之條件 高頻電能（13· 56MHz) PHF : 5 6 2W 低頻電能（380KHz) PLF : 0W (i i i )基質加熱溫度：3 5 0 °C (i v)沉積氧化矽薄層 薄層厚度：700nm 相對介電常數：約為2. 6
接著將說明第一至第四實例中之第四實例之低介電常 數絕緣層之沉積速度、介電常數、折射率、漏電流與絕浐 破壞電場的結果。 〃 4 (A) 沉積速度 第4圖係繚示壓力與沉積速度關係之結果，縱座標為 以線性刻度表示之沉積速度（nm/mi η);橫座標為以線1生刻 度表示之壓力（T〇rr) 〇 ^
产如第4圖所示，沉積速度隨氣壓以約一定比例增加。 氣壓為p 3Torr時，沉積速度約為22〇nm/min ;而氣壓為^ 8Torr時’則約為42〇nm/min。此為製造半導體裝置之指 標。 其中加入水可促進沉積的控制。再者，加入0MCTS及 MTMS雖可使反應激烈，但亦會使所成薄層有模糊之趨勢， 此趨勢可利甩加入水而避免之。 (B) 介電常數與折射率
2060-6391-PF(N2);Uofung.ptd 第22頁 1294147 五、發明說明（18) 第5圖係繪示壓力與介電常數和私 左侧縱座標為以線性刻度表示之射率關係之結果， 以線性刻度表示之折射率； 1吊數；右侧縱座標為 力（Torr)。 ^為从線性刻度表示之壓 如第5圖所示，介電常數盥 有些微變化，介電常數為2 6;射：：壓力改變而分別 1.4。 · 右 而折射率為稍小於 (C)漏電流與絕緣破壞電場 實例之絕緣層係形成於矽基質上。 觸絕緣層以測量破基質與汞探針測 電流與絕緣破壞電場。 τ门的電/L並測里馮 第6圖係繪示漏電流於電 以對齡刿痄矣-々、口 、冤％中之關係結果，縱座標為 子數』度表不之漏電流密度（A/cm2);橫座；ρ Αw 度表示之電場（MV/cm)。一 | Λ知座枯為以線性刻 m ^ a LU ^ w劇增加之漏電流密度表示絕 ^ ^ _ ，此時電場為絕緣破壞電場（MV/cm)。橫座 才示數值刖之負號表示所加雷壓 曲線之數值為氣壓(T〇:r;U的方向’而標示於每-獨有 如第6圖所示，每一實例之漏電流密度在『至 ^/:二：:：電流與絕緣破壞電場皆在可用以^^ 半導體裝置之範圍内。 第二實施例 本發明之半導體裝置及其製造方法的第二較佳例 將以第3A至3G圖說明。 第3G圖為本發明之第二較佳冑施例之| ^體裝置結構
第23頁 2060-6391-PF(N2);Uofung.ptd 五、發明說明（19) 剖面示意圖。如圖所示，半導體裝置中有一下層 絕緣層62於基質61上，此下層導線埋藏絕緣層62為一層= =常ίΐϊϊ度約5:°nm之主要的低介電常數絕緣層 ，丨電吊數、、、邑緣層，二氧化矽)62a，以及厚度約為5〇nm 一上層保護層（銅阻障絕緣層）63a所組成。由做為銅擴 阻絕層之虱化鈕層65a與銅層65b構成之下層導線65穿過 層導線埋藏絕緣層62埋藏於下層導線溝槽中。基質6丨可 半導體基質、傳導層或絕緣基質。 、 於上為一其中有穿孔68之導線層間絕緣層66與一具上 層導線溝槽6 9之上層導線埋藏絕緣層6 7。 、導線層間絕緣層66係一層疊結構，其包括以二氧化 製成之厚，5 0nm的第二下層保護層（銅阻障絕緣層）66&、 以及以一氧化矽製成之厚度5〇〇nm的主要的低介電常數 絕緣層（低介電常數絕緣層）66b與以二氧化矽製成之厚度 50nm的第二上層保護層（銅阻障絕緣層）所組成。又 上層導線埋藏絕緣層67係一層疊結構，其包括以二 =矽製成之厚度500nm的主要低介電常數的絕 常數絕緣層）67a與以二氧化石夕製成之厚度5〇錢的第三上j 保濩層（銅阻障絕緣層）6 7b所組成。 上層導線溝槽69具有較大並連接穿孔68之開口，由做 j銅擴散阻絕層之氮化鈕層7〇a與銅層7〇b構成之連接導體 :?為銅擴散阻絕層之氮化組層7〇a與銅層7〇b構 完整組成埋藏於穿孔68中，而上層導線溝 槽69係由已知之雙鑲喪法製成。然後本發明中於此之所有 1294147 五、發明說明（20) 最上層表面由以二氧化矽製 緣層）覆蓋。 最上層保護層（銅阻障絕 以上所有描述之低介電 本發明所謂之絕緣層。 吊數、·、邑緣層與銅阻障絕緣層為 第1圖接之者冗穑本，二之第二較佳實施例將以第3A至36圖以及 首：Λ說明製造半導體裝置之方法。 首先’如第3Α圖所示，將美 中，厚度約為5〇〇nm且具低介將//1 置於^積設備腔室1 質61之上，士 -备几電吊數之二氧化矽層62於基 要絕緣声。此二 石9 62將為下層導線埋藏絕緣層之主 物，條二：上沉:上體需為具矽氧鍵之含矽有機化合 速為5:Sccm而氣壓為二π:速為^Oscc®、三甲氧基矽烷流 件則不佳用ΜΜίΐ 、. T 。轉變沉積氣體為電漿之條 、不使用380KHz之低頻電能（pLF)而 電能（PHF)。基質溫声* > · ΜΜΗζ之冋頻 产外甘从^丄、又而為375 C。這些沉積條件除薄層厚 ΐ之沉穑ϊ:τ Λ明之第一較佳實施例中之第-實例所採 電將^理^於目同。此外，第三實例中之對所得薄層之 冤水處理亦於沉積後在腔室1中完成。 接著，將不暴露於空氣中且厚度約50抓之二氧化矽芦 4銅阻，絕緣層）63薄層於相同之腔室1中以f漿CVD法形曰 三适些沉積條件除薄層厚度外，其餘與本發明之第— ^施例中之第三實例所採用之沉積條件ΙΠ相同。此沉 積二氧化矽層6 3之相對介電常數於頻率為丨Μ Η ζ時約為 4.0，而漏電流密度於電場強度為4MV/cm時為1〇_BA/cm2。 然後將基質61自腔室1中取出，且形成由化學抗蝕劑 ΐιΊΜϊΛΙΛ 11 206〇.6391.PF(N2);Uofung.ptd Η 第25頁 1294147 五、發明說明（21) 或其類似物製成之抗蝕層於二氧化矽層63之上，再以照相 平版印刷法於欲做成導線溝槽之區域將抗蝕層打開而得罩 幕73a，如第3B圖所示。此時，因二氧化矽層63未含有 氮’因此可抑制由氮所引起之過度交聯反應，且此抗蝕層 7 3 a之交聯反應將只會於設計暴露之區域發生，而形成良 好精準尺寸之罩幕。隨後，如第3B圖所示，二氧化矽層 (62與63)連同罩幕73a進行蝕刻而得導線溝槽64。此二氧 化矽層6 3 a將做為保護層。 接著如第3C圖所示，於導線溝槽64中形成做為銅擴散 阻絕層之氮化鈕層65a，在銅晶種層（未顯示）形成後，再 將銅層65b埋入以形成含氮化组層65a與銅層65b之下層導 線65。 曰 然後完成沉積前之銅層65b表面之前處理以及去除表 面氧化層。 ^ 以平行板電漿增大CVD設備來完成處理法。將氨氣以 5〇sccm之速度導入以調整氣壓至ITorr，13·56ΜΗζ頻率之 電能將氨氣轉變成電漿，當基質61加熱至375 t時將鋼声 65b接觸此電漿。 9 u其次將基質61置入沉積設備之腔室丨中，且由二氧化 矽製成^保護層（銅阻障絕緣層）66a覆蓋下導線65，如第 3D圖所不。考量保護層66&，此時沉積條件除薄層厚度 外，其餘與本發明之第一較佳 例中之第三實 之沉積條件III相同。 私用 完成這些步驟後，由二氧化矽層製成，厚度約為
2060-6391-PF(N2);Uofung.ptd 第26頁 1294147 五、發明說明（22) 5=之絕緣層(低介電常數絕緣層) :^思之主要絕緣層，而繼續於相同腔二做為導線層間絕 ㈢製成，厚度約為500nm 令形成由二氧 !)广’如此-來，埋藏連接導體之=且障絕緣 70成。旦 線層間絕緣層66便 考I主要絕緣層6 6 b，此時沉 产Ϊίΐ緣層62時相同，且薄層處理？^ :條件相㈤。此外，考量保護層66c'亦與那些沉積後 "保護2 66a之沉積條件相同。 斤採用之條件需 麻、e，著由—氧化石夕層製成之絕緣声（你人 二)7將做為導線埋藏絕緣層之主要絕：，電常數絕緣 中以等同於保護層66。之方式二層由’且繼續於相 成之保護層（銅阻障絕緣層）67b。如此一成央虱化矽層製 ;之導線埋藏絕緣層m更完成。考量主要\，J^7上層導 積條件需與沉積下層導線埋藏絕緣：6 ，且〜 1處理，與那些沉積後處理條件相；6。2=二 用件需與保護層663之沉積條件相同。a …、後將基質6 1自沉積設備之腔室1中取出，以P知之 雙鑲2法製成連接導體70與上層導線71，b第3£至36圖所 不。雙鑲嵌法將於下述詳細說明。 *於保護層6 7b之上形成抗蝕層後，以照相平版印刷法 於穿孔將形成的區域將抗蝕層打開而得罩幕731)，如第3E 圖所示。此時，因保護層67b未含有氮，所以可抑制由氮 所引起之過度交聯反應，且此抗蝕層73b之交聯反應將只
2060-6391-PF(N2) ;Uofung.ptd
第27頁 1294147 五、發明說明（23) 會於3又a十暴露之區域發生，而花社，隹 73b。 生而形成良好精準尺寸之罩幕 其次，透過抗蝕層7扑之開口對保護層、絕緣層 67a、保護層66c與絕緣層66b進行蝕刻以形成缺口，、如曰此 便可於導線層間絕緣層66之保護層66c與 絕 形成缺口 68。 文、巴冰ytbbD γ …'V在將Λ成導線溝槽之區域形成另-抗蝕層於保 護層67b上而形成罩幕73c，如第3F圖所示。此時，因保護 層67b、絕/緣層67a Μ呆護層66c、絕緣層66b與保護層_ 均未含有氮，所以可抑制由氮所引起之過度交聯反應，且 此抗蝕層73c之交聯反應只會發生於預定暴露之區域'因 而形成良好精準尺寸之罩幕73c。 接下來，形成比第一次缺口更大且包含之的開放區域 於罩幕73c上’再透過此罩幕73c的缺口蝕刻保護層67b與 絕緣層6 7 a而形成一缺口。此時，由於下方之保護層6 6 c係 由含二鼠甲烧之 >儿積氣體沉積而得，使其具有對主要絕 層6 7 a之钱刻氣體的抗钱力而使姓刻停止於保護層μ c，因 此，導線溝槽6 9將可形成於導線埋藏絕緣層6 7中。然後， 透過導線層間絕緣層66蝕刻保護層66a以形成穿孔68。這 將使得下層導線65透過穿孔68而暴露於底層，且丁層導線 65經由穿孔68而與導線溝槽69連接。 ' 其次，如第3G所示，當氮化鈕層與鈕層7〇a形成於穿 孔68與導線溝槽69之内表面之後，在銅晶種層（未顯示）形 成後’再將銅詹7 0 b填滿導線溝槽6 9，如此便形成連接導
2060-6391-PF(N2) ;Uofung.ptd 1294147 五、發明說明（24) 體7〇ίΐΊ導表線面71、/所」胃雙鑲嵌法即如上述。 採相同條件以'去除H前之前處理與納層65b表面之前處理 660相同之沉積法；所=覆=和保護層(…或 護層7 2。因此一來，: 一氧化矽層構成之保 置便完成。 主要成份為銅層之多層導線半導體裝 如上所述，第二較佳實施例之 例的==來：、67a係依第-較佳實施例之V實 以主要絕=?二： 常數且具高抗濕性。 八4於或小於2· 5之低介電 佳實=第因：=:66&、，，，依第-較 阻絕銅擴散的特：。而來:積’故其具有高 係由含三氟甲烷之、冗藉Ζί層63a、66a、，、67b、72 介電常數。體處理使其含有氟而能具有-低 6精Si:線溝槽69以平板印刷術製成時，罩幕73。能Ϊ ;6:底/二大。換言之，當選擇-二層二69形Λ皆 層66c為絕緣層67a之底層。 r 保邊 第29頁 2060-6391-PF(N2);Uofung.ptd 1294147_____ 五、發明說明（25) 由於本發明所採用之保護層6 6 c係以含三氟曱烧之氣 體沉積而成，使其能有效地成為主要絕緣層67a的#刻劑 之钱刻保護層，且亦能有效地阻止在保護層底下之絕緣層 6 6 b被過度钱刻。 第三實施例 將說明本發明之半導體裝置及其製造方法的第三較佳 實施例。 第三較佳實施例之半導體裝置將採用相似於第3G圖之 半導體裝置之結構。 ' 此例中，主要絕緣層62a、66b、67a為對應於本實施 例之低介電常數絕緣層，而保護層63a、66a、66c、67b、 7 2為對應於本實施例之阻障絕緣層。 第二較佳實施例之半導體裝置製造法將採用相 3A至3G圖之半導體裝置製造法。 、$ 此例中，對應於主要絕緣層62、66b、67a之低介電常 數絕緣層係以第一較佳實施例的第二實例之沉積條件（ιι) 來沉積。 ，漿處理沉積後之主要絕緣層62、66b、67a係採用至 氦、氬、氫氣與重氫其中之一於與沉積相 室中完成。 Ί 層係：ί = ί層63a、66a、66c、67b、72之阻障絕緣 9 車乂佳貝施例的第二實例之沉積條件（111 )來、、冗
積0 ’L 依據上述’本發明之第三較佳實施例中之低介電常數
1294147 五、發明說明（26) _ ;邑緣f t，上述沉積法沉積’且沉積後以電漿處理完成而 :二此，介電常數絕緣層具有約2·4之低介電常數及成高而 ::之”二：’因阻障絕緣層係以第一較佳實施例的第= =⑽得，故其具有高阻絕^ ㊣限= = 實，然本發明並不 施例之修訂改良皆涵蓋”；：二本發明之上述較佳實 例如，於第二較佳實施例， 62、66b、67a之沉積條 =氣以主要絕緣層 描述者，然此條件可因應不同應：而；=第「實例所 :丄主要絕緣層(低介電常數絕:緣2 : : ?。進-步地 條件可依需求適當修改。 66b、673之沉積 而雖用以製造保護層、6 條件為第一較佳實施例的第三實例 C、67b、72之沉積 因應不同應用而適當修改。 之…積條件111，亦可 如上所述’雖本發明採用具 是甲基或乙基)之含氧有機化合物：：〇代表氧而 f不含氮’因如此可改善沉積速度並二使所得之薄 使低介電常數絕緣層或阻障薄層含A 低之介電常數。 早絕緣層具有相對較 尤其當使用矽上接有少於 之含氧有機化合物做為$氧烷基之：：個m戈乙氧基 形成較低之相對介電常 有機化合物時，能 數.在低，,電常數絕緣層為低於或 第31頁 206〇.6391.PF(N2);Uofung.ptd 1294147 五、發明說明（27) 等於2. 5且在阻障絕緣層為低於或等於4。 為二ί劑可改善所得薄層…。 氫及氧·氫單元，龙之〜薄層雖具有大量弱鍵結力之碳、 ^electrics), 處理來脫去碳-氫及氧—氫單 士 沉積後需經電槳 理中，處理氣體包含至；=製程。於電聚處 ϊίΓ之一與電能處理而產生電聚。氣體ii二氫及重 介電常數進一步降低。 定所传薄層之相對 因此，低介電常數絕緣層可避 = -定範圍内而使氮不致影響抗钱成分可 :備2.4至2.5的低相對介電常數且保有較的Γ 此外’當以具有梦氧鍵之含 體的成分時，因此化合物具有石夕_氧 ^做為沉積氣 直接進入薄層中以抑制由氧引起反】二氧鍵可 薄層。 反汉應龙穩定所成之 當以具甲基之含矽有機化合物為沉積氣 形成之薄層含有大量甲基，進而因矽與薄層之^時’所 用而產生細孔導致介電常數降低。 里甲基作 低介電常數絕緣層之沉積氣體中亦 CxHyBz(x及y為〇(但X和y不可同時為〇)或正 y 2 3 數當選擇在低介電常數絕緣層和阻障絕緣層二為薄= 2060-6391-PF(N2);Uofung.ptd 第32頁 1294147 五、發明說明（28) _ 構中钱刻阻障絕緣層時，此— 絕緣層產生對阻障絕緣層之： =使低介電常數 C；HyFz ,CxHyB2 „ ^ ^ ^ ^ 低介電常數。 從漘滑5有鼠或硼而降 時存在ΐ需緣：與低介電常數絕緣層同 數絕緣層相同二第：沉積氣體與低介電常 基…有機化；：：：：==(=化合物或具甲 ▼基或乙基）之含氧化合物二,说基⑽’0代表氧Μ是 氧化二氮以及氧之一來組成、π再加入至少氫、- 絕緣層的第一沉特另J疋可猎由在低介電常數 /曰M "U積乳體中再混人至少纟、 虱之一，以形成可提供避免銅擴 常數比低介電常數阻障Μ ” 4層’雖其介電 層中不含氮。 稍向。此外更可使阻障絕緣 雖…、:本發明已以較佳實施例揭露， 限定士發明’任何熟習此項技藝者，在不脫離3 = :和耗圍内’當可作更動與潤飾 ； 當視後附之申請專利範圍所界定者為準本發月之保邊耗圍 第33頁 2060-6391-PF(N2) ;Uofung.ptd 1294147 圖式簡單說明 __ 第1圖係、纟會示本發明第— 導體裝置的電漿CVD裝置之—較佳實施例所使用之製造半 第2圖為〆表袼，係繪』。 牛中較主要之沉積氣體成分 用之方法製造之半導體裝 根據本發明第一實施例所使 層與銅阻障絕緣層之沉^ “ ’其有關沉積低介電常數絕緣 成列表。 第3 A至3 G圖係缘示出太毛 體裝置及其製造方法之沾扭1明第二及第三實施例之半導 第4圖係繪示依本發^剖面示意圖。 製造之低介電常數絕緣声乐一較佳實施例所使用之方法 第5圖係繪示依本*發'，其壓力與沉積速度之關係圖。 製造之低介電常數絕緣屏明，第一較佳實施例所使用之方法 率之關係圖。 、本胃’其壓力與相對介電常數及折射 第6圖係依本發明第一 之低介電常數絕緣層，复、孕乂隹只施例所使用之方法製造 圖。 ㈢’，、漏電流與絕緣破壞電場之關係 符號說明】 1〜腔室； 3〜下電極； 5〜開關閥； 7〜第一高頻電壓供應源； 9a〜輸送管； 10a-10q〜開關閥； 2〜上電極； 4〜輸送管； 6〜汲吸單元； 8〜第二高頻電壓供應源 9b 一 〜支輸送管； 11 a -11 h〜流速調節器；
2060-6391-PF(N2);Uofung.ptd 第34頁 1294147 70〜連接導體； 7 0 b〜銅層； 72〜保護層； 101A〜沉積/處理部分； 1(Π〜平行板電漿增大CVD/處理設備 101Β〜沉積氣體/處理氣體供應部份 圖式簡單說明 1 2〜加熱器； 6 1〜基質； 6 3〜二氧化矽層； 63a〜第一上層保護層 6 5〜下層導線； 6 5 b〜銅層； 66a〜保護層； 66c〜保護層； 67a〜絕緣層； 6 8〜穿孔； 21〜基質； 6 2〜下層導線埋藏絕緣層 6 2 a〜絕緣層； 64〜導線溝槽； 6 5 a〜氮化組層； 6 6〜導線層間絕緣層； 66b〜絕緣層； 6 7〜導線埋藏絕緣層； 67b〜保護層； 69〜導線溝槽； 70a〜钽層； 71〜上層導線； 73a-73c〜罩幕；
2060-6391-PF(N2);Uofung.ptd 第35頁

Claims (1)

  1. 秘曰修(史)正本i 修正太 •案號一 六、申請專利範圍 1. 一種沉積方法，包括下列步驟： 形成第一沉積氣體，該沉積氣體包括至少一矽源其係 擇自由具矽氧鍵之含矽有機化合物、具有曱基之含矽有機 化合物以及由具有烧氧基（OR，0代表氧而R是甲基或乙基） 之含氧有機化合物形成之氧化劑所組成之族群；以及 提供一電能至該第一沉積氣體以形成電漿並產生反應 以於一基底上形成一低介電常數絕緣層，其中該具矽氧鍵 之含矽有機化合物至少為具直鏈矽-氧-矽鍵化合物：六曱 基二曱矽醚（腿0 80:((：113)38卜0-81((：113)3)和八曱基二曱矽 醚（0MTS) 化學式4 CH3 ch3 ch3 I I I H3C -Si -0 —Si —〇一Si —CH3 4η3 Αη3 Αη3 及具環狀矽-氧-矽鍵化合物：八曱基環四曱矽醚 (0MCTS) 化學式5 ch3 ch3 H3C—Si~-0~Si-CH3 0 0 H3C—
    CH3 和四曱基環四甲矽醚（TMCTS)其中之
    2060-6391-PF2(N2).ptc 第36頁 1294147 石夕有機化合物為曱基矽烧類，其係單 、二曱基矽烷（SiH2(CH3)2)、三曱基矽 基石夕烧（S i (C )4)其中之一，並且該 燒、三曱氧基矽烷、二甲氧基矽烷、 甲氧基矽烷、二甲基二甲氧基矽烷、 四乙氧基矽烷、三乙氧基矽烷、二乙 案號 93117177^ 六、申請專利範圍 化學式6 Η Η H3C—Si —0 一Si —CH3 1 i H3C-Si~0-Si~CH3 山山 ，且該具有曱基之含 甲基矽烷（SiH3(CH3)) 烷（SiH(CH3)3)及四甲 氧化劑為四曱氧基石夕 甲氧基石夕院、甲基三 三曱基曱氧基矽烷、 氣基梦烧、乙氧基碎 氧基矽烷以及三乙基 2 ·如申請專利範 一氣體除了該矽源及 3.如申請專利範 至少氦氣、氬氣或氫 修正 烷、乙基三乙氧基矽烷、 乙氧基石夕烧其中之一。 圍第1項所述之沉積方法 該氧化劑之外還包含水。 圍第1項所述之沉積方法 二乙基二乙 其中該第 其中加入 氣以作為該第一沉積氣體之稀釋氣 4 ·如申明專利範圍第1項所述之沉積方法，其中具有 矽氧鍵之二或多種含矽有機化合物係作為該具矽氧鍵之含 矽有機化合物，且至少一種具有矽—氧—矽鍵之直鏈以及環 狀石夕-氧-石夕鍵。 5.如申請專利範圍第1項所述之沉積方法，其中於第 —沉積氣體中加ACxHyFz或(：為1 (χ及y為〇 (但又和丫不能同時
    IH· 2060-639]-PF2(N2). 第37頁 1294147 _案號931Π177_年月曰 修正_ 六、申請專利範圍 為0)或正整數，z為正整數）。 6.如申請專利範圍第5項所述之沉積方法，其中該 CxHyFz 為〇^8、C4F8 及CHF3 其中之一。 7 ·如申請專利範圍第5項所述之沉積方法，其中該 CxHyBz為匕比。 8. 如申請專利範圍第1項所述之沉積方法，其中當形 成低介電常數絕緣層之步驟完成後，該低介電常數絕緣層 暴露於氦氣、氬氣、氫氣及重氫其中之一之電漿中。 9. 一種製作半導體裝置之方法，包括根據專利範圍第 1項沉積形成一低介電常數絕緣層之前後步驟，該步驟 為： 形成一具有至少一矽源之第二沉積氣體，該矽源係擇 自由具矽氧鍵之含矽有機化合物、具有曱基之含矽有基化 合物、由具有氧烧基（OR，0代表氧而R是曱基或乙基）之含 氧化合物形成之氧化劑以及氳、一氧化二氮以及氧氣任一 所組成之族群；以及 提供一電能至該第二沉積氣體以形成電漿並產生反應 以於一基底上形成一低介電常數絕緣層。 1 0.如申請專利範圍第9項所述之製作半導體裝置之方 法，其中該基底包括一線路或一以銅為主之電極。
    2060-6391-PF2(N2).ptc 第38頁
TW093117177A 2003-06-17 2004-06-15 Deposition method, method of manufacturing semiconductor device, and semiconductor device TWI294147B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003172395 2003-06-17
JP2004171399A JP4032044B2 (ja) 2003-06-17 2004-06-09 成膜方法、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW200514161A TW200514161A (en) 2005-04-16
TWI294147B true TWI294147B (en) 2008-03-01

Family

ID=33422163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093117177A TWI294147B (en) 2003-06-17 2004-06-15 Deposition method, method of manufacturing semiconductor device, and semiconductor device

Country Status (5)

Country Link
US (1) US7238629B2 (zh)
EP (1) EP1489197A1 (zh)
JP (1) JP4032044B2 (zh)
KR (1) KR100746679B1 (zh)
TW (1) TWI294147B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382459B (zh) * 2009-01-06 2013-01-11 Century Display Shenxhen Co A substrate processing apparatus for chemical vapor deposition (CVD)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936309B2 (en) * 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6890867B2 (en) * 2003-02-25 2005-05-10 Micron Technology, Inc. Transistor fabrication methods comprising selective wet-oxidation
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7560144B2 (en) * 2005-03-22 2009-07-14 Asm Japan K.K. Method of stabilizing film quality of low-dielectric constant film
JP4641922B2 (ja) * 2005-10-06 2011-03-02 ランテクニカルサービス株式会社 Ｃｖｄ膜の製造方法及び電子デバイスの製造方法
US7763538B2 (en) * 2006-01-10 2010-07-27 Freescale Semiconductor, Inc. Dual plasma treatment barrier film to reduce low-k damage
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
KR101316745B1 (ko) * 2007-04-03 2013-10-08 주식회사 원익아이피에스 트리메틸사일렌과 오존을 이용한 실리콘다이옥사이드 박막제조 방법
WO2009007745A1 (en) * 2007-07-06 2009-01-15 Pilkington Group Limited Deposition process
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8268675B2 (en) * 2011-02-11 2012-09-18 Nordson Corporation Passivation layer for semiconductor device packaging
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US10351729B2 (en) 2016-03-03 2019-07-16 Motorola Mobility Llc Polysiloxane films and methods of making polysiloxane films
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
JP3986674B2 (ja) 1998-08-04 2007-10-03 松下電器産業株式会社 半導体装置、その製造方法及び層間絶縁膜の形成方法
EP1077480B1 (en) 1999-08-17 2008-11-12 Applied Materials, Inc. Method and apparatus to enhance properties of Si-O-C low K films
US6500773B1 (en) 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
EP1504138A2 (en) 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382459B (zh) * 2009-01-06 2013-01-11 Century Display Shenxhen Co A substrate processing apparatus for chemical vapor deposition (CVD)

Also Published As

Publication number Publication date
KR20040111079A (ko) 2004-12-31
KR100746679B1 (ko) 2007-08-06
TW200514161A (en) 2005-04-16
US7238629B2 (en) 2007-07-03
JP2005033189A (ja) 2005-02-03
US20050014391A1 (en) 2005-01-20
EP1489197A1 (en) 2004-12-22
JP4032044B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
TWI294147B (en) Deposition method, method of manufacturing semiconductor device, and semiconductor device
TWI275145B (en) Semiconductor device fabrication method
US6699784B2 (en) Method for depositing a low k dielectric film (K>3.5) for hard mask application
JP3712356B2 (ja) 成膜方法および半導体装置の製造方法
TWI339417B (en) Method of improving interlayer adhesion
TWI242259B (en) Manufacturing method of semiconductor device
US6541397B1 (en) Removable amorphous carbon CMP stop
TW432476B (en) A silicon carbide deposition for use as a barrier layer and an etch stop
TW563206B (en) A method of photoresist removal in the presence of a dielectric layer having a low k-value
TW200537644A (en) Deposition method and semiconductor device
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
TW200809971A (en) Methods to form SiCOH or SiCNH dielectrics and structures including the same
TW201241915A (en) Method of etching silicon nitride films
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
TW200300980A (en) Process for selectively etching dielectric layers
TW200401339A (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
TWI281223B (en) Dielectric layer and fabrication thereof, and integrated circuit structure having the same
JP2001244337A (ja) 基材上にフィルムを作る方法及び装置
JP3178375B2 (ja) 絶縁膜の形成方法
KR100817350B1 (ko) 규소 탄화물 박막의 이중 플라즈마 처리
TWI449105B (zh) 層間絕緣膜、配線構造、電子裝置與前述各項之製造方法
US20120309114A1 (en) Methods for repairing low-k dielectrics using carbon plasma immersion
TW200411765A (en) Improved etch stop layer
TW502405B (en) Semiconductor device and semiconductor device manufacturing method
TWI305029B (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device