KR20010100812A - 성막 방법 및 반도체 장치의 제조 방법 - Google Patents

성막 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20010100812A
KR20010100812A KR1020010012212A KR20010012212A KR20010100812A KR 20010100812 A KR20010100812 A KR 20010100812A KR 1020010012212 A KR1020010012212 A KR 1020010012212A KR 20010012212 A KR20010012212 A KR 20010012212A KR 20010100812 A KR20010100812 A KR 20010100812A
Authority
KR
South Korea
Prior art keywords
film
phosphorus
silicon
forming
gas
Prior art date
Application number
KR1020010012212A
Other languages
English (en)
Inventor
마에다카즈오
토쿠마수노보루
이시이유키
니시야마토시로
Original Assignee
무라세 하루오
캐논 한바이 가부시끼가이샤
마에다 가즈오
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라세 하루오, 캐논 한바이 가부시끼가이샤, 마에다 가즈오, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 무라세 하루오
Publication of KR20010100812A publication Critical patent/KR20010100812A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 집적회로 장치의 배선층 등을 피복하는 평탄화된 층간 절연막의 성막 방법 및 반도체 장치의 제조 방법에 관한 것이다. 이 발명의 성막 방법은 III가의 인을 갖고, 또한 적어도 인의 결합선 중 한개에 산소가 결합한 실리콘 인 함유 화합물과 불활성 가스를 포함하는 성막 가스를 준비하는 공정과, 성막 가스를 사용하여, P2O3을 함유하는 실리콘 함유 절연막을 피퇴적 기판 위에 형성하는 공정을 갖는다.

Description

성막 방법 및 반도체 장치의 제조 방법{FILM FORMING METHOD AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 집적회로 장치의 배선층 등을 피복하는 평탄화된 층간 절연막의 성막 방법 및 반도체 장치의 제조 방법에 관한 것이다.
근년, 반도체 집적회로 장치(이하, 반도체 IC장치라 함.)에서는 더 고밀도화가 진전되어, 수층 이상에 이르는 다층 배선을 형성하는 경우가 증가하고 있다. 이 경우, 배선층으로서 특히 알루미늄 재료를 사용하는 것이 많기 때문에 500℃이하의 저온에서 형성 가능한 평탄화된 층간 절연막의 성막 방법의 개발이 강하게 요망되어 왔다.
종래, 절연막의 평탄화 방법으로서, 도 1에 나타내는 것과 같이, 열화학 기상성장법(이하, TH－CVD법이라 함.)이나 플라즈마여기 기상성장법(이하,PE－CVD법이라 함.)등으로 성막한 뒤, 형성막을 가열하여, 유동화시켜서 평탄화하는 방법이나, 도 2에 나타내는 에치백(etch back)법이나 도 3에 나타내는 화학기계 연마법(이하, CMP법이라 함.)과 같이 절연막의 표면의 요철(凹凸)을 에칭이나 연마에 의해 제거하여 평탄화하는 방법이 있다.
전자의 경우, 하기의 성막 가스 중 어느 하나를 사용한 TH-CVD법에 의해,
(1) SiH4＋ PH3＋ B2H6＋ O2
(PH3：phosphine)
(2) TEOS ＋ TMOP ＋ TMB 또는 TEB ＋ O2또는 O3
（TEOS：tetraethylorthosilicate(Si(OC2H5)4), TMOP：trimethylphos phate(PO(OCH3)3))
도 1a에 나타내는 것과 같이, 보론포스포실리케이트 글라스막(이하, BPSG 막이라 함.)(4)을 형성한다.
또는 하기의 성막 가스 중 어느 하나를 사용한 PE-CVD법에 의해,
(1) SiH4＋ PH3＋ B2H6＋ O2
(2) TEOS ＋ TMOP ＋ TMB 또는 TEB ＋ O2
도 1A에 나타내는 것과 같이, BPSG막(4)을 형성한다. 이에 대해서는 문헌 Williams,D.S. and Dein,E.A.: J. Electrochem. Soc., 134,3,: 657, 1987, Levin,R.M. and Evans-Lutterodt,K.: J. Vac. Sci. Technol., B1, 1: 54, 1983, Sato,J. and Maeda,K.: Extended Abstract of Electrochem. Soc. Spring Meeting: 31, 1971 등이 있다.
그 후, 도 1b에 나타내는 것과 같이, 형성한 BPSG 막(4)을 850℃정도의 온도로 가열하여, 유동화시켜 평탄화한다. 또한, 포스포실리케이트 글라스막(이하, PSG 막이라 함.)의 경우, 상기 성막 가스로부터 보론 함유 가스(B2H6, TMB 또는TEB)를 제거한 성막 가스를 사용하여 TH-CVD법이나 PE-CVD법 등으로 성막한 뒤, 1000℃ 이하의 온도로 가열하여, 유동화시켜 평탄화한다.　
또한, 후자의 경우, 우선, 도 2a 및 도 3a에 나타내는 것과 같이, 하기의 성막 가스를 사용한 TH-CVD법 또는 PE-CVD법 등으로 불순물 비함유 실리콘 함유 절연막(이하, NSG막이라 함.)(5)를 형성하고 난뒤, 평탄화한다.
(1) SiH4＋ O2（TH-CVD 법또는 PE-CVD 법）
(2) TEOS ＋ O2또는 O3(TH-CVD 법）
(3) TEOS ＋ O2（PE-CVD 법）
에치백법에서는, 도 2b에 나타내는 것과 같이, NSG막(5) 위에 레지스트 막(6)을 도포·형성하여, 표면을 평탄하게 한 다음, 도 2c에 나타내는 것과 같이, 위쪽부터 에칭하여, 평탄화 NSG막(5a)를 형성한다. 또한, CMP법으로는 도 3b에 나타내는 것과 같이, 상기 NSG막(5)을 형성한 뒤, 연마하여 NSG막(5b) 표면을 평탄화한다.
또한, 상기 도 1∼도 3에서, 1은 반도체 기판, 2는 하지 절연막, 3a, 3b는 하지 절연막(2) 위에 형성된 배선층이다.
그러나, 상기의 에치백법이나 CMP법에 의한 평탄화 방법에서는, 가열·유동화에 의한 평탄화 방법과 달리, 가열하지 않기 때문에, 특히 저온이 요구되는 경우에는 유효하지만, 도 2 및 도 3에 나타내는 것과 같이, 처음부터 절연막(5)의 성막직후에 배선층(3a, 3b)사이나 기타의 요(凹)부에 보이드(void)가 형성되어 있으면 평탄화 후에도 그것이 그대로 잔존한다. 현재, 매립성이 양호한 절연막의 성막 방법으로서 고밀도 플라즈마 CVD법, PE-CVD법, 상압 TH-CVD법, SOG 도포법 등이 있다. 그러나, 이 평탄화 방법이 열적 유동성을 사용하는 방법은 아니기 때문에, 특히, 고밀도화 되어 배선층 사이가 좁게 되었을 때, 그 요부를 완전히 매립하는 것은 곤란하다.
한편, 가열·유동화에 의한 평탄화 방법에서는, 열적 유동성을 사용하기 때문에, 도 1에 나타내는 것과 같이, 완전한 매립을 기대할 수 있다. 현재는, 특히, 이러한 용도로 BPSG막(4)이 사용되는 경우가 많지만, 유동화를 위해서는 낮아도 온도 850℃의 가열이 필요하고, 저온 형성이 요구되는 배선층(3a,3b)의 하지 막(2)이나 층간 절연막(4)으로서의 용도, 특히, 알루미늄 배선층을 피복하는 절연막으로서의 용도에는 적용할 수 없다. 이 경우, 인이나 보론의 농도를 높게 하면, 유동화 온도는 어느 정도 내릴 수 있지만, 충분하지는 않고, 절연막(2,4)의 안정성이나 내습성이 저하한다는 새로운 문제를 일으킨다. 또한, PSG 막에 대해서도 거의 BPSG 막과 같은 정도의 유동화 온도가 필요하며, 상기의 문제가 발생한다.
또한, 유동화 온도가 낮은 절연막으로서 BPSG 막에 GeO2를 첨가한 GeBPSG막도 개발되어 있지만, 겨우 750℃정도까지 이고, 저온화가 요구되는 하지막이나 층간 절연막으로의 적용은 곤란하다.
본 발명은 평탄화를 위한 유동화 온도를 비약적으로 저하시킬 수 있는 절연막의 성막 방법 및 반도체 장치의 제조 방법을 제공함을 목적으로 한다.
도 1(a),(b)은 종래예에 따른, 가열·유동화에 의한 평탄화를 포함하는 층간 절연막의 형성 방법에 대해서 나타내는 단면도
도 2(a)∼(c)는 종래예에 따른, 에치백에 의한 평탄화를 포함하는 층간 절연막의 형성 방법에 대해서 나타내는 단면도
도 3(a),(b)은 종래예에 따른, CMP에 의한 평탄화를 포함하는 층간 절연막의 형성 방법에 대해서 나타내는 단면도
도 4(a)∼(d)는 본 발명의 제 1의 실시의 형태에 따른, 성막 공정을 포함하는 일련의 공정으로 되는 PSG막의 성막 방법에 대해서 나타내는 단면도
도 5는 본 발명의 제 1의 실시의 형태에 따른 성막 방법으로 제조한 PSG막 중의 암모니아 양에 관하여, 그 기판 온도 의존성에 대해서 나타내는 그래프.
도 6은 본 발명의 제 1의 실시의 형태에 따른 성막 방법으로 제조한 PSG 막 중의 인 농도와, 성막 후의 어닐링 처리 온도와의 관계에 대해서 나타내는 그래프.
도 7은 본 발명의 제 1의 실시의 형태에 의한 성막 방법으로 제조한 PSG 막 중의 카본 양에 대해서 나타내는 그래프.
도 8은 본 발명의 실시의 형태에 따른 성막 방법에 대해서 나타내는 흐름도
도 9a ~ 도 9f는 본 발명의 제 2의 실시의 형태에 따른, 성막 공정을 포함하는 일련의 공정으로 되는 PSG막의 성막 방법에 대해서 나타내는 단면도
본원 발명자는,
① 종래예의 BPSG막 혹은 PSG막이 SiO2＋P2O5＋B2O3로 되는 혼합물 또는 SiO2＋P2O5으로 되는 혼합물이며,（또한, 종래예의 성막 가스 SiH4＋PH3＋B2H6＋O2의 PH3은 III가의 인이지만, 외부로부터 공급된 산소와 결합하여, P2O3가 아니라 P2O5를 생성한다. 이는 PH3자체가 산소를 포함하지 않기 때문에, 외부로부터 공급된 산소와 결합했을 때, 용이하게 안정한 P2O5가 생성되기 때문인 것으로 생각됨.)
② P2O5-SiO2계의 BPSG 막 등에서는, 이론적으로는 P2O520∼80％의 조성에서 공(共)융점이 850℃로 되고, 그 유동화 온도는 P2O5자신의 융점에 따르며,
③ 하기와 같이 P2O3가 P2O5보다도 융점이 매우 낮은 것에 주목하였다.
융점 비점
P2O3(III가) 23.8℃ 175.4℃
P2O5(V가) 580~585℃ 300℃(승화)
(Hand Book of CRC chemistry : 1978/88년판, CRC Press 발행)
따라서, BPSG막 또는 PSG막이 P2O5대신에 P2O3을 주로 함유하면, 유동화 온도를 내릴 수 있다고 생각하였다.
P2O3농도가 높은 BPSG막 혹은 PSG막을 형성하기 위해서, 산소 부족상태에서인 함유 화합물을 산화함을 생각하였다. 그 방법으로서, ① 인이 III가의 형태로 포함되는 실리콘 인 함유 화합물을 성막 가스로서 사용하는 것, ② 산소를 함유하는 실리콘 함유 화합물이나 실리콘 인 함유 화합물을 사용하여, 산소나 오존을 별도로 첨가하지 않고 성막하는 것 등이 고려된다.
①의 방법에 적용할 수 있는, III가의 인를 함유하는 실리콘 인 함유 화합물로서, 예를 들면, 하기에 구조식으로 나타내는 실리콘 인 함유 화합물,
또는,
이 있다.
상기 실리콘 인 함유 화합물을 포함하는 성막 가스를 사용하여 TH-CVD법이나 PE-CVD법으로 PSG막 등을 형성하고, 형광 X선 분석(XRF)이나 푸리에(Fourier)변환 적외분광법(FTIR)으로 형성막 중의 성분을 분석한 결과, 형성막 중에 농도가 높은 P2O3가 존재함을 확인할 수 있었다. 따라서, 온도 700℃ 이하의 유동화 온도를 얻었다. 또한, 반도체 대규모 집적회로(LSI) 등에서 배선으로 알루미늄이나 구리 등을 사용한 경우는 물론, 일반적으로 열에 의한 불순물 도입 영역의 불순물의 재분포를 방지하기 때문에, 유동화 온도는 낮을수록 바람직하다.
또한, P2O3의 농도를 조정함으로서 유동화 온도를 조정할 수 있고, 또한, 성막 온도, 실리콘 인 함유 화합물의 가스 플로우 레이트(불활성 가스 캐리어의 플로우 레이트)를 조정함으로서, 또는 산화성 가스를 첨가하는 경우에는 산화성 가스의 농도를 조정함으로서 P2O3의 농도를 용이하게 조정할 수 있음을 발견하였다.
그런데, 질소(N2)를 실리콘 인 함유 화합물의 캐리어 가스로 한 경우, 질소는 2원자 분자이기 때문에, 성막 가스를 플라즈마 여기하여 성막하는 경우, 질소는해리하기 쉬워, 막 중에 암모니아(NH3)가 남는다. 본 발명에서는 캐리어 가스로서 불활성 가스, 예를 들면 아르곤(Ar) 또는 헬륨(He)을 사용한다. 아르곤 또는 헬륨 자체에 반응성이 거의 없기 때문에, 막 중의 암모니아의 양을 거의 영(zero)으로 할 수 있다.
또한, 캐리어 가스로서 불활성 가스를 사용함으로서, 성막 후의 열처리 시에 인 농도가 큰폭으로 저하하여, 인 농도의 제어성이 향상되었다.
또한, III가의 인을 포함하는 실리콘 인 함유 화합물만으로 성막함으로서, 형성막 중에 잔류하는 카본 양을 큰폭으로 저감시킬 수 있다. 이 경우, 인 농도의 조정은 성막 가스중의 실리콘 인 함유 화합물과 불활성 가스의 플로우 레이트 비를 조정함으로서 가능하다. 따라서, 인 농도의 조정을 위해서 종래 성막 가스에 부가했던 인을 함유하지 않는 실리콘 함유 화합물은 성막 가스 중에 첨가할 필요가 없게 되었다. 이 인을 함유하지 않는 실리콘 함유 화합물은 Si－C결합을 갖기 때문에, 형성막 중에 카본을 남기는 원인이 되므로, 가능한 한 첨가하지 않는 것이 요망되나, 경우에 따라서 첨가할 수도 있다.
또한, 성막 후, 질소 어닐링 및 산소 어닐링을 행한 뒤에 수분을 함유하는 분위기 중에서 더 가열하는, 소위 스팀 어닐링(steam annealing)을 행한다. 스팀 어닐링은 통상의 산소 어닐링과 비교하여 산화력이 강하기 때문에, 나머지의 III가의 인을 산화함과 동시에, 형성막의 흡습 내성을 높여서 더욱 막질의 향상을 도모할 수 있다. 상기의 기재는 BPSG 막에 대해서도 동일하게 성립한다.
이하에, 본 발명의 실시의 형태에 대해서 도면을 참조하여 설명한다.
(1) 제 1의 실시 형태
본 발명의 제 1의 실시 형태에 따른, 성막 공정을 포함하는 일련의 공정을 거쳐서 PSG막을 형성하는 방법에 대해서 설명한다. 일련의 공정은 도 8에 나타내는 것과 같이, 성막 공정, N2어닐링 공정, O2어닐링 공정, 스팀 어닐링 공정으로 된다.
성막 공정에서의 성막 가스로서, 실리콘 인 함유 화합물과 불활성 가스와 산화성 가스의 혼합 가스를 사용하였다. 인을 함유하지 않는 실리콘 함유 화합물은 포함시키지 않았다.
인 함유 화합물로서, 하기에 구조식을 나타내는 Si-O-P 구조를 가진 실리콘 인 함유 화합물을 사용할 수 있다.
(i) 아인산 디메틸 트리메틸실릴에스테르(phosphorous acid dimethyl trimethylsilylester) (이하, SOP-11(a)라 함.)
(ii) 아인산 디메톡시 트리메틸실릴에스테르(phosphorous acid dimethoxytrimethylsilylester)（이하, SOP-11(b)라 함.)
(iii) P(OSi(CH3)3)3, 또는
(iv) P(OSi(CH3))2OCH3
또한 상기 외의, III가의 인을 함유하고, 또한 적어도 인의 결합선 중 한 개에 산소가 결합한 실리콘 인 함유 화합물을 사용할 수 있다. 여기에서는, SOP-11(b)을 사용하였다.
또한, 실리콘 인 함유 화합물에 부가하여 불활성 가스로서 아르곤 또는 헬륨의 불활성 가스를 사용할 수 있다. 여기에서는, 불활성 가스로서 아르곤을 사용하였다.
또한, 산화성 가스는 반드시 성막 가스 중에 포함되지 않아도 되지만, 성막 가스 중에 포함되는 경우에 산화성 가스로서, 오존(O3), 산소(O2), NO, N2O, NO2, CO, CO2또는 H2O 등을 사용할 수 있다. 여기에서는 산화성 가스로서 산소(O2)를 사용한다.
또한, 경우에 따라서, 상기 성막 가스에 인을 함유하지 않는 실리콘 함유 화합물을 첨가하여도 좋으나, 그 경우, 실리콘 함유 화합물로서, 알킬실란 또는 아릴실란(일반식 RnSiH4-n(n＝1~4)), 알콕시실란(일반식 (RO)nSiH4-n(n＝1~4)), 쇄상 실록산(일반식 RnH3-nSiO(RkH2-kSiO)mSiH3-nRn(n＝1~3；k＝0~2；m≥0)), 쇄상 실록산의 유도체(일반식 (RO)nH3-nSiOSiH3-n(OR)n(n＝1~3)) 또는 환상 실록산(일반식 (RkH2-kSiO)m(k＝1,2；m≥2)) 등을 사용할 수 있다. 여기서, R은 알킬기, 아릴기 또는 그 유도체이다.
인을 함유하지 않는 실리콘 함유 화합물은 주로, 이하와 같은 것을 들 수 있다. 예를 들면,
(i) 헥사메틸디실록산（HMDSO：(CH3)3SiOSi(CH3)3)
(ii) 테트라메틸디실록산（TMDSO：H(CH3)2SiOSi(CH3)2H)
(iii) 헥사에틸디실록산（HEDSO：(C2H5)3SiOSi(C2H5)3)
(iv) 테트라에틸오르토실리케이트（TEOS：Si(OC2H5)4)
(v) 트리에톡시실란（TRIES：HSi(OC2H5)3)
(vi) 트리메톡시실란 (TMS：HSi(OCH3)3)
등이 있다.
또한, 스팀 어닐링 공정은 산소와 수소를 소정의 비율로 혼합한 것을 반응시켜서 물분자를 생성시켜, 그 수분을 포함하는 분위기 중에서 가열 처리하는 공정이다. 일련의 공정의 처리 조건은 이하와 같다. 표준 처리 조건을 표에 나타내고, 비교 데이터를 취득하기 위한 조건을 여러 가지로 변경한 처리 파라미터 (parameter)에 대해서는 표 외에 기재하였다.
(i) 성막 조건
성막 표준 설정값
기판온도 250℃
RF 전력 150W
총 가스 플로우 레이트 1.0slm
O2첨가량 2sccm
기판 온도를 100, 200, 300℃로 변경하였다. SOP-11(b)는 상온에서 액체이기 때문에, 캐리어 가스로 버블링(bubbling)하여 캐리어 가스 중에 포함시켰다. 여기에서는, 불활성 가스(Ar)로 캐리어 가스의 기능을 겸하게 해서, 캐리어 가스의 플로우 레이트를 조정함으로서, 성막 가스 중의 SOP-11(b)의 함유량을 조정하였다. 캐리어 가스로서 아르곤 캐리어를 사용한 것과 질소 캐리어를 사용한 것을 2종류 제조하였다.
(ii) N2어닐링
처리 표준 설정값
승온 속도 10℃/min
N2가스 플로우 레이트 10slm
유지 온도 650℃
유지 시간 15시간
비교하기 위해서, 열처리 온도를 250, 500, 750℃로 변경하였다. 또한, 성막 가스 중에 아르곤 대신에 질소를 첨가하여 성막한 것도 동일하게 처리하였다.
(iii) O2어닐링
처리 표준 설정값
O2가스 플로우 레이트 10slm
유지 온도 650℃
유지 시간 15분
(iv) 스팀 어닐링
처리 표준 설정값
O2가스 플로우 레이트 6slm
H2가스 플로우 레이트 5slm
유지 온도 650℃
유지 시간 15분
우선, 도 4a에 나타내는 피퇴적 기판(101)을 플라즈마 CVD 장치의 챔버내에 넣는다. 그 다음, 기판을 가열하여, 소정의 기판 온도로 유지한다.
다음에, 상기 성막 가스를 챔버내에 도입하고, 플라즈마를 착화(着火)시켜 소정 시간동안 유지한다. 이에 의해, 고농도의 P2O3를 함유하는 소정 막 두께의 PSG막(21)이 형성된다. 이 때, P2O3의 농도 또는 P2O3／P2O5의 비율에 따라, PSG 막(21)은 성막 중에 기판 온도 정도에서 유동화하는 경우가 있으며, 이 경우는 성막과 동시에 평탄화도 달성된다.
다음에, 도 4b에 나타내는 것과 같이, 피퇴적 기판(101)에 PSG 막(21)을 성막한 뒤, 질소 분위기 중에서 평탄화하기 위한 가열 처리를 행하여, PSG 막(21a)를 유동화시켜, 평탄화한다.
다음에, 도 4c에 나타내는 것과 같이, 산소를 포함하는 분위기 중에서 가열 처리를 행한다. 이에 의해, PSG 막(14a) 중의 P2O3은 산화되어 P2O5로 변환되고, PSG 막(21b) 중의 P2O5농도가 높게 되어, PSG 막(14a)이 안정화된다.
다음에, 도 4d에 나타내는 것과 같이, 수분을 포함하는 분위기 중에서 가열 처리를 행한다. 수분은 산화력이 높기 때문에, P2O3로부터 P2O5로의 변환이 더 촉진되어 PSG 막(21b) 중의 P2O5농도가 더 높게 된다.
상기의 성막 방법으로 형성한 PSG 막(21)에 대해서, 성막 직후에 성막 중의 암모니아 양을 조사하였다.
그 결과를 도 5에 나타낸다. 도 5는 성막 시의 기판 온도에 대한 성막 후의 형성막 중의 암모니아 양의 의존성을 나타내고, 세로축은 선형 눈금으로 표시한 형성막 중의 암모니아 양(wt%)을, 가로축은 선형 눈금으로 표시한 기판 온도(℃)를 나타낸다.
조사는 시료를 TDS 분석(Thermal Desorption Spectroscopy 분석: 승온탈리 분광분석)하여, 승온 이탈된 암모니아 가스를 정량적으로 측정해서, 비교하여 행하였다.
도 5로 나타내는 결과로부터, 캐리어가 아르곤인 경우와 질소인 경우에 의존성의 경향이나 함유량이 다르고, 캐리어가 아르곤인 경우 기판 온도에는 영향을 받지 않으며, 형성막 중에 암모니아는 거의 함유되지 않는다. 질소의 경우에는 암모니아의 함유량은 5wt％이상이고, 기판 온도의 상승에 따라 그 함유량도 증가한다. 또한, 형광 X선분석(XRF)으로 형성막 중의 인 농도를 검출하였다. XRF로는 형성막 중의 P2O3＋P2O5의 총농도를 검출할 수 있다.
분석 결과를 도 6에 나타낸다. 도 6은 성막 후의 N2어닐링의 열처리 온도에 대한 형성막(21a) 중의 인 농도의 의존성을 나타내고, 세로축은 선형 눈금으로 표시한 PSG막 중의 인 농도(wt％)를, 가로축은 선형 눈금으로 표시한 열처리 온도(℃)를 나타낸다. 또한,「As depo」의 표시는 성막 직후, 또한 N2어닐링 전의 PSG막(21) 중의 인 농도를 나타낸다.
도 6에 나타내는 결과로부터, 형성된 PSG막(21a) 중의 P2O3의 농도 또는 P2O3／P2O5의 비율은, 캐리어가 아르곤인 경우와 질소인 경우에 다르고, 캐리어 가스로서 아르곤를 사용한 경우가 질소를 사용한 경우보다도 낮게 할 수 있다. 인 농도는 두 경우 모두 열처리 온도에 의해 조정할 수 있음을 알았다.
또한, 이들 PSG 막(21a)의 용융 온도, 또는 유동화 온도는 P2O3의 농도, 또는 P2O3／P2O5의 비율이 각각 높을수록 낮아지며, 실험에서는 700℃이하의 용융 온도 또는 유동화 온도를 얻었다.
또한, 도 7은 형성막(21b) 중의 Si－CH3결합량, 즉 카본 함유량을 조사한것이다. 도 7의 세로축은 푸리에 변환 적외흡수 분석(FTIR)에 의한 흡수강도(임의 단위)를 나타내고, 가로축은 파수(cm-1)를 나타낸다.
도 7에 나타내는 결과에 의하면, 형성막(21b) 중의 Si－CH3결합의 함유량은 캐리어 가스가 아르곤인 경우와 질소인 경우에 다르다. 즉, 캐리어 가스가 아르곤인 경우가 질소인 경우보다도 흡수 강도의 피크 높이가 낮아서, 형성막(21b) 중의 Si－CH3결합의 함유량이 적다.
이상과 같이, 이 발명의 제 1의 실시의 형태에 의하면, 성막 가스로서 III가의 인을 함유하는 실리콘 인 함유 화합물을 사용하기 때문에, 성막 직후에 P2O3함유량이 높은 PSG막을 형성할 수 있다. 따라서, PSG막을 낮은 온도로 유동화시킬 수 있다.
또한, 성막 가스 중에서 캐리어 가스로서 불활성 가스, 예를 들면 아르곤 또는 헬륨을 사용한다. 아르곤 또는 헬륨 자체에 반응성이 거의 없기 때문에, 성막 중의 암모니아 양을 거의 영(zero)으로 할 수 있다. 이에 의해, 형성막의 막질 향상을 도모할 수 있다.
(2) 제 2의 실시의 형태
다음에, 이 발명의 제 2의 실시의 형태에 따른, PE-CVD법에 의해 P2O3을 함유하는 PSG막을 형성하는 방법에 대해서 설명한다.
도 8은 이 발명의 제 2의 실시의 형태인 성막 방법을 나타내는 흐름도이다.도 9a 내지 도 9f는 이 발명의 제 2의 실시의 형태인 성막 방법을 나타내는 단면도이다.
성막 가스로서 SOP-11(b)＋Ar의 혼합 가스를 사용하였다. 산소 부족의 상태가 충분히 이루어지도록, 제 1의 실시 형태와 달리, 산소(O2)는 첨가하지 않았다.
성막 방법으로서 잘 알려진 평행 평판형 전극을 갖는 성막 장치에 의한 PE-CVD법을 사용하였다. 평행 평판형 전극에 의한 플라즈마여기라 함는, 서로 대향하는 상부 전극과 하부 전극간에 RF전력을 인가하여, 이들 전극간의 성막 가스를 플라즈마화하는 방법이다. 하부 전극은 기판유지 도구도 겸하며, 경우에 따라서, 하부 전극에 기판 바이어스를 위한 전력을 인가하는 것도 있다. 성막 조건은 이하와 같다.
성막 파라미터 성막 조건
SOP-11(b)(Ar에 의한 버블링) 0.1-2slm
Ar 0.1-1slm
기판온도 20-400℃
압력 범위 66-2667Pa
RF 전력 100-700W
주파수 13.56MHz
기판 바이어스 전력 0-300W
주파수 13.56MHz 또는 400kHz
도 9a는 성막 전의 피퇴적 기판(101)의 단면도이다. 피퇴적 기판(101)은 실리콘 기판(반도체 기판)(11) 위에, 예를 들면 실리콘 산화막 등의 하지 절연막(12)을 형성하고, 하지 절연막(12) 위에 예를 들면 알루미늄막 등으로 되는 배선층(13a,13b)을 더 형성한다.
이 상태에서, 우선, 피퇴적 기판(101)을 성막실의 기판 유지도구 위에 올려놓는다. 이어서, 피퇴적 기판(101)을 20∼400℃의 범위로 가열, 또는 온도를 조절한다.　 그 다음에, 도 9b에 나타내는 것과 같이, SOP-11(b)(Ar캐리어)＋Ar의 혼합 가스를 플라즈마실 내에 도입하여 가스 압력을 0.5~20Torr로 유지한다. SOP-11(b)(Ar 캐리어)의 플로우 레이트를 0.1~2SLM으로 하고, Ar의 플로우 레이트를 0.1~1SLM로 하였다.
다음에, 기판 유지도구에 주파수 13.56MHz의 전력 0~300W를 인가하여 피퇴적 기판(101)에 바이어스 전압을 검과 동시에, 상부 전극에 주파수 13.56MHz의 전력 50~2.3kW를 인가하여, 성막 가스를 플라즈마화한다.
이에 의해, 성막 가스의 플라즈마가 반응하여, 피퇴적 기판(101) 위에 반응 생성물의 퇴적이 시작된다. 성막 중의 PSG막(16)은 기판 온도 200℃정도에서도 배선층(13a,13b)간의 요부에 유입되는, 플로우성(flowability)을 나타내었다. 또한, 인은 III가의 P2O3의 형태로 PSG막(16) 중에 함유되어 있는 것으로 생각된다. 외부로부터 산소를 공급하지 않기 때문에, 반응계내에서는 산소 부족 상태이고, Si－O, P－O는 각각 분자내에 존재하는 산소 원자와 결합한 형태로 성막되는 것으로 생각된다.
다음에, 피퇴적 기판(101)을 성막 장치로부터 꺼낸 뒤, 진공 중 혹은 대기중으로 반송하고, 성막 온도 이하로 유지된 열처리로(furnace) 내에서 세팅한다. 다음에, 플로우 레이트 10SLM로 질소를 열처리로 내에 도입하고, 피퇴적 기판(101)을 가열한다. 온도상승 속도를 대략 10℃/분으로 하고, 기판 온도가 650℃에 도달한뒤, 몇 분간 유지한다. 승온에서부터 대략 15분 후에 처리가 종료된다. N2어닐링에 의해, 형성막(15a)의 글라스 구조가 무너져, 리플로우(re-flow)에 의한 보이드(void)의 매립 및 형성막의 평탄화가 행해진다. 또한, 가열처리 중에, 형성막(15a) 중에 포함된 가스 성분이 형성막(15a)으로부터 이탈하고, III가의 인을 갖는 PSG막(15a)이 형성된다.
다음에, 기판 온도를 650℃으로 유지한 상태에서, 플로우 레이트 10SLM로 산소를 도입하여, 산소 분위기 중에서 피퇴적 기판(101)을 약 15분간 가열 처리한다. III가의 인은 매우 반응성이 높고, 산화되기 쉬운 상태이기 때문에, 고온 중 산소 분위기에 노출시킴으로서 안정한 V가의 인으로 변환된다. 따라서, 불안정한 III가의 인을 함유하는 PSG막(15a)는 안정한 V가의 인을 함유하는 PSG막(15b)이 된다.
이상과 같이, 성막 후, 산소를 포함하는 분위기 중에서 어닐링함으로서, P2O3를 P2O5로 변환시켜 PSG막(15b)를 안정화시킬 수 있다. 또한, P2O5라는 최종적인 조성은 PSG막(15b)에 파시베이숀(passivation) 효과를 제공하여, 계면 특성의 안정화에 기여한다. 또한, 어닐링에 의해, 형성막 중에 포함되는 잔여 카본도 동시에 산화된다.
다음에, 기판 온도를 650℃으로 유지한 상태에서, 산소의 플로우 레이트를 6SLM로 조정하고, 플로우 레이트 5SLM로 수소를 새롭게 더 첨가하여 버닝 히터(burning heater)를 통하여 챔버 내에 도입한다. 버닝 히터는 미리 850℃로 가열해 둔다. 또한, 혼합가스에 착화함으로서 반응시켜서 물분자를 발생시켜, 수분을 함유하는 분위기 중에서 약 15분간의 가열 처리를 행한다. 수분함유 분위기 중에서의 가열 처리, 소위 스팀 어닐링은 통상의 산소 어닐링과 비교해 산화력이 강하기 때문에, 잔여의 III가의 인을 산화함과 동시에, PSG 막의 흡습 내성을 높여 막질 향상을 도모할 수 있다. 또한, 조사에 의해, 막중의 수분량이 약 1／10으로 저감되어 있음이 확인되었다. 이 이유는 명확하지 않지만, 스팀 어닐링의 강산화성에 의해 SiO2의 네트워크내에 잔류하는 수분 흡착 사이트가 매우 적게되기 때문인 것으로 생각된다.
이상과 같이, 이 발명의 제 1및 제 2의 실시 형태에 의하면, 인 성분으로서 P2O3의 농도가 높은 절연막(21,15)을 형성하기 때문에, 유동화 온도를 700℃ 이하 큰폭으로 저하시킬 수 있다. 따라서, 알루미늄 배선을 피복하는 층간 절연막으로 사용할 수 있다. 또한, 고밀도화에 수반하여, 확산층이 얕게 되어 있는 반도체 장치에 그 배선층의 하지 절연막으로 사용한 경우에도, 확산층 내의 불순물의 재분포를 방지할 수 있다.
또한, CMP법 등의 평탄화 가공 기술을 필요로 하지 않고, 형성막을 열적으로 유동화시킴으로서 층간 절연막을 평탄화할 수 있으므로, 배선층 사이 등의 요부를 빈틈없이 매립할 수 있다.
그러나, 질소를 캐리어 가스로 한 경우, 질소는 2원자 분자이기 때문에, 성막가스를 플라즈마여기하여 성막하는 경우, 질소는 해리하고 쉬워, 형성막 중에 암모니아가 남는다. 이 발명의 제 2의 실시 형태에 의하면, 캐리어 가스로서 불활성가스, 예를 들면 아르곤 또는 헬륨을 사용한다. 아르곤 또는 헬륨 자체는 반응성이 거의 없기 때문에, 그러한 해가 없게 된다.
또한, 캐리어 가스로서 불활성 가스를 사용함으로서, 성막 후의 열처리 시에 인 농도가 큰폭으로 저하하여, 인 농도의 제어성이 향상되었다.
또한, III가의 인을 함유하는 인 함유 화합물만으로 성막함으로서, 형성막 중에 잔류하는 카본량을 큰폭으로 저감시킬 수 있다. 이 경우, 인 농도의 조정은 성막 가스중의 실리콘 인 함유 화합물과 불활성 가스의 플로우 레이트 비를 조정함으로서 가능해진다. 이 때문에, 인 농도의 조정을 위해, 종래 성막가스에 첨가되어 있던 인을 함유하지 않는 실리콘 함유 화합물의 첨가는 원칙적으로 필요없게 된다. 또한, 이 인을 함유하지 않는 실리콘 함유 화합물은 Si－C결합을 가지며, 형성막 중에 카본을 남기는 원인이 되기 때문에, 가능한 한 첨가하지 않는 것이 요망되나, 경우에 따라서 첨가할 수도 있다.
또한, 성막 후, 질소 어닐링 및 산소 어닐링을 행한 뒤에 수분을 포함하는 분위기 중에서 더 가열하는, 소위 스팀 어닐링을 행한다. 스팀 어닐링은 통상의 산소 어닐링과 비교하여 산화력이 강하기 때문에, 더욱 막질의 향상을 도모할 수 있다.
이상, 실시 형태에 의해 이 발명을 상세하게 설명했으나, 이 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되는 것은 아니며, 이 발명의 요지를 벗어나지 않는 범위의 상기 실시 형태의 변경은 이 발명의 범위에 포함된다.
예를 들면, 상기 제 2의 실시 형태에서는, 성막 가스로서 산소를 사용하지않았지만, 산소를 첨가함으로서, 제 1의 실시의 형태와 동일하게, P2O3의 농도 또는 P2O3／P2O5의 비율을 조정하여, 용융 온도 또는 유동화 온도를 조정할 수 있다. 또한, 기타 성막 파라미터의 기판 온도나 불활성 가스의 플로우 레이트를 조정하여서도, 제 1의 실시의 형태와 동일하게, P2O3의 농도 또는 P2O3／P2O5의 비율의 조정을 거쳐서, 용융 온도 또는 유동화 온도를 조정할 수 있다.
또한, PE-CVD 법을 사용하고 있지만, 열에 의해 성막 가스를 활성화하는 TH-CVD법을 사용해도 좋다. 이 경우, 예를 들면, 표 7과 같은 성막 조건을 사용할 수 있다.
열 CVD법
성막 파라미터 성막 조건
기판온도 200-400℃
오존 농도 0.3-2.5%
SOP-11(b)의 가스 플로우 레이트 0.1-1.5slm
TMB 또는 TEB의 가스 플로우 레이트 0.1-1.0slm
TH-CVD 법의 경우에도, 성막 가스 중에 질소를 포함하는 것을 사용했을 때에는 암모니아가 생성될 우려가 있지만, 성막 가스 중에 질소를 포함하지 않은 것을 사용함으로서, 성막 중의 암모니아 양을 거의 영으로 할 수 있다.
또한, 상기 어닐링 대신에, 또는 어닐링과 동시에, PSG막(15b) 위에 흡습 저지용의 커버 절연막을 형성해도 좋다.
또한, CVD 장치로는 TH-CVD 장치나 PE-CVD 장치가 사용되고, 막의 개질을 위해서 어닐링용의 노(furnace)가 사용되지만, 성막 후 대기의 접촉없이 바로 막의개질이 가능하도록, 성막 장치 전체로서 CVD 장치와 어닐링용의 노가 로드락(load-lock)실에 의해 접속된 것을 사용함이 요망된다.
이상과 같이, 본 발명에서는 산소 부족의 상태에서 PSG 막이나 BPSG 막을 형성하고 있으므로, 인 성분으로서 P2O3의 농도가 높은 PSG막이나 BPSG막을 형성하여, 유동화 온도를 700℃이하 큰폭으로 저하시킬 수 있다. 이에 의해, 배선층의 아래의 평탄화된 하지막으로서, 및 배선층을 피복하는 평탄화된 층간 절연막으로서 사용할 수 있다.
또한, 형성막을 열적으로 유동화시킴으로서 층간 절연막을 평탄화할 수 있으므로, 배선층간 등의 요부를 빈틈없이 매립할 수 있다.
또한, 캐리어 가스로서 불활성 가스, 예를 들면 아르곤 또는 헬륨을 사용한다. 아르곤 또는 헬륨 자체에 반응성이 거의 없기 때문에, 성막 중의 암모니아 양을 거의 영으로 하여 막질 향상을 도모할 수 있다.
또한, 캐리어 가스로서 불활성 가스를 사용함으로서, 성막 후의 열처리 시에 인 농도가 큰폭으로 감소되어, 인 농도의 제어성을 향상시킬 수 있다.

Claims (16)

  1. III가의 인을 갖고, 또한 적어도 인의 결합선 중 한개에 산소가 결합한 실리콘 인 함유 화합물과 불활성 가스를 포함하는 성막 가스를 준비하는 공정과,
    상기 성막 가스를 사용하여, P2O3를 함유하는 실리콘 함유 절연막을 피퇴적 기판 위에 형성하는 공정을 가짐을 특징으로 하는 성막 방법.
  2. 제 1항에 있어서,
    상기 III가의 인을 갖고, 또한 적어도 인의 결합선 중 한개에 산소가 결합한 실리콘 인 함유 화합물은 아래와 같은 구조식을 갖는 실리콘 인 함유 화합물
    또는,
    중 어느하나 임을 특징으로 하는 성막 방법.
  3. 제 1항에 있어서,
    상기 불활성 가스는 아르곤(Ar) 또는 헬륨(He) 임을 특징으로 하는 성막 방법.
  4. 제 1항에 있어서,
    상기 성막 가스는 인을 함유하지 않는 실리콘 화합물을 포함함을 특징으로 하는 성막 방법.
  5. 제 1항에 있어서,
    상기 성막 가스는 산소 원자를 포함함을 특징으로 하는 성막 방법.
  6. 제 1항에 있어서,
    상기 성막 가스를 가열에 의해 또는 플라즈마화에 의해 여기함을 특징으로하는 성막 방법.
  7. 제 1항에 있어서,
    상기 성막 중의 피퇴적 기판을 온도 20℃~400℃의 범위로 가열하거나, 또는 온도 조절함을 특징으로 하는 성막 방법.
  8. 제 1항에 있어서,
    상기 P2O3를 함유하는 실리콘 함유 절연막은 포스포실리케이트 글라스막(PSG 막）또는 보론포스포실리케이트 글라스막(BPSG막) 임을 특징으로 하는 성막 방법.
  9. 제 1항에 있어서,
    상기 P2O3을 함유하는 실리콘 함유 절연막을 형성한 뒤, 상기 형성막을 더 가열하여, 유동화시켜 평탄화함을 특징으로 하는 성막 방법.
  10. 제 9항에 있어서,
    상기 형성막을 가열하는 온도는 700℃이하 임을 특징으로 하는 성막 방법.
  11. 제 9항에 있어서,
    상기 형성막을 가열하여, 유동화시켜 평탄화한 뒤, 산소를 포함하는 분위기중에서 상기 형성막을 더 가열하여, 상기 형성막 중의 P2O3를 P2O5로 변환함을 특징으로 하는 성막 방법.
  12. 제 11하에 있어서,
    상기 형성막을 가열하여, 상기 형성막 중의 P2O3을 P2O5로 변환한 뒤, 수분을 함유하는 분위기 중에서 상기 형성막을 더 가열함을 특징으로 하는 성막 방법.
  13. 제 1항에 있어서,
    상기 P2O3을 함유하는 실리콘 함유 절연막을 형성한 뒤, 산소를 포함하는 분위기 중에서 상기 형성막을 더 가열하여, 상기 형성막 중의 P2O3을 P2O5로 변환함을 특징으로 하는 성막 방법.
  14. 제 13항에 있어서,
    상기 형성막을 가열하여, 상기 형성막 중의 P2O3을 P2O5로 변환한 뒤, 수분을 포함하는 분위기 중에서 상기 형성막을 더 가열함을 특징으로 하는 성막 방법.
  15. 절연막 위에 배선층을 형성하는 공정과,
    III가의 인을 갖고, 또한 적어도 인의 결합선 중 한개에 산소가 결합한 실리콘 인 함유 화합물과 불활성 가스를 포함하는 성막 가스를 준비하는 공정과,
    상기 성막 가스를 사용하여, P2O3를 포함하는 실리콘 함유 절연막을 피퇴적 기판 위에 형성하는 공정을 가짐을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 배선층의 재료는 알루미늄 또는 알루미늄 합금, 구리 또는 구리합금임을 특징으로 하는 반도체 장치의 제조 방법.
KR1020010012212A 2000-03-31 2001-03-09 성막 방법 및 반도체 장치의 제조 방법 KR20010100812A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000098263A JP2001284347A (ja) 2000-03-31 2000-03-31 成膜方法及び半導体装置の製造方法
JP2000-98263 2000-03-31

Publications (1)

Publication Number Publication Date
KR20010100812A true KR20010100812A (ko) 2001-11-14

Family

ID=18612766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012212A KR20010100812A (ko) 2000-03-31 2001-03-09 성막 방법 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6432839B2 (ko)
JP (1) JP2001284347A (ko)
KR (1) KR20010100812A (ko)
TW (1) TW579546B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6929831B2 (en) * 2001-09-15 2005-08-16 Trikon Holdings Limited Methods of forming nitride films
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102016214025A1 (de) 2016-07-29 2018-02-01 Olympus Winter & Ibe Gmbh Optisches System und chirurgisches Instrument mit einem solchen optischen System
KR20220121720A (ko) * 2021-02-25 2022-09-01 에이에스엠 아이피 홀딩 비.브이. 포스포실리케이트 유리 층을 형성하는 방법, 방법을 사용하여 형성된 구조 및 방법을 수행하기 위한 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4708884A (en) 1984-07-11 1987-11-24 American Telephone And Telegraph Company, At&T Bell Laboratories Low temperature deposition of silicon oxides for device fabrication
ATE112097T1 (de) 1988-04-26 1994-10-15 Siemens Ag Verfahren zum herstellen borhaltiger und/oder phosphorhaltiger silikatglasschichten für höchstintegrierte halbleiterschaltungen.
JPH04320338A (ja) 1991-04-19 1992-11-11 Fujitsu Ltd Ｐｓｇの気相成長に関わる半導体装置の製造方法
EP0562625B1 (en) 1992-03-27 1997-06-04 Matsushita Electric Industrial Co., Ltd. A semiconductor device and process
US5409743A (en) 1993-05-14 1995-04-25 International Business Machines Corporation PECVD process for forming BPSG with low flow temperature
EP0738013B1 (en) * 1993-08-05 2003-10-15 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor device having a high dielectric constant capacitor
JP2965188B2 (ja) 1993-11-26 1999-10-18 キヤノン販売 株式会社 成膜方法
JP2701751B2 (ja) * 1994-08-30 1998-01-21 日本電気株式会社 半導体装置の製造方法
US6121163A (en) * 1996-02-09 2000-09-19 Applied Materials, Inc. Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
JP2983476B2 (ja) 1996-10-30 1999-11-29 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US6271150B1 (en) * 1998-11-30 2001-08-07 North Carolina State University Methods of raising reflow temperature of glass alloys by thermal treatment in steam, and microelectronic structures formed thereby

Also Published As

Publication number Publication date
JP2001284347A (ja) 2001-10-12
TW579546B (en) 2004-03-11
US20010036754A1 (en) 2001-11-01
US6432839B2 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
KR100369427B1 (ko) 성막방법및반도체장치의제조방법
JP5031987B2 (ja) 耐酸化性が良好な次世代ダマシンバリヤ適用のための二層膜
US7229911B2 (en) Adhesion improvement for low k dielectrics to conductive materials
US8728958B2 (en) Gap fill integration
US7629227B1 (en) CVD flowable gap fill
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
US20130230986A1 (en) Adhesion improvement for low k dielectrics to conductive materials
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
JP5614589B2 (ja) 絶縁膜材料を用いた成膜方法および絶縁膜
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
JP2005294333A (ja) 成膜方法及び半導体装置
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
KR20010100812A (ko) 성막 방법 및 반도체 장치의 제조 방법
JP3256708B2 (ja) 半導体装置の製造方法
JP3054289B2 (ja) 半導体装置の製造方法
JPH06283519A (ja) 半導体装置の製造方法
JPH07193129A (ja) 半導体装置の製造方法
JPH0758100A (ja) 半導体装置の製造方法
JPH0669197A (ja) 半導体装置の製造方法
JP3070894B2 (ja) 薄膜形成方法
JPH09293716A (ja) フッ素含有絶縁膜の形成方法
JPH06349818A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee