JP2002093837A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002093837A JP2002093837A JP2000278868A JP2000278868A JP2002093837A JP 2002093837 A JP2002093837 A JP 2002093837A JP 2000278868 A JP2000278868 A JP 2000278868A JP 2000278868 A JP2000278868 A JP 2000278868A JP 2002093837 A JP2002093837 A JP 2002093837A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- pad
- semiconductor device
- atmospheric pressure
- pressure plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】ロット間の抵抗ばらつきに影響しない一様にメ
ッキ予定表面の清浄化が可能な半導体装置の製造方法を
提供する。 【解決手段】ステップ１１で、ウェハにおける集積回路
上層の絶縁膜上にパッド部材、例えばＡｌを主成分とす
るＡｌパッドを形成する。もちろんＡｌパッドの周囲に
は保護膜（パッシベーション膜）が形成される。ステッ
プ１２では複数のロット毎のウェハをメッキ処理工程に
向けて搬送する搬送処理中に大気圧プラズマ処理１２１
を経る。大気圧プラズマ処理は、-Ｈｅ＋Ｏ2 プラズマ
ガス雰囲気により、図示しないが、Ａｌパッド表面上に
付着した自然酸化膜を含む有機物やパーティクルなどが
除去される。
ッキ予定表面の清浄化が可能な半導体装置の製造方法を
提供する。 【解決手段】ステップ１１で、ウェハにおける集積回路
上層の絶縁膜上にパッド部材、例えばＡｌを主成分とす
るＡｌパッドを形成する。もちろんＡｌパッドの周囲に
は保護膜（パッシベーション膜）が形成される。ステッ
プ１２では複数のロット毎のウェハをメッキ処理工程に
向けて搬送する搬送処理中に大気圧プラズマ処理１２１
を経る。大気圧プラズマ処理は、-Ｈｅ＋Ｏ2 プラズマ
ガス雰囲気により、図示しないが、Ａｌパッド表面上に
付着した自然酸化膜を含む有機物やパーティクルなどが
除去される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置のバンプ
電極に係り、特に無電解メッキ法を利用したバンプ電極
を形成する際の前処理を改良する半導体装置及びその製
造方法に関する。
電極に係り、特に無電解メッキ法を利用したバンプ電極
を形成する際の前処理を改良する半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】半導体集積回路の高集積化、半導体チッ
プの縮小化が進むと、微細ピッチの端子接続に対応可能
な実装技術が要求される。この要求に対応しやすい実装
技術の一つとして、ＴＣＰ（Tape Carrier Package）等
に利用されるＴＡＢ（Tape Automated Bonding）実装が
あげられる。
プの縮小化が進むと、微細ピッチの端子接続に対応可能
な実装技術が要求される。この要求に対応しやすい実装
技術の一つとして、ＴＣＰ（Tape Carrier Package）等
に利用されるＴＡＢ（Tape Automated Bonding）実装が
あげられる。
【０００３】ＴＡＢ実装においてリード端子はバンプ電
極に接続される。バンプ電極はＡｕバンプが代表的であ
り、その形成は電解メッキ法によるものが一般的であ
る。しかし、周知のように電解メッキによるバンプ電極
には、アンダーバンプメタル層のスパッタ形成及びエッ
チング、メッキ成長用のレジストの形成等が不可欠であ
る。すなわち、バンプ形成プロセスは長く、よりいっそ
うの短縮合理化が要求されている。
極に接続される。バンプ電極はＡｕバンプが代表的であ
り、その形成は電解メッキ法によるものが一般的であ
る。しかし、周知のように電解メッキによるバンプ電極
には、アンダーバンプメタル層のスパッタ形成及びエッ
チング、メッキ成長用のレジストの形成等が不可欠であ
る。すなわち、バンプ形成プロセスは長く、よりいっそ
うの短縮合理化が要求されている。
【０００４】そこで、最近では、無電解メッキ法による
バンプ電極の形成が実用化されている。無電解メッキ法
で形成したバンプ電極は、アンダーバンプメタル層のス
パッタ形成及びエッチングの省略、微細化を重視しなけ
ればメッキ成長用のレジストの形成等が省略できる。こ
のようなことから、大幅なプロセスの短縮が可能で、安
価で納期の早いバンプ電極の形成が実現されるものとし
て注目されている。
バンプ電極の形成が実用化されている。無電解メッキ法
で形成したバンプ電極は、アンダーバンプメタル層のス
パッタ形成及びエッチングの省略、微細化を重視しなけ
ればメッキ成長用のレジストの形成等が省略できる。こ
のようなことから、大幅なプロセスの短縮が可能で、安
価で納期の早いバンプ電極の形成が実現されるものとし
て注目されている。
【０００５】
【発明が解決しようとする課題】無電解メッキ法による
バンプ電極の形成には、バンプ電極を形成することにな
る例えばＡｌパッド上の電気的接続領域において、Ｚｎ
を置換する前処理、すなわちジンケート処理を施す工程
がある。ジンケート処理はＺｎイオンの入った処理液に
浸漬し、２Ａｌ＋３Ｚｎ2+→２Ａｌ3+＋３Ｚｎの反応に
よりＺｎを置換するものである。これにより、Ａｌパッ
ド表面に、よりＺｎ粒子の細かい層ができて均質なバン
プ形成に寄与する。その後、Ａｕイオン、還元剤、安定
剤、緩衝剤を主成分としたメッキ液に浸漬し、Ａｌパッ
ド上にＡｕの金属成分を自己析出させるのである。
バンプ電極の形成には、バンプ電極を形成することにな
る例えばＡｌパッド上の電気的接続領域において、Ｚｎ
を置換する前処理、すなわちジンケート処理を施す工程
がある。ジンケート処理はＺｎイオンの入った処理液に
浸漬し、２Ａｌ＋３Ｚｎ2+→２Ａｌ3+＋３Ｚｎの反応に
よりＺｎを置換するものである。これにより、Ａｌパッ
ド表面に、よりＺｎ粒子の細かい層ができて均質なバン
プ形成に寄与する。その後、Ａｕイオン、還元剤、安定
剤、緩衝剤を主成分としたメッキ液に浸漬し、Ａｌパッ
ド上にＡｕの金属成分を自己析出させるのである。
【０００６】上記ジンケート処理の前にはＡｌパッド表
面は清浄化されている必要がある。従って、ウェットエ
ッチ、ドライエッチ、洗浄等を経て、Ａｌパッド表面上
の不純物（有機物、パーティクル）の除去に努めてい
る。
面は清浄化されている必要がある。従って、ウェットエ
ッチ、ドライエッチ、洗浄等を経て、Ａｌパッド表面上
の不純物（有機物、パーティクル）の除去に努めてい
る。
【０００７】しかしながら、実際にはＡｌパッド形成後
にＡｌパッド表面を清浄化しても、連続してジンケート
処理を含むメッキ処理工程に移行するわけではなく、清
浄化工程後からメッキ処理まで時間差が生じる。例え
ば、ウェハカセットに入れたまま短時間でも保管される
ロットが存在する恐れがある。この結果、Ａｌパッド表
面は再び清浄でない状態になりかねない。この状態でメ
ッキ処理を行うと、Ａｌパッド表面の密着性の悪化、濡
れ性の低下を主な原因とした抵抗ばらつきが生じる問題
がある。
にＡｌパッド表面を清浄化しても、連続してジンケート
処理を含むメッキ処理工程に移行するわけではなく、清
浄化工程後からメッキ処理まで時間差が生じる。例え
ば、ウェハカセットに入れたまま短時間でも保管される
ロットが存在する恐れがある。この結果、Ａｌパッド表
面は再び清浄でない状態になりかねない。この状態でメ
ッキ処理を行うと、Ａｌパッド表面の密着性の悪化、濡
れ性の低下を主な原因とした抵抗ばらつきが生じる問題
がある。
【０００８】本発明は上記のような事情を考慮してなさ
れたもので、ロット間の抵抗ばらつきに影響しない一様
にメッキ予定表面の清浄化が可能な半導体装置の製造方
法を提供しようとするものである。
れたもので、ロット間の抵抗ばらつきに影響しない一様
にメッキ予定表面の清浄化が可能な半導体装置の製造方
法を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、無電解メッキ法を利用して半導体ウェハ
上の電気的接続領域に無電解メッキ金属層を形成する方
法に関し、前記半導体ウェハを処理液に浸漬する際、事
前に半導体ウェハに対し前記電気的接続領域を含むよう
に大気圧プラズマ処理を施すことを特徴としている。
の製造方法は、無電解メッキ法を利用して半導体ウェハ
上の電気的接続領域に無電解メッキ金属層を形成する方
法に関し、前記半導体ウェハを処理液に浸漬する際、事
前に半導体ウェハに対し前記電気的接続領域を含むよう
に大気圧プラズマ処理を施すことを特徴としている。
【００１０】上記本発明に係る半導体装置によれば、大
気圧プラズマ処理は半導体ウェハ上の電気的接続領域に
対して汚染源を除去し清浄化が図れる。大気圧プラズマ
処理は短時間で手軽に行える。なお、好ましくは、上記
大気圧プラズマ処理は、上記半導体ウェハを無電解メッ
キ法に関る処理液に向かわせる搬送途中で実施すること
を特徴とする。
気圧プラズマ処理は半導体ウェハ上の電気的接続領域に
対して汚染源を除去し清浄化が図れる。大気圧プラズマ
処理は短時間で手軽に行える。なお、好ましくは、上記
大気圧プラズマ処理は、上記半導体ウェハを無電解メッ
キ法に関る処理液に向かわせる搬送途中で実施すること
を特徴とする。
【００１１】
【発明の実施の形態】図１は、本発明の一実施形態に係
る半導体装置の製造方法であり、半導体ウェハに対する
要部の工程を示す流れ図である。また、図２（ａ），
（ｂ）は、上記実施形態の方法を適用したＳｉウェハの
各処理の様子を示す概略図である。
る半導体装置の製造方法であり、半導体ウェハに対する
要部の工程を示す流れ図である。また、図２（ａ），
（ｂ）は、上記実施形態の方法を適用したＳｉウェハの
各処理の様子を示す概略図である。
【００１２】図１において、ステップ１１で、ウェハに
おける集積回路上層の絶縁膜上にパッド部材、例えばＡ
ｌを主成分とするＡｌパッドを形成する。もちろんＡｌ
パッドの周囲には保護膜（パッシベーション膜）が形成
される。
おける集積回路上層の絶縁膜上にパッド部材、例えばＡ
ｌを主成分とするＡｌパッドを形成する。もちろんＡｌ
パッドの周囲には保護膜（パッシベーション膜）が形成
される。
【００１３】このようなウェハは複数形成され、洗浄を
経てロット毎に例えばウェハカセットに収容される。ス
テップ１２ではこのような複数のロット毎のウェハをメ
ッキ処理工程に向けて搬送する搬送処理をいう。
経てロット毎に例えばウェハカセットに収容される。ス
テップ１２ではこのような複数のロット毎のウェハをメ
ッキ処理工程に向けて搬送する搬送処理をいう。
【００１４】また、このステップ１２では、大気圧プラ
ズマ処理１２１を経る。これはウェハをメッキ処理工程
に向けて搬送する途中、なるべくメッキ処理位置に近い
方で実施されることが望ましく、例えば、ベルトコンベ
アーにより複数のウェハに対して行われる。
ズマ処理１２１を経る。これはウェハをメッキ処理工程
に向けて搬送する途中、なるべくメッキ処理位置に近い
方で実施されることが望ましく、例えば、ベルトコンベ
アーにより複数のウェハに対して行われる。
【００１５】上記大気圧プラズマ処理は、図２（ａ）に
示すように、ベルトコンベアー２１によるウェハＷＦの
移送を利用し、 -Ｈｅ＋Ｏ2 プラズマガス雰囲気によっ
て、図示しないＡｌパッド表面上に付着した自然酸化膜
を含む有機物やパーティクルなどが除去される。大気圧
プラズマによってパッド表面に直接物理的な衝撃を与え
ることで、汚染源が再付着したＡｌパッド表面の清浄化
を行う。大気圧プラズマは、対象となるウェハをいちい
ちチャンバ内に入れる必要はなく、手軽で効果は十分に
期待できる。
示すように、ベルトコンベアー２１によるウェハＷＦの
移送を利用し、 -Ｈｅ＋Ｏ2 プラズマガス雰囲気によっ
て、図示しないＡｌパッド表面上に付着した自然酸化膜
を含む有機物やパーティクルなどが除去される。大気圧
プラズマによってパッド表面に直接物理的な衝撃を与え
ることで、汚染源が再付着したＡｌパッド表面の清浄化
を行う。大気圧プラズマは、対象となるウェハをいちい
ちチャンバ内に入れる必要はなく、手軽で効果は十分に
期待できる。
【００１６】その後、ステップ１３に示すように、Ａｌ
パッド上に無電解メッキ法で例えばＡｕからなるバンプ
電極を形成する。すなわち、Ａｌパッド上の電気的接続
領域において、ジンケート処理の処理液に漬浸してＺｎ
を置換した後、Ａｕイオン、還元剤、安定剤、緩衝剤を
主成分とした処理液に浸漬し、Ａｌパッド上にＡｕの金
属成分を自己析出させるのである（図２（ｂ））。
パッド上に無電解メッキ法で例えばＡｕからなるバンプ
電極を形成する。すなわち、Ａｌパッド上の電気的接続
領域において、ジンケート処理の処理液に漬浸してＺｎ
を置換した後、Ａｕイオン、還元剤、安定剤、緩衝剤を
主成分とした処理液に浸漬し、Ａｌパッド上にＡｕの金
属成分を自己析出させるのである（図２（ｂ））。
【００１７】上記実施形態の方法によれば、メッキ処理
工程に至る直前で、メッキ予定領域（Ａｌパッド）の最
終的な清浄化工程を必ず経ることになる。これにより、
製造ラインにおいて、Ａｌパッド形成直後の清浄化工程
後からロット毎に時間差があっても、ジンケート処理を
含むメッキ処理工程に入る直前には、Ａｌパッド表面が
再び清浄な状態になっている。この状態でもってメッキ
処理工程を経ることによって、Ａｌパッド表面の密着
性、濡れ性を向上させ、ロット毎の抵抗ばらつきを減少
させることができる。
工程に至る直前で、メッキ予定領域（Ａｌパッド）の最
終的な清浄化工程を必ず経ることになる。これにより、
製造ラインにおいて、Ａｌパッド形成直後の清浄化工程
後からロット毎に時間差があっても、ジンケート処理を
含むメッキ処理工程に入る直前には、Ａｌパッド表面が
再び清浄な状態になっている。この状態でもってメッキ
処理工程を経ることによって、Ａｌパッド表面の密着
性、濡れ性を向上させ、ロット毎の抵抗ばらつきを減少
させることができる。
【００１８】なお、大気圧プラズマ処理はベルトコンベ
アー式に限らず、ロボットアームでウェハ移送する途中
で行われてもよい。また、メッキ処理はＡｕメッキバン
プに限らず、Ｎｉメッキ主体となるバンプ形成も可能で
あり、本発明の方法を適用することにより、処理に時間
差のある各ロットも常にパッド表面が清浄な状態でメッ
キ処理に移行できる。
アー式に限らず、ロボットアームでウェハ移送する途中
で行われてもよい。また、メッキ処理はＡｕメッキバン
プに限らず、Ｎｉメッキ主体となるバンプ形成も可能で
あり、本発明の方法を適用することにより、処理に時間
差のある各ロットも常にパッド表面が清浄な状態でメッ
キ処理に移行できる。
【００１９】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、メッキ処理工程に至る直前
で、メッキ予定領域の最終的な清浄化工程を必ず経るこ
とになる。これにより、製造ラインにおいて、パッド形
成直後からロット毎に時間差があっても、ジンケート処
理を含むメッキ処理工程に入る直前には、パッド表面が
再び清浄な状態にされる。この結果、ロット間の抵抗ば
らつきに影響しない一様にメッキ予定表面の清浄化が可
能な半導体装置の製造方法を提供することができる。
体装置の製造方法によれば、メッキ処理工程に至る直前
で、メッキ予定領域の最終的な清浄化工程を必ず経るこ
とになる。これにより、製造ラインにおいて、パッド形
成直後からロット毎に時間差があっても、ジンケート処
理を含むメッキ処理工程に入る直前には、パッド表面が
再び清浄な状態にされる。この結果、ロット間の抵抗ば
らつきに影響しない一様にメッキ予定表面の清浄化が可
能な半導体装置の製造方法を提供することができる。
【図１】本発明の一実施形態に係る半導体装置の製造方
法であり、半導体ウェハに対する要部の工程を示す流れ
図である。
法であり、半導体ウェハに対する要部の工程を示す流れ
図である。
【図２】（ａ），（ｂ）は、上記実施形態の方法を適用
したＳｉウェハの各処理の様子を示す概略図である。
したＳｉウェハの各処理の様子を示す概略図である。
１１〜１３，１２１…処理ステップ ２１…ベルトコンベアー ＷＦ…ウェハ
Claims (2)
- 【請求項１】 無電解メッキ法を利用して半導体ウェハ
上の電気的接続領域に無電解メッキ金属層を形成する方
法に関し、 前記半導体ウェハを無電解メッキ法に関る処理液に浸漬
する際、事前に半導体ウェハに対し前記電気的接続領域
を含むように大気圧プラズマ処理を施すことを特徴とし
た半導体装置の製造方法。 - 【請求項２】 大気圧プラズマ処理は、前記半導体ウェ
ハを無電解メッキ法に関る処理液に向かわせる搬送途中
で実施することを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278868A JP2002093837A (ja) | 2000-09-13 | 2000-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278868A JP2002093837A (ja) | 2000-09-13 | 2000-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002093837A true JP2002093837A (ja) | 2002-03-29 |
Family
ID=18763965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000278868A Withdrawn JP2002093837A (ja) | 2000-09-13 | 2000-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002093837A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
| JP2008085368A (ja) * | 2007-12-17 | 2008-04-10 | Fuji Electric Holdings Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| JP2011193007A (ja) * | 2011-04-21 | 2011-09-29 | Fuji Electric Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| CN110197799A (zh) * | 2018-02-26 | 2019-09-03 | 三菱电机株式会社 | 半导体制造装置及半导体装置的制造方法 |
| JP2019206729A (ja) * | 2018-05-28 | 2019-12-05 | 三菱電機株式会社 | 半導体装置の製造装置および半導体装置の製造方法 |
-
2000
- 2000-09-13 JP JP2000278868A patent/JP2002093837A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
| JP4604641B2 (ja) * | 2004-10-18 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
| JP2008085368A (ja) * | 2007-12-17 | 2008-04-10 | Fuji Electric Holdings Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| JP2011193007A (ja) * | 2011-04-21 | 2011-09-29 | Fuji Electric Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| CN110197799A (zh) * | 2018-02-26 | 2019-09-03 | 三菱电机株式会社 | 半导体制造装置及半导体装置的制造方法 |
| JP2019147972A (ja) * | 2018-02-26 | 2019-09-05 | 三菱電機株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP7005381B2 (ja) | 2018-02-26 | 2022-01-21 | 三菱電機株式会社 | 半導体製造装置および半導体装置の製造方法 |
| JP2019206729A (ja) * | 2018-05-28 | 2019-12-05 | 三菱電機株式会社 | 半導体装置の製造装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220139869A1 (en) | Direct bonding methods and structures | |
| US7312164B2 (en) | Selective passivation of exposed silicon | |
| US6610601B2 (en) | Bond pad and wire bond | |
| KR101080629B1 (ko) | 활성화 플레이트를 사용하여 집적 회로들의 무전해 및 침지도금 | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| US6362089B1 (en) | Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| US20010020745A1 (en) | An interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication | |
| US4702941A (en) | Gold metallization process | |
| JP6066569B2 (ja) | 半導体デバイスパッケージング用のパッシベーション層 | |
| JP2002093837A (ja) | 半導体装置の製造方法 | |
| US7067423B2 (en) | Electroless plating apparatus, semiconductor wafer having bumps, semiconductor chip having bumps, methods of manufacturing the semiconductor wafer and the semiconductor chip, semiconductor device, circuit board, and electronic equipment | |
| KR101345393B1 (ko) | 추가적인 보호 층의 제공을 통한 운송중 반도체 디바이스의 반응성 금속 표면의 보호 | |
| JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
| JPH11238750A (ja) | バンプ製造方法および半導体装置の製造方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002026055A (ja) | 半導体装置及びその製造方法 | |
| JP2002237517A (ja) | ウェハホルダ | |
| JPH10224029A (ja) | バンプ製造方法 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| JP3242827B2 (ja) | 半導体装置の製造方法 | |
| TWI228805B (en) | Flip-chip bonding process | |
| JPH09306871A (ja) | 半導体素子の製造方法及び製造装置 | |
| WO2023228001A1 (en) | Passivation coating on copper metal surface for copper wire bonding application | |
| JPS62104143A (ja) | はんだバンプの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |