JP2008085368A - 半導体チップおよびこれを用いた半導体装置 - Google Patents

半導体チップおよびこれを用いた半導体装置 Download PDF

Info

Publication number
JP2008085368A
JP2008085368A JP2007324218A JP2007324218A JP2008085368A JP 2008085368 A JP2008085368 A JP 2008085368A JP 2007324218 A JP2007324218 A JP 2007324218A JP 2007324218 A JP2007324218 A JP 2007324218A JP 2008085368 A JP2008085368 A JP 2008085368A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor chip
surface electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007324218A
Other languages
English (en)
Other versions
JP4775369B2 (ja
Inventor
Yoshinari Ikeda
良成 池田
Takashi Fujii
岳志 藤井
Katsuhiko Yoshihara
克彦 吉原
Yuji Iizuka
祐二 飯塚
Mitsuo Yamashita
満男 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2007324218A priority Critical patent/JP4775369B2/ja
Publication of JP2008085368A publication Critical patent/JP2008085368A/ja
Application granted granted Critical
Publication of JP4775369B2 publication Critical patent/JP4775369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】接続導体との間のはんだ接合部の信頼性を確保する。
【解決手段】ジンケート法による無電解めっき法を用いて、半導体チップ1の表面側のAl電極3の上にNiめっき層5が形成される。Al電極3の上には、選択的にNiめっき層5が析出されるため、周辺耐圧構造4部分には、Niめっき層5は形成されない。また、形成されるNiめっき層5は、所定の厚さに均一に形成することができる。続いて、Niめっき層5の上にAuめっき層6が形成される。無電解めっき法を用いることによって、Auめっき層6もNiめっき層5と同様に、Niめっき層5の上に選択的、かつ均一に形成される。
【選択図】 図1

Description

本発明は半導体チップおよびこれを用いた半導体装置に関し、特に裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップと、この半導体チップを前記絶縁基板に実装した半導体装置に関する。
IGBT(Insulated GateBipolar Transistor)モジュールに代表されるパワー半導体装置のパッケージ構造は、ケース構造と呼ばれるものが主流である。
図5は、従来のケース構造型の半導体装置の断面図である。
従来のケース構造型半導体装置では、半導体チップ11は、はんだ層12aによって裏面の電極が絶縁基板15上に形成された回路パターンと接合される。一方、表面の電極は、アルミワイヤ13によって、同様に絶縁基板15上に形成された回路パターンと接合される。さらに、アルミワイヤ13によってこの回路パターンと外部電極用端子14とが接合されて、電気的配線経路が構成される。なお、絶縁基板15は、複数で構成される場合もある。
半導体チップ11が実装された絶縁基板15は、はんだ層12bによって放熱ベース16上に接合され、一体となった構造が樹脂成形されたケース17に接着されて、パッケージ構造が形成される。また、パッケージ構造では、内部の半導体チップ11、アルミワイヤ13、絶縁基板15を水分、湿気、塵から保護する目的で、ケース17内をゲル18で封止する。
上記の説明のパッケージ構造に実装される縦型構造の半導体チップ11の表面電極には、一般にアルミワイヤ13をボンディングできるようにアルミニウム層(以下、Al層とする)が成膜されている。また、絶縁基板15に形成された回路パターンと接合させる裏面電極は、半導体チップとの電気的接続(オーミックコンタクト)を向上させるため、アルミニウムやチタンなどで形成される。また、電極のはんだ付け性や基板に対する密着性を向上させるため、ニッケル合金薄層と貴金属薄層を順次積層させる手法が提案されている(たとえば、特許文献1参照。)。
最近では、電気的接続として、アルミワイヤ13によるボンディングに替わり、半導体チップ11の表面電極に電気配線用のリードフレームや外部電極用端子などの接続導体をはんだ接合するパッケージ構造が出現している。このような構造の半導体装置では、半導体チップ11の表面側には、接続導体をはんだ接合できるように、表面電極を形成するAl層の上に、ニッケル合金層(以下、Ni層とする)と、Ni層の上に形成される金層(以下、Au層とする)が、スパッタリング法や蒸着法などを用いて成膜されている。
特開平8−130227号公報(段落番号〔0009〕〜〔0030〕、図1)
しかしながら、スパッタリング法や蒸着法を用いて、物理的に成膜を行う場合、半導体チップの周辺に形成される周辺耐圧構造部にも成膜されてしまう。このため、周辺耐圧構造を構成するために、半導体チップ外周部のAl/Ni/Au層はエッチングする必要が生じる。ところが、金属表面が安定なAuおよびNi層のエッチングは容易ではなく、プロセスが複雑になるという問題が生じる。
また、パワー半導体チップには、運転時(大電流通電時)において、パワー半導体チップ自体に大きな熱が発生するという特徴がある。そこで、例えば、リードフレームは、電気的な接続をおこなう配線経路として機能させるとともに、半導体チップから発生する熱を表面電極側から放熱させる放熱経路としても機能させる。放熱経路としての放熱効率を確保するため、リードフレームはある程度の体積を備えなければならず、必然的に半導体チップの表面側とリードフレームとがはんだ接合する部分の面積は広くなる。また、リードフレームとはんだ接合する部分のNi/Au層に空間などが生じると熱が均等に伝導されなくなるなどの問題が発生するため、放熱経路の一部となるNi/Au層は均一でなければならない。しかしながら、従来のスパッタリングや蒸着による製造方法では、カバレージの問題でリードフレームと接合する広い面積部分に均一にNi/Au層から成る電極膜を形成するのは容易ではないという問題がある。このため、半導体チップの表面電極とリードフレームとのはんだ接合部の信頼性の確保が難しいという問題も生じる。なお、半導体チップの表面電極に接合する外部電極用端子にも、半導体チップからの発熱によって同様の問題が生じる。
また、組立工程におけるはんだ付け時には、Au層とNi層の一部が消失し、さらに、実使用時にパワー半導体チップから発生する熱などの熱負荷によって、はんだ接合部に金属拡散が促進され、はんだ接合部の信頼性が低下するという問題がある。
このように、半導体チップの裏面電極のみならず、表面電極の電気的な接続にもはんだ接合を利用する半導体装置では、半導体チップの表面のAl層によって形成される電極(以下、これをAl電極とする)の上に、いかにNi層、さらにAu層を成膜するかが課題であり、これによって表面電極とリードフレームや外部電極用端子などの接続導体とのはんだ接合部の信頼性を確保することが求められている。
本発明はこのような点に鑑みてなされたものであり、表面電極と接続導体との間のはんだ接合部の信頼性を確保することが可能な半導体チップおよびこれを用いた半導体装置、を提供することを目的とする。
本発明では上記問題を解決するために、裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップにおいて、アルミニウム(Al)層から形成される前記表面電極と、前記表面電極の側面に形成される周辺耐圧構造と、該周辺耐圧構造を除く前記表面電極上にジンケート法による無電解めっき法で成膜されるニッケル(Ni)層及び該ニッケル(Ni)層の上に積層される金(Au)層からなる電極膜と、を有することを特徴とする半導体チップ、が提供される。
このような半導体チップによれば、接続導体とはんだ接合される半導体チップ表面のAl電極の上に、無電解めっき法を用いてNi層を積層し、その上にAu層を積層してNi層とAu層の2層で構成される電極膜が形成される。
ジンケート法による無電解めっき法で形成された電極膜は、半導体チップの表面Al電極の上にだけ、均一に形成される。
なお、接続導体は、半導体チップの表面電極と絶縁基板上に構成された第2の回路パターンとに接合されるリードフレームと、半導体チップの表面電極と接合し、一端を外部電極としてモジュール外部に露出させる外部電極用端子を含む、はんだ接合によって半導体チップ表面電極に接合される導体を言う。
また、本発明では上記問題を解決するために、裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置において、アルミニウム(Al)層から形成される前記表面電極と、前記表面電極の側面に形成される周辺耐圧構造と、該周辺耐圧構造を除く前記表面電極上にジンケート法による無電解めっき法で成膜されるニッケル(Ni)層及び該ニッケル(Ni)層の上に積層される金(Au)層からなる電極膜と、を有し、かつ、前記表面電極は前記電極膜を介し、Sn−Ag系鉛フリーはんだを用いて前記接続導体と接合され、電極膜はNiとSnが拡散した層を含む半導体装置、が提供される。
このような半導体装置によれば、実装される半導体チップは、表面のAl電極の上に、無電解めっき法を用いて、Ni層とAu層が順次積層され、Ni層とAu層の2層で構成される電極膜が形成される。そして、この電極膜が形成された半導体チップの表面電極に接続導体をはんだ接合する。
ジンケート法による無電解めっき法で形成された電極膜は半導体チップ表面Al電極上にだけ均一に形成され、これにより、配線経路とともに放熱経路として用いられるリードフレームや外部電極用端子を含む接続導体のはんだ接合部の信頼性が確保される。
本発明の半導体チップは、表面電極の上に、ジンケート法による無電解Ni/Auめっき工程を用いて、接続導体とのはんだ接合用の2層電極膜(Ni/Au層)を形成する。これにより、半導体チップの表面電極面にのみ選択的にNi層とAu層を析出させることが可能となり、プロセスを複雑にすることなくはんだ接合用の2層電極膜を成膜できる。また、形成される2層電極膜は均一に形成されることから、放熱経路として半導体チップが発生する熱を伝導する接続導体とのはんだ接合に好適であり、この結果、半導体チップと接続導体とのはんだ接合部の信頼性が確保される。
また、本発明の半導体装置は、表面側のAl電極の上にジンケート法による無電解Ni/Auめっき工程により2層電極膜が形成された半導体チップの表面電極と接続導体とをはんだ接合により接合する。2層電極膜は、Al電極面にのみ選択的、かつ均一に形成されており、半導体チップの表面電極と接続導体との間のはんだ接合部の信頼性が確保された半導体装置が提供される。
本発明において、半導体チップの表面電極を形成するAl層の上に、無電解めっき法を用いてAl電極面にのみ選択的に2層で構成される均一なNiおよびAu層を形成させ、接続導体とのはんだ接合部の信頼性の確保を図るものである。
以下、本発明の実施の形態を図面を参照して詳細に説明する。本発明は、特に、1枚以上の絶縁基板で構成され、その絶縁基板上に構成された第1回路パターンの上に半導体チップの裏面電極をはんだ接合し、半導体チップの表面電極と絶縁基板上に構成された第2回路パターンとの間をリードフレームによって接合するパワー半導体チップに好適であるので、以下、リードフレーム構造のパワー半導体チップの場合で説明する。
図1は、本発明の実施の形態の半導体チップの構造を示す断面図である。
本発明の実施の形態の半導体チップ1は、ベアチップ2の表面側にAl膜で形成されたAl電極3が積層されており、Al電極3の側面には、周辺耐圧構造4を形成するポリイミド膜が成膜される。
本発明では、この状態の半導体チップ1に、後述する無電解Ni/Auめっき工程を施す。無電解Ni/Auめっき工程により、まず、Al電極3の上にNiめっき層5が形成される。無電解めっき法を用いることにより、Al電極3の上に選択的にNiめっき層5が析出されるため、周辺耐圧構造4部分には、Niめっき層5は形成されない。また、形成されるNiめっき層5は、所定の厚さに均一に形成することができる。続いて、Niめっき層5の上にAuめっき層6が形成される。無電解めっき法を用いることによって、Auめっき層6もNiめっき層5と同様に、Niめっき層5の上に選択的、かつ均一に形成される。
こうして、半導体チップ1の表面側のAl電極3の上には、Niめっき層5とAuめっき層6とから構成される2層電極膜が形成される。
このような無電解Ni/Auめっき工程を経て2層電極膜が形成された半導体チップ1は、Al電極3の上に選択的に電極膜が形成されており、周辺耐圧構造4部に電極膜が形成されることがない。このため、半導体チッププロセスにおいて行われていたNi/Au層のエッチング工程を省くことができ、プロセスを簡単にすることができる。
また、無電解Ni/Auめっき工程によって、Al電極3上には均一な厚さの電極膜が形成されるため、広い接合面積を有するリードフレームと接合されるはんだ接合部の接合性を確保することができる。さらに、電極膜の層内部も空間などが生じることなく均一に形成されるため、電極膜内での熱伝導率も均一にすることができる。これにより、半導体チップ1が発する熱を均一にはんだ接合部を介してリードフレームへ伝導することが可能となり、はんだ接合部にかかる熱負荷にばらつきが生じない。この結果、半導体チップの表面電極とリードフレームとの間のはんだ接合の信頼性を確保することが可能となる。
次に、無電解Ni/Auめっき工程について説明する。Al電極3の上の無電解Niめっきは、公知の無電解めっき技術であるジンケート法またはパラジウム触媒法を用いる。以下では、ジンゲート法による無電解Ni/Auめっき工程について説明する。なお、洗浄工程である水洗についての説明は省略する。
図2は、本発明の実施の形態の半導体チップの電極膜形成の工程を示した図である。
上記の説明のように、ベアチップ2にAl電極3と周辺耐圧構造4が形成された状態で、無電解Ni/Auめっき工程が開始される。すなわち、表面電極にアルミワイヤがボンディングされる従来の半導体チップがウェハ状態あるいはダイシング後のチップ状態のときに、無電解Ni/Auめっき工程に入る。
第1工程として、プラズマクリーニングが行われる。ここでは、ウェハあるいはチップの状態の半導体素子をArガスおよびOガスによってプラズマクリーニングする。
続いて、第2工程の脱脂、第4工程の酸エッチングが実施され、Al電極3の表面の汚れと、Al酸化膜が除去される。
次に、ジンケート法によるめっきが開始される。
第6工程でジンケートを行う浴に半導体チップを浸漬することで、イオン化傾向によりAlが溶出し、代わりに選択的に亜鉛(Zn)がAl電極3表面に析出する(置換めっき)。その後、ZnとNiを置換する。
第8工程で、無電解Niめっきが施され、Niめっき層5が所定の厚さになるまで、Niめっき厚を増加させる。
続く第10工程では、Niめっき層5表面の酸化を防止するために、上記説明のような置換めっきを用いてNiめっき層5の上にAuめっき層6を成膜する。
そして、第12工程のアニール(熱処理)が行われ、めっき工程が終了する。
このように、従来の工程に無電解Ni/Auめっき工程を追加することで、周辺耐圧構造4を形成するポリイミド膜状には金属が堆積することなく、半導体チップ1の表面Al電極3上にはんだ接合に必要なNiめっき層5およびAuめっき層6の2層電極膜を成膜することが可能となる。
次に、上記の説明の半導体チップを実装した半導体装置について説明する。
図3は、本発明の実施の形態の半導体チップが実装される半導体装置の構造を示す断面図である。
半導体チップ1は、図1に示した構造を有し、表面Al電極の上には、はんだとの接合性の高い、Niめっき層とAuめっき層から成る2層電極膜が形成されている。
絶縁基板15は、セラミックなどの絶縁板の両面に金属層を形成したものであり、絶縁層15bを挟んで下側(半導体チップ非搭載面)に金属層15a、上側(半導体チップ搭載面)に金属層15c、15dを具備する構造をとる。半導体チップが接合される側の面の金属層(15c、15d)は、所定の回路パターンとして形成されている。
半導体チップ1の裏面電極は、はんだ層12aを介して、絶縁基板15上に形成された第1回路パターン15cに接合する。
また、半導体チップ1の表面側は、はんだ層12cを介して熱伝導性と導電性を備えたリードフレーム20aに接合する。図の例では、リードフレーム20aは、放熱効率を上げるため、半導体チップ1の表面を覆うような形状を備えているが、半導体チップ1の表面に形成された均一な2層電極膜により、信頼性の高いはんだ接合配線が確保される。リードフレーム20aのもう一方は、絶縁基板15の表面に形成された第2回路パターン15dに接合し、これによって電気的な配線経路が構成される。また、リードフレーム20bは、外部電極用端子14との配線経路としても用いられる。
さらに、絶縁基板15の半導体チップ1の非搭載面の金属層15aは、はんだ層12bを介して放熱ベース16上に接合され、一体となった構造が樹脂成形されたケース17に接着されて、パッケージ構造が形成される。
このような半導体装置では、半導体チップの表面電極に無電解Ni/Auめっき法で形成された2層電極膜により、半導体チップの表面電極とリードフレームとの間の接合部の信頼性が確保されている。パワー半導体チップの発する熱による熱応力は、脆弱もしくは軟質な接合部に働き、半導体装置の寿命を低下させる要因となる。その接合部の信頼性が確保されることにより、結果として半導体装置の寿命の低下を防止することができる。
なお、上記の説明では、半導体チップの表面電極にリードフレームが接合するとしたが、半導体チップの表面電極に外部電極端子が接続する場合もある。この場合も同様に、半導体チップの表面電極に無電解Ni/Auめっき法で形成された2層電極膜により、半導体チップの表面電極と外部電極用端子との間の接合部の信頼性が確保される。
表面電極を形成するAl層の上に、無電解めっき法を用いてNi層とAu層から成る電極膜を形成した半導体チップを作成した。この際、形成されるNiめっき層の厚さが1〜10μmの範囲内で、厚さがそれぞれ、1、3、5、10μmのサンプルが作成された。
次に、このサンプルを鉛フリーはんだ(Sn−3.5Ag)を用いてリードフレームとはんだ接合した。はんだ付けは、15分間かけて行われ、途中260℃の温度が2分間維持されるようにした。
そして、はんだ付け後のNiめっき層の厚さをEDX(Energy Dispersive X-ray spectroscopy;エネルギー分散X線分光法)で測定した。
図4は、めっき層形成後のNiめっき層とはんだ接合後のNiめっき層の厚さの関係を示している。図は、横軸がはんだ接合前、すなわち、無電解めっき法によって形成されたNiめっき層の厚さ(図では初期Niめっき厚さ)を表しており、縦軸がはんだ接合後のNiめっき層の厚さを示している。
図から明らかなように、はんだ接合により、Niとはんだ中のSnが拡散し、Al電極との接合を担っているNi層が減っている。特に、はんだ接合前のNiめっきが1μmの場合、はんだ接合後にはNiめっき(Niのみの層)がほとんど残っていないことがわかる。このことは、はんだ接合前のNiめっき層の厚さが1μmでは、はんだ接合部の接合強度を確保することができないということを示している。
はんだ接合部の接合強度を確保するためには、はんだ接合後のNiめっき層の厚さが1μm程度は残っていることが望ましく、図から、はんだ接合部の信頼性を確保するためには、無電解めっきの際に、Niめっき層を3μm以上形成する必要があることがわかる。
このように、半導体チップの表面Al電極の上に形成されるNiめっき層の厚さを3μm以上とすることで、半導体チップの表面電極にリードフレームをはんだ接合する際の接合部の金属拡散を防止し、機械的、電気的、熱的に信頼性の高い接合が可能となる。
本発明の実施の形態の半導体チップの構造を示す断面図である。 本発明の実施の形態の半導体チップの電極膜形成の工程を示した図である。 本発明の実施の形態の半導体チップが実装される半導体装置の構造を示す断面図である。 めっき層形成後のNiめっき層とはんだ接合後のNiめっき層の厚さの関係を示している。 従来のケース構造型の半導体装置の断面図である。
符号の説明
1 半導体チップ
2 ベアチップ
3 アルミニウム(Al)電極
4 周辺耐圧構造
5 Niめっき層
6 Auめっき層
12a、12b、12c はんだ層
14 外部電極用端子
15 絶縁基板
15a 金属層
15b 絶縁層
15c 金属層(第1回路パターン)
15d 金属層(第2回路パターン)
16 放熱ベース
17 ケース
20a、20b リードフレーム

Claims (15)

  1. 裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップにおいて、
    アルミニウム(Al)層から形成される前記表面電極と、
    前記表面電極の側面に形成される周辺耐圧構造と、
    該周辺耐圧構造を除く前記表面電極上にジンケート法による無電解めっき法で成膜されるニッケル(Ni)層及び該ニッケル(Ni)層の上に積層される金(Au)層からなる電極膜と、を有する半導体チップ。
  2. 前記周辺耐圧構造がポリイミド膜からなる請求項1記載の半導体チップ。
  3. 前記ニッケル(Ni)層の厚さは3μm以上である請求項1記載の半導体チップ。
  4. 裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置において、
    アルミニウム(Al)層から形成される前記表面電極と、
    前記表面電極の側面に形成される周辺耐圧構造と、
    該周辺耐圧構造を除く前記表面電極上にジンケート法による無電解めっき法で成膜されるニッケル(Ni)層及び該ニッケル(Ni)層の上に積層される金(Au)層からなる電極膜と、を有し、かつ、
    前記表面電極は前記電極膜を介し、Sn−Ag系鉛フリーはんだを用いて前記接続導体と接合され、電極膜はNiとSnが拡散した層を含む半導体装置。
  5. 前記周辺耐圧構造がポリイミド膜からなる請求項4記載の半導体装置。
  6. 前記ニッケル(Ni)層の厚さが1μm以上である請求項4記載の半導体装置。
  7. 前記Sn−Ag系鉛フリーはんだはSn−3.5Agである請求項4記載の半導体装置。
  8. 裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップの製造方法において、
    アルミニウム(Al)層から形成される前記表面電極と、前記表面電極の側面に形成される周辺耐圧構造とを有するベアチップを用意する工程と、
    該周辺耐圧構造を除く前記表面電極上に、ニッケル(Ni)層と金(Au)層とから成る電極膜をジンケート法により形成する無電解めっき工程と、
    を有する半導体チップの製造方法。
  9. 前記周辺耐圧構造がポリイミド膜からなる請求項8記載の半導体チップの製造方法。
  10. 前記ニッケル(Ni)層の膜厚が3μm以上である請求項8記載の半導体チップの製造方法。
  11. 裏面電極が絶縁基板上に構成された回路パターンに接合され、表面電極が接続導体に接合される半導体チップを実装した半導体装置の製造方法において、
    アルミニウム(Al)層から形成される前記表面電極と、前記表面電極の側面に形成される周辺耐圧構造とを有するベアチップを用意する工程と、
    該周辺耐圧構造を除く前記表面電極上に、ニッケル(Ni)層と金(Au)層とから成る電極膜をジンケート法により形成する無電解めっき工程と、
    前記表面電極と前記接続導体とを、前記電極膜を介し、Sn−Ag系鉛フリーはんだを用いて接合する接合工程と、
    を有する半導体装置の製造方法。
  12. 前記周辺耐圧構造がポリイミド膜からなる請求項11記載の半導体装置の製造方法。
  13. 前記無電解めっき工程が、前記ベアチップのプラズマクリーニングを含む請求項11記載の半導体装置の製造方法。
  14. 前記ニッケル(Ni)層の膜厚が3μm以上である請求項11記載の半導体装置の製造方法。
  15. 前記接合工程の後、電極膜はNiにSnが拡散した層を含み、前記ニッケル(Ni)層の膜厚は1μm以上である請求項11記載の半導体装置の製造方法。
JP2007324218A 2007-12-17 2007-12-17 半導体チップ、半導体装置および製造方法 Expired - Fee Related JP4775369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324218A JP4775369B2 (ja) 2007-12-17 2007-12-17 半導体チップ、半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007324218A JP4775369B2 (ja) 2007-12-17 2007-12-17 半導体チップ、半導体装置および製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003282270A Division JP4344560B2 (ja) 2003-07-30 2003-07-30 半導体チップおよびこれを用いた半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011094862A Division JP5494559B2 (ja) 2011-04-21 2011-04-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008085368A true JP2008085368A (ja) 2008-04-10
JP4775369B2 JP4775369B2 (ja) 2011-09-21

Family

ID=39355815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324218A Expired - Fee Related JP4775369B2 (ja) 2007-12-17 2007-12-17 半導体チップ、半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JP4775369B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811446B (zh) * 2012-11-15 2016-08-10 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131715A (ja) * 1997-07-10 1999-02-02 Matsushita Electric Ind Co Ltd 電子部品電極材料および電子部品電極製造方法
JP2000150422A (ja) * 1998-11-10 2000-05-30 Sony Corp 半導体装置の電極の製造方法
JP2000235964A (ja) * 1999-02-16 2000-08-29 Sharp Corp 半導体装置の製造方法
JP2001110957A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd パワー半導体モジュールの製造方法
JP2002093837A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置の製造方法
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131715A (ja) * 1997-07-10 1999-02-02 Matsushita Electric Ind Co Ltd 電子部品電極材料および電子部品電極製造方法
JP2000150422A (ja) * 1998-11-10 2000-05-30 Sony Corp 半導体装置の電極の製造方法
JP2000235964A (ja) * 1999-02-16 2000-08-29 Sharp Corp 半導体装置の製造方法
JP2001110957A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd パワー半導体モジュールの製造方法
JP2002093837A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置の製造方法
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法

Also Published As

Publication number Publication date
JP4775369B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
US8084861B2 (en) Connection structure semiconductor chip and electronic component including the connection structure and methods for producing the connection structure
JP2008016818A (ja) 半導体装置およびその製造方法
JP5214936B2 (ja) 半導体装置
JP6102598B2 (ja) パワーモジュール
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP4604641B2 (ja) 半導体装置
KR20140011686A (ko) 전력 소자 및 전력 소자 모듈
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
US7911041B2 (en) Semiconductor device with gold coatings, and process for producing it
JP5494559B2 (ja) 半導体装置およびその製造方法
JP3767585B2 (ja) 半導体装置
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
JP2023174895A (ja) 半導体素子および半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
JP5418654B2 (ja) 半導体装置
JP4047572B2 (ja) 電力用半導体装置
JP7274749B2 (ja) 熱電変換モジュール、及び、熱電変換モジュール製造方法
JP2018125354A (ja) 半導体装置
JP2014187180A (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2023189930A1 (ja) 半導体素子および半導体装置
JP2003068965A (ja) 半導体装置
JP5151837B2 (ja) 半導体装置の製造方法
TWI479617B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4775369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees