JP2000150422A - 半導体装置の電極の製造方法 - Google Patents
半導体装置の電極の製造方法Info
- Publication number
- JP2000150422A JP2000150422A JP10318965A JP31896598A JP2000150422A JP 2000150422 A JP2000150422 A JP 2000150422A JP 10318965 A JP10318965 A JP 10318965A JP 31896598 A JP31896598 A JP 31896598A JP 2000150422 A JP2000150422 A JP 2000150422A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- electroless plating
- wafers
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】従来のような蒸着法、スパッタリング法等を用
いることなく、安価にかつ高精度にバラツキのない電極
を形成できる半導体装置の電極の製造方法を提供する。 【解決手段】光起電力を生じ得るシリコンウェーハＷに
無電解メッキ処理を施して電極を形成する際に、シリコ
ンウェーハＷを遮光筐体１０の内部に配置して、このシ
リコンウェーハＷに照射される光を遮断した遮光状態を
形成し、この遮光状態のままで無電解メッキ処理を施
す。
いることなく、安価にかつ高精度にバラツキのない電極
を形成できる半導体装置の電極の製造方法を提供する。 【解決手段】光起電力を生じ得るシリコンウェーハＷに
無電解メッキ処理を施して電極を形成する際に、シリコ
ンウェーハＷを遮光筐体１０の内部に配置して、このシ
リコンウェーハＷに照射される光を遮断した遮光状態を
形成し、この遮光状態のままで無電解メッキ処理を施
す。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の電極
の製造方法に関し、特に、フリップチップ方式の実装に
適用される半導体装置の電極の製造方法に関する。
の製造方法に関し、特に、フリップチップ方式の実装に
適用される半導体装置の電極の製造方法に関する。
【０００２】
【従来の技術】近年における半導体装置の高密度実装化
の要求に伴い、フェイスダウンボンディングすなわちフ
リップチップ方式の実装手法が採用されるようになっ
た。このタイプの実装は、半導体装置すなわち半導体素
子の表面に形成されたＡｌ電極上にＡｕあるいは半田か
らなる突起電極を形成し、この突起電極を実装基板に接
続することにより行なわれるものである。
の要求に伴い、フェイスダウンボンディングすなわちフ
リップチップ方式の実装手法が採用されるようになっ
た。このタイプの実装は、半導体装置すなわち半導体素
子の表面に形成されたＡｌ電極上にＡｕあるいは半田か
らなる突起電極を形成し、この突起電極を実装基板に接
続することにより行なわれるものである。
【０００３】すなわち、図５に示すように、半導体素子
１の表面に形成したＡｌ電極２を覆うように、Ｃｒ，Ｔ
ｉ，Ｎｉ，Ｃｕ，Ａｕ等の金属を用いて蒸着法あるいは
スパッタリング法により金属膜３を形成し、その後、フ
ォトレジスト４を用いたフォトリソグラフィ法により、
上記金属膜３を部分的にエッチングして下地電極５を形
成し、さらに、この下地電極５の上にフラックス６を介
して半田ボール７を設け、加熱することにより半田ボー
ル７を下地電極５に溶融接合させて、突起電極８を形成
し、この突起電極８を実装基板上の電極に対してはんだ
付け等により接合するものであり、又、突起電極として
Ａｕを用いる場合は、下地電極５上にスタンドボンダー
を用いてＡｕからなる突起電極を形成し、異方性導電接
着剤を用いてこの突起電極を実装基板に接合するもので
ある。
１の表面に形成したＡｌ電極２を覆うように、Ｃｒ，Ｔ
ｉ，Ｎｉ，Ｃｕ，Ａｕ等の金属を用いて蒸着法あるいは
スパッタリング法により金属膜３を形成し、その後、フ
ォトレジスト４を用いたフォトリソグラフィ法により、
上記金属膜３を部分的にエッチングして下地電極５を形
成し、さらに、この下地電極５の上にフラックス６を介
して半田ボール７を設け、加熱することにより半田ボー
ル７を下地電極５に溶融接合させて、突起電極８を形成
し、この突起電極８を実装基板上の電極に対してはんだ
付け等により接合するものであり、又、突起電極として
Ａｕを用いる場合は、下地電極５上にスタンドボンダー
を用いてＡｕからなる突起電極を形成し、異方性導電接
着剤を用いてこの突起電極を実装基板に接合するもので
ある。
【０００４】ところで、上記蒸着法あるいはスパッタリ
ング法においては高価な真空装置を用い、又、フォトリ
ソグラフィ法においても高価な作画装置を用いることか
ら、製造コストが高く、さらには、作画装置による作画
に長時間を要することから、生産性の低いものであっ
た。
ング法においては高価な真空装置を用い、又、フォトリ
ソグラフィ法においても高価な作画装置を用いることか
ら、製造コストが高く、さらには、作画装置による作画
に長時間を要することから、生産性の低いものであっ
た。
【０００５】そこで、最近において、抵抗あるいはコイ
ル等の受動部品、半導体パッケージのリードフレーム等
のメッキの際に用いられていた無電解Ｎｉメッキ手法
を、前述下地電極の形成に適用することが検討されてい
る。この無電解Ｎｉメッキ手法は、特開平５−１４８６
５７号公報、特開平５−９５１８９号公報、特開平６−
２０９９９号公報、特開平９−２３５２００号公報等に
も開示されているように、核となる金属をメッキ液に浸
すことにより、この核となる金属の表面にＮｉを析出さ
せるものである。
ル等の受動部品、半導体パッケージのリードフレーム等
のメッキの際に用いられていた無電解Ｎｉメッキ手法
を、前述下地電極の形成に適用することが検討されてい
る。この無電解Ｎｉメッキ手法は、特開平５−１４８６
５７号公報、特開平５−９５１８９号公報、特開平６−
２０９９９号公報、特開平９−２３５２００号公報等に
も開示されているように、核となる金属をメッキ液に浸
すことにより、この核となる金属の表面にＮｉを析出さ
せるものである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記無
電解メッキ手法を用いて、析出金属により下地電極等を
形成しようとすると、核となる金属の表面に析出する析
出金属の厚みあるいは高さにバラツキを生じるという問
題があった。すなわち、ダイオード、トランジスタ、Ｉ
Ｃ等の半導体素子においては、光に曝されると、この光
による励起作用（光起電力効果）で、その内部に光起電
力が発生し、この光起電力は、核となる金属すなわちＡ
ｌ電極を通して、良好なイオン伝導性を備えた無電解メ
ッキ液の中に流出し再び他のＡｌ電極に戻ることによ
り、局部電池が形成されることになる。
電解メッキ手法を用いて、析出金属により下地電極等を
形成しようとすると、核となる金属の表面に析出する析
出金属の厚みあるいは高さにバラツキを生じるという問
題があった。すなわち、ダイオード、トランジスタ、Ｉ
Ｃ等の半導体素子においては、光に曝されると、この光
による励起作用（光起電力効果）で、その内部に光起電
力が発生し、この光起電力は、核となる金属すなわちＡ
ｌ電極を通して、良好なイオン伝導性を備えた無電解メ
ッキ液の中に流出し再び他のＡｌ電極に戻ることによ
り、局部電池が形成されることになる。
【０００７】この局部電池の作用により、無電解メッキ
液中の金属イオンは、マイナスに帯電したＡｌ電極に選
択的に堆積し、一方、プラスに帯電したＡｌ電極上には
堆積し難くなり、その結果、各々のＡｌ電極上に析出す
る析出金属の厚みあるいは高さにバラツキが生ずること
になる。
液中の金属イオンは、マイナスに帯電したＡｌ電極に選
択的に堆積し、一方、プラスに帯電したＡｌ電極上には
堆積し難くなり、その結果、各々のＡｌ電極上に析出す
る析出金属の厚みあるいは高さにバラツキが生ずること
になる。
【０００８】このような光起電力は、従来の蒸着法ある
いはスパッタリング法等を用いる工法では、電流として
外部に流れないため特に問題とされることはなく、又、
無電解メッキ手法を用いる場合でも、抵抗、コイル等の
受動部品あるいは半導体パッケージ用のリードフレーム
等においては、析出金属のメッキ厚さのバラツキが特に
問題となることはなかった。さらに、前述の特開平５−
１４８６５７号公報、特開平５−９５１８９号公報、特
開平６−２０９９９号公報、特開平９−２３５２００号
公報等においては、積極的に光を照射してメッキを行な
うものであり、上記のようなダイオード、トランジス
タ、ＩＣ等の半導体素子（能動素子）等において、無電
解メッキ手法を適用する場合に初めて、この光起電力が
問題となるものである。
いはスパッタリング法等を用いる工法では、電流として
外部に流れないため特に問題とされることはなく、又、
無電解メッキ手法を用いる場合でも、抵抗、コイル等の
受動部品あるいは半導体パッケージ用のリードフレーム
等においては、析出金属のメッキ厚さのバラツキが特に
問題となることはなかった。さらに、前述の特開平５−
１４８６５７号公報、特開平５−９５１８９号公報、特
開平６−２０９９９号公報、特開平９−２３５２００号
公報等においては、積極的に光を照射してメッキを行な
うものであり、上記のようなダイオード、トランジス
タ、ＩＣ等の半導体素子（能動素子）等において、無電
解メッキ手法を適用する場合に初めて、この光起電力が
問題となるものである。
【０００９】本発明は、上記の問題点に鑑みて成された
ものであり、その目的とするところは、従来のような蒸
着法、スパッタリング法等を用いることなく、安価にか
つ高精度にバラツキのない電極を形成できる半導体装置
の電極の製造方法を提供することにある。
ものであり、その目的とするところは、従来のような蒸
着法、スパッタリング法等を用いることなく、安価にか
つ高精度にバラツキのない電極を形成できる半導体装置
の電極の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明者は、上記目的を
達成するべく鋭意検討を重ねた結果、以下の如き構成を
なす発明を見出すに至った。すなわち、本発明の半導体
装置の電極の製造方法は、光起電力を生じ得る半導体装
置に無電解メッキ処理を施して電極を形成する半導体装
置の電極の製造方法であって、上記光起電力を取り除い
た状態で、上記無電解メッキ処理を施す、ことを特徴と
している。上記製造方法においては、上記半導体装置に
予め形成された金属電極を核にして、上記無電解メッキ
処理により析出金属を生成させる、製造方法を採用する
ことができる。また、上記製造方法においては、形成さ
れる電極として、外部に接続するための外部電極を採用
することができる。
達成するべく鋭意検討を重ねた結果、以下の如き構成を
なす発明を見出すに至った。すなわち、本発明の半導体
装置の電極の製造方法は、光起電力を生じ得る半導体装
置に無電解メッキ処理を施して電極を形成する半導体装
置の電極の製造方法であって、上記光起電力を取り除い
た状態で、上記無電解メッキ処理を施す、ことを特徴と
している。上記製造方法においては、上記半導体装置に
予め形成された金属電極を核にして、上記無電解メッキ
処理により析出金属を生成させる、製造方法を採用する
ことができる。また、上記製造方法においては、形成さ
れる電極として、外部に接続するための外部電極を採用
することができる。
【００１１】また、本発明の半導体装置の電極の製造方
法は、光起電力を生じ得る半導体装置に無電解メッキ処
理を施して電極を形成する半導体装置の電極の製造方法
であって、上記半導体装置に照射される光を遮断した遮
光状態を形成し、この遮光状態のままで上記無電解メッ
キ処理を施す、ことを特徴としている。上記製造方法に
おいては、上記半導体装置に予め形成された金属電極を
核にして、上記無電解メッキ処理により析出金属を生成
させる、製造方法を採用することができる。また、上記
製造方法においては、形成される電極として、外部に接
続するための外部電極を採用することができる。
法は、光起電力を生じ得る半導体装置に無電解メッキ処
理を施して電極を形成する半導体装置の電極の製造方法
であって、上記半導体装置に照射される光を遮断した遮
光状態を形成し、この遮光状態のままで上記無電解メッ
キ処理を施す、ことを特徴としている。上記製造方法に
おいては、上記半導体装置に予め形成された金属電極を
核にして、上記無電解メッキ処理により析出金属を生成
させる、製造方法を採用することができる。また、上記
製造方法においては、形成される電極として、外部に接
続するための外部電極を採用することができる。
【００１２】さらに、本発明の半導体装置の電極の製造
方法は、光起電力を生じ得る半導体装置に無電解メッキ
処理を施して電極を形成する半導体装置の電極の製造方
法であって、半導体装置の価電子帯から伝導帯への電子
の励起を生じさせる光を遮断した状態で上記無電解メッ
キ処理を施す、ことを特徴としている。上記製造方法に
おいては、上記半導体装置に予め形成された金属電極を
核にして、上記無電解メッキ処理により析出金属を生成
させる、製造方法を採用することができる。また、上記
製造方法においては、形成される電極として、外部に接
続するための外部電極を採用することができる。
方法は、光起電力を生じ得る半導体装置に無電解メッキ
処理を施して電極を形成する半導体装置の電極の製造方
法であって、半導体装置の価電子帯から伝導帯への電子
の励起を生じさせる光を遮断した状態で上記無電解メッ
キ処理を施す、ことを特徴としている。上記製造方法に
おいては、上記半導体装置に予め形成された金属電極を
核にして、上記無電解メッキ処理により析出金属を生成
させる、製造方法を採用することができる。また、上記
製造方法においては、形成される電極として、外部に接
続するための外部電極を採用することができる。
【００１３】上記半導体装置の電極の製造方法において
は、半導体装置に生じた光起電力をを取り除いた状態で
無電解メッキ処理を施すことから、この無電解メッキ処
理による電極形成の際に、従来のような光起電力による
局部電池の作用がなく、同電位の状態で析出金属が均一
に生成されて、厚みあるいは高さが均一の電極が形成さ
れる。
は、半導体装置に生じた光起電力をを取り除いた状態で
無電解メッキ処理を施すことから、この無電解メッキ処
理による電極形成の際に、従来のような光起電力による
局部電池の作用がなく、同電位の状態で析出金属が均一
に生成されて、厚みあるいは高さが均一の電極が形成さ
れる。
【００１４】また、上記半導体装置の電極の製造方法に
おいては、半導体装置に照射される光を遮断した遮光状
態を形成し、この遮光状態のままで無電解メッキ処理を
施すことから、この無電解メッキ処理による電極形成の
際に、この遮光により発生していた光起電力が除去さ
れ、あるいは、新たに光起電力を生じることがないた
め、従来のような光起電力による局部電池の作用がな
く、同電位の状態で析出金属が均一に生成されて、厚み
あるいは高さが均一の電極が形成される。
おいては、半導体装置に照射される光を遮断した遮光状
態を形成し、この遮光状態のままで無電解メッキ処理を
施すことから、この無電解メッキ処理による電極形成の
際に、この遮光により発生していた光起電力が除去さ
れ、あるいは、新たに光起電力を生じることがないた
め、従来のような光起電力による局部電池の作用がな
く、同電位の状態で析出金属が均一に生成されて、厚み
あるいは高さが均一の電極が形成される。
【００１５】さらに、上記半導体装置の電極の製造方法
においては、半導体装置の価電子帯から伝導帯への電子
の励起を生じさせる光を遮断した状態で無電解メッキ処
理を施すことから、例えばＰＮ接合部に、電位差すなわ
ち光起電力を生じることはなく、この無電解メッキ処理
による電極形成の際に、従来のような光起電力による局
部電池の作用がなく、同電位の状態で析出金属が均一に
生成されて、厚みあるいは高さが均一の電極が形成され
る。
においては、半導体装置の価電子帯から伝導帯への電子
の励起を生じさせる光を遮断した状態で無電解メッキ処
理を施すことから、例えばＰＮ接合部に、電位差すなわ
ち光起電力を生じることはなく、この無電解メッキ処理
による電極形成の際に、従来のような光起電力による局
部電池の作用がなく、同電位の状態で析出金属が均一に
生成されて、厚みあるいは高さが均一の電極が形成され
る。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を、添
付図面に基づいて説明する。図１及び図２は、本発明に
係る半導体装置の電極の製造方法を実施するための装置
を示すものであり、図１はその外観図、図２はその透視
図である。尚、ここで対象とする半導体装置とは、例え
ば、Ｓｉ基板上に所定の電子回路が形成されて所定の目
的とされる動作を行なうＰＮ接合等の構造をもつシリコ
ンウェーハ等の能動素子である。
付図面に基づいて説明する。図１及び図２は、本発明に
係る半導体装置の電極の製造方法を実施するための装置
を示すものであり、図１はその外観図、図２はその透視
図である。尚、ここで対象とする半導体装置とは、例え
ば、Ｓｉ基板上に所定の電子回路が形成されて所定の目
的とされる動作を行なうＰＮ接合等の構造をもつシリコ
ンウェーハ等の能動素子である。
【００１７】この装置は、全体を覆って光の進入を遮る
遮光筐体１０と、この遮光筐体１０の内部に配置された
複数の処理部２０と、この複数の処理部２０のそれぞれ
に対応させて半導体装置としてのシリコンウェーハＷを
搬送するためのラック３１、搬送アーム３２、搬送アー
ム３２を案内する案内レール３３等からなる搬送機構３
０等により構成されている。
遮光筐体１０と、この遮光筐体１０の内部に配置された
複数の処理部２０と、この複数の処理部２０のそれぞれ
に対応させて半導体装置としてのシリコンウェーハＷを
搬送するためのラック３１、搬送アーム３２、搬送アー
ム３２を案内する案内レール３３等からなる搬送機構３
０等により構成されている。
【００１８】上記遮光筐体１０は、その一側面にシリコ
ンウェーハＷの投入口１０ａを有し、この一側面と対向
する他側面にシリコンウェーハＷの取り出し口１０ｂを
有しており、これら投入口１０ａ及び取り出し口１０ｂ
には、それぞれ遮光シャッタ１１、１２が開閉自在に設
けられている。
ンウェーハＷの投入口１０ａを有し、この一側面と対向
する他側面にシリコンウェーハＷの取り出し口１０ｂを
有しており、これら投入口１０ａ及び取り出し口１０ｂ
には、それぞれ遮光シャッタ１１、１２が開閉自在に設
けられている。
【００１９】この遮光筐体１０は、その外板が光を透過
させないような材料で形成されており、外部からの光の
進入を完全に遮るように形成されているが、内部に配置
されたシリコンウェーハＷに例え光が照射されたとして
も、このシリコンウェーハＷ内において光起電力を生じ
ないような、すなわち、価電子帯から伝導帯への電子の
励起を生じさせるような光を遮断するようなものであれ
ば、有色のプラスチック板あるいはガラス板等を用いて
形成することもできる。
させないような材料で形成されており、外部からの光の
進入を完全に遮るように形成されているが、内部に配置
されたシリコンウェーハＷに例え光が照射されたとして
も、このシリコンウェーハＷ内において光起電力を生じ
ないような、すなわち、価電子帯から伝導帯への電子の
励起を生じさせるような光を遮断するようなものであれ
ば、有色のプラスチック板あるいはガラス板等を用いて
形成することもできる。
【００２０】また、上記シリコンウェーハＷに照射され
る光としては、室内の蛍光灯あるいは白熱灯、半導体工
場における黄色蛍光灯等があり、これらの光でも十分な
光起電力を発生するため、上記遮光あるいは減光は、こ
れらの光に対処するものでなければならない。
る光としては、室内の蛍光灯あるいは白熱灯、半導体工
場における黄色蛍光灯等があり、これらの光でも十分な
光起電力を発生するため、上記遮光あるいは減光は、こ
れらの光に対処するものでなければならない。
【００２１】上記複数の処理部２０は、シリコンウェー
ハＷを水洗いするための水槽２１、希硝酸槽２２、水酸
化ナトリウム槽２３、ジンケート処理（Ｚｎ置換メッ
キ）を行なうためのジンケート槽２４、無電解メッキを
施すためのＮｉ槽２５、及び無電解メッキを施すための
Ａｕ槽２６により構成されている。
ハＷを水洗いするための水槽２１、希硝酸槽２２、水酸
化ナトリウム槽２３、ジンケート処理（Ｚｎ置換メッ
キ）を行なうためのジンケート槽２４、無電解メッキを
施すためのＮｉ槽２５、及び無電解メッキを施すための
Ａｕ槽２６により構成されている。
【００２２】上記装置を用いて、シリコンウェーハＷ上
に予め形成された例えばＡｌ電極を核として、このＡｌ
電極上に無電解メッキ処理により金属膜すなわち電極を
形成する場合の手順について、図３に基づき以下に説明
する。パッケージングされていない剥き出しの状態にあ
るシリコンウェーハＷ等は、通常光に曝されていること
から、光起電力を生じた状態にある。そこで、先ずシリ
コンウェーハＷをラック３１に収納して、投入口１０ａ
から遮光筐体１０内に投入し、光を遮りあるいは受ける
光量を減少させて、シリコンウェーハＷに発生していた
光起電力を除去（除電）あるいは減少させる（工程Ｓ
１）。
に予め形成された例えばＡｌ電極を核として、このＡｌ
電極上に無電解メッキ処理により金属膜すなわち電極を
形成する場合の手順について、図３に基づき以下に説明
する。パッケージングされていない剥き出しの状態にあ
るシリコンウェーハＷ等は、通常光に曝されていること
から、光起電力を生じた状態にある。そこで、先ずシリ
コンウェーハＷをラック３１に収納して、投入口１０ａ
から遮光筐体１０内に投入し、光を遮りあるいは受ける
光量を減少させて、シリコンウェーハＷに発生していた
光起電力を除去（除電）あるいは減少させる（工程Ｓ
１）。
【００２３】続いて、シリコンウェーハＷをラック３１
と共に、先ず水槽２１に浸漬して水洗いした後、希硝酸
槽２２及び水酸化ナトリウム槽２３に適宜繰り返して浸
漬し、再び水槽２１に浸漬して水洗いし、シリコンウェ
ーハＷのＡｌ電極の表面に自然に形成された自然酸化膜
を酸処理により除去する（工程Ｓ２）。
と共に、先ず水槽２１に浸漬して水洗いした後、希硝酸
槽２２及び水酸化ナトリウム槽２３に適宜繰り返して浸
漬し、再び水槽２１に浸漬して水洗いし、シリコンウェ
ーハＷのＡｌ電極の表面に自然に形成された自然酸化膜
を酸処理により除去する（工程Ｓ２）。
【００２４】その後、同様にシリコンウェーハＷをラッ
ク３１と共にジンケート槽２４に浸漬して、ジンケート
処理（Ｚｎ置換メッキ）を行なう（工程Ｓ３）。続い
て、その上に連続的に無電解メッキ処理を施すべく、Ｎ
ｉ槽２５及びＡｕ槽２６に浸漬する（工程Ｓ４，工程Ｓ
５）。
ク３１と共にジンケート槽２４に浸漬して、ジンケート
処理（Ｚｎ置換メッキ）を行なう（工程Ｓ３）。続い
て、その上に連続的に無電解メッキ処理を施すべく、Ｎ
ｉ槽２５及びＡｕ槽２６に浸漬する（工程Ｓ４，工程Ｓ
５）。
【００２５】以上の無電解メッキ処理手順により、Ａｌ
電極を核としてこの上にＮｉ及びＡｕの析出金属を生成
させ、一様な厚さあるいは高さの金属膜すなわち電極を
形成することができる。尚、この金属膜が薄い場合は、
図５に示す従来の下地電極として用いることができ、一
方、所定以上の厚みを有する場合は、そのまま実装基盤
に接続する外部電極（突起電極）として用いることがで
きる。
電極を核としてこの上にＮｉ及びＡｕの析出金属を生成
させ、一様な厚さあるいは高さの金属膜すなわち電極を
形成することができる。尚、この金属膜が薄い場合は、
図５に示す従来の下地電極として用いることができ、一
方、所定以上の厚みを有する場合は、そのまま実装基盤
に接続する外部電極（突起電極）として用いることがで
きる。
【００２６】次に、上記装置及び手順を用いて、表面に
Ａｌ電極をもつシリコンウェーハＷに、このＡｌ電極を
核として電極を形成した実施例について、図４に基づき
説明する。先ず、シリコンウェーハＷを遮光筐体１０に
投入して光起電力を除去し、続いて、水槽２１に浸漬し
て水洗いした。その後、希硝酸槽２２に約１分間、続い
て、水酸化ナトリウム槽２５に約３分間それぞれ浸漬し
た後、再び希硝酸槽２２に約１分間浸漬し、最後に水槽
２１に浸漬して水洗いし、図４（ａ）及び（ｂ）に示す
ように、Ａｌ電極４１の表面に自然に形成された自然酸
化膜４１ａを除去した。
Ａｌ電極をもつシリコンウェーハＷに、このＡｌ電極を
核として電極を形成した実施例について、図４に基づき
説明する。先ず、シリコンウェーハＷを遮光筐体１０に
投入して光起電力を除去し、続いて、水槽２１に浸漬し
て水洗いした。その後、希硝酸槽２２に約１分間、続い
て、水酸化ナトリウム槽２５に約３分間それぞれ浸漬し
た後、再び希硝酸槽２２に約１分間浸漬し、最後に水槽
２１に浸漬して水洗いし、図４（ａ）及び（ｂ）に示す
ように、Ａｌ電極４１の表面に自然に形成された自然酸
化膜４１ａを除去した。
【００２７】続いて、この自然酸化膜４１ａを除去した
シリコンウェーハＷを約２分間ジンケート槽２４に浸漬
して、図４（ｃ）に示すようなＺｎ膜４２を形成するた
めのジンケート処理（Ｚｎ置換メッキ）を施した。この
際、ジンケート処理液としては、酸化亜鉛を水酸化ナト
リウム水溶液に溶かしたものを使用した。また、この時
のジンケート処理液の温度は約３０度とした。
シリコンウェーハＷを約２分間ジンケート槽２４に浸漬
して、図４（ｃ）に示すようなＺｎ膜４２を形成するた
めのジンケート処理（Ｚｎ置換メッキ）を施した。この
際、ジンケート処理液としては、酸化亜鉛を水酸化ナト
リウム水溶液に溶かしたものを使用した。また、この時
のジンケート処理液の温度は約３０度とした。
【００２８】次に、このＺｎ膜４２を形成したシリコン
ウェーハＷをＮｉ槽２５に約３０分間浸漬して、図４
（ｄ）に示すようなＮｉ膜４３（析出金属）を形成し
た。この際、無電解Ｎｉメッキ液としては、硫酸ニッケ
ル、次亜燐酸ナトリウム、クエン酸ナトリウムを水溶液
にしたものを、約５０度の温度に保持して使用した。こ
れにより、約６μｍの厚さあるいは高さのＮｉ膜４３が
形成された。尚、このＮｉ膜４３の厚さ（高さ）は、２
〜３０μｍの範囲とすることができる。
ウェーハＷをＮｉ槽２５に約３０分間浸漬して、図４
（ｄ）に示すようなＮｉ膜４３（析出金属）を形成し
た。この際、無電解Ｎｉメッキ液としては、硫酸ニッケ
ル、次亜燐酸ナトリウム、クエン酸ナトリウムを水溶液
にしたものを、約５０度の温度に保持して使用した。こ
れにより、約６μｍの厚さあるいは高さのＮｉ膜４３が
形成された。尚、このＮｉ膜４３の厚さ（高さ）は、２
〜３０μｍの範囲とすることができる。
【００２９】続いて、このＮｉ膜４３を形成したシリコ
ンウェーハＷを１〜２分間Ａｕ槽２６に浸漬して、図４
（ｅ）に示すようなＡｕ膜４４（析出金属）を形成し
た。この際、無電解Ａｕメッキ液としては、シアン化金
カリウム水溶液を約８０度の温度に保持して使用した。
これにより、約０．１μｍの厚さあるいは高さのＡｕ膜
４４が形成された。このＡｕ膜４４は、Ｎｉ膜４３の酸
化を防止する酸化防止膜として機能するものである。
尚、このＡｕ膜４４の厚さ（高さ）は、０．０５〜０．
２μｍの範囲とすることができる。
ンウェーハＷを１〜２分間Ａｕ槽２６に浸漬して、図４
（ｅ）に示すようなＡｕ膜４４（析出金属）を形成し
た。この際、無電解Ａｕメッキ液としては、シアン化金
カリウム水溶液を約８０度の温度に保持して使用した。
これにより、約０．１μｍの厚さあるいは高さのＡｕ膜
４４が形成された。このＡｕ膜４４は、Ｎｉ膜４３の酸
化を防止する酸化防止膜として機能するものである。
尚、このＡｕ膜４４の厚さ（高さ）は、０．０５〜０．
２μｍの範囲とすることができる。
【００３０】最後に、これらＮｉ膜４３及びＡｕ膜４４
等からなる電極を形成したシリコンウェーハＷを水槽２
１に浸漬して水洗いし、その後乾燥させた。このように
して形成された無電解メッキによる電極（突起電極）の
厚さ（高さ）は、電極相互間で±１μｍの範囲に収ま
り、バラツキの少ない極めて良好な電極として形成され
た。尚、比較のために、遮光を施さない白色蛍光灯のあ
る通常の部屋で、上記と同様の条件にて無電解メッキ処
理を施したところ、形成された電極相互間の厚さ（高
さ）のバラツキは最大９μｍにも達した。
等からなる電極を形成したシリコンウェーハＷを水槽２
１に浸漬して水洗いし、その後乾燥させた。このように
して形成された無電解メッキによる電極（突起電極）の
厚さ（高さ）は、電極相互間で±１μｍの範囲に収ま
り、バラツキの少ない極めて良好な電極として形成され
た。尚、比較のために、遮光を施さない白色蛍光灯のあ
る通常の部屋で、上記と同様の条件にて無電解メッキ処
理を施したところ、形成された電極相互間の厚さ（高
さ）のバラツキは最大９μｍにも達した。
【００３１】
【発明の効果】以上述べた本発明に係る半導体装置の電
極の製造方法によれば、半導体装置に生じた光起電力を
取り除いた状態で無電解メッキ処理を施すことから、こ
の無電解メッキ処理による電極形成の際に、従来のよう
な光起電力による局部電池の作用がなく、同電位の状態
で析出金属が均一に生成されて、相互間で厚みあるいは
高さが均一の電極を形成することができる。
極の製造方法によれば、半導体装置に生じた光起電力を
取り除いた状態で無電解メッキ処理を施すことから、こ
の無電解メッキ処理による電極形成の際に、従来のよう
な光起電力による局部電池の作用がなく、同電位の状態
で析出金属が均一に生成されて、相互間で厚みあるいは
高さが均一の電極を形成することができる。
【００３２】また、本発明に係る半導体装置の電極の製
造方法によれば、半導体装置に照射される光を遮断した
遮光状態を形成し、この遮光状態のままで無電解メッキ
処理を施すことから、この無電解メッキ処理による電極
形成の際に、この遮光により、発生していた光起電力が
除去されあるいは新たに光起電力を生じることがないた
め、従来のような光起電力による局部電池の作用がな
く、同電位の状態で析出金属が均一に生成されて、相互
間で厚みあるいは高さが均一の電極を形成することがで
きる。
造方法によれば、半導体装置に照射される光を遮断した
遮光状態を形成し、この遮光状態のままで無電解メッキ
処理を施すことから、この無電解メッキ処理による電極
形成の際に、この遮光により、発生していた光起電力が
除去されあるいは新たに光起電力を生じることがないた
め、従来のような光起電力による局部電池の作用がな
く、同電位の状態で析出金属が均一に生成されて、相互
間で厚みあるいは高さが均一の電極を形成することがで
きる。
【００３３】さらに、本発明に係る半導体装置の電極の
製造方法によれば、半導体装置の価電子帯から伝導帯へ
の電子の励起を生じさせる光を遮断した状態で無電解メ
ッキ処理を施すことから、例えばＰＮ接合部に、電位差
すなわち光起電力を生じることはなく、この無電解メッ
キ処理による電極形成の際に、従来のような光起電力に
よる局部電池の作用がなく、同電位の状態で析出金属が
均一に生成されて、相互間で厚みあるいは高さが均一の
電極を形成することができる。
製造方法によれば、半導体装置の価電子帯から伝導帯へ
の電子の励起を生じさせる光を遮断した状態で無電解メ
ッキ処理を施すことから、例えばＰＮ接合部に、電位差
すなわち光起電力を生じることはなく、この無電解メッ
キ処理による電極形成の際に、従来のような光起電力に
よる局部電池の作用がなく、同電位の状態で析出金属が
均一に生成されて、相互間で厚みあるいは高さが均一の
電極を形成することができる。
【００３４】これらの製造方法により、従来の蒸着法あ
るいはスパッタリング法さらにはフォトリソグラフィ法
を用いないことによる製造コストの低減等を達成しつ
つ、短時間でバラツキのない高品質の電極を形成するこ
とができる。
るいはスパッタリング法さらにはフォトリソグラフィ法
を用いないことによる製造コストの低減等を達成しつ
つ、短時間でバラツキのない高品質の電極を形成するこ
とができる。
【図１】本発明に係る電極の製造方法を実施する装置の
外観図である。
外観図である。
【図２】本発明に係る電極の製造方法を実施する装置の
内部構成を示す透視図である。
内部構成を示す透視図である。
【図３】本発明に係る電極の製造方法を示す工程図であ
る。
る。
【図４】本発明に係る電極の製造方法を適用して電極を
形成した実施例を示すものであるり、（ａ）〜（ｅ）は
それぞれの工程図である。
形成した実施例を示すものであるり、（ａ）〜（ｅ）は
それぞれの工程図である。
【図５】従来の電極の製造方法を示すものであり、
（ａ）〜（ｇ）はそれぞれの工程図である。
（ａ）〜（ｇ）はそれぞれの工程図である。
１０・・・遮光筐体、１１・・・遮光シャッタ、１２・
・・遮光シャッタ、２１・・・水槽、２２・・・希硝酸
槽、２３・・・水酸化ナトリウム槽、２４・・・ジンケ
ート槽、２５・・・Ｎｉ槽、２６・・・Ａｕ槽、３１・
・ラック、３２・・・搬送アーム、３３・・・案内レー
ル、４１・・・Ａｌ電極、４１ａ・・・自然酸化膜、４
２・・・Ｚｎ膜、４３・・・Ｎｉ膜（析出金属）、４４
・・・Ａｕ膜（析出金属）。
・・遮光シャッタ、２１・・・水槽、２２・・・希硝酸
槽、２３・・・水酸化ナトリウム槽、２４・・・ジンケ
ート槽、２５・・・Ｎｉ槽、２６・・・Ａｕ槽、３１・
・ラック、３２・・・搬送アーム、３３・・・案内レー
ル、４１・・・Ａｌ電極、４１ａ・・・自然酸化膜、４
２・・・Ｚｎ膜、４３・・・Ｎｉ膜（析出金属）、４４
・・・Ａｕ膜（析出金属）。
Claims (9)
- 【請求項１】 光起電力を生じ得る半導体装置に無電解
メッキ処理を施して電極を形成する半導体装置の電極の
製造方法であって、 前記光起電力を取り除いた状態で、前記無電解メッキ処
理を施す、ことを特徴とする半導体装置の電極の製造方
法。 - 【請求項２】 前記半導体装置に予め形成された金属電
極を核にして、前記無電解メッキ処理により析出金属を
生成させる、ことを特徴とする請求項１記載の半導体装
置の電極の製造方法。 - 【請求項３】 前記電極が、外部に接続するための外部
電極である、ことを特徴とする請求項１記載の半導体装
置の電極の製造方法。 - 【請求項４】 光起電力を生じ得る半導体装置に無電解
メッキ処理を施して電極を形成する半導体装置の電極の
製造方法であって、 前記半導体装置に照射される光を遮断した遮光状態を形
成し、前記遮光状態のままで前記無電解メッキ処理を施
す、ことを特徴とする半導体装置の電極の製造方法。 - 【請求項５】 前記半導体装置に予め形成された金属電
極を核にして、前記無電解メッキ処理により析出金属を
生成させる、ことを特徴とする請求項４記載の半導体装
置の電極の製造方法。 - 【請求項６】 前記電極が、外部に接続するための外部
電極である、ことを特徴とする請求項４記載の半導体装
置の電極の製造方法。 - 【請求項７】 光起電力を生じ得る半導体装置に無電解
メッキ処理を施して電極を形成する半導体装置の電極の
製造方法であって、 前記半導体装置の価電子帯から伝導帯への電子の励起を
生じさせる光を遮断した状態で前記無電解メッキ処理を
施す、ことを特徴とする半導体装置の電極の製造方法。 - 【請求項８】 前記半導体装置に予め形成された金属電
極を核にして、前記無電解メッキ処理により析出金属を
生成させる、ことを特徴とする請求項７記載の半導体装
置の電極の製造方法。 - 【請求項９】 前記電極が、外部に接続するための外部
電極である、ことを特徴とする請求項７記載の半導体装
置の電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31896598A JP3931454B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31896598A JP3931454B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の電極の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000150422A true JP2000150422A (ja) | 2000-05-30 |
| JP2000150422A5 JP2000150422A5 (ja) | 2005-10-27 |
| JP3931454B2 JP3931454B2 (ja) | 2007-06-13 |
Family
ID=18104982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31896598A Expired - Fee Related JP3931454B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931454B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327519A (ja) * | 2003-04-22 | 2004-11-18 | Ebara Corp | 基板処理装置 |
| JP2006284797A (ja) * | 2005-03-31 | 2006-10-19 | Aomori Prefecture | 配線付基板およびその製造方法並びに表示装置 |
| JP2008085368A (ja) * | 2007-12-17 | 2008-04-10 | Fuji Electric Holdings Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| CN101986422A (zh) * | 2009-07-28 | 2011-03-16 | 瑞萨电子株式会社 | 制造半导体器件的方法及设备 |
| JP2012031453A (ja) * | 2010-07-29 | 2012-02-16 | Sharp Corp | 無電解メッキ処理装置および無電解メッキ処理方法 |
-
1998
- 1998-11-10 JP JP31896598A patent/JP3931454B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327519A (ja) * | 2003-04-22 | 2004-11-18 | Ebara Corp | 基板処理装置 |
| JP4549636B2 (ja) * | 2003-04-22 | 2010-09-22 | 株式会社荏原製作所 | 基板処理装置 |
| JP2006284797A (ja) * | 2005-03-31 | 2006-10-19 | Aomori Prefecture | 配線付基板およびその製造方法並びに表示装置 |
| JP2008085368A (ja) * | 2007-12-17 | 2008-04-10 | Fuji Electric Holdings Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| CN101986422A (zh) * | 2009-07-28 | 2011-03-16 | 瑞萨电子株式会社 | 制造半导体器件的方法及设备 |
| JP2012031453A (ja) * | 2010-07-29 | 2012-02-16 | Sharp Corp | 無電解メッキ処理装置および無電解メッキ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3931454B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4205099A (en) | Method for making terminal bumps on semiconductor wafers | |
| KR910006949B1 (ko) | 범프 및 그 형성방법 | |
| US6204566B1 (en) | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures | |
| TW201241943A (en) | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing | |
| US8426311B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| US3495324A (en) | Ohmic contact for planar devices | |
| JPH012330A (ja) | フィルムキャリヤ及びその製造方法 | |
| TW201117330A (en) | Carrier tape for tab-package and manufacturing method thereof | |
| JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
| JP2000150422A (ja) | 半導体装置の電極の製造方法 | |
| TW201810454A (zh) | 半導體封裝件之製造方法 | |
| JPH06140409A (ja) | 半導体装置の製法 | |
| JP4196314B2 (ja) | Ｎｉ電極層の形成方法 | |
| JPH10256258A (ja) | 半導体装置の突起電極形成方法 | |
| US20200068711A1 (en) | Component terminations for semiconductor packages | |
| JPH07288298A (ja) | 半導体チップ及びそれを用いた半導体パッケージ | |
| JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP2002093837A (ja) | 半導体装置の製造方法 | |
| CN102731170A (zh) | 陶瓷基片表面镀膜工艺 | |
| US20230369167A1 (en) | Liquid circulating cooling package substrate and manufacturing method thereof | |
| JP3201501B2 (ja) | パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法 | |
| JP3843695B2 (ja) | スズ−はんだ２色めっきｔａｂテープの製造方法 | |
| JP2002289634A (ja) | 半導体装置およびその製造方法 | |
| JP3242827B2 (ja) | 半導体装置の製造方法 | |
| JP2009224711A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |