JPH07288298A - 半導体チップ及びそれを用いた半導体パッケージ - Google Patents
半導体チップ及びそれを用いた半導体パッケージInfo
- Publication number
- JPH07288298A JPH07288298A JP6103184A JP10318494A JPH07288298A JP H07288298 A JPH07288298 A JP H07288298A JP 6103184 A JP6103184 A JP 6103184A JP 10318494 A JP10318494 A JP 10318494A JP H07288298 A JPH07288298 A JP H07288298A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- package
- semiconductor chip
- semiconductor
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの高集積化、高速動作化に伴
う、チップの発熱量の増大化に対応できる、熱放散性の
良い、半導体チップおよび半導体パッケージを提供す
る。 【構成】 半導体素子のパッシベーション膜上に、金
属、セラミック、炭素繊維、ダイヤモンドから選ばれた
１種以上の材料からなる放熱用パッドを設けた半導体チ
ップ及び該半導体チップを搭載した半導体パッケージ。
う、チップの発熱量の増大化に対応できる、熱放散性の
良い、半導体チップおよび半導体パッケージを提供す
る。 【構成】 半導体素子のパッシベーション膜上に、金
属、セラミック、炭素繊維、ダイヤモンドから選ばれた
１種以上の材料からなる放熱用パッドを設けた半導体チ
ップ及び該半導体チップを搭載した半導体パッケージ。
Description
【０００１】
【産業上の利用分野】本発明は，高熱放散性の半導体パ
ッケージに関するもので、詳しくは熱放散性の良い半導
体チップとこの半導体チップを搭載した半導体パッケー
ジに関するものである。
ッケージに関するもので、詳しくは熱放散性の良い半導
体チップとこの半導体チップを搭載した半導体パッケー
ジに関するものである。
【０００２】
【従来の技術】従来より用いられている半導体チップ並
びにプラスチックリードフレームパッケージの構造は、
図９ａに示されるような構造である。このプラスチック
リードフレームパッケージは、半導体素子を鉄−ニッケ
ル合金等からなるリードフレームに搭載した後に、樹脂
により封止してパッケージとしたもので、一般に、図９
ａのように、半導体チップ１Ａ、半導体チップＡを搭載
するダイパッド部６Ａや周囲の回路との電気的接続を行
うためのリード部５Ａ、該リード部５Ａと半導体チップ
１Ａの電極パッド３Ａとを電気的に接続するためのワイ
ヤ７Ａ、半導体チップ１Ａを封止して外界からの応力、
汚染から守る樹脂８Ａ等からなっている。このようなプ
ラスチックリードフレームパッケージでは、熱を発生す
る半導体チップの周囲を熱伝導率の低い樹脂が占めるた
め、発熱量の多くなる消費電力の多いチップは搭載でき
なかった。この為、消費電力が多い半導体チップのパッ
ケージには、パッケージの封止に熱伝導率の高いセラミ
ックを用いたＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）
やセラミックリードフレームパッケージを用いたり、あ
るいはパッケージ表面にヒートシンクと呼ばれる放熱板
を取り付けたり、あるいは空気をパッケージ表面あるい
は前記放熱板に吹き付け強制冷却するなどの対策が用い
られてきたが、半導体価格の低価格化や、エネルギー節
約の点よりこれらの方法を用いることは、難しくなって
いる。そこで図９ｂに示す熱放散性が向上した低価格な
ヒートスプレッダ付きリードフレームパッケージが開発
された。図９ｂのように、ヒートスプレッダ１０を設け
たリードフレームパッケージは、従来のプラスチックリ
ードフレームパッケージに、ヒートスプレッダと呼ばれ
る熱伝導率の高い金属あるいは、セラミックを材料とす
る板を半導体チップの回路形成面の反対側の面に取付け
た構造で、半導体チップ１Ｂの熱が、周囲の樹脂８Ｂで
はなく、主にヒートスプレッダ１０を経由することによ
り、パッケージ表面に拡散し熱放散性を高める構造にな
っている。ヒートスプレッダ付きリードフレームパッケ
ージの例としては、特開平０２−１１３５１号等に示さ
れている。このヒートスプレッダ付きリードフレームパ
ッケージにより、従来よりも消費電力の多い半導体チッ
プを搭載できるようになってきた。
びにプラスチックリードフレームパッケージの構造は、
図９ａに示されるような構造である。このプラスチック
リードフレームパッケージは、半導体素子を鉄−ニッケ
ル合金等からなるリードフレームに搭載した後に、樹脂
により封止してパッケージとしたもので、一般に、図９
ａのように、半導体チップ１Ａ、半導体チップＡを搭載
するダイパッド部６Ａや周囲の回路との電気的接続を行
うためのリード部５Ａ、該リード部５Ａと半導体チップ
１Ａの電極パッド３Ａとを電気的に接続するためのワイ
ヤ７Ａ、半導体チップ１Ａを封止して外界からの応力、
汚染から守る樹脂８Ａ等からなっている。このようなプ
ラスチックリードフレームパッケージでは、熱を発生す
る半導体チップの周囲を熱伝導率の低い樹脂が占めるた
め、発熱量の多くなる消費電力の多いチップは搭載でき
なかった。この為、消費電力が多い半導体チップのパッ
ケージには、パッケージの封止に熱伝導率の高いセラミ
ックを用いたＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）
やセラミックリードフレームパッケージを用いたり、あ
るいはパッケージ表面にヒートシンクと呼ばれる放熱板
を取り付けたり、あるいは空気をパッケージ表面あるい
は前記放熱板に吹き付け強制冷却するなどの対策が用い
られてきたが、半導体価格の低価格化や、エネルギー節
約の点よりこれらの方法を用いることは、難しくなって
いる。そこで図９ｂに示す熱放散性が向上した低価格な
ヒートスプレッダ付きリードフレームパッケージが開発
された。図９ｂのように、ヒートスプレッダ１０を設け
たリードフレームパッケージは、従来のプラスチックリ
ードフレームパッケージに、ヒートスプレッダと呼ばれ
る熱伝導率の高い金属あるいは、セラミックを材料とす
る板を半導体チップの回路形成面の反対側の面に取付け
た構造で、半導体チップ１Ｂの熱が、周囲の樹脂８Ｂで
はなく、主にヒートスプレッダ１０を経由することによ
り、パッケージ表面に拡散し熱放散性を高める構造にな
っている。ヒートスプレッダ付きリードフレームパッケ
ージの例としては、特開平０２−１１３５１号等に示さ
れている。このヒートスプレッダ付きリードフレームパ
ッケージにより、従来よりも消費電力の多い半導体チッ
プを搭載できるようになってきた。
【０００３】
【発明が解決しようとする課題】しかしながら、このヒ
ートスプレッダ付きリードフレームパッケージにおいて
も、最も発熱量の多い半導体チップの回路形成面からヒ
ートスプレッダまでの熱放散経路には熱伝導率の低い樹
脂や接着剤があり、これらが熱拡散の律速となるため
に、消費電力の多いチップの搭載には限界があり、問題
となっていた。又、更なる、半導体チップの高集積化、
高速動作化に伴う発熱量の増大化に対しその対応が求め
られていた。本発明は、このような状況のもと、上記の
従来の熱放散性対応パッケージに比べ、更に熱放散性を
向上させたパッケージを安価なものとして提供しようと
するもので、且つ、そのようなパッケージ構造を実現さ
せるための半導体チップを提供しようとするものであ
る。
ートスプレッダ付きリードフレームパッケージにおいて
も、最も発熱量の多い半導体チップの回路形成面からヒ
ートスプレッダまでの熱放散経路には熱伝導率の低い樹
脂や接着剤があり、これらが熱拡散の律速となるため
に、消費電力の多いチップの搭載には限界があり、問題
となっていた。又、更なる、半導体チップの高集積化、
高速動作化に伴う発熱量の増大化に対しその対応が求め
られていた。本発明は、このような状況のもと、上記の
従来の熱放散性対応パッケージに比べ、更に熱放散性を
向上させたパッケージを安価なものとして提供しようと
するもので、且つ、そのようなパッケージ構造を実現さ
せるための半導体チップを提供しようとするものであ
る。
【０００４】
【課題を解決するための手段】本発明の半導体チップ
は、半導体素子のパッシベーション膜上に、金属、セラ
ミック、炭素繊維、ダイヤモンドから選ばれた１種以上
の材料からなる放熱用パッドを設けたものである。そし
て、上記放熱用パッドに放熱板を固着させたものであ
る。又、本発明の半導体パッケージは、上記放熱用パッ
ドを持つ半導体チップを搭載したものである。そして、
上記半導体パッケージは、放熱用パッドのパッケージ外
側の面に放熱板を固着させてあるものであり、該放熱板
の少なくとも一部がパッケージ樹脂部外に露出するよう
にしたものである。
は、半導体素子のパッシベーション膜上に、金属、セラ
ミック、炭素繊維、ダイヤモンドから選ばれた１種以上
の材料からなる放熱用パッドを設けたものである。そし
て、上記放熱用パッドに放熱板を固着させたものであ
る。又、本発明の半導体パッケージは、上記放熱用パッ
ドを持つ半導体チップを搭載したものである。そして、
上記半導体パッケージは、放熱用パッドのパッケージ外
側の面に放熱板を固着させてあるものであり、該放熱板
の少なくとも一部がパッケージ樹脂部外に露出するよう
にしたものである。
【０００５】本発明の半導体パッケージは、最も温度の
高くなる半導体チップ回路形成面のパッシベーション膜
上に、熱伝導率の高い材料で構成した放熱用パッドを形
成したもので、放熱用パッドをパッケージの表面に露出
させ、該放熱用パッドを経由して、あるいは放熱用パッ
ドにより半導体チップと放熱用の部材（以後、これを放
熱板と言う。）との接合を行い、該部材を経由して、あ
るいは放熱用パッドをパッケージ樹脂部で覆った状態に
し、該樹脂を経由して、半導体チップ表面の熱を速か
に、半導体パッケージ表面に伝えることにより、熱放散
性を上げたものである。これにより、従来のパッケージ
に比べ、より消費電力の大きい半導体チップの搭載を可
能としているものである。本発明の半導体チップは、上
記半導体パッケージ構造を可能にするためのもので、ウ
エハ上に作製された半導体チップ上のパッシベーション
膜上に、放熱性の良い、金属、セラミック、炭素繊維、
ダイヤモンドから選ばれた１種以上の材料からなる、放
熱用パッドを設けた、放熱性の良いチップである。又、
該放熱用パッド上に、更に、放熱性の良い、金属、セラ
ミック、炭素繊維、ダイヤモンドから選ばれた１種以上
の材料からなる、放熱板を固着させることにより、パッ
ケージに用いられた場合には、より放熱性の良いものと
できる。上記放熱用パッドは、パッシベーション膜上
に、１個乃至複数個、必要に応じて設けることができ
る。本発明の半導体パッケージは、放熱用パッドを介し
て放熱板を設けることにより、パッシベーション膜上に
放熱用パッドだけを設けた場合に比べ、熱放散性をさら
に向上させているものであり、放熱板の一部をパッケー
ジ樹脂の外部に露出させることによりその効果を大とし
ている。
高くなる半導体チップ回路形成面のパッシベーション膜
上に、熱伝導率の高い材料で構成した放熱用パッドを形
成したもので、放熱用パッドをパッケージの表面に露出
させ、該放熱用パッドを経由して、あるいは放熱用パッ
ドにより半導体チップと放熱用の部材（以後、これを放
熱板と言う。）との接合を行い、該部材を経由して、あ
るいは放熱用パッドをパッケージ樹脂部で覆った状態に
し、該樹脂を経由して、半導体チップ表面の熱を速か
に、半導体パッケージ表面に伝えることにより、熱放散
性を上げたものである。これにより、従来のパッケージ
に比べ、より消費電力の大きい半導体チップの搭載を可
能としているものである。本発明の半導体チップは、上
記半導体パッケージ構造を可能にするためのもので、ウ
エハ上に作製された半導体チップ上のパッシベーション
膜上に、放熱性の良い、金属、セラミック、炭素繊維、
ダイヤモンドから選ばれた１種以上の材料からなる、放
熱用パッドを設けた、放熱性の良いチップである。又、
該放熱用パッド上に、更に、放熱性の良い、金属、セラ
ミック、炭素繊維、ダイヤモンドから選ばれた１種以上
の材料からなる、放熱板を固着させることにより、パッ
ケージに用いられた場合には、より放熱性の良いものと
できる。上記放熱用パッドは、パッシベーション膜上
に、１個乃至複数個、必要に応じて設けることができ
る。本発明の半導体パッケージは、放熱用パッドを介し
て放熱板を設けることにより、パッシベーション膜上に
放熱用パッドだけを設けた場合に比べ、熱放散性をさら
に向上させているものであり、放熱板の一部をパッケー
ジ樹脂の外部に露出させることによりその効果を大とし
ている。
【０００６】
【作用】本発明の半導体パッケージは、上記のような構
成にすることにより、半導体チップ回路面で生じた熱
を、回路面側から放熱用パッドを経由して、直接ないし
放熱板を経て、あるいはパッケージ樹脂を経て、パッケ
ージの外部まで伝達させており、放熱性の高いものとし
ている。そして、本発明の半導体チップは、このような
構成にすることにより、上記放熱性の良い半導体パッケ
ージの作製を可能とするものであり、各種のパッケージ
へ適応できるものとしている。特に、プラスチックパッ
ケージに用いられた場合には、安価なリードフレームパ
ッケージの作製を可能とするものである。
成にすることにより、半導体チップ回路面で生じた熱
を、回路面側から放熱用パッドを経由して、直接ないし
放熱板を経て、あるいはパッケージ樹脂を経て、パッケ
ージの外部まで伝達させており、放熱性の高いものとし
ている。そして、本発明の半導体チップは、このような
構成にすることにより、上記放熱性の良い半導体パッケ
ージの作製を可能とするものであり、各種のパッケージ
へ適応できるものとしている。特に、プラスチックパッ
ケージに用いられた場合には、安価なリードフレームパ
ッケージの作製を可能とするものである。
【０００７】
【実施例】本発明の半導体チップの実施例を以下、図に
そって説明する。図１（ａ）は本発明の実施例の半導体
チップの要部を示す断面図であり、図１（ｂ）は放熱用
パッド２のＡ１、Ａ２における拡大断面図で、図１
（ｃ）は電極パッド３のＢ１、Ｂ２における拡大断面図
である。図１中、１は半導体チップ、２は放熱用パッ
ド、３は電極パッド、４はパッシベーション膜を示す。
放熱用パッド２は、図１（ｂ）に示すように、半導体チ
ップ上のパッシベーション膜４上に順に、Ｐｄ１２、Ｎ
ｉ−Ｐ１３、Ｐｂ−１Ｓｎ１４、Ｓｎ−３７Ｐｂ１５を
積層した構造である。電極パッド３は、図１（ｃ）に示
すように、ＡＬパッド１１上に、放熱用パッド２と同様
に、順次、Ｐｄ１、Ｎｉ−Ｐ１３、Ｐｂ−１Ｓｎ１４、
Ｓｎ−３７Ｐｂ１５を積層した構造であり、放熱用パッ
ド２の作製時に、一緒に作製される。
そって説明する。図１（ａ）は本発明の実施例の半導体
チップの要部を示す断面図であり、図１（ｂ）は放熱用
パッド２のＡ１、Ａ２における拡大断面図で、図１
（ｃ）は電極パッド３のＢ１、Ｂ２における拡大断面図
である。図１中、１は半導体チップ、２は放熱用パッ
ド、３は電極パッド、４はパッシベーション膜を示す。
放熱用パッド２は、図１（ｂ）に示すように、半導体チ
ップ上のパッシベーション膜４上に順に、Ｐｄ１２、Ｎ
ｉ−Ｐ１３、Ｐｂ−１Ｓｎ１４、Ｓｎ−３７Ｐｂ１５を
積層した構造である。電極パッド３は、図１（ｃ）に示
すように、ＡＬパッド１１上に、放熱用パッド２と同様
に、順次、Ｐｄ１、Ｎｉ−Ｐ１３、Ｐｂ−１Ｓｎ１４、
Ｓｎ−３７Ｐｂ１５を積層した構造であり、放熱用パッ
ド２の作製時に、一緒に作製される。
【０００８】本実施例半導体チップの放熱用パッド２
は、図７で示す半導体チップの製造工程（Ｂｉ−ＣＭＯ
Ｓタイプの工程）の電極・放熱用パッド形成工程で形成
したものであるが、以下、図６にそって、放熱用パッド
２の作製工程を詳細に説明する。先ず、パッシベーショ
ン膜形成を終え、Ａｌ配線層形成工程を終えたウエハー
上に厚さ２０μｍのフオトレジストＡＺ ＬＰ−１０
（日本ヘキスト社製メッキ用ポジ型フオトレジスト）を
形成した。該フオトレジストの形成は、ウエハー上に回
転数５００ｒｐｍ３０秒でスピンコート塗布を行った
後、プリベークを９０°Ｃ９０秒、ベルト式ホットプレ
ート９０°ｃ５分間、空気循環型式オーブン９０°Ｃ３
０分間行い、得たものである。次いで、ｇ線（４３６ｎ
ｍ）露光機にて電極パッドと放熱用パッドの形状に対応
したマスクパターンを露光量１０００ｍＪ／ｃｍ2 で露
光を行い、ＡＺ−３０３Ｎ２５％超純水７５％温度２３
°Ｃの現像液中に６０秒浸漬した後、超純水にて３０秒
間リンスを行い、パッシベーション膜４上にフオトレジ
ストパターンを形成した。次いで、ポストプリベークを
ダイレクトホットプレート１２０°Ｃ９０秒間行った。
次にｐＨ２．７に調製したＰｄＣｌ2 液中に、フオトレ
ジストパターンを形成したウエハーを３０°ｃ３０分間
浸漬し、無電解メッキの下地となるＰｄ層を形成した。
次いで、Ｐｄ層上に膜厚２μｍのＮｉ−Ｐ層を、無電解
メッキ液ＩＣＰニコロンＵ（奥野製薬工業社製、ｐＨ
５．１ニッケル濃度５．０ｇ／ｌ）８５°Ｃの液中に１
５分間浸漬して形成した。フオトレジストを剥離した
後、洗浄、８０°Ｃ３０分間焼鈍を行った。次に、超音
波ハンダ付け装置を用い３６０°Ｃに予熱したウエハー
を３７０°ＣのＰｂ−１Ｓｎのハンダ浴に超音波出力１
５０Ｗ１２秒間浸漬し、高さ２５μｍのＰｂ−１Ｓｎ層
を形成した。次に、ウエハー上に放熱用パッドの形状に
対応した開口部を持つ厚さ１２０μｍのマスクを感光性
ソルダーレジスト（奥野製薬工業株式会社製ＳＯ−２０
１０）を用いて形成した後に、超音波ハンダ付け装置を
用い厚さ１２０μｍのＰｂ−１Ｓｎ層を形成し、ソルダ
ーレジストの剥離を行った。次に、厚さ５μｍの所定の
マスクを感光性ソルダーレジスト（奥野製薬工業株式会
社製ＳＯ−２０１０）を用いて形成した後に、超音波ハ
ンダ付け装置を用い２２０°ｃのＳｎ−３７Ｐｂハンダ
浴に、超音波出力１５０Ｗ５秒間浸漬し、Ｐｂ−１Ｓｎ
層上に、高さ４μｍのＳｎ−３７Ｐｂ層を形成し、ソル
ダーレジストの剥離を行った。
は、図７で示す半導体チップの製造工程（Ｂｉ−ＣＭＯ
Ｓタイプの工程）の電極・放熱用パッド形成工程で形成
したものであるが、以下、図６にそって、放熱用パッド
２の作製工程を詳細に説明する。先ず、パッシベーショ
ン膜形成を終え、Ａｌ配線層形成工程を終えたウエハー
上に厚さ２０μｍのフオトレジストＡＺ ＬＰ−１０
（日本ヘキスト社製メッキ用ポジ型フオトレジスト）を
形成した。該フオトレジストの形成は、ウエハー上に回
転数５００ｒｐｍ３０秒でスピンコート塗布を行った
後、プリベークを９０°Ｃ９０秒、ベルト式ホットプレ
ート９０°ｃ５分間、空気循環型式オーブン９０°Ｃ３
０分間行い、得たものである。次いで、ｇ線（４３６ｎ
ｍ）露光機にて電極パッドと放熱用パッドの形状に対応
したマスクパターンを露光量１０００ｍＪ／ｃｍ2 で露
光を行い、ＡＺ−３０３Ｎ２５％超純水７５％温度２３
°Ｃの現像液中に６０秒浸漬した後、超純水にて３０秒
間リンスを行い、パッシベーション膜４上にフオトレジ
ストパターンを形成した。次いで、ポストプリベークを
ダイレクトホットプレート１２０°Ｃ９０秒間行った。
次にｐＨ２．７に調製したＰｄＣｌ2 液中に、フオトレ
ジストパターンを形成したウエハーを３０°ｃ３０分間
浸漬し、無電解メッキの下地となるＰｄ層を形成した。
次いで、Ｐｄ層上に膜厚２μｍのＮｉ−Ｐ層を、無電解
メッキ液ＩＣＰニコロンＵ（奥野製薬工業社製、ｐＨ
５．１ニッケル濃度５．０ｇ／ｌ）８５°Ｃの液中に１
５分間浸漬して形成した。フオトレジストを剥離した
後、洗浄、８０°Ｃ３０分間焼鈍を行った。次に、超音
波ハンダ付け装置を用い３６０°Ｃに予熱したウエハー
を３７０°ＣのＰｂ−１Ｓｎのハンダ浴に超音波出力１
５０Ｗ１２秒間浸漬し、高さ２５μｍのＰｂ−１Ｓｎ層
を形成した。次に、ウエハー上に放熱用パッドの形状に
対応した開口部を持つ厚さ１２０μｍのマスクを感光性
ソルダーレジスト（奥野製薬工業株式会社製ＳＯ−２０
１０）を用いて形成した後に、超音波ハンダ付け装置を
用い厚さ１２０μｍのＰｂ−１Ｓｎ層を形成し、ソルダ
ーレジストの剥離を行った。次に、厚さ５μｍの所定の
マスクを感光性ソルダーレジスト（奥野製薬工業株式会
社製ＳＯ−２０１０）を用いて形成した後に、超音波ハ
ンダ付け装置を用い２２０°ｃのＳｎ−３７Ｐｂハンダ
浴に、超音波出力１５０Ｗ５秒間浸漬し、Ｐｂ−１Ｓｎ
層上に、高さ４μｍのＳｎ−３７Ｐｂ層を形成し、ソル
ダーレジストの剥離を行った。
【０００９】尚、放熱用パッドの形成方法としては、上
記方法に、特に限定される必要はない。以下に、別の放
熱用パッドの形成方法を挙げて簡単に説明しておく。先
ず、ウエハー上半導体素子のパッシベーション膜形成
後、ウエハー上にスパッタ法により銅薄膜を形成し、放
熱用パッドの形状に対応したマスクをレジストにより銅
薄膜上に形成する。次いで、エッチングにより放熱用パ
ッドの形状以外の銅薄膜を除去し、マスクに用いたレジ
ストの剥離を行った後に、電解メッキ法により、厚さ１
２０μｍ以上の放熱用パッドの形成して、放熱用パッド
の形成を行う。
記方法に、特に限定される必要はない。以下に、別の放
熱用パッドの形成方法を挙げて簡単に説明しておく。先
ず、ウエハー上半導体素子のパッシベーション膜形成
後、ウエハー上にスパッタ法により銅薄膜を形成し、放
熱用パッドの形状に対応したマスクをレジストにより銅
薄膜上に形成する。次いで、エッチングにより放熱用パ
ッドの形状以外の銅薄膜を除去し、マスクに用いたレジ
ストの剥離を行った後に、電解メッキ法により、厚さ１
２０μｍ以上の放熱用パッドの形成して、放熱用パッド
の形成を行う。
【００１０】次に、本発明の半導体パッケージの第１の
実施例を挙げる。本実施例の半導体パッケージは、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドに放熱板を固着させ、該放熱板の一部をパッケージ樹
脂の外部に露出させた構造のものである。図２は、本実
施例の半導体パッケージ２０を示す図であり、図２中、
２１は半導体チップ、２２は放熱用パッド、２３は電極
パッド、２４はパッシベーション膜、２５はリード、２
６はダイパッド、２７はワイヤ、２８は樹脂、２９は放
熱板である。放熱用パッド２２は半導体チップ２１のパ
ッシベーション膜２４上に形成されており、放熱用パッ
ド２２に放熱板２９が固着され、放熱板２９の一部が半
導体パッケージ２０表面から露出するように、樹脂２８
により封止されている。放熱板２９は、放熱用パッド２
２に形成されているＳｎ−３７Ｐｂ層により半導体チッ
プ２１とハンダ接合している。このような構造にするこ
とにより、半導体チップ回路面で生じた熱を、回路面側
から放熱用パッド２２、金属製放熱板２９を経由してパ
ッケージの外部まで伝達しており、放熱性の高いものと
している。図２に示される上記本実施例のパッケージを
分かり易くする為、前記実施例の放熱用パッド付き半導
体チップをリードフレームに搭載した状態を示す図８を
挙げて簡単に説明しておく。図８に示されるように、放
熱用パッド２２は４個設けられており、半導体チップ２
１はリードフレームのダイパッド部２６にエポキシ系の
ダイボンデング接着剤ＣＲＭ−１１４５（住友ベークラ
イト社製）にて接着した後に、リードとチップ上の電極
パッドの一部がワイヤボンデイングされている。従っ
て、図２に示される本実施例のパッケージは、放熱用パ
ッド２４を４個設設したものである。
実施例を挙げる。本実施例の半導体パッケージは、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドに放熱板を固着させ、該放熱板の一部をパッケージ樹
脂の外部に露出させた構造のものである。図２は、本実
施例の半導体パッケージ２０を示す図であり、図２中、
２１は半導体チップ、２２は放熱用パッド、２３は電極
パッド、２４はパッシベーション膜、２５はリード、２
６はダイパッド、２７はワイヤ、２８は樹脂、２９は放
熱板である。放熱用パッド２２は半導体チップ２１のパ
ッシベーション膜２４上に形成されており、放熱用パッ
ド２２に放熱板２９が固着され、放熱板２９の一部が半
導体パッケージ２０表面から露出するように、樹脂２８
により封止されている。放熱板２９は、放熱用パッド２
２に形成されているＳｎ−３７Ｐｂ層により半導体チッ
プ２１とハンダ接合している。このような構造にするこ
とにより、半導体チップ回路面で生じた熱を、回路面側
から放熱用パッド２２、金属製放熱板２９を経由してパ
ッケージの外部まで伝達しており、放熱性の高いものと
している。図２に示される上記本実施例のパッケージを
分かり易くする為、前記実施例の放熱用パッド付き半導
体チップをリードフレームに搭載した状態を示す図８を
挙げて簡単に説明しておく。図８に示されるように、放
熱用パッド２２は４個設けられており、半導体チップ２
１はリードフレームのダイパッド部２６にエポキシ系の
ダイボンデング接着剤ＣＲＭ−１１４５（住友ベークラ
イト社製）にて接着した後に、リードとチップ上の電極
パッドの一部がワイヤボンデイングされている。従っ
て、図２に示される本実施例のパッケージは、放熱用パ
ッド２４を４個設設したものである。
【００１１】次に、本発明の半導体パッケージの第２の
実施例を挙げる。本実施例の半導体パッケージも、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドに放熱板を固着させたもので、該放熱板全体をパッケ
ージ樹脂の外部に露出させた構造のものである。図３
は、本実施例の半導体パッケージを示す図であり、図３
中、３１は半導体チップ、３２は放熱用パッド、３３は
電極パッド、３４はパッシベーション膜、３５はリー
ド、３６はダイパッド、３７はワイヤ、３８は樹脂、３
９は放熱板である。放熱用パッド３２は、半導体チップ
３１のパッシベーション膜３４上に形成されているが、
放熱用パッド３２の一部が、パッケージ樹脂の外部に露
出しており、この露出した面側に放熱板３９が固着し、
放熱板３９全体がパッケージ樹脂３８表面から露出して
いる。本実施例の場合、前記実施例の半導体チップをリ
ードフレームに装着した後に、半導体チップと半導体パ
ッケージを構成するパッケージ外部に露出した放熱板と
をＳｎ−３７Ｐｂ層により２４０°Ｃ４秒間２ｋｇの条
件で熱圧着法で接着し、その後に樹脂封止を行った。こ
の構造の場合も、半導体チップ回路面で生じた熱を、放
熱用パッド３２、金属製放熱板３９を経由してパッケー
ジの外部まで伝達し、放熱性の高いものとしている。
実施例を挙げる。本実施例の半導体パッケージも、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドに放熱板を固着させたもので、該放熱板全体をパッケ
ージ樹脂の外部に露出させた構造のものである。図３
は、本実施例の半導体パッケージを示す図であり、図３
中、３１は半導体チップ、３２は放熱用パッド、３３は
電極パッド、３４はパッシベーション膜、３５はリー
ド、３６はダイパッド、３７はワイヤ、３８は樹脂、３
９は放熱板である。放熱用パッド３２は、半導体チップ
３１のパッシベーション膜３４上に形成されているが、
放熱用パッド３２の一部が、パッケージ樹脂の外部に露
出しており、この露出した面側に放熱板３９が固着し、
放熱板３９全体がパッケージ樹脂３８表面から露出して
いる。本実施例の場合、前記実施例の半導体チップをリ
ードフレームに装着した後に、半導体チップと半導体パ
ッケージを構成するパッケージ外部に露出した放熱板と
をＳｎ−３７Ｐｂ層により２４０°Ｃ４秒間２ｋｇの条
件で熱圧着法で接着し、その後に樹脂封止を行った。こ
の構造の場合も、半導体チップ回路面で生じた熱を、放
熱用パッド３２、金属製放熱板３９を経由してパッケー
ジの外部まで伝達し、放熱性の高いものとしている。
【００１２】次に、本発明の半導体パッケージの第３の
実施例を挙げる。本実施例の半導体パッケージも、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドに放熱板を固着させ、該放熱板全体をパッケージ樹脂
の内部に設けた構造のものである。 図４は、本実施例
の半導体パッケージを示す図であり、図４中、４１は半
導体チップ、４２は放熱用パッド、４３は電極パッド、
４４はパッシベーション膜、４５はリード、４６はダイ
パッド、４７はワイヤ、４８は樹脂、４９は放熱板であ
る。この構造の場合は、半導体チップ回路面で生じた熱
を、回路面側から放熱用パッド４２、金属製放熱板４９
を経て、さらに樹脂を経てパッケージの外部まで伝達
し、放熱するものであるが、放熱性の点では上記の各実
施例パッケージには劣るが、全体を樹脂で覆った構造と
していることより、パッケージクラック等の面では優れ
ている。
実施例を挙げる。本実施例の半導体パッケージも、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドに放熱板を固着させ、該放熱板全体をパッケージ樹脂
の内部に設けた構造のものである。 図４は、本実施例
の半導体パッケージを示す図であり、図４中、４１は半
導体チップ、４２は放熱用パッド、４３は電極パッド、
４４はパッシベーション膜、４５はリード、４６はダイ
パッド、４７はワイヤ、４８は樹脂、４９は放熱板であ
る。この構造の場合は、半導体チップ回路面で生じた熱
を、回路面側から放熱用パッド４２、金属製放熱板４９
を経て、さらに樹脂を経てパッケージの外部まで伝達
し、放熱するものであるが、放熱性の点では上記の各実
施例パッケージには劣るが、全体を樹脂で覆った構造と
していることより、パッケージクラック等の面では優れ
ている。
【００１３】次に、本発明の半導体パッケージの第４の
実施例を挙げる。本実施例の半導体パッケージも、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドの一部をパッケージ樹脂の外部に露出した構造のもの
である。図５は、本実施例の半導体パッケージを示す図
であり、図５中、５１は半導体チップ、５２は放熱用パ
ッド、５３は電極パッド、５４はパッシベーション膜、
５５はリード、５６はダイパッド、５７はワイヤ、５８
は樹脂、５９は放熱板である。この構造の場合は、半導
体チップ回路面で生じた熱を、回路面側から、放熱用パ
ッド５２を経てパッケージの外部まで伝達し、放熱する
ものである。
実施例を挙げる。本実施例の半導体パッケージも、前記
実施例の放熱用パッド付き半導体チップをリードフレー
ムプラスチックパッケージに用いたもので、放熱用パッ
ドの一部をパッケージ樹脂の外部に露出した構造のもの
である。図５は、本実施例の半導体パッケージを示す図
であり、図５中、５１は半導体チップ、５２は放熱用パ
ッド、５３は電極パッド、５４はパッシベーション膜、
５５はリード、５６はダイパッド、５７はワイヤ、５８
は樹脂、５９は放熱板である。この構造の場合は、半導
体チップ回路面で生じた熱を、回路面側から、放熱用パ
ッド５２を経てパッケージの外部まで伝達し、放熱する
ものである。
【００１４】尚、上記半導体パッケージの実施例におい
ては、リードフレームプラスチックパッケージに前記実
施例半導体チップを搭載したが、これ以外のパッケージ
にも搭載が可能である。例えば、ＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）のような表面実装パッケー
ジやＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＭＣＭ
（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）などのパッケ
ージに搭載が可能である。
ては、リードフレームプラスチックパッケージに前記実
施例半導体チップを搭載したが、これ以外のパッケージ
にも搭載が可能である。例えば、ＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）のような表面実装パッケー
ジやＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＭＣＭ
（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）などのパッケ
ージに搭載が可能である。
【００１５】
【発明の効果】本発明の半導体チップは、上記のよう
に、各種の半導体パッケージヘ適用できるもので、本発
明の半導体チップを用いることにより、半導体デバイス
の熱放散性が高まり、消費電力の大きいチップを、熱放
散性の低い半導体パッケージに搭載することを可能にし
ている。プラスチックパッケージに適用された場合に
は、従来のような放熱性の為の構造を必要とせず、パッ
ケージ自体を安価なものとできる。又、本発明の半導体
パッケージは、このような構造にすることにより、熱放
散性の高いものとしており、消費電力の大きいチップの
搭載を可能としている。結局、本発明の半導体チップ及
び半導体パッケージは、従来消費電力の大きい半導体チ
ップを使用する電子機器システムの低コスト化を可能と
している。
に、各種の半導体パッケージヘ適用できるもので、本発
明の半導体チップを用いることにより、半導体デバイス
の熱放散性が高まり、消費電力の大きいチップを、熱放
散性の低い半導体パッケージに搭載することを可能にし
ている。プラスチックパッケージに適用された場合に
は、従来のような放熱性の為の構造を必要とせず、パッ
ケージ自体を安価なものとできる。又、本発明の半導体
パッケージは、このような構造にすることにより、熱放
散性の高いものとしており、消費電力の大きいチップの
搭載を可能としている。結局、本発明の半導体チップ及
び半導体パッケージは、従来消費電力の大きい半導体チ
ップを使用する電子機器システムの低コスト化を可能と
している。
【図１】本発明の半導体チップ実施例の断面図
【図２】本発明半導体パッケージの第一の実施例断面図
【図３】本発明半導体パッケージの第二の実施例断面図
【図４】本発明半導体パッケージの第三の実施例断面図
【図５】本発明半導体パッケージの第四の実施例断面図
【図６】放熱用パットの製造工程を説明するための工程
図
図
【図７】半導体チップの製造工程を説明するための工程
図
図
【図８】本発明の半導体チップをリードフレーム搭載し
た図
た図
【図９】従来のリードフレームパッケージを説明するた
めの図
めの図
１ 半導体チップ ２ 放熱用パッド ３ 電極パッド ４ パッシベーション膜 １１ Ａｌパッド １２ Ｐｄ １３ Ｎｉ−Ｐ １４ Ｐｂ−１Ｓｎ １５ Ｓｎ−３７Ｐｄ ２１、３１、４１、５１ 半導体チップ ２２、３２、４２、５２ 放熱用パッド ２３、３３、４３、５３ 電極パッド ２４、３４、４４、５４ パッシベーション膜 ２５、３５、４５、５５ リード ２６、３６、４６、５６ ダイパッド ２７、３７、４７、５７ ワイヤ ２８、３８、４８、５８ 樹脂 ２９、３９、４９、５９ 放熱板 １Ａ、１Ｂ 半導体チップ ３Ａ、３Ｂ 電極パッド ４Ａ、４Ｂ パッシベーション膜 ５Ａ、５Ｂ リード ６Ａ、６Ｂ ダイパッド ７Ａ、７Ｂ ワイヤ ８Ａ、８Ｂ 樹脂 １０ ヒートスプレッダ
Claims (5)
- 【請求項１】 半導体素子のパッシベーション膜上に、
金属、セラミック、炭素繊維、ダイヤモンドから選ばれ
た１種以上の材料からなる放熱用パッドを設けたことを
特徴とする半導体チップ。 - 【請求項２】 請求項１記載の放熱用パッドに放熱板を
固着させたことを特徴とする半導体チップ。 - 【請求項３】 請求項１記載の放熱用パッドを持つ半導
体チップを搭載したことを特徴とする半導体パッケー
ジ。 - 【請求項４】 請求項３において、放熱用パッドのパッ
ケージ外側の面に放熱板を固着させてあることを特徴と
する半導体パッケージ。 - 【請求項５】 請求項４において、放熱板の少なくとも
一部がパッケージ樹脂部外に露出するようにしたことを
特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103184A JPH07288298A (ja) | 1994-04-19 | 1994-04-19 | 半導体チップ及びそれを用いた半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103184A JPH07288298A (ja) | 1994-04-19 | 1994-04-19 | 半導体チップ及びそれを用いた半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288298A true JPH07288298A (ja) | 1995-10-31 |
Family
ID=14347432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103184A Pending JPH07288298A (ja) | 1994-04-19 | 1994-04-19 | 半導体チップ及びそれを用いた半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288298A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100963207B1 (ko) * | 2006-06-20 | 2010-06-16 | 브로드콤 코포레이션 | 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상 |
| JP2012151172A (ja) * | 2011-01-17 | 2012-08-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US9029989B2 (en) | 2012-09-24 | 2015-05-12 | Samsung Electronics Co., Ltd. | Semiconductor package and semiconductor devices with the same |
| FR3059465A1 (fr) * | 2016-11-30 | 2018-06-01 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Systeme microelectronique a dissipation de chaleur |
| CN110323185A (zh) * | 2018-03-28 | 2019-10-11 | 英飞凌科技股份有限公司 | 半导体封装系统 |
-
1994
- 1994-04-19 JP JP6103184A patent/JPH07288298A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100963207B1 (ko) * | 2006-06-20 | 2010-06-16 | 브로드콤 코포레이션 | 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상 |
| JP2012151172A (ja) * | 2011-01-17 | 2012-08-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US9029989B2 (en) | 2012-09-24 | 2015-05-12 | Samsung Electronics Co., Ltd. | Semiconductor package and semiconductor devices with the same |
| FR3059465A1 (fr) * | 2016-11-30 | 2018-06-01 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Systeme microelectronique a dissipation de chaleur |
| CN110323185A (zh) * | 2018-03-28 | 2019-10-11 | 英飞凌科技股份有限公司 | 半导体封装系统 |
| CN110323185B (zh) * | 2018-03-28 | 2023-10-31 | 英飞凌科技股份有限公司 | 半导体封装系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201292B1 (en) | Resin-sealed semiconductor device, circuit member used therefor | |
| TWI316749B (en) | Semiconductor package and fabrication method thereof | |
| TW423133B (en) | Manufacturing method of semiconductor chip package | |
| JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| JP2003197856A (ja) | 半導体装置 | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| JP2000077576A (ja) | 半導体装置及びその製造方法 | |
| JPH06132474A (ja) | 半導体装置 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH07288298A (ja) | 半導体チップ及びそれを用いた半導体パッケージ | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JPH0951015A (ja) | 半導体装置 | |
| JPH11121647A (ja) | 半導体装置及びその製造方法 | |
| JP2001332646A (ja) | 半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP2005064118A (ja) | 半導体装置およびその製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| CN110571201B (en) | High-heat-dissipation fan-out type three-dimensional heterogeneous double-sided plastic package structure and preparation method thereof | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1056122A (ja) | 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材 | |
| TW533518B (en) | Substrate for carrying chip and semiconductor package having the same | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |