KR100963207B1 - 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상 - Google Patents

집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상 Download PDF

Info

Publication number
KR100963207B1
KR100963207B1 KR1020070060774A KR20070060774A KR100963207B1 KR 100963207 B1 KR100963207 B1 KR 100963207B1 KR 1020070060774 A KR1020070060774 A KR 1020070060774A KR 20070060774 A KR20070060774 A KR 20070060774A KR 100963207 B1 KR100963207 B1 KR 100963207B1
Authority
KR
South Korea
Prior art keywords
die
thermal
heat spreader
package
thermal interconnect
Prior art date
Application number
KR1020070060774A
Other languages
English (en)
Other versions
KR20070120917A (ko
Inventor
샘 지쿤 자오
레자우어 라흐만 칸
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20070120917A publication Critical patent/KR20070120917A/ko
Application granted granted Critical
Publication of KR100963207B1 publication Critical patent/KR100963207B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

개선된 집적회로(IC) 패키지들을 위한 방법 및 장치가 설명된다. 일 태양에 있어서, IC 소자 패키지는 접촉 패드를 갖는 IC 다이를 포함하는데, 이 접촉 패드는 IC 다이의 과열점(hotspot) 상에 위치한다. 이 과열점은 열적 상호접속 부재에 열적으로 결합된다. 일 태양에 있어서, 이 패키지는 몰드 컴파운드로 밀봉된다. 또 다른 태양에 있어서, 열 분산기가 몰드 컴파운드에 부착되고, 상기 열적 상호접속 부재에 열적으로 결합된다. 또 다른 태양에 있어서, 열적 상호접속 부재가 열 분산기와 기판 사이에 열적으로 결합된다.

Description

집적회로 패키지에서 다이들 상의 과열점들에 대한 열적 향상{THERMAL IMPROVEMENT FOR HOTSPOTS ON DIES IN INTEGRATED CIRCUIT PACKAGES}
첨부된 도면은 본 출원에 일체화되고 명세서의 한 부분을 이루어 본 발명의 실시예들을 예시하고, 나아가 상세한 설명과 함께 실시예들의 원리를 설명하며 또한 본 발명의 관련 기술 분야에서 숙련된 자가 본 발명을 구현하고 사용할 수 있도록 한다.
도 1a는 종래의 집적회로(IC) 패키지를 예시한다.
도 1b 및 1c는 종래의 냉각 방법들을 사용하는 도 1c의 종래 IC 패키지 내에서 다이에 대한 온도 분포를 예시한다.
도 2a 및 2b는 본 발명의 전형적인 실시예들에 따른 구체적인 볼 그리드 어레이(BGA)의 사시도들을 절개부들과 함께 예시한다.
도 2c는 본 발명의 전형적인 실시예에 따른 일 예의 BGA 패키지의 단면도를 예시한다.
도 2d는 본 발명의 전형적인 실시예에 따른 일 예의 볼 그리드 어레이(BGA)의 사시도를 절개부와 함께 예시한다.
도 2e는 본 발명의 전형적인 실시예에 따른 일 예의 볼 그리드 어레이(BGA)의 사시도를 절개부와 함께 예시한다.
도 2f는 본 발명의 전형적인 실시예에 따른 일 예의 BGA 패키지의 단면도를 예시한다.
도 3a 내지 3e 본 발명의 전형적인 실시예들에 따른 열 분산기를 갖는 구체적인 미세피치(fine pitch) 볼 그리드 어레이(FBGA) 패키지들의 단면도들을 예시한다.
도 4a 및 4b는 본 발명의 전형적인 실시예들에 따른 열 분산기를 갖는 구체적인 플라스틱 볼 그리드 어레이(PBGA) 패키지들의 단면도들을 예시한다.
도 5a 내지 5c는 본 발명의 전형적인 실시예들에 따른 열 분산기를 갖는 구체적인 리드프레임 패키지들의 단면도들을 예시한다.
도 6a 및 6b는 본 발명의 전형적인 실시예들에 따른 열 분산기를 갖는 구체적인 QFN(no-lead flat package) 패키지들을 예시한다.
도 7a는 본 발명의 전형적인 실시예들에 따른 집적회로 패키지를 조립하기 위한 구체적인 단계들을 제공하는 순서도를 나타낸다.
도 7b 내지 7f는 본 발명의 전형적인 실시예들에 따른 다양한 조립 단계들에서의 집적회로 패키지들의 단면도들을 예시하는데, 여기서는 밀봉이 열 분산기 부착 전에 이루어진다.
도 8a는 본 발명의 전형적인 실시예들에 따른 집적회로 패키지를 조립하기 위한 구체적인 단계들을 제공하는 순서도를 나타낸다.
도 8b 및 8c는 본 발명의 전형적인 실시예들에 따라서 열 분산기를 집적회로 패키지에 부착하는 단면도들을 예시한다.
도 9a는 본 발명의 전형적인 실시예들에 따른 집적회로 패키지를 조립하기 위한 구체적인 단계들을 제공하는 순서도를 나타낸다.
도 9b 내지 9d는 본 발명의 전형적인 실시예들에 따른 다양한 조립 단계들에서의 집적회로 패키지들의 단면도들을 예시하는데, 여기서는 밀봉이 열 분산기 부착 후에 이루어진다.
도 9e는 본 발명의 전형적인 실시예들에 따른 집적회로 패키지를 조립하기 위한 구체적인 단계들을 제공하는 순서도를 나타낸다.
도 9f 내지 9h는 본 발명의 전형적인 실시예들에 따른 다양한 조립 단계들에서의 집적회로 패키지들의 단면도들을 예시하는데, 여기서는 밀봉이 열 분산기 부착 후에 이루어진다.
도 10a 내지 10c는 본 발명의 전형적인 실시예들에 따른 패키지 기판에 열적으로 결합된 열 분산기를 갖는 구체적인 BGA 패키지들의 단면도들을 예시한다.
본 발명은 일반적으로 집적회로(integrated circuit, IC) 소자 패키징 기술분야에 관한 것으로, 더욱 상세하게는 IC 반도체 다이 상의 과열점들의 냉각, IC 패키지들에 대한 열 분산 및 IC 패키지에서 열적 상호접속 기술에 관한 것이다.
전자신호들은 반도체 기판 상에 제조된 대규모 집적회로(IC)에서 도전체들 및 트랜지스터들을 통한 전류에 의해 운반된다. 전류에 의해 운반되는 에너지는 열 의 형태로 IC를 통해 흐르는 전류의 경로들을 따라 부분적으로 소산된다. 전자 반도체 IC들에서 열 발생은 또한 전력 소모, 전력 방출, 또는 열 방출로 알려져 있다. IC 내에서 발생된 열 P는 동적전력(dynamic power) PD와 정적전력(static power) Ps의 합이다:
P = PD + Ps = ACV2f + VIleak
여기서, A는 게이트 활성 계수(gate activity factor), C는 모든 게이트들의 전체 정전용량 부하(capacitance load), V는 피크-피크 공급 전압 스윙(swing) 값, f는 주파수, Ileak는 누설전류이다. 정적전력항, Ps = VIleak는 누설전류 Ileak에 기인하여 소산되는 정적전력이다. 정적전력에 관한 더 자세한 설명은 김 등(Kim et al)의 "Leakage Current: Moore's Law Meets Static Power"(IEEE Computer, 36(12): 68-75, Dec. 2003)에 제공되어 있으며, 상기 문헌은 그 전체가 여기에 참고 문헌으로 포함된다.
동적전력항, PD = ACV2f는 IC 소자의 정전용량 부하들을 충전 및 방전함에 따라 소산되는 동적전력이다. 따라서 동적전력 소모는 동작 주파수와 동작 전압의 제곱에 비례한다. 정적전력 소모는 동작 전압에 비례한다. 반도체 IC 기술에 있어서 트랜지스터의 게이트 크기 감소의 진전은 단일 트랜지스터들에 대한 동작 전압 및 전력 방출을 감소시켰다. 그러나, 산업이 무어의 법칙으로 알려진 경향을 계속해서 따름에 따라 온-칩(on-chip) 파워 밀도는 미래 기술에서 계속 증가할 것으로 예상된다. 1965년에 인텔의 공동 설립자 고든 무어는 칩 상의 트랜지스터들의 수는 대략 2년마다 두 배가 된다고 예견했다. 증가되는 칩 상의 트랜지스터들 수에 더하여, 2004년도의 반도체에 대한 국제 기술 로드맵(ITRS Roadmap) (http://www.itrs.net/Common/2004Update/2004_00_Overview.pdf 참조)에 따르면 동작 주파수 또한 대략 2년마다 두 배로 된다. 전압이 감소함에 따라 잡음 마진(noise margins) 제어에 어려움이 증가하기 때문에, 동작 전압은 130nm 게이트 길이 및 그 이하에 대해 더 이상 과거만큼 빠르게 감소될 수 없다. 결국, 온-칩 전력 방출은 계속해서 증가할 것이다. ITRS 로드맵의 표 6을 참고할 수 있다. 위탁 공정(foundry processes)에서 65nm 기술의 사용 증가 및 45nm 기술의 상업화와 함께, 전력 소모는 이제 반도체 산업이 직면한 주요 기술적 문제이다.
IC 칩들의 또 다른 특성은 반도체 다이 상의 불규칙한 온도 분포이다. 더욱 더 많은 기능적 블록들이 시스템-온-칩(SOC) 설계 제품들에서 단일 칩 내에 집적된다. 더 높은 전력 밀도 블록들은 불규칙한 온도 분포를 발생시키고 칩 상에 "과열 블록"(hot blocks)으로도 알려진 "과열점들"(hotspots)을 초래한다. 과열점들은 칩에 걸쳐 약 5℃ 내지 대략 30℃의 온도 차이를 초래할 수 있다. 과열점들에 대한 더 자세한 설명은 샤코우리(Shakouri) 및 장(Zhang)의 "On-Chip Solid State Cooling For Integrated Circuits Using Thin-Film Microrefrigerators"(IEEE Transactions on Components and Packaging Technologies, Vol. 28, No. 1, March, 2005, pp. 65-69)에 제공되어 있으며, 상기 문헌은 그 전체가 여기에 참고 문헌으로 포함된다.
캐리어 이동도는 온도에 반비례하므로, 클록(clock) 속도는 전형적으로 상기 칩 상의 가장 뜨거운 지점에 대해 설계되어야 한다. 결국, 열적 설계가 이들 온-칩 과열점들의 온도에 의해 추진된다. 또한, 다이에 걸친 온-칩 온도 편차에 기인하여 상기 IC 다이에 걸쳐 균일한 캐리어 이동도가 달성되지 않는다면, 이는 신호 속도 및 복잡한 회로 타이밍 조절에서 편차를 가져올 수 있다.
삽입식(drop-in) 열 분산기, 히트 싱크 및 히트 파이프를 포함하는 열 분산기들이 IC 패키지들의 열 성능을 향상시키기 위해 과거에 사용되었다. 열 분산기들의 예에 대한 더 자세한 설명은 "노출된 열 분산기를 갖는 반도체 패키지"(Semiconductor Package Having An Exposed Heat Spreader)라는 명칭으로 2003년 4월 22일에 등록된 미국특허공보 제 US6,552,428호에 제공되어 있으며, 상기 문헌은 그 전체가 여기에 참고 문헌으로 포함된다. 구체적인 히트 파이프들에 대한 더 자세한 설명은 자오(Zhao) 및 아베디시안(Avedisian)의 "Enhancing Forced Air Convection Heat Transfer From An array Of Parallel Plate Fins Using A Heat Pipe" (Int. J. Heat Mass Transfer, Vol. 40, No. 13, pp. 3135-3147, 1997)에 제공되어 있다.
예를 들어, 도 1a는 삽입식 열 분산기(104)와 함께 집적된 다이업(die up) 플라스틱 볼 그리드 어레이(PBGA) 패키지(100)를 나타낸다. 패키지(100)에서, IC 다이(102)는 기판(110)에 다이 접착제(106)에 의해 부착되고 와이어 본드(114)로 상호접속된다. 패키지(100)는 솔더볼들(108)에 의해 인쇄 와이어 보드(PWB, 도시하지 않음)에 연결될 수 있다. 삽입식 열 분산기(104)가 기판(110)에 실장되고 다 이(102)로부터 열을 전도한다. 몰드 컴파운드(112)는 다이(102), 와이어 본드(114), 삽입식 열 분산기(104)의 전체 또는 부분, 및 기판(110) 상부면의 전체 또는 부분을 포함하여 패키지(100)를 밀봉한다. 삽입식 열 분산기(104)는 통상 구리, 또는 몰드 컴파운드(112)보다 열적으로 더 전도성인 다른 재료로 제조된다. 열전도율 값은 구리에 대해 약 390 W/m*℃이고, 몰드 컴파운드 재료에 대해 0.8 W/m*℃이다.
도 1a에 도시된 바와 같은 열적 향상 방법들은 전체 칩 또는 전체 패키지로부터 열을 제거하는 것에 의존한다. 이들은 무차별적으로 전체 칩을 냉각시킴으로써 동작 가능한 한계 이하의 반도체 온도를 유지한다. 이들 방법은 종종 칩의 나머지 부분에 비해 과열점들의 온도를 감소시키기에 비효율적이고 부적당하며, 그 결과 칩의 동작이 여전히 과열점들에 의해 제한된다.
예를 들어, 도 1b는 실리콘 다이(102)의 사시도를 나타내며, 특히 외부 히트싱크를 구비하지 않는 PBGA에서 실리콘 다이(102) 상의 온도 분포를 나타낸다. 다이(102)에 걸쳐서 온도 차이는 13.5℃이다. 도 1c는 도 1b의 다이(102)를 나타내고, 다이(102)의 패키지에 삽입식 열 분산기 및 히트싱크를 추가한 효과를 예시한다. 온도 차이는 노출된 삽입식 열 분산기 상부에 부착된 대형 크기(45mm × 45mm × 25mm)의 외부 알루미늄 핀-휜(pin-fin) 히트싱크를 구비하여 13.0℃를 유지한다. 삽입식 열 분산기 및 외부 히트싱크는 모두 과열점들에 의해 야기되는 온-칩 온도 차이를 감소시키기에 비효율적이다.
IC 칩으로부터 열을 제거하기 위해 전기 에너지를 사용하는 능동 온-칩 냉각 방법들이 본 기술분야에 알려져 있다. 예를 들어, 반도체 다이상에서 순환하고 낭비 열을 운반하도록 실리콘에 새겨진 미세-수로들을 통해 액상 냉각제를 주입하는 것이 제안되었다. 액상 냉각에 관한 더 자세한 설명은 부시(Bush)의 "Fluid Cooling Plugs Direct onto CMOS" (Electronic News, July 20, 2005, http://www.reed-electronics.com/electronicnews/article/CA626959?nid=2019&rid= 550846255)에 제공되어 있으며, 상기 문헌은 그 전체가 여기에 참고 문헌으로 포함된다. 또한 싱어(Singer)의 "Chip Heat Removal with Microfluidic Backside Cooling" (Electronic News, July 20, 2005)를 참고할 수 있으며, 상기 문헌은 그 전체가 여기에 참고 문헌으로 포함된다.
다른 능동 냉각 방법들이 박막 열전 냉각기(thermoelectric cooler; TEC)를 사용하여 능동 온-칩 냉각을 제공하려는 시도로 개발되어왔다. TEC들을 구비한 온-칩 냉각에 관한 더 자세한 설명은 스나이더 등(Snyder et al)의 "Hot Spot cooling using Embedded Thermoelectric Coolers" (22nd IEEE SEMI-THERM, Symposium, pp. 135-143, 2006)에 제공되어 있으며, 상기 문헌은 그 전체가 여기에 참고 문헌으로 포함된다.
이들 능동 냉각 방법들은 색다르고 값비싼 유체 순환 또는 미세-냉장(micro-refrigeration) 시스템을 필요로하고, 제거되어야하는 패키지의 전체 전력 소모를 증가시킨다. 또한, 유체 펌핑 또는 TEC 시스템을 구동하기 위해 독립적인 전력 공급이 상기 IC 패키지에 통합되어야 한다. 이들은 비용이 많이 들 수 있고 부품 신뢰성을 떨어뜨릴 수 있다. 이들 해결책은 전형적으로 비용이 많이 들기 때문에, 소 비자 전자 장치들과 같은 비용에 민감한 응용품들에서 그 사용이 제한적이다.
위에서 설명한 바와 같은 이들 냉각 방법들은 상업품으로 구현하는 것이 부적당 및/또는 곤란하고 비용이 많이 든다. 따라서, 반도체 다이들 상의 과열 블록들 혹은 과열점들로부터 선택적으로 열을 제거하는 비싸지 않으며 신뢰성 있는 시스템 및 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 다이들 상의 과열 블록들 혹은 과열점들로부터 선택적으로 열을 제거하는 비싸지 않으며 신뢰성 있는 시스템 및 방법을 제공하는 것이다.
개선된 집적회로(IC) 패키지를 위한 방법 및 장치가 설명된다.
본 발명의 일 태양에 있어서, IC 소자 패키지는 접촉 패드를 갖는 IC 다이를 포함하는데, 상기 접촉 패드는 상기 IC 다이 표면 상의 과열점 상에 위치한다. 열적 상호접속 부재가 상기 과열점에 부착된다. 본 발명의 일 태양에 있어서, 상기 패키지는 몰드 컴파운드로 밀봉된다. 본 발명의 또 다른 태양에 있어서, 상기 다이 및 열적 상호접속 부재는 또한 전기적으로 결합된다.
본 발명의 일 태양에 있어서, 상기 패키지는 또한 열 분산기를 포함한다. 상기 열 분산기는 상기 열적 상호접속 부재에 열적으로 결합될 수 있다. 또 다른 태양에 있어서, 상기 열 분산기는 또한 상기 열적 상호접속 부재에 전기적으로 결합된다. 본 발명의 일 태양에 있어서, 상기 열 분산기는 몰드 컴파운드로 완전히 밀 봉된다. 또 다른 태양에 있어서, 상기 열 분산기는 적어도 부분적으로 노출된다. 본 발명의 일 태양에 잇어서, 상기 열 분산기는 상기 열적 상호접속 부재의 위치에 대응하는 위치에 도금된 영역을 갖는다.
본 발명의 일 태양에 있어서, 집적회로(IC) 패키지는, IC 다이를 기판에 부착시키고, 와이어 본딩 공정을 통해 상기 다이와 상기 기판 사이에 전기적 상호접속을 가능하게 하고, 적어도 하나의 열적 상호접속 부재를 상기 다이 상의 적어도 하나의 접촉 패드에 결합시키고, 상기 패키지를 몰드 컴파운드 또는 다른 밀봉재로 밀봉하는 것을 포함하는 방법에 의해 제조된다. 본 발명의 또 다른 태양에 있어서, 열적 상호접속 부재(또는 복수개의 상호접속 부재들)의 일 부분이 노출된다. 일 예의 태양에 있어서, 몰드 컴파운드의 전체 층이 제거되어 상기 열적 상호접속 부재를 노출시킨다. 또 다른 예의 태양에 있어서, 캐비티가 상기 몰드 컴파운드 내에 새겨져서 상기 열적 상호접속 부재를 노출시킨다.
본 발명의 일 태양에 있어서, 상기 제조방법은 열 분산기를 상기 노출된 열적 상호접속 부재에 결합시키는 것을 더 포함한다. 일 태양에 있어서, 상기 열 분산기는 상기 열적 상호접속 부재에 대응하는 하나 또는 더 많은 위치에 도금(plating)을 갖는다.
본 발명의 또 다른 태양에 있어서, 다이는 상기 다이의 동작으로부터 결과하는 상기 다이 표면 상의 적어도 하나의 과열점의 위치를 결정하기 위해 분석된다. 일 태양에 있어서, 상기 분석은 기능 블록들을 맵핑(mapping)하는 것을 포함하여 하나 또는 더 많은 과열점들을 결정한다. 또 다른 태양에 있어서, 상기 분석은 동 작동안 상기 다이의 열 분석을 수행하는 것을 포함하여 하나 또는 더 많은 과열점들의 위치를 알아낸다.
본 발명의 또 다른 태양에 있어서, 패키지는 대향하는 제1 및 제2 표면들을 갖는 기판, 상기 기판의 제1 표면에 실장된 IC 다이, 열 분산기, 및 상기 기판의 제1 표면을 상기 열 분산기의 표면에 결합시키는 열적 상호접속 부재를 포함한다.
본 발명의 일 태양에 따르면, 집적회로(IC) 패키지가 제공되는데, 상기 패키지는
접촉 패드를 갖는 IC 다이로서, 상기 접촉 패드는 상기 IC 다이가 동작 상태에 있을 때 상기 다이의 표면 상의 상대적으로 차가운 지점보다 더 높은 온도를 갖는 상기 IC 다이의 표면 상의 과열점 상에 위치를 두고 있는 것이 특징인 IC 다이; 및
상기 접촉 패드에 부착된 열적 상호접속 부재를 포함한다.
바람직하게, 상기 열적 상호접속 부재는 상기 다이가 동작 상태에 있을 때, 상기 과열점의 온도가 상기 상대적으로 차가운 지점의 온도로 낮춰지도록 하기 위해 상기 과열점 상에 위치를 두도록 구성된다.
바람직하게, 상기 패키지는 상기 다이 및 상기 열적 상호접속 부재의 적어도 일 부분을 밀봉하는 몰드 컴파운드를 더 포함한다.
바람직하게, 상기 열적 상호접속 부재는 상기 접촉 패드에 전기적 및 열적으로 결합된다.
바람직하게, 상기 패키지는 상기 열적 상호접속 부재에 열적으로 결합된 열 분산기를 더 포함한다.
바람직하게, 상기 열 분산기는 상기 열적 상호접속 부재에 전기적으로 결합 된다.
바람직하게, 상기 패키지는 상기 다이, 상기 열적 상호접속 부재, 및 상기 열분산기의 일 부분을 밀봉하는 몰드 컴파운드를 더 포함한다.
바람직하게, 상기 패키지는 상기 다이, 상기 열적 상호접속 부재, 및 상기 열분산기를 밀봉하는 몰드 컴파운드를 더 포함한다.
바람직하게, 상기 열 분산기는 상기 열적 상호접속 부재에 부착된 위치에 소정 재료로 도금된 영역을 갖는다.
바람직하게, 상기 도금 재료는 솔더이다.
바람직하게, 상기 도금 재료는 에폭시이다.
바람직하게, 상기 패키지는 상기 다이 표면 상의 적어도 하나의 추가적인 접촉 패드에 부착된 적어도 하나의 추가적인 열적 상호접속 부재를 더 포함하고, 상기 적어도 하나의 추가적인 접촉 패드는 상기 다이 표면 상의 적어도 하나의 추가적인 과열점 상에 위치한다.
바람직하게, 상기 패키지는 상기 제1 열적 상호접속 부재 및 상기 적어도 하나의 추가적인 열적 상호접속 부재에 열적으로 결합된 열 분산기를 더 포함한다.
바람직하게, 상기 몰드 컴파운드의 표면은 그 안에 형성된 캐비티를 갖는다.
바람직하게, 상기 패키지는 상기 캐비티에 실장된 열 분산기를 더 포함한다.
바람직하게, 상기 열적 상호접속 부재의 일 부분은 상기 몰드 컴파운드의 표면에 노출된다.
바람직하게, 상기 열적 상호접속 부재의 상기 노출된 일 부분은 평평하고, 상기 몰드 컴파운드의 표면과 동일 평면을 이룬다.
바람직하게, 상기 열적 상호접속 부재는 솔더볼이다.
바람직하게, 상기 솔더볼은 절두된다.
바람직하게, 상기 열적 상호접속 부재는 금속을 포함한다.
바람직하게, 상기 금속은 금, 구리, 알루미늄, 은, 니켈, 주석 또는 금속 합금이다.
바람직하게, 상기 열적 상호접속 부재는 열 전도성 에폭시를 포함한다.
바람직하게, 상기 열적 상호접속 부재는 본딩재로 코팅된 코어재(core material)를 포함한다.
본 발명의 일 태양에 따르면, 집적회로(IC) 패키지를 제조하는 방법이 제공되는데, 이 방법은
(a) 다이를 기판에 부착시키되, 상기 다이는, 다이가 동작 상태에 있을 때, 상기 다이 표면 상의 상대적으로 차가운 지점보다 더 많은 열을 발산하는 상기 IC 다이 표면 상의 과열점 상에 위치를 두고 있는 접촉패드를 갖고;
(b) 상기 다이와 상기 기판 사이에 적어도 하나의 와이어 본드를 결합시키고;
(c) 열적 상호접속 부재를 상기 접촉 패드에 결합시키고;
(d) 상기 다이, 적어도 하나의 와이어 본드, 및 상기 열적 상호접속 부재의 적어도 일 부분을 몰드 컴파운드로 밀봉하는 것을 포함한다.
바람직하게, 상기 방법은
(e) 상기 밀봉된 열적 상호접속 부재 중 적어도 하나의 열적 상호접속 부재를 노출시키는 단계를 더 포함한다.
바람직하게, 단계(e)는 상기 몰드 컴파운드의 전체 층을 제거하는 것을 더 포함한다.
바람직하게, 단계(e)는 상기 몰드 컴파운드 층의 일 부분을 제거하는 것을 더 포함한다.
바람직하게, 상기 방법은
(e) 열 분산기를 상기 열적 상호접속 부재에 결합시키는 단계를 더 포함한다.
바람직하게, 단계(e)는 단계(d) 전에 수행된다.
바람직하게, 단계(e)는 단계(d) 후에 수행된다.
바람직하게, 단계(e)는 단계(c) 전에 수행된다.
바람직하게, 단계(e)는 단계(c) 후에 수행된다.
바람직하게, 상기 열 분산기는 도금된 영역을 갖고, 단계(e)는 상기 도금된 영역을 상기 열적 상호접속 부재의 표면에 부착하는 것을 포함한다.
바람직하게, 단계(c)는 적어도 하나의 추가적인 열적 상호접속 부재를 상기 다이 표면 상의 적어도 하나의 추가적인 접촉 패드에 결합시키는 것을 포함하고, 상기 적어도 하나의 추가적인 접촉 패드는 상기 다이 표면 상의 적어도 하나의 추가적인 과열점 상에 위치한다.
바람직하게, 상기 방법은
(e) 열 분산기를 상기 제1 열적 상호접속 부재 및 상기 적어도 하나의 추가적인 열적 상호접속 부재에 결합시키는 것을 더 포함한다.
바람직하게, 상기 방법은
(e) 상기 몰드 컴파운드의 표면에 캐비티를 형성하는 것을 더 포함한다.
바람직하게, 상기 방법은
(f) 열 분산기를 상기 캐비티 내에 실장하는 것을 더 포함한다.
바람직하게, 상기 열적 상호접속 부재는 솔더볼이고, 단계(c)는 상기 솔더볼을 상기 접촉 패드에 실장하는 것을 포함한다.
바람직하게, 상기 열적 상호접속 부재는 솔더볼이고, 단계(e)는 상기 솔더볼을 절두하는 것을 더 포함한다.
바람직하게, 상기 방법은
(e) 상기 다이의 적어도 하나의 과열점을 결정하기 위해 상기 다이의 열 분석을 수행하는 것을 더 포함한다.
본 발명의 일 태양에 따르면, 집적회로 패키지가 제공되는데, 이 패키지는
대향하는 제1 및 제2 표면들을 갖는 기판;
상기 기판의 제1 표면에 실장된 IC 다이;
열 분산기; 및
상기 기판의 제1 표면을 상기 열 분산기의 표면에 결합시키는 열적 상호접속 부재를 포함한다.
바람직하게, 상기 열적 상호접속 부재는 솔더볼이다.
바람직하게, 상기 패키지는 상기 기판의 제1 표면을 상기 열 분산기의 표면에 결합시키는 적어도 하나의 추가적인 열적 상호접속 부재를 더 포함한다.
바람직하게, 상기 IC 다이는 접촉 패드를 가지며, 상기 접촉 패드는 상기 다이의 동작 동안 상기 다이 표면 상의 상대적으로 차가운 지점의 온도보다 더 높은 온도를 갖는 상기 IC 다이 표면 상의 과열점에 위치하고,
상기 패키지는 상기 접촉 패드를 상기 열 분산기의 표면에 결합시키는 제2 열적 상호접속 부재를 더 포함한다.
바람직하게, 상기 열적 상호접속 부재는 상기 기판의 제1 표면 상의 도전체(electrically conductive feature)에 부착된다.
바람직하게, 상기 열적 상호접속 부재는 금속을 포함한다.
바람직하게, 상기 금속은 금, 구리, 알루미늄, 은, 니켈, 주석, 또는 금속 합금이다.
바람직하게, 상기 열적 상호접속 부재는 열 전도성 에폭시를 포함한다.
바람직하게, 상기 열적 상호접속 부재는 본딩재로 코팅된 코어재를 포함한다.
본 발명의 일 태양에 따르면, 집적회로(IC) 패키지를 제조하는 방법이 제공되는데, 상기 방법은
(a) 다이를 기판에 부착하고;
(b) 열적 상호접속 부재를 상기 기판에 결합시키고;
(c) 상기 다이 및 상기 열적 상호접속 부재의 적어도 일 부분을 몰드 컴파운 드로 밀봉하고;
(d) 상기 열적 상호접속 부재를 열 분산기에 결합시키는 것을 포함한다.
바람직하게, 단계(b)는 단계(d) 전에 수행된다.
바람직하게, 단계(d)는 단계(b) 전에 수행된다.
바람직하게, 단계(b)는 제2 열적 상호접속 부재를 상기 IC 다이 표면 상에서 상기 다이의 동작 동안 상기 다이 표면 상의 상대적으로 차가운 지점에 비해 더 많은 열을 발산하는 과열점에 위치한 접촉 패드에 부착하는 것을 포함한다.
바람직하게, 상기 열적 상호접속 부재는 솔더볼이고, 단계(b)는 상기 솔더볼을 상기 기판에 결합시키는 것을 포함한다.
바람직하게, 단계(b)는 복수개의 열적 상호접속 부재들을 상기 기판에 결합시키는 것을 포함하고, 단계(d)는 상기 복수개의 열적 상호접속 부재들을 상기 열 분산기에 결합시키는 것을 포함한다.
이들 및 다른 목적들, 장점들 및 특징들이 본 발명의 다음의 상세한 설명에 의해 즉시 분명해질 것이다. 위 발명의 구성 및 요약 부분들은 하나 이상을 설명할 수 있으나, 본 발명자(들)에 의해 숙고된 본 발명의 모든 전형적인 실시예들을 설명하는 것은 아니다.
이제 본 발명의 실시예들이 첨부한 도면들을 참조하여 설명될 것이다. 도면에서, 유사한 참조 번호는 동일하거나 또는 기능상 유사한 요소들을 지시한다. 참고로, 참조 번호에서 가장 좌측의 숫자들은 그 참조 번호가 최초로 등장하는 도면 번호를 나타낸다.
<개설>
IC 소자 패키징 기술에 대한 방법, 시스템 및 장치가 설명된다. 특히, (1) IC 반도체 다이 상의 과열점들의 냉각, (2) IC 패키지들에 대한 열 분산, 및 (3) IC 패키징에서 열적 상호접속 기술에 대한 방법, 시스템 및 장치가 설명된다.
본 명세서에서 "일 실시예", "하나의 실시예", "하나의 구체적인 실시예" 등의 표현은, 설명되는 실시예가 하나의 특정한 특징, 구조 또는 특성을 포함할 수 있지만, 모든 실시예가 그 특정한 특징, 구조 또는 특성을 반드시 포함해야 하는 것은 아니라는 점을 뜻한다. 또한, 그러한 문구가 반드시 동일한 실시예를 지시하는 것도 아니다. 나아가, 어떤 특정한 특징, 구조 또는 특성이 어느 실시예에 관련하여 설명될 경우에, 그러한 특징, 구조 또는 특성에 대해 다른 실시예들과 관련하여 변경을 가하는 것은 그것이 명백하게 기재되었거나 또는 그렇지 않았거나를 불문하고, 당해 기술 분야에 숙련된 자의 지식 범위에 포함된다는 점이 인정되어야 한다.
본 명세서는 본 발명의 특징들을 포함하는 하나 또는 더 많은 실시예들을 개시한다. 개시된 실시예(들)은 단지 본 발명을 예시할 뿐이다. 본 발명의 권리 범위는 상기 개시된 실시예(들)에 한정되지 않는다. 본 발명은 함께 첨부된 청구 범위에 의해 정의된다.
더 나아가, 여기서 사용되는 공간상의 표현들(예를 들어, "위에", "밑에", "좌측에", "우측에", "위쪽", "아래쪽", "상부", "하부", 등)은 오직 설명의 목적으 로 사용될 뿐이며, 또한 여기서 설명된 구조의 실제적인 구현은 공간적으로 어느 방향이나 방식으로도 배치될 수 있다.
본 발명의 실시예들은 반도체 다이 표면 상의 원하는 위치에서 열 제거를 향상시킨다. 종래의 소자들에 있어서, 전체 IC 다이 및/또는 IC 패키지 표면들이 냉각되어 IC 다이 상의 피크 온도들이 동작 가능한 한계 이하로 유지된다. 이와 대조적으로, 일 실시예에 있어서, 하나 또는 더 많은 열적 상호접속 부재들이 IC 다이의 하나 또는 더 많은 표면들에 결합된다. 열적 상호접속 부재들은 다이 상의 과열점들로부터 열을 제거한다. 상기 열적 상호접속 부재들은 상기 다이를 밀봉하는 몰드를 통해 IC 다이로부터 외부 환경까지 열 전달을 위한 하나 또는 더 많은 경로들을 제공한다.
또 다른 실시예에 있어서, 상기 열적 상호접속 부재들은 열 분산기에 결합된다. 상기 열적 상호접속 부재들이 패키지에 통합된 열 분산기에 결합될 때, 상기 열적 상호접속 부재들은 다이와 열 분산기 사이의 갭을 채우는 몰드를 통한 열 브리지들(thermal bridges)로 작용한다. 상기 다이와 접촉하는 열적 상호접속 부재들을 배치하기 위한 위치들은 예컨대, 온-칩 전력 밀도 맵을 사용하거나 및/또는 칩 레이아웃(layout)에 기초하여 선택될 수 있다.
실시예들에 있어서, 하나 이상의 열적 상호접속 부재들이 열 분산기와 함께 또는 열 분산기 없이 모든 종류의 IC 패키지들, 예컨대 플라스틱 볼 그리드 어레이(PBGA), 미세피치(fine pitch) 볼 그리드 어레이(BGA), 랜드 그리드 어레이(LGA), 핀 그리드 어레이(PGA), 쿼드 플랫팩(QFP) 및 노리드 쿼드 플랫팩(QFN) 패키지들과 같은 포스트-몰디드 플라스틱 리드프레임 패키지들, 및 마이크로 리드프레임 패키지들(MLP)에서 구현될 수 있다. 예를 들어, 실시예들은 몰딩된 플라스틱으로 밀봉된 모든 와이어 본드 패키지들에서 구현되어 소자 전체의 열 방출 성능을 개선할 뿐만 아니라 온-칩 과열점 냉각을 제공할 수 있다.
<열적 상호접속 부재들의 구체적인 실시예들>
실시예들에 있어서, 열적 상호접속 부재들은 열 전도성 솔더볼들, 솔더범프들, 포스트들, 또는 다른 열 전도성 구조체들이다. 또 다른 실시예들에 있어서, 상기 열적 상호접속 부재들은 또한 전기 전도성이다. 예시적인 목적으로, 솔더볼 계열의 열적 상호접속 구조체를 사용하는 전형적인 실시예들이 본 발명의 원리들을 섦여하기 위해 아래에서 언급된다. 그러나, 실시예들은 다른 열적 상호접속 구조체들을 사용할 수 있다. 열적 상호접속 부재들은 금, 구리, 알루미늄, 은, 니켈, 또는 주석과 같은 금속으로 제조될 수 있으며, 또는 솔더, 공정(eutectic)(주석, 납), 무연 솔더(lead-free solder)와 같은 금속들/합금의 조합으로 제조될 수 있으며, 또는 열 전도성 에폭시나 다른 접착제로 제조될 수 있으며, 또는 다른 열 전도성 재료로 제조될 수 있다. 일 실시예에 있어서, 열적 상호접속 부재는 솔더, 금, 은, 에폭시 또는 열적 상호접속 부재를 반도체 다이 상의 접촉 패드들과 기계적으로 본딩시키는 다른 접합재들과 같은 본딩재로 코팅된 코어재로 제조될 수 있다. 이 실시예에 있어서, 열적 상호접속 부재들은 반도체 다이의 표면 상의 미리 정해진 접촉 패드들에 미리 증착될 수 있다. 또 다른 실시예에 있어서, 하나 또는 더 많은 열적 상호접속 부재들이 또한 열 분산기에 결합된다.
열적 상호접속 부재들을 높은 전력 방출 밀도로 점들 또는 "블록들"로 언급될 수 있는 다이 상의 영역들에서 접촉 패드들에 부착함으로써, (과열블록들로도 알려진) 이들 과열점들 내에서 발생된 열이 IC 다이로부터 직접 외부환경으로 또는 (만약 있다면) 열 전도성 열 분산기를 통해 외부환경으로 전도될 수 있다. 일 실시예에 있어서, 상기 하나 또는 더 많은 열적 상호접속 부재들의 배치는 특정 적용예에 대해서 반도체 다이의 전력 맵(map)에 기초한다. 또 다른 적용예에 있어서, 다른 전력 맵이 그 적용예로부터 결과한다면, 동일한 반도체 다이라도 온-칩 열적 상호접속 부재의 위치 선정이 달라질 수 있다. 예를 들어, 이것은 상기 다이의 서로 다른 기능 블록들이 서로 다른 적용예들에 대해서 "파워-업" 모드에서 "파워-다운"모드로, 또는 그 역으로 변경될 때 발생할 수 있다.
일 실시에에 있어서, 다이의 동작으로부터 생기는 다이 표면상의 적어도 하나의 과열점의 위치를 결정하기 위해 다이가 분석된다. 하나의 실시예에 있어서, 상기 분석은 다이의 기능 블록들을 맵핑(mapping)하는 것을 포함하여 하나 또는 더 많은 과열점들을 결정한다. 또 다른 실시예에 있어서, 상기 분석은 (예컨대, 도 1b 및 1c에 도시된 바와 같은) 다이 동작 동안의 열적 분석/측정을 수행하는 것을 포함하여 하나 도는 더 많은 과열점들의 위치를 선정할 수 있다. 분석 결과로, 하나 또는 더 많은 과열점들이 결정될 수 있는데, 이들 과열점들은 다이 표면 상에서 과열점들보다 상대적으로 덜 뜨겁고 (즉, 더 차갑고) 따라서 과열점들보다 상대적으로 열 분산을 덜 요구할 수 있는 다이의 다른 위치들 가운데에 위치한다. 따라서, 본 발명의 실시예들에 따르면, 상기 결정된 하나 또는 더 많은 과열점들은. 더 차가운 지점들/영역들로부터 열을 덜 전도하면서(열적 상호접속이 상기 더 차가운 지점들/영역들에 직접 적용되지 않았기 때문에), 상기 과열점들로부터 열을 전도하도록 특별히 그것들에 목표가 정해진(그것들에 기계적/열적으로 결합된) 대응하는 열적 상호접속 부재들을 갖는다. 이러한 방식으로, 다이 표면의 열적 표시가 더 균일해질 수 있다(온도가 상기 더 차가운 지점들/영역들에 더 가깝게 상기 과열점들을 냉각할 수 있다).
예를 들어, 몇몇 다이들은 내부 I/O 신호선들이 다이로부터 외부로 접속될 수 있도록 다이 표면에 (예컨대, 하나 또는 더 많은 링으로 형성된) 주변부 본드 패드들을 갖는다. 와이어 본드들의 제1 단부들은 상기 본드 패드들에 부착되고, 와이어 본드들의 제2 단부들은 패키지 기판 또는 패키지의 다른 구조체드에 부착된다. 실시예들에 있어서, 접촉 패드들이 상기 와이어 본드 패드들의 주변부 영역 외부의 상기 다이 표면의 중앙 영역에 위치하는 과열점들에 부착되나, 실시예들에 있어서, 하나 또는 더 많은 접촉 패드들이 상기 다이 표면의 주변부 영역에 위치할 수 있다.
도 2a 및 2b는 다이업(die up) BGA 패키지(200)의 전형적인 실시예의 절개 사시도를 나타낸다. 도 2c는 패키지(200)의 측 단면도를 예시한다. 패키지(200)에서, IC 다이(102)는 복수개의 와이어 본드들(114)에 의해 기판(110) 상부 표면 상의 트레이스(210)와 같은 도전체들(예컨대, 트레이스들, 본드 핑거들 등)에 전기적으로 연결된다. 기판(110) 상부 표면 상의 도전체들은 기판(110)을 통해(예컨대, 하나 또는 더 많은 도전 및/또는 비도전 층들을 통해) 기판(110) 하부 표면 상의 솔더볼 패드들에 전기적으로 결합된다. 솔더볼들(108)은 솔더볼 패드들에 결합되고 인쇄회로 보드(PCB) 또는 인쇄 와이어 보드(도 2a~2c에 도시하지 않음)와 같은 회로 보드에 결합되도록 구성된다.
도 2a에 도시된 바와 같이, 다이(102)의 상부 표면은 적어도 하나의 접촉 패드(202)을 갖는데, 적어도 하나의 열적 상호접속 부재(208)가 그것에 결합된다. 실시예들에 있어서, 다이(102)는 열적 상호접속 부재(208)와 각각 결합하기 위한 임의의 개수의 접촉 패드들(202)을 가질 수 있다. 접촉 패드들(202)은 다이(102) 상의 미리 정해진 과열점들(도시하지 않음)에 위치한다. 다이(102)의 과열점들은 다이(102) 상의 다른 위치들보다 일반적으로 더 뜨거운 다이(102) 상의 위치들이지만, 접촉 패드들(202)은 다이(102)의 다른 위치들보다 반드시 더 뜨겁지는 않은 다이(102)의 위치들 상에도 위치할 수 있다. 몰드 컴파운드(112)가 패키지(200)를 밀봉한다. 도 2b 및 2c의 실시예들에 있어서, 열적 상호접속 부재(208)는 몰드 컴파운드(112)로 완전히 덮인다.
도 2d 및 2e는 다이업 BGA IC 패키지(250)의 전형적인 실시예의 사시도이다. 도 2f는 패키지(250)의 측 단면도를 예시한다. 패키지(250)는, 몰드 컴파운드(112)가 열적 상호접속 부재(208)의 상부 표면(252)을 밀봉하지 않는 것을 제외하고는 패키지(200)와 유사하다. 일 실시예에 있어서, 몰드 컴파운드(112)의 상부층이 제거되어 열적 상호접속 부재(208)의 표면들(252)을 노출시킨다. 이러한 실시예에 있어서, 열적 상호접속 부재(208)는 절두되어(truncated) 열적 상호접속 부재(208)의 평평한 노출 표면들(252)을 형성하고, 표면들(252)은 몰드 컴파운드(112)의 상부 표면과 동일 평면을 이룬다. 표면들(252)은 또한 열적 접촉 패드들로 불릴 수 있다. 패키지(250) 상의 노출된 표면들(252)은 다이(102)에의 전기적 연결(접지선, 전력선, 또는 신호선)을 위해 사용될 수 있다. 도 5e에 예시된 방법을 포함하여, 패키지 몰드 내에 매립된 구형 솔덜들을 절두하기 위한 다양한 방법들이 존재하며, 아래에서 더 자세히 설명된다. 솔더볼 절두(truncation) 및 몰드 상부에의 노출에 대한 추가적인 예의 설명은 "몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을 위한 상호접속 구조체 및 그 형성"(Interconnect Structure and Formation for Package Stacking of Molded Plastic Area Array Package)라는 명칭으로 2006년 5월 12일에 출원된 미국 특허출원번호 제 US60/799,657호에 제공되어 있으며, 상기 문헌은 그 전체가 여기에 참고문헌으로 포함되나.
도 2a 내지 2e의 실시예들에 있어서, 열 분산기는 빠져 있다. 따라서, 열 성능이 열 분산기가 있는 경우(아래에서 설명됨)보다 낮을 수 있다. 그러나, 열적 상호접속 부재(208)에 의한 몰드 컴파운드(112)의 배치로부터 생기는 접합-케이스간(junction-to-case) 열저항 감소에 기인하여 열 분산기 없이도 열 성능 개선이 특정 적용예에 있어서 상당할 수 있다.
예를 들어, 열적 상호접속 부재들(208)이 솔더볼들인 실시예에 있어서, 전형적인 (무연 및 주석/리드) IC 패키지 솔더볼들의 열전도율은 대략 50 ~ 60 W/m*℃로, 예컨대 대략 0.8 W/m*℃의 열전도율을 가질 수 있는 전형적인 몰드 컴파운드(112)보다 수십배 높기 때문에, 접합-케이스간 열저항이 감소된다. 또한, IC 다 이(102)에 부착된 열적 상호접속 부재(208)를 형성하는 솔더볼들은 다이(102)의 표면으로부터 몰드 컴파운드(112)의 상부 표면까지의 열 전도 영역을 늘린다. 열 성능 개선은 작은 크기의 다이(102)를 구비하는 패키지에서 특히 상당한데, 이때 솔더볼들은 다이(102) 상부 표면 상의 몰드 컴파운드(112)의 상대적은 넓은 면적을 대체하여 패키지(250) 상부 표면을 통한 열 방출에 대한 전도성 경로를 제공한다. 더욱이, 히트싱크 또는 금속 플레이트(plate)와 같은 외부 히트싱크 장치가 패키지들(200, 250)과 같은 패키지의 상부에 부착될 때, 패키지의 열 성능이 개선될 수 있다. 이러한 실시예들의 예들이 아래에서 상세히 설명된다.
<부착된 열 분산기들을 구비하는 패키지들의 구체적인 실시예들>
실시예들에 있어서, 열적 상호접속은 반도체 다이 상의 미리 선택된 위치들로부터 전력/열 방출을 돕는다. 전형적인 실시예에 있어서, 적어도 하나의 열적 상호접속체가 IC 다이에 부착되고 상기 IC 패키지에 매립되거나 부착된 적어도 하나의 열 분산기에 결합된다. 일 실시예에 있어서, 상기 열 분산기는 몰드 컴파운드 내에 밀봉된다. 상기 열 분산기는 히트싱크의 부착을 포함하여 주위 환경으로 열 방출을 위해 패키지의 상부 표면 상에 노출될 수 있다. 그 대신에, 상기 열 분산기는 몰딩된 IC 패키지의 몰드 컴파운드 내에 완전히 밀봉될 수 있다.
실시예들에 있어서, 상기 열 분산기는 어떠한 형상이든 다양한 형상을 가질 수 있고, 홀들, 슬롯들(slots) 또는 몰드 체결, 열 방출, 스트레스 감소, 및/또는 신뢰성 개선을 위한 다른 표면 특징부들을 포함할 수 있다. 상기 열 분산기는 구 리, 구리합금, 리드프레임 패키지들에 전형적으로 사용되는 다른 재료들(C151, C194, ETTEC-64T, C7025 등), 알루미늄, 다른 금속들 또는 금속들/합금들의 조합들과 같은 금속 및/또는 열전도성 비금속 재료들로 제조될 수 있다. 상기 열 분산기는 폴리이미드 필름 상에 적층된 하나 또는 더 많은 금속 호일(foil)층들을 구비하는 폴리이미드 테이프 기판과 갚은 가용성 테이프 기판일 수 있다. 상기 열 분산기는 열전도성 세라믹과 같이 열전도성이지만 전기적으로 비전도성인 재료로 제조될 수 있으나, 전기적 전도성일 수도 있다.
일 실시예에 있어서, 통합된 열 분산기의 하부 표면과 다이의 상부 표면 사이의 거리는 와이어 본드의 "루프 높이"(즉, 와이어 루프의 정점에서 IC 다이의 표면 까지의 거리)보다 더 짧다. 이러한 실시에에 있어서, 열 분산기의 크기는 IC 다이 상부 표면의 대향하는 양측들 상의 와이어 본드 패드들 사이의 공간에 의해 제한될 수 있다.
또 다른 실시예에 있어서, 열 분산기의 하부와 다이의 상부 사이의 거리는 와이어 본드의 루프 높이보다 더 길다. 이 경우, 열 분산기의 크기는 다이 상부 표면의 대향하는 양측들 상의 본드 패드들 사이의 거리에 의해 제한되지 않는다. 다이 표면의 네개의 가장자리 모두가 와이어 본드 상호접속체를 갖더라도, 열 분산기의 크기는 다이 크기보다 더 클 수 있다. 더 큰 열 분산기는 열 방출을 위한 더 큰 면적에 기인하여 과열점 냉각을 증가시킬 수 있다. 열적 연결을 돕고 통합된 열 분산기와 IC 다이 사이의 갭을 감소시키기 위해, 다이 면적보다 더 작은 면적을 갖고 IC 다이의 상부 표면을 향해 연장하는 페데스탈(pedestal)이 사용될 수 있다. 또 는, 열적 상호접속체들이 열 분산기의 하부에 부착되어 상기 IC 다이에 부착된 대응하는 열적 상호접속체들과 열적으로 결합될 수 있다.
일 실시예에 있어서, 통합된 열 분산기는 몰드 컴파운드에 의해 완전히 밀봉된다. 또 다른 실시예에 있어서, 그것은, 도 1a에 도시된 삽입기 열 분산기(104)와 유사한 방식에서와 같이, 몰드 상부를 통해 부분적으로 노출된다.
상기 열적 상호접속체들이 전기적 전도성인 실시예에 있어서, 하나 또는 더 많은 열적 상호접속체들이 IC 다이의 접지 또는 전력 망(net)에 부착되어 열 분산기로부터 전류 또는 온-칩 파워 공급을 위한 대체 경로를 제공할 수 있다. 이러한 구성의 예들이 "다이다운 볼 그리드 어레이 패키지들 및 그것을 제조하기 위한 방법"(Die Down ball Grid Array Packages And Method For Making Same)이라는 명칭으로 2004년 9월 29일에 출원된 미국 특허출원번호 제10/952,172호에 설명되어 있으며, 이 문헌은 그 전체가 여기에 참고문헌으로 포함된다. 이것은 온-칩 전력 공급 전류 경도들의 길이를 감소시키는데 효과적일 수 있으며, 따라서 IC 다이 내에서 IR 전압 강하를 감소시킨다.
일 실시예에 있어서, 열 분산기의 크기는 도 3a~3c에 예시된 바와 같이, 패키지 몰드 본체 크기보다 더 작다. 이와 달리, 열 분산기의 크기는 또한 패키지 몰드 본체와 거의 동일한 크기이거나, 패키지 몰드 본체의 크기보다 더 클 수 있다. 그 예들이 "다이업 어레이 패키지들에서 열적 및 전자기적 간섭(EMI) 차폐 향상을 위한 장치 및 방법"(Apparatus and Method for Thermal and Electromagnetic Interference (EMI) Shielding Enhancement in Die-p Array Packages)이라는 명칭 으로 2004년 6월 21일에 출원된 미국 특허출원번호 제10/870,927호에 설명되어 있으며, 이 문헌은 그 전체가 여기에 참고문헌으로 포함된다.
다음 단락들에서, 본 발명의 몇몇 전형적인 실시예들이 다양한 IC 패키지들에 나타내져 있다. 도면들 및 설명들은 본 발명을 제한하도록 의도된 것이 아니며, 단지 예로써 동작의 원리를 예시하는 것이다. 아래에 설명된 많은 예들은 열 분산기를 포함한다. 그러나, 예컨대 도 2a ~ 2f에 도시된 바와 같이, 본 발명의 몇몇 실시예들은 통합된 열 분산기들을 갖지 않는다.
<통합된 열 분산기를 구비하는 구체적인 BGA 실시예들>
도 3a~3e는 몰드 컴파운드(112)에 의해 적어도 부분적으로 덮인 열 분산기(302)를 갖는 몰디드 플라스틱 미세피치(fine pitch) 볼 그리드 어레이(BGA) 패키지들의 전형적인 실시예들을 예시한다. 도 3a~3e의 실시예들에 있어서, 열 분산기(302)의 구성은 패키지마다 다양하다.
예를 들어, 도 3a는 노출된(몰드 컴파운드(112)로 덮이지 않은) 열 분산기(302)의 평평한 상부 표면(304)을 가지면서 부분적으로 매립된 방식으로 패키지(300)와 통합된 평평한 열 분산기(302)를 갖는 패키지(300)를 예시한다. 패키지(300)에서, IC 다이(102)는 하나 또는 더 많은 와이어 본드들(114)에 의해 기판(110)에 전기적으로 상호접속된다. 하나 또는 더 많은 열적 상호접속 부재들(208)이 다이(102)의 상부 표면에 부착된다. 몰드 컴파운드(112)가 다이(102), 와이어 본드들(114), 기판(110)의 상부 표면, 및 열적 상호접속 부재들(208)을 밀 봉한다. 일 실시예에 있어서, 몰드 컴파운드(112)는 몰드 공정, 소(saw) 분리(singulation) 기술, 또는 다른 형성 기술을 사용하여 기판(110) 상에 형성될 수 있다. 열 분산기(302)의 평펴안 하부 표면(306)은 열적 상호접속 부재들(208) 각각의 상부 부분에 결합된다. 도 3a에서, 열 분산기(302)는 몰드 컴파운드(112)에 의해 부분적으로 밀봉된다. 열 분산기(302)의 하부 표면(306) 및 주변 가장자리들은 몰드 컴파운드(112)와 접촉하고, 열 분산기(302)의 상부 표면(304)은 몰드 컴파운드에 의해 덮이지 않는다. 열 분산기(302)의 상부 표면(304)은 몰드 컴파운드(112)의 상부 표면과 동일 평면을 이룬다.
실시예들에 있어서, 열 분산기(302)는 몰드 컴파운드(112)에 의해 부분적으로 또는 완전히 밀봉된다. 또한, 도 3a에 평평하게 도시되어 있지만, 다른 실시예들에 있어서, 열 분산기(302)는 다른 형상들을 가질 수 있으며, 규칙적이거나 불규칙적인 형상 및 평면 또는 비평면을 포함한다.
도 3b는, 패키지(300)와 유사하나, 부분적으로 매립되는 방식으로 패키지(300)와 통합된 비평면 열 분산기(302)를 갖는 패키지(350)를 예시한다. 도 3b에서, 열 분산기(302)는 캡과 같은 형상을 갖는데, 열 분산기(302)의 캐비티(cavity) 쪽이 다이(102)를 향해 면한다. 열 분산기(302)의 하부 표면(306)은 열적 상호접속 부재들(208) 각각의 상부 부분에 결합된다. 열 분산기(302) 상부 표면(304)의 평평한 부분(308)은 몰드 컴파운드(112)에 의해 덮이지 않고, 열 분산기(302)의 나머지 부분은 몰드 컴파운드(112)에 의해 덮인다. 예를 들어, 열 분산기(302)의 나머지 평평한 부분으로부터 연장함에 따라 바깥으로 기울어지는 주변의(perimeter) 각진 벽 부분(310)은 몰드 컴파운드(112)에 의해 덮인다.
도 3c는 매립되지 않는 구성으로 패키지(360)로 통합된 평평한 열 분산기(302)(도 3a와 유사)를 갖는 패키지(360)를 예시한다. 열 분산기(302)의 하부 표면(306)은 열적 상호접속 부재들(208) 각각의 상부 부분에 결합된다. 열 분산기(302)는 몰드 컴파운드(112)의 평평한 상부 표면에 부착된다. 따라서, 열 분산기(302)의 하부 표면(306)은 몰드 컴파운드(112)와 접촉하고, 열 분산기(302)의 나머지 부분은 몰드 컴파운드(112)와 접촉하지 않는다. 따라서, 도 3c의 실시예에 있어서, 열 분산기(302)는 몰드 컴파운드(112)가 도포된 후에 패키지(360)에 부착될 수 있다.
도 3d는 패키지(360)와 유사하나 비평면 열 분산기(302)를 갖는 패키지(370)를 예시한다. 열 분산기(302)는 평평한 중앙 부분(312)을 갖는데, 이 부분은 패키지(370)가 회로 보드에 실장될 때 회로 보드(도 3d에 도시하지 않음)에 열 분산기(302)를 결합하도록 구성된 주위의 복수개의 리드들(314)에 연결된다. 중앙 부분(312)의 하부 표면(306)은 열적 상호접속 부재들(208)에 부착된다. 열 분산기(302)의 리드들(314)은 각각 어께부분(shoulder)에서 중앙 부분(312)으로부터 회로 보드를 향해 아래로 절곡된다. 각 리드(314)의 단부는 열 분산기(302)로부터 밖으로 구부러진 발(foot, 372)을 가질 수 있으며, 예컨대 회로 보드에의 직접적인 열적 및/또는 전기적 결합을 위해 회로 보드에 실장되도록 구성된다.
도 3e는 패키지(380)를 예시하는데, 여기서 열적 상호접속 부재(208)는 도 2f의 구성과 유사하게 노출된 표면들(252)을 갖는 절두된 솔더볼들이다. 또한, 열 분산기(302)는 열적 상호접속 부재(208)의 표면들(252)에 대응하는 위치에 위치하는 패드들(382)을 갖는다. 패드들(382)은 표면들(252)에 부착하기 전 재료(386)로 미리 증착된다. 미리 증착된 패드들(382)은 열 전도성 재료(386), 예컨대 솔더 또는 열 분산기(302)를 열적 상호접속 부재들(208)에 기계적으로 부착하는 에폭시로 도금될 수 있다. 일 실시예에 있어서, 도금 재료(386)는 또한 전기적 전도성이다. 열 분산기(302)는 리플로우(reflow), 경화, 또는 다른 부착 공정 동안 열적 상호접속 부재(208)에 결합된다. 또한, 일 실시예에 있어서, 제조가 완료된 후, 에어갭(air gap, 384)이 열 분산기(302) 아래 열 분산기(302)의 하부 표면(306)과 몰드 컴파운드(112)의 상부 표면 사이에 추가적으로 존재할 수 있다. 도금 재료(386)는 열 분산기(302)를 몰드 컴파운드(112)의 소정 거리 상부에 지지하여 에어갭(384)을 제공한다.
<통합된 열 분산기를 구비하는 구체적인 PBGA 실시예들>
도 4a 및 4b는 통합된 열 분산기(302)에 결합된 적어도 하나의 열적 상호접속 부재(208)를 갖는 몰디드 플라스틱 볼 그리드 어레이(PBGA)의 전형적인 실시예들을 예시한다.
도 4a는 본 발명의 일 실시예에 따른 부분적으로 매립된 열 분산기(302)를 구비하는 패키지(400)를 나타낸다. 도 4a에서, IC 다이(102)는 와이어 본드들(114)에 의해 기판(110)에 전기적으로 상호접속된다. 하나 또는 더 많은 열적 상호접속 부재들(208)이 다이(102)와 열 분산기(302) 사이에 결합된다. 또한, 열적 상호접속 부재들(208)은, 도 2f를 참조하여 위에서 설명된 바와 유사하게, 절두된 상부 부분을 갖는 것으로 도시되어 있다. 열 분산기(302)의 하부 표면(306)은 열적 상호접속 부재들(208)의 상부 표면들(252)에 부착된다. 몰드 컴파운드(112)가 몰딩 공정에 의해 형성되고, 다이(102), 와이어 본드(114), 기판(110)의 상부 표면의 일 부분, 및 열 분산기(302)의 평평한 상부 부분(402)를 제외한 열 분산기(302)의 모든 부분을 포하마여 패키지(400)의 많은 부분을 밀봉한다.
도 4a에서, 열 분산기(302)는 캡 모양으로, 다이(102)를 향해 면하는 캐비티(474)를 갖고, 열적 상호접속 부재들(208), 다이(102), 및 기판(110)의 상부 표면 상의 와이어 본드들(114)을 감싼다. 열 분산기(302)의 캡 모양은 상부 평면 부분, 상부 평면 부분에서 아래로 연장하고 캐비티(474)를 둘러싸는 외향 경사 측벽들, 및 상기 측벽들의 하부 가장자리 둘레에 주변부 림(peirmeter rim) 부분(404)을 갖는다. 열 분산기(302)의 주변부 림 부분(404)의 하부 표면은 에폭시, 접착제, 솔더, 또는 다른 접착제와 같은 접착제(406)에 의해 기판(110)의 상부 표면에 부착된다.
열 분산기(302)는 규칙적 또는 불규칙적인 어떠한 형상이든 가능하며, 평면 또는 비평면일 수 있다. 예를 들어, 도 4b는, 열 분산기(302) 모양이 평면인 것을 제외하며, 도 4a의 패키지(400)과 유사한 패키지(450)를 나타낸다. 열 분산기(302)의 상부 표면(304)은 몰드 컴파운드(112)에 의해 덮이지 않는다. 열 분산기(302)의 외부 가장자리들은 몰드 컴파운드(112)에 의해 덮인다. 열 분산기(302)의 하부 표면(306)은 몰드 컴파운드(112) 내에 매립되고, 열적 상호접속 부재들(208)의 상부 표면들(252)에 부착된다.
<통합된 열 분산기를 구비하는 구체적인 리드프레임 실시예들>
본 발명의 실시예들은 많은 IC 패키지들로 구현될 수 있다. 예를 들어, 도 5a~5c는 적어도 하나의 열적 상호접속 부재(208) 및 리드프레임 패키지와 통합된 열 분산기(502)를 갖는 구체적인 실시예들을 예시한다. 예를 들어, 도 5a는 다이(102)가 리드프레임(516)의 다이 부착 패드(504)에 부착된 패키지(500)를 예시한다. 리드프레임(516)은 복수개의 리드들(518)과 다이 부착 패드(504)를 포함한다. 다이(102)는 하나 또는 더 많은 와이어 본드들(514)에 의해 다이 부착 패드(504) 및/또는 리드들(518)과 전기적으로 상호접속된다. 또한, 리드들(518)은 하나 또는 더 많은 와이어 본드들(514)로 다이 부착 패드(504)와 전기적으로 상호접속된다. 열 분산기(502)는 캡 모양으로, 다이(102)를 향해 면하는 캐비티(520)를 갖는다. 다이(102)와 열 분산기(502)의 캐비티(520) 내 하부 표면(522)은 하나 또는 더 많은 열적 상호접속 부재들(208)에 의해 연결되는데, 이들은 절두되거나 또는 그렇지 않을 수 있다.
패키지(500)는 몰드 컴파운드(512)에 의해 밀봉되는데, 몰드 컴파운드는 캐비티(520)를 포함하여 열 분산기(502)와 다이(102) 사이의 갭을 채운다. 열 분산기(502)의 주변부 림 부분(524)의 하부 표면은 리드프레임(516)에 실장된다. 도 5a에 도시된 바와 같이, 주변부 림 부분(524)의 하부 표면과 리드프레임(516)은 개선된 기계적 결합을 위해 서로 맞물리도록 구성될 수 있다.
도 5b는, 열 분산기(502)가 평평하고 따라서 리드프레임(516)에 실장되지 않는 것을 제외하면, 도 5a의 패키지(500)과 유사한 패키지(550)를 예시한다.
도 5c는, 열 분산기(502)가 몰드 컴파운드(112) 내에 완전히 매립되는 것을 제외하면, 도 5b의 패키지(550)와 유사한 패키지(560)을 예시한다.
비록 다이업 구성(즉, 실장될 때 다이(102)의 회로 면이 회로 보드로부터 멀어지게 면함)이 도 5a~5c에 도시되어 있지만, 이들은 예시적인 목적을 위해 도시된 것이다. 본 발명의 실시예들은 다이다운(die-down) 리드프레임 패키지들에도 적용될 수 있다.
또 다른 실시예에 있어서, 하나 또는 더 많은 열적 상호접속 부재들(208)이, BGA 패키지들에 대해 도 2a~2f에 도시된 바와 유사한 방식으로, 통합된 열 분산기 없이 리드프레임 패키지에서 사용될 수 있다.
<통합된 열 분산기를 구비하는 구체적인 QFN 패키지 실시예들>
도 6a 및 6b는, 마이크로 리드프레임 패키지들(MLP) 또는 마이크로 리드프레임(MLF) IC 패키지들로도 알려진 노리드(no-lead) 쿼드 플랫 패키지들(QFP)의 구체적인 실시예들을 예시하는데, 이들 각각은 적어도 하나의 열적 상호접속 부재들(208) 및 통합된 열 분산기(602)를 갖는다. 예를 들어, 도 6a는 다이(102)가 다이 부착 패드(604)에 부착된 패키지(600)를 예시한다. 다이(102)는 하나 또는 더 많은 와이어 본드들(614)에 의해 다이 부착 패드(604) 및/또는 리드들(616)과 전기적으로 상호접속된다. 열 분산기(602)는 캡 모양으로, 다이(102)를 향해 면하는 캐 비티(620)를 갖는다. 다이(102)와 열 분산기(602)의 캐비티(622) 내 하부 표면(622)은 하나 또는 더 많은 열적 상호접속 부재들(208)에 의해 연결되는데, 이들은 절두되거나 또는 그렇지 않을 수 있다.
패키지(600)는 몰드 컴파운드(612)에 의해 밀봉되는데, 몰드 컴파운드는 캐비티(620)를 포함하여 열 분산기(602)와 다이(102) 사이의 갭을 채운다. 열 분산기(602)의 주변부 림 부분(624)의 하부 표면은 리드들(616)에 실장된다. 도 6a에 도시된 바와 같이, 주변부 림 부분(624)의 하부 표면과 리드들(616)은 개선된 기계적 결합을 위해 서로 맞물리도록 구성될 수 있다.
도 6b는, 열 분산기(602)가 평평하고 따라서 리드들(616)에 실장되지 않는 것을 제외하면, 도 6a의 패키지(600)와 유사한 패키지(650)를 예시한다.
<IC 패키지 제조 공정의 구체적인 실시예: 선택사양의 열 분산기 부착 전 밀봉>
도 7a는 본 발명의 제조 실시예들에 대한 구체적인 공정을 제공하는 순서도(700)를 나타낸다. 순서도(700)는 도 7b~7d를 참조하여 설명되는데, 이 도면들은 다양한 제조 단계들에서의 BGA 패키지를 나타낸다. 순서도(700)는, 여기에 개시된 내용으로부터 관련 분야(들)에서 숙련된 자들에 의해 이해되듯이, 다른 패키지 유형들을 제조하기 위해 변형된 방식 또는 변형 없이 적용될 수 있다. 순서도(700)에서 열 분산기를 부착하는 선택사양의 단계(단계(710))는 열 분산기가 제공될 것이 요구되는지에 따라 수행될 수 있다.
순서도(700)는 단계(701)로 시작한다. 단계(701)에서, 다이가 기판에 실장된다. 예를 들어, 상기 다이는 도 2a~2c에 도시된 다이(102)인데, 다이 접착제(106)를 사용하여 기판(110)에 부착된다. 다이 접착제(106)는 에폭시 및/또는 필름 접착체와 같은 적합한 접착제는 어떠한 유형이든 가능하며, 또는 다른 유형의 접착제 또는 부착 기구일 수 있다.
단계(702)에서, 열적 상호접속체들이 상기 IC 다이의 상부 표면상에 실장된다. 예를 들어, 도 2a~2c에 도시된 바와 같이, 하나 또는 더 많은 열적 상호접속 부재들(208)이 다이(102) 상의 접촉 패드들(202)에 실장된다. 도 7b는, 단계들(701, 702) 후에, 부분적으로 조립된 패키지(750)의 일 예를 예시한다. 일 실시예에 있어서, 열적 상호접속 부재들(208)이 솔더볼들일 때, 솔더볼들을 BGA 패키지의 하부에 실장하기 위해 사용되는 통상의 볼 실장 공정이 다이(102)에 솔더볼을 실장하기 위해 사용될 수 있다.
단계(704)에서, 와이어 본드들이 다이와 기판 사이에 결합된다. 예를 들어, 다이(102)는 와이어본드들(114)을 부착하는 와이어 본딩 공정을 통해 기판(110)에 전기적으로 연결될 수 있다. 도 7c는 단계들(701~704) 후에 부분적으로 조립된 패키지(760)의 일 예를 예시한다.
단계(706)에서, 패키지가 몰드 컴파운드로 밀봉된다. 예를 들어, 상기 몰드 컴파운드는 몰드 컴파운드(112)이다. 도 2a~2c에 도시된 바와 같이, 몰드 컴파운드(112)는 다이(102), 와이어 본드(114), 적어도 하나의 열적 상호접속 부재(208), 및 기판(110)의 전부 또는 부분을 덮는다. 도 7d는 단계들(701~706) 후에 부분적으 로 조립된 패키지(770)의 일 예를 예시한다.
선택사양의 단계(708)에서, 몰드 컴파운드 상층의 부분 또는 전체가 제거된다. 예를 들어, 일 실시예에 있어서, 몰드 컴파운드(112)의 층이 하나 또는 더 많은 열적 상호접속 부재들(208)이 절두되도록 제거된다(즉, 열적 상호접속 부재(208)의 상부 부분이 몰드 컴파운드(112) 상부 층의 일부분 또는 전체 상부 층과 함께 제거된다).
도 7a는 단계들(708a, 708b) 중 하나를 선택사양으로 포함하는 것으로 단계(708)를 나타낸다. 선택사양의 단계(708a)에서, 몰드 컴파운드의 전체 상부층이 도 2f에 도시된 바와 같이 제거된다. 도 7e는 단계(708a)의 구현예를 예시하는데, 그라인딩 공구(702)가 몰드 컴파운드(112)의 전체 상부 층을 갈아내기 위해 사용되어 열적 상호접속 부재들(208)의 일 부분을 갈아내고 열적 상호접속 부재들(208)의 표면(252)을 노출시킨다.
선택사양의 단계(708b)에서는, 캐비티가 몰드 컴파운드 내에 형성된다. 도 7f는 단계(708b)의 구현예를 예시한다. 도 7f에 도시된 바와 같이, 라우팅(routing) 공구(704)가 몰드 컴파운드(112)의 상부 층의 중앙 부분을 제거하기 위해 사용되어 몰드 컴파운드(112)의 상부 층 내에 캐비티(706)를 형성한다. 캐비티(706)를 형성하는 공정에서, 라우팅 공구(704)는 캐비티(706) 아래에 있는 열적 상호접속 부재들(208)의 일 부분을 제거하여 중앙에 위치한 열적 상호접속 부재들(208)의 표면(252)을 노출시킨다.
실시예들에 있어서, 위에 설명된 방법들과 다른 재료 제거 방법들이 단계 들(708, 708a, 708b)에서 사용되어 몰드 상부 재료를 제거하고 하나 또는 더 많은 열적 상호접속체들을 노출시킬 수 있다. 식각 또는 레이저 기계 가공과 같은 다른 표면 기계가공 방법들이 몰드 재료를 제거하고 열적/전기적 상호접속 요소들을 노출시키기 위해 사용될 수 있다.
위에서 설명된 바와 같이, 단계(708)(및 하위단계들(708a, 708b))는 선택사양이다. 다른 실시예에 있어서, 단계(708)는 수행되지 않고, 몰드 컴파운드의 층 및/또는 캐비티는 제거되지 않는다.
선택사양의 단계(710)에서, 열 분산기가 패키지에 부착된다. 예를 들어, 상기 열 분산기는 위에서 설명된 열 분산기(302, 502, 602 또는 702)이다. 열 분산기를 갖지 않는 패키지의 일 실시예에 있어서, 선택사양의 단계(710)는 수행되지 않는다. 단계(710)이 수행될 때, 열 분산기는 하나 또는 더 많은 노출된 열적 상호접속체들에 결합되며, 상호접속체들은 절두되거나 그렇지 않을 수 있다.
순서도(700)의 단계들은 도 7a에 도시된 것과 다른 순서로 수행될 수 있다. 예를 들어, 단계(704)는 열적 상호접속체들이 단계(702)에서 다이 표면에 부착되기 전에 수행될 수 있다.
도 8a는 열 분산기를 IC 패키지에 부착하기 위한 공정을 나타내는 순서도(800)를 예시한다. 순서도(800)는 도 8b 및 8c를 참조하여 설명되는데, 이들은 다양한 제조단계들에서의 BGA 패키지를 나타낸다. 순서도(800)는, 여기에 개시된 내용으로부터 관련 분야(들)에서 숙련된 자들에 의해 이해되듯이, 다른 패키지 유형들을 제조하기 위해 변형된 방식 또는 변형 없이 적용될 수 있다.
순서도(800)는 단계(802)로 시작한다. 단계(802)에서, 하나 또는 더 많은 미리 도금된 패드들을 갖는 열 분산기가 수용된다. 예를 들어, 열 분산기는 도 8b에 도시된 바와 같은 열 분산기(302)이다. 도 8b는 부분적으로 조립된 패키지(850) 및 열 분산기(302)를 나타낸다. 열 분산기(302)는 도금 재료(386)로 도금된 패드들(382)을 갖는다. 도금 재료(386)는 열전도성 물질, 예컨대 솔더 또는 에폭시일 수 있다.
단계(804)에서, 열 분산기가 패키지 상에 배치된다. 예를 들어, 도 8c에 도시된 바와 같이, 열 분산기(302)는, 도금 재료(386)가 열적 상호접속체들(208)의 표면(252)에 접촉하도록, 부분적으로 조립된 패키지(860) 상에 배치된다.
단계(806)에서, 열 분산기가 패키지에 부착되게 된다. 예를 들어, 열 분산기와 패키지를 부착하기 위해, 리플로우(reflow) 또는 경화(curing) 공정이 수행될 수 있다. 상기 리플로우 또는 경화 공정은 열 분산기(302)가 부분적으로 조립된 패키지(860)에 부착되도록 하여 도 8c에 예시된 바와 같은 패키지(870)를 형성한다. 리플로우 공정은 도금 재료(386)에 대해 솔더 도금 실시예를 위해 사용될 수 있으며, 경화 공정은 도금 재료(386)에 대해 에폭시 재료 실시예를 위해 사용될 수 있다. 조립 후, 완성된 패키지는 열 분산기(302)와 몰드 컴파운드(112) 사이에 에어갭(384)을 가질 수 있다.
<IC 패키지 제조 공정의 구체적인 실시예: 열 분산기 부착 후 밀봉>
도 9a는 본 발명의 제조 실시예들을 위한 구체적인 공정을 제공하는 순서 도(900)를 예시한다. 순서도(900)는 도 9b 및 9d를 참조하여 설명되는데, 이들은 다양한 제조단계들에서의 BGA 패키지를 나타낸다. 순서도(900)는, 여기에 개시된 내용으로부터 관련 분야(들)에서 숙련된 자들에 의해 이해되듯이, 다른 패키지 유형들을 제조하기 위해 변형된 방식 또는 변형 없이 적용될 수 있다.
순서도(900)는 단계(902)로 시작한다. 단계(902)에서, 다이가 기판에 실장된다. 예를 들어, 상기 다이는 도 3a의 다이(102)인데, 기판(110)에 부착된다.
단계(904)에서, 와이어 본드들이 다이와 기판 사이에 결합된다. 예를 들어, 도 3a에 도시된 바와 같이, 다이(102)는 와이어본드들(114)을 적용하는 와이어 본딩 공정을 통해 기판(110)에 전기적으로 연결된다.
단계(906)에서, 열적 상호접속체들이 상기 다이의 상부 표면에 실장된다. 예를 들어, 하나 또는 더 많은 열적 상호접속 부재들(208)이 다이(102) 상부 표면 상의 접촉 패드들(202)에 실장될 수 있다. 도 9b는, 단계들(902, 904, 906) 후에, 부분적으로 조립된 패키지(920)의 일 예를 예시한다. 일 실시예에 있어서, 솔더볼들을 BGA 패키지의 하부에 실장하기 위해 사용되는 통상의 볼 실장 공정이 다이(102)에 열적 상호접속 부재들(208)을 실장하기 위해 사용될 수 있다.
단계(908)에서, 열 분산기가 열적 상호접속체들에 부착된다. 예를 들어, 도 3a에 도시된 바와 같이, 열 분산기(302)는 열적 상호접속 부재들(208)에 부착된다. 또 다른 실시예에 있어서, 열 분산기(302)는 도 3e에 도시된 바와 같이 미리 도금된 패드들을 가질 수 있다. 도 9c는 단계들(902~908) 후에 부분적으로 조립된 패키지(770)의 일 예를 예시한다.
단계(910)에서, 패키지가 몰드 컴파운드로 밀봉된다. 예를 들어, 도 3a에 도시된 바와 같이, 몰드 컴파운드(112)는 다이(102), 와이어 본드114), 적어도 하나의 열적 상호접속 부재(208), 및 기판의 전부 또는 부분을 덮는다. 도 9d는 단계들(902~910) 후에 부분적으로 조립된 패키지(940)의 일 예를 예시한다.
순서도(900)의 단계들은 도 9a에 도시된 것과 다른 순서로 수행될 수 있다. 예를 들어, 단계(906)는 단계(904) 전에 수행될 수 있다.
또 다른 실시예에 있어서, 열적 상호접속체들은, 다이에 부착되기 전에, 열 분산기에 부착될 수 있다. 도 9e는 본 발명의 제조 실시예들을 위한 구체적인 공정을 제공하는 순서도(950)를 나타낸다. 순서도(950)는 도 9f~9h를 참조하여 설명되는데, 이들 도면들은 다양한 제조 단계들에서의 BGA 패키지를 나타낸다. 순서도(950)는, 여기에 개시된 내용으로부터 관련 분야(들)에서 숙련된 자들에 의해 이해되듯이, 다른 패키지 유형들을 제조하기 위해 변형된 방식 또는 변형 없이 적용될 수 있다.
순서도(950)는 단계(952)로 시작한다. 단계(952)에서, 다이가 기판에 실자된다. 예를 들어, 다이는 도 3a의 다이(102)인데, 기판(110)에 실장된다.
단계(954)에서, 와이어 본드들이 다이와 기판 사이에 결합도니다. 예를 들어, 도 3a에 도시된 바와 같이, 다이(102)는 와이어 본드들(114)을 적용하는 와이어 본딩 공정을 통해 기판(110)에 전기적으로 연결된다.
단계(956)에서, 열적 상호접속체들이 열 분산기의 하부 표면에 실장된다. 예를 들어, 하나 또는 더 많은 열적 상호접속 부재들(208)이, 도 9f에 도시된 바와 같이, 열 분산기(302)의 하부 표면(306)에 실장될 수 있다. 일 실시예에 있어서, 솔더볼들을 BGA 패키지의 하부에 실장하기 위해 사용되는 통상의 볼 실장 공정이 열 분산기(302)에 열적 상호접속 부재들(208)을 실장하기 위해 사용된다. 또 다른 실시예에 있어서, 열 분산기(302)는 미리 도금된 패드들(도 9f에 도시하지 않음)을 갖는다.
단계(958)에서, 상기 열적 상호접속체들이 다이의 상부 표면에 부착된다. 예를 들어, 열적 상호접속 부재들(208)이 다이(102)에 부착된다. 도 9g는 단계(958) 후에 부분적으로 조립된 패키지(980)의 일 예를 예시한다.
단계(960)에서, 패키지가 몰드 컴파운드로 밀봉된다. 예를 들어, 몰드 컴파운드(112)는 다이(102), 와이어 본드들(114), 열적 상호접속 부재들(208), 및 기판(110)으 전부 또는 부분을 덮기 위해 사용된다. 도 9h는 단계들(902~910)의 완료 후에 부분적으로 조립된 패키지(990)의 일 예를 예시한다.
<기판에 결합된 열 분산기의 구체적인 실시예들>
실시예들에 있어서, 열적 상호접속 부재들은 집적회로 패키지에서 열 분산기를 기판에 결합시키기 위해 사용될 수 있다. 예를 들어, 도 10a~10c는 본 발명의 전형적인 실시예들에 따라 패키지 기판에 열적으로 결합된 열 분산기를 갖는 구체적인 BGA 패키지들의 단면도들을 예시한다. 도 10a~10c의 실시예들은 예시적인 몰적으로 제공된다. 다른 실시예들에 있어서, 열적 상호접속 부재들은 기판에 열 분산기를 결합하기 위해 다른 유형의 IC 패키지들에서 사용될 수 있다. 또한, 열적 상호접속 부재들이 솔더볼들일 때, 그것들은 절두되거나 그렇지 않을 수 있다. 본 명세서의 다른 곳에서 설명된 재료들 또는 그 밖에 공지된 재료들을 포함하여, 구리, 금, 다른 금속들 및/또는 금속 합금들과 같은 다른 재료들이 열적 상호접속 부재들을 위해 사용될 수 있다.
도 10a~10c의 패키지들은 도 3a의 패키지(300)과 대체로 유사하나, 다음에 설명된 몇 가지 차이점들을 갖는다. 도 10a는 열 분산기(302)의 하부 표면을 기판(110)의 상부 표면(1002)에 결합시키는 복수개의 열적 상호접속 부재들(208)을 갖는 패키지(1000)를 나타낸다. 일 실시예에 있어서, 열적 상호접속 부재들(208)은, 다이(102)에 의해 발생되어 기판(110)으로 들어가는 열이 열 분산기(302)로 전달될 수 있도록, 기판(110)과 열 분산기(302) 사이에 열 전도 경로를 제공한다.
열적 상호접속 부재들(208)은 기판(110)의 전기적 비전도성 위치 및/또는 기판(110)의 전기적 전도성 위치에서 기판(110)의 상부 표면(1002)에 결합될 수 있다. 예를 들어, 열적 상호접속 부재(208)의 하부 표면은 기판(110)의 유전층 또는 솔더 레지스트층의 표면에 부착될 수 있는데, 이들은 전형적으로 전기적 비전도성이고 상대적으로 낮은 열전도율을 갖는다. 또 다른 예에 있어서, 열적 상호접속 부재(208)으 하부 표면은 트레이스(trace), 본드 핑거(finger), 접촉 패드, 접지/전력 링 등과 같은 기판(110)의 도전체들(1004)에 부착될 수 있는데, 이들은 전형적으로 금속(예컨대, 금속 호일(foil), 도금 등), 예컨대 구리, 알루미늄, 금, 주석, 니켈, 은, 다른 금속 또는 금속들/합금들의 조합으로 제조된다.
열적 상호접속 부재(208)가 기판(110)의 도전체(1004)를 열 분산기(302)에 결합하는 실시예에 있어서, 열적 상호접속 부재(208)는, 열적 상호접속 부재(208)가 전기적으로 전도성일 때, 열 분산기(302)에 전기적 전도성 경로를 제공할 수 있다.
도 10a에 도시된 바와 같이, 열 분산기(302)는 몰드 컴파운드(112) 상부 표면의 면적보다 더 작은 면적을 가지며, 그 결과 몰드 컴파운드(112) 상부 표면의 주변 영역이 열 분산기(302)에 의해 덮이지 않는다. 도 10b는, 열 분산기(302)가 몰드 컴파운드(112) 상부 표면의 면적과 거의 동일한 면적을 갖는 것을 제외하면, 도 10a의 패키지(1000)와 유사한 패키지(1010)를 나타낸다.
어떠한 수의 열적 상호접속 부재들(208)이든 열 분산기(302)를 기판(110)에 결합시키기 위해 제공될 수 있으며, 열적 상호접속 부재들(208)들의 어레이를 포함할 수 있다. 예를 들어, 도 10a 및 10b 에서, 열적 상호접속 부재들(208)의 한쌍의 링들이 기판(110) 상부 표면 상의 다이(102)를 에워싼다. 요구될 때, 이러한 열적 상호접속 부재들(208)의 어떠한 수의 링들이라도 제공될 수 있다. 도 10c는, 열적 상호접속 부재들(208)의 단일 링이 기판(110) 상부 표면(1002) 상의 다이(102)를 에워싸는 것을 제외하면, 도 10b의 패키지(1010)와 유사한 패키지(1020)를 나타낸다.
실시예들에 있어서, 순서도들(700, 900, 950)이 열적 상호접속체들을 열 분산기에 형성/부착하는 단계를 포함하도록 변형되어 열 분산기를 기판에 결합시키기 위해 사용될 수 있다.
비록 도 10a~10c가 기판(110)과 열 분산기(302) 사이에 결합된 열적 상호접 속 부재들(208)을 나타내지만, 패키지들(1000, 1010, 1020)은 또한 다이(102)의 상부 표면을 열 분산기(302)에 결합시키는 열적 상호접속 부재들(208)을 포함할 수 있다.
<결론>
위에서 본 발명의 다양한 실시예들이 설명되었는데, 이들 실시예들은 한정이 아닌, 단지 예를 들기 위한 수단으로서 제시되었다는 점이 이해되어야 한다. 관련된 기술 분야에서 숙련된 자들에게 본 발명의 사상 및 영역으로부터 벗어나지 않으면서 형식적이거나 구체적인 다양한 변경이 이뤄질 수 있음은 명백할 것이다. 따라서, 본 발명의 외연 및 범위가 상술한 예시적인 실시예들 중 어느 것에 의해서도 한정되지 않아야 할 것이며, 오직 후술하는 청구범위 및 그 균등 범위에 부합하게 한정되어야 할 것이다.
본 발명의 실시예들에 따르면, 반도체 다이들 상의 과열 블록들 혹은 과열점들로부터 선택적으로 열을 제거하는 비싸지 않으며 신뢰성 있는 시스템 및 방법이 제공된다. 특히, 다이 상의 과열점들로부터 열을 제거하는 열적 상호접속 부재들을 채택함으로써 상기 다이를 밀봉하는 몰드를 통해 IC 다이로부터 외부 환경까지 열 전달을 위한 하나 또는 더 많은 경로들을 제공할 수 있다. 또한, 본 발명의 실시예들은 몰딩된 플라스틱으로 밀봉된 모든 종류의 패키지들에서 구현되어 소자 전체의 열 방출 성능을 개선할 뿐만 아니라 온-칩 과열점 냉각을 제공할 수 있다.

Claims (10)

  1. 접촉 패드를 갖는 집적회로(IC) 다이로서, 상기 접촉 패드는 상기 IC 다이가 동작 상태에 있을 때 상기 IC 다이의 표면 상의 상대적으로 차가운 지점보다 더 온도가 높은 상기 IC 다이의 표면 상의 과열점 상에 위치하는 상기 IC 다이; 및
    상기 접촉 패드에 부착된 열적 상호접속 부재로서, 상기 IC 다이가 동작 상태에 있을 때, 상기 과열점의 온도가 상기 상대적으로 차가운 지점의 온도와 같아지도록 상기 과열점 상에 위치하는 상기 열적 상호접속 부재를 포함하는 집적회로 패키지.
  2. 삭제
  3. 청구항 1에 있어서, 상기 IC 다이 및 상기 열적 상호접속 부재의 적어도 일 부분을 밀봉하는 몰드 컴파운드를 더 포함하는 집적회로 패키지.
  4. 청구항 1에 있어서, 상기 열적 상호접속 부재는 상기 접촉 패드에 전기적 및 열적으로 결합된 집적회로 패키지.
  5. (a) 다이를 기판에 부착시키되, 상기 다이는, 상기 다이가 동작 상태에 있을 때, 상기 다이의 표면 상의 상대적으로 차가운 지점보다 더 온도가 높은 상기 다이의 표면 상의 과열점 상에 위치하는 접촉패드를 갖는 상기 다이를 부착하는 단계;
    (b) 상기 다이와 상기 기판 사이에 적어도 하나의 와이어 본드를 결합시키는 단계;
    (c) 열적 상호접속 부재를 상기 접촉 패드에 결합시키는 단계; 및
    (d) 상기 다이, 상기 적어도 하나의 와이어 본드, 및 상기 열적 상호접속 부재의 적어도 일 부분을 몰드 컴파운드로 밀봉하는 단계를 포함하는 집적회로(IC) 패키지 제조방법.
  6. 청구항 5에 있어서,
    (e) 상기 밀봉된 열적 상호접속 부재 중 적어도 하나의 열적 상호접속 부재를 노출시키는 단계를 더 포함하는 집적회로 패키지 제조방법.
  7. 대향하는 제1 및 제2 표면들을 갖는 기판;
    상기 기판의 상기 제1 표면에 실장된 집적회로(IC) 다이;
    열 분산기; 및
    상기 기판의 상기 제1 표면을 상기 열 분산기의 표면에 결합시키는 열적 상호접속 부재를 포함하며,
    여기서, 상기 열적 상호접속 부재는 상기 IC 다이가 동작 상태에 있을 때, 상기 IC 다이의 표면 상의 과열점의 온도가 상기 IC 다이의 표면 상의 상대적으로 차가운 지점의 온도와 같아지도록 상기 과열점 상에 위치하는 집적회로 패키지.
  8. 청구항 7에 있어서, 상기 열적 상호접속 부재는 솔더볼인 집적회로 패키지.
  9. (a) 다이를 기판에 부착하는 단계;
    (b) 열적 상호접속 부재를 상기 기판에 결합시키는 단계;
    (c) 상기 다이 및 상기 열적 상호접속 부재의 적어도 일 부분을 몰드 컴파운드로 밀봉하는 단계; 및
    (d) 상기 열적 상호접속 부재를 열 분산기에 결합시키는 단계를 포함하며,
    여기서, 상기 열적 상호접속 부재는 상기 다이가 동작 상태에 있을 때, 상기 다이의 표면 상의 과열점의 온도가 상기 다이의 표면 상의 상대적으로 차가운 지점의 온도와 같아지도록 상기 과열점 상에 위치하는 집적회로 패키지 제조방법.
  10. 청구항 9에 있어서, 상기 단계 (b)는 상기 단계 (d) 전에 수행되는 집적회로 패키지 제조방법.
KR1020070060774A 2006-06-20 2007-06-20 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상 KR100963207B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US81487606P 2006-06-20 2006-06-20
US60/814,876 2006-06-20
US11/514,916 2006-09-05
US11/514,916 US9013035B2 (en) 2006-06-20 2006-09-05 Thermal improvement for hotspots on dies in integrated circuit packages

Publications (2)

Publication Number Publication Date
KR20070120917A KR20070120917A (ko) 2007-12-26
KR100963207B1 true KR100963207B1 (ko) 2010-06-16

Family

ID=38564413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070060774A KR100963207B1 (ko) 2006-06-20 2007-06-20 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상

Country Status (6)

Country Link
US (2) US9013035B2 (ko)
EP (1) EP1870933A2 (ko)
KR (1) KR100963207B1 (ko)
CN (1) CN101127334B (ko)
HK (1) HK1119482A1 (ko)
TW (1) TWI423404B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211123B2 (en) 2016-12-15 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor memory device and a chip stack package having the same

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI374525B (en) * 2004-05-11 2012-10-11 Taiwan Semiconductor Mfg Cut-out heat slug for integrated circuit device packaging
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8186048B2 (en) 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7714453B2 (en) 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US20070273023A1 (en) * 2006-05-26 2007-11-29 Broadcom Corporation Integrated circuit package having exposed thermally conducting body
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8169067B2 (en) * 2006-10-20 2012-05-01 Broadcom Corporation Low profile ball grid array (BGA) package with exposed die and method of making same
US8183687B2 (en) 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US9018667B2 (en) * 2008-03-25 2015-04-28 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and dual adhesives
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8148747B2 (en) * 2008-03-25 2012-04-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/cap heat spreader
US8212279B2 (en) * 2008-03-25 2012-07-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader, signal post and cavity
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8232576B1 (en) 2008-03-25 2012-07-31 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and ceramic block in post
US8415703B2 (en) * 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US20110278638A1 (en) 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8310043B2 (en) * 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US20100072511A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with copper/aluminum post/base heat spreader
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US20100052005A1 (en) * 2008-03-25 2010-03-04 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and conductive trace
US8203167B2 (en) * 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
US8067784B2 (en) 2008-03-25 2011-11-29 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and substrate
US8471376B1 (en) 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
FR2977975A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Grenoble 2 Boitier electronique a via thermique et procede de fabrication
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
EP2807682A1 (en) 2012-01-25 2014-12-03 Alphabet Energy, Inc. Modular thermoelectric units for heat recovery systems and methods thereof
JP2013243263A (ja) 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US20140182644A1 (en) * 2012-10-15 2014-07-03 Alphabet Energy, Inc. Structures and methods for multi-leg package thermoelectric devices
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103441080A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装方法
CN103441106A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片倒装bga封装结构
CN103441108A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片正装bga封装结构
US9065017B2 (en) 2013-09-01 2015-06-23 Alphabet Energy, Inc. Thermoelectric devices having reduced thermal stress and contact resistance, and methods of forming and using the same
US9349709B2 (en) * 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
US9368425B2 (en) * 2013-12-20 2016-06-14 Globalfoundries Inc. Embedded heat spreader with electrical properties
DE102014211524B4 (de) * 2014-06-17 2022-10-20 Robert Bosch Gmbh Elektronikmodul mit einer Vorrichtung zur Wärmeabführung von durch eine in einem Kunststoffgehäuse angeordnete Halbleitereinrichtung erzeugter Wärme und Verfahren zur Herstellung eines Elektronikmoduls
US9735084B2 (en) * 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
EP3247185A4 (en) * 2015-01-22 2018-01-24 Huawei Technologies Co. Ltd. Heat dissipation apparatus for small-size device and circuit board heat dissipation system
US9401315B1 (en) 2015-03-26 2016-07-26 Globalfoundries Inc. Thermal hot spot cooling for semiconductor devices
CN108281404A (zh) 2015-04-30 2018-07-13 华为技术有限公司 一种集成电路管芯及制造方法
US9582621B2 (en) * 2015-06-24 2017-02-28 Globalfoundries Inc. Modeling localized temperature changes on an integrated circuit chip using thermal potential theory
JP2017112241A (ja) * 2015-12-17 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US10083894B2 (en) 2015-12-17 2018-09-25 International Business Machines Corporation Integrated die paddle structures for bottom terminated components
US10199364B2 (en) 2016-05-19 2019-02-05 Sanmina Corporation Non-volatile dual in-line memory module (NVDIMM) multichip package
US20180090467A1 (en) * 2016-09-27 2018-03-29 Intel Corporation Package with thermal coupling
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN107369662B (zh) * 2017-06-19 2020-11-24 北京嘉楠捷思信息技术有限公司 一种散热装置
US11011502B2 (en) * 2018-01-19 2021-05-18 Nepes Co., Ltd. Semiconductor package
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US10629512B2 (en) 2018-06-29 2020-04-21 Xilinx, Inc. Integrated circuit die with in-chip heat sink
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer
US11398414B2 (en) * 2018-09-26 2022-07-26 Intel Corporation Sloped metal features for cooling hotspots in stacked-die packages
US10510713B1 (en) * 2018-10-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and method of manufacturing the same
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
US11423577B2 (en) 2020-07-08 2022-08-23 International Business Machines Corporation Printed circuit board assembly defect detection
US11515239B2 (en) * 2020-07-14 2022-11-29 Novatek Microelectronics Corp. Quad flat no-lead package structure
CN112151469A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 一种散热封装结构及其制备方法、以及电子器件
CN115708420A (zh) * 2021-06-18 2023-02-21 华为技术有限公司 芯片封装结构及其制备方法、封装系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288298A (ja) * 1994-04-19 1995-10-31 Dainippon Printing Co Ltd 半導体チップ及びそれを用いた半導体パッケージ
KR19980025624A (ko) * 1996-10-04 1998-07-15 황인길 볼 그리드 어레이 반도체 패키지
KR19990066750A (ko) * 1998-01-08 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 반도체 장치
KR100618881B1 (ko) 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247426A (en) * 1992-06-12 1993-09-21 Digital Equipment Corporation Semiconductor heat removal apparatus with non-uniform conductance
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
TW418511B (en) * 1998-10-12 2001-01-11 Siliconware Precision Industries Co Ltd Packaged device of exposed heat sink
JP2000138262A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
TW456013B (en) * 2000-07-04 2001-09-21 Advanced Semiconductor Eng Heat spreader substrate structure and the process thereof
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6523608B1 (en) * 2000-07-31 2003-02-25 Intel Corporation Thermal interface material on a mesh carrier
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
TW529112B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Flip-chip packaging having heat sink member and the manufacturing process thereof
US6712621B2 (en) * 2002-01-23 2004-03-30 High Connection Density, Inc. Thermally enhanced interposer and method
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US20050040539A1 (en) * 2002-01-31 2005-02-24 Carlsgaard Eric Stephen Flip chip die bond pads, die bond pad placement and routing optimization
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
FR2837982B1 (fr) 2002-03-26 2005-02-18 Thales Sa Module de circuits integres et procede de fabrication correspondant
US20030202332A1 (en) * 2002-04-29 2003-10-30 Tommi Reinikainen Second level packaging interconnection method with improved thermal and reliability performance
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US6848912B2 (en) * 2002-12-12 2005-02-01 Broadcom Corporation Via providing multiple electrically conductive paths through a circuit board
DE10260185B4 (de) * 2002-12-20 2007-04-12 Infineon Technologies Ag Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Verfahren zu seiner Herstellung
US7245022B2 (en) * 2003-11-25 2007-07-17 International Business Machines Corporation Semiconductor module with improved interposer structure and method for forming the same
US20050127500A1 (en) 2003-12-10 2005-06-16 International Business Machines Corporation Local reduction of compliant thermally conductive material layer thickness on chips
KR100632459B1 (ko) 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
EP1741136A2 (fr) 2004-04-13 2007-01-10 SA Intexys Procede de fabrication de circuits electroniques et optoelectroniques
KR100604848B1 (ko) * 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US20060091542A1 (en) * 2004-11-03 2006-05-04 Broadcom Corporation Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US7355289B2 (en) * 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US20070273023A1 (en) * 2006-05-26 2007-11-29 Broadcom Corporation Integrated circuit package having exposed thermally conducting body
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288298A (ja) * 1994-04-19 1995-10-31 Dainippon Printing Co Ltd 半導体チップ及びそれを用いた半導体パッケージ
KR19980025624A (ko) * 1996-10-04 1998-07-15 황인길 볼 그리드 어레이 반도체 패키지
KR19990066750A (ko) * 1998-01-08 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 반도체 장치
KR100618881B1 (ko) 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211123B2 (en) 2016-12-15 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor memory device and a chip stack package having the same

Also Published As

Publication number Publication date
TW200818427A (en) 2008-04-16
US9013035B2 (en) 2015-04-21
US20150200149A1 (en) 2015-07-16
HK1119482A1 (en) 2009-03-06
EP1870933A2 (en) 2007-12-26
CN101127334B (zh) 2013-09-04
TWI423404B (zh) 2014-01-11
KR20070120917A (ko) 2007-12-26
CN101127334A (zh) 2008-02-20
US20070290322A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
KR100963207B1 (ko) 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상
EP1858076B1 (en) Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (ic) using integrated interposer for ic packages
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5552635A (en) High thermal emissive semiconductor device package
US6737755B1 (en) Ball grid array package with improved thermal characteristics
US6369455B1 (en) Externally-embedded heat-dissipating device for ball grid array integrated circuit package
US7859101B2 (en) Die-up ball grid array package with die-attached heat spreader
US20030011054A1 (en) Power module package having improved heat dissipating capability
US20060186551A1 (en) Flip chip package with advanced electrical and thermal properties for high current designs
US6590292B1 (en) Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
US6861283B2 (en) Package for integrated circuit with thermal vias and method thereof
WO2007144264A2 (en) Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US20040222515A1 (en) Double-sided cooling isolated packaged power semiconductor device
TW201214638A (en) Systems and methods for heat dissipation using thermal conduits
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
JPH04293259A (ja) 半導体装置およびその製造方法
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
TW201740526A (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
JPH08213525A (ja) マイクロデバイス
TWI237363B (en) Semiconductor package
US20090212403A1 (en) Thermally enhanced molded leadless package
JP3618393B2 (ja) 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ
TW200522298A (en) Chip assembly package
JPH06125024A (ja) 半導体装置及びその冷却方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 7