JP6290357B2 - エレクトロニクスアセンブリを製造する方法 - Google Patents

エレクトロニクスアセンブリを製造する方法 Download PDF

Info

Publication number
JP6290357B2
JP6290357B2 JP2016212411A JP2016212411A JP6290357B2 JP 6290357 B2 JP6290357 B2 JP 6290357B2 JP 2016212411 A JP2016212411 A JP 2016212411A JP 2016212411 A JP2016212411 A JP 2016212411A JP 6290357 B2 JP6290357 B2 JP 6290357B2
Authority
JP
Japan
Prior art keywords
die
bond pads
substrate
solder mask
attachment site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016212411A
Other languages
English (en)
Other versions
JP2017022421A (ja
Inventor
ケー．フーテ デヴィッド
ケー．フーテ デヴィッド
デー．ゲッティ ジェイムズ
デー．ゲッティ ジェイムズ
ツァオ チェンガン
ツァオ チェンガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordson Corp
Original Assignee
Nordson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordson Corp filed Critical Nordson Corp
Publication of JP2017022421A publication Critical patent/JP2017022421A/ja
Application granted granted Critical
Publication of JP6290357B2 publication Critical patent/JP6290357B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83865—Microwave curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は包括的にはエレクトロニクスアセンブリ（組立体）を製造する方法に関する。
エレクトロニクスアセンブリは１つ又は複数のチップと、各チップが取り付けられるパッケージキャリア（基板、回路基板又はリードフレーム等）とを含むことができる。エレクトロニクスアセンブリは、今日構成されている概ね全ての電子デバイスにおいて見られる。各チップはウェハー及び相互接続（interconnect）構造を用いて製造される１つ又は複数の集積回路を含み、相互接続構造はデバイスと外部環境との接続を容易にする。相互接続構造は、ボンドパッドとして知られる導電性接点のアレイと、介在する金属層（metals levels）とを含み、金属層はデバイスをボンドパッドと結合する。ウェハーから切り取られたダイがパッケージキャリア上に搭載され、エレクトロニクスアセンブリが形成される。
各ダイは複数のボンドパッドを含み、それらのボンドパッドはパッケージキャリア上のボンドパッドと接続され、外部との電気的接続を与える。フリップチップ実装（flip chip mounting）によって形成されるエレクトロニクスアセンブリでは、ダイ上のボンドパッドは半田ボール又は半田バンプによって、パッケージキャリアなどの基板上のボンドパッドの対応するアレイ（配列）に電気的に、かつ物理的に接続される。通常、半田バンプはダイ及び／又は基板上のボンドパッドと位置合わせされ、リフロープロセスを適用して、半田接合部の形で物理的及び電気的接続が作製される。フリップチップ実装のプロセスの結果として、ダイと基板との間に、半田接合部の存在を反映する隙間が生成される。
多くの場合に、ダイと基板との間にあり、半田バンプを包囲する隙間にアンダーフィルが導入される。アンダーフィルは電気的絶縁性材料であり、ダイと基板との間の機械的結合を強化し、かつ半田接合部を保護する。アンダーフィルは通常、１つ又は複数のダイエッジに隣接して適用され、毛管作用によってダイの下に導かれる。しかしながら、適用されるアンダーフィルは、ダイに隣接する適用された場所から離れるように移動する傾向にあり、隣接するダイを汚染するおそれがある。アンダーフィルの移動が生じる結果として、エレクトロニクスアセンブリが早期に故障するおそれがある。アンダーフィルの移動によって隣接するダイを汚染する確率は、隣接するダイ間の間隔を小さくするほど高くなる。それゆえ、アンダーフィルの移動はエレクトロニクスアセンブリ内の隣接するダイ間の最小間隔を設定する際の制限要因となる場合がある。
ワイヤボンドアセンブリとして知られる他のタイプのエレクトロニクスアセンブリでは、ダイは基板上のダイアタッチパッドに接着によって結合される。その後、ワイヤボンディングプロセスを用いて、ダイの上面上のボンドパッドと、ダイアタッチパッドの周囲に分散配置されたボンドパッドとの間にワイヤを結合する。ボンドパッドは、ダイアタッチパッドの外周の周囲に配列されている。ダイアタッチ接着剤がダイアタッチパッド上に適用される。ボンドパッドは、サイズが小さいために、ダイアタッチパッド上にダイを物理的に置く結果としてダイアタッチパッドから移動する接着剤によって生じる汚染に極めて影響を受けやすい。
それゆえ、アンダーフィル又は接着剤によって隣接する回路素子を汚染することなく、隣接する回路素子を物理的にできる限り近づけて配置できるようにするエレクトロニクスアセンブリを製造するための方法が必要とされている。
本発明の１つの実施の形態では、基板及び複数の回路素子を有するエレクトロニクスアセンブリを製造する方法が提供される。本方法は、基板上に液体障壁を形成することと、液体障壁の一方の側に第１の回路素子を配置することと、液体障壁の反対側に第２の回路素子を配置することとを含む。液体が、第１の回路素子に塗布される。本方法は、第１の回路素子と第２の回路素子との間の間隔を最小にすることができるように、液体障壁を用いて、第１の回路素子に塗布された液体が第２の回路素子を汚染するのを防ぐことを更に含む。
本明細書に援用されるとともに本明細書の一部を構成する添付の図面は、本発明の実施形態を示している。
明確に説明するためにダイを省いて示す、本発明の一実施形態によって処理されるエレクトロニクスアセンブリの一部の平面図である。 ダイがボンドパッドに取り付けられ、アンダーフィル材料がダイの下に導入された後の、図１の線２−２に概ね沿って見た断面図である。 本発明の原理に従って基板をプラズマ処理するためのプラズマ処理システムの概略図である。 本発明の代替の実施形態による、図１と同様の平面図である。 本発明の代替の実施形態による、図２と同様の断面図である。 本発明の代替の実施形態による、図４と同様の平面図である。
詳細な説明
図１及び図２を参照すると、エレクトロニクスアセンブリ１２は、ボンドパッド２１の２つのグループ１４、１６を有する基板１０（例えば、回路基板又はリードフレーム）を含む。各ボンドパッド２１は、エレクトロニクスアセンブリの回路素子を構成する。代表的な実施形態では、各グループ１４、１６内のボンドパッド２１は、行及び列のアレイ内に配列される。グループ１４のボンドパッド２１は、取付部位の外側境界１５の内側に配置され、同様に、グループ１６のボンドパッド２１は、別の取付部位の外側境界１７の内側に配置される。ボンドパッド２１の異なるグループ１４、１６から構成される２つの取付部位のみが示されるが、基板１０は、特定のエレクトロニクスアセンブリ１２を形成するために取り付けられるべき電子構成要素に関する要求に応じて、任意の数の取付部位を含むことができる。代表的な実施形態では、エレクトロニクスアセンブリ１２は、例えば、フリップチップ、チップスケールパッケージ（ＣＳＰ）、ボールグリッドアレイ（ＢＧＡ）又はパッケージ・オン・パッケージアセンブリ（ＰｏＰ）とすることができる。
ボンドパッド２１の各グループ１４、１６は、ダイを取り付けるように指定された基板１０上の名目上の（nominal）領域を表す。外側境界１５、１７の寸法は変更することができ、エレクトロニクスアセンブリ１２の所望のサイズに少なくとも部分的に依存する。一般的に、ボンドパッド２１を包囲する外側境界１５、１７は、長さ及び幅のいずれにおいても２５ｍｍ未満である。各ボンドパッド２１、又は少なくともボンドパッド２１の最上層は、電気的な接続を形成するために、銅などの材料の層から構成される。
半田マスク材料、又はダイアタッチプロセスにおいて用いられる別のタイプの有機系材料から構成される層３０が、外側境界１５、１７の外側の領域において基板１０の表面に塗布される。半田マスク層３０は、有機ポリマーマトリックス内の二酸化シリコン（ＳｉＯ２）粒子から構成することができ、ボンドパッド２１が半田マスク材料によって覆われないように、基板１０の表面に塗布され、又は塗布されて改質される。半田マスク層３０は、基板１０の製造中に基板１０に塗布することができる。
塗布後に、半田マスク層３０は、アンダーフィル材料のような液体又は流体材料の塗布に対する半田マスク材料３０の反応を変更するために改質される。代表的な実施形態では、基板１０は、半田マスク層３０を表面処理するために、図３に示されるシステムのようなプラズマ処理システム４０内に置かれる。
図３は、半田マスク層３０の表面エネルギーを変更する表面改質プロセスに適したプラズマ処理システム４０を示す。プラズマ処理システム４０は、処理空間４８を密封する壁によって構成される処理チャンバ４６を含む。後に更に詳細に説明される表面改質プロセスなどのプラズマプロセス中に、処理チャンバ４６は、包囲する周囲環境から流体密封され、適切な部分真空まで排気され、意図したプラズマ処理にとって相応しい少なくとも１つのプロセスガスが供給される。真空ポンプ５０を用いて、バルブ付き真空孔５２を通して処理チャンバの処理空間を排気する。真空ポンプ５０は、真空技術分野の当業者によって認識されるような、制御可能な排気速度を有する１つ又は複数の真空ポンプ装置を備えることができる。
１つ又は複数のプロセスガスが、調整された流量において、プロセスガス供給源５４からガス注入口５６を通して処理空間に入れられる。プロセスガス供給源５４から処理空間４８までのプロセスガスの流れは、通常マスフローコントローラによって計量される。プロセスガス供給源５４からのガス流量及び真空ポンプ５０のポンプ流量を必要に応じて調整して、プラズマ５８の発生及び意図した処理プロセスに適したプラズマ処理圧を生成する。このようにして、プラズマ５８が存在するときに、新しいプロセスガスを処理空間４８に絶えず供給し、任意の使用済みプロセスガス、及び／又は基板支持体６０上の処理済み基板１０から除去された揮発化学種を除去する。
チャンバ４６の内部にある電極６４に電源６２が電気的に接続され、電力を供給する。電源６２から電極６４に供給される電力は、処理空間４８内に閉じ込められたプロセスガスからプラズマ５８を形成するのに有効である。電源６２は、基板支持体６０に関連付けられる電極（本明細書において「バイアス電極」と呼ばれる）にも電力を供給することができる。電源６２からバイアス電極に供給される電力は、プラズマ５８に関連する基板１０に電気的にバイアスをかけ、かつ基板１０のプラズマ処理を促進するのに有効である。電源６２は、直流（ＤＣ）バイアスを制御する１つ又は複数の電源、及び／又は約４０ｋＨｚと約１３．５６ＭＨｚの間の周波数及び約５０ワットと約１００００ワットの間の範囲の電力レベルにおいて動作する高周波数（ＲＦ）電源とすることができる。他の適切な周波数及び電力範囲を用いることもできる。当業者は、処理チャンバ設計が異なれば、異なるバイアス電力が使用可能であるか、又は必要となる場合があることを理解するであろう。プラズマプロセスの制御を容易にするために、プラズマ処理システム４０の種々の構成要素にコントローラが接続される。プラズマ処理システム４０は、図３には示されないが、処理空間４８と真空ポンプ５０との間に配置される、ゲートバルブなどの、システム４０の動作にとって必要な場合がある構成要素を含むように更に理解される。
ここで表面改質プロセスに戻ると、例えば、エッチ洗浄が望まれる場合には、アルゴン（Ａｒ）などのプロセスガスが水素（Ｈ２）のような別のガスとともに処理空間４８内に導入されるが、別のガスは導入されなくてもよい。電源６２から電極６４に、約０．０２Ｗ／ｃｍ２〜約０．６５Ｗ／ｃｍ２の範囲のＲＦ電力が供給され、その電力は、処理空間４８内のプロセスガスに電圧を加え、プラズマ５８にする。プロセスガスはテトラフルオロメタン（ＣＦ４）に切り替えられるか、代替的には、ＣＦ４は、Ａｒ、Ｈ２又は他のプロセスガスの注入と同時にプロセス空間内に注入され、励起されることもできる。ＣＨＦ３、Ｃ２Ｆ６、ＮＦ３、ＳＦ６のようなフッ素を含む他のプロセスガスを、プロセスガス内のフッ素化剤として用いることができる。
チャンバ４８内にプラズマ５８が形成されると、電源６２はバイアス電極にＤＣ電力を供給して、プラズマ５８から現在バイアスをかけられている基板１０に向かってイオンを引き寄せる。それに応じて、半田マスク層３０の表面がＣＦ４プラズマで処理され、そのプラズマは半田マスク層３０を構成する材料の有機ポリマーをフッ素処理し、それにより、半田マスク層３０の特性を変更する。
プラズマ改質は、半田マスク層３０を構成する有機材料の表面エネルギーを下げる。具体的には、フッ素処理は、半田マスク層３０の疎水性を高め、それにより、半田マスク層３０によって覆われる基板１０上の表面領域の全体よりも、液体湿潤（liquid wetting）に対する半田マスク層３０の抵抗力を高める。疎水性は、水に対する半田マスク層３０の親和性によって測定することができ、湿潤性とも呼ばれる場合がある。半田マスク層３０の疎水性表面の疎水度は、半田マスク層３０の表面上で水滴によって形成される接触角によって測定することができる。一実施形態では、接触角が９０度以上である場合に、プラズマ改質半田マスク層３０は疎水性のものであるとみなされる。
図１及び図２を再び参照すると、ダイ２２、２４の代表的な形の回路素子が、半田接合部によって、ボンドパッド２１に電気的、かつ機械的に取り付けられる。各ダイ２２、２４は、ＣＭＯＳ電界効果トランジスタなどの能動デバイスを有する１つ又は複数の集積回路を含む。エレクトロニクスアセンブリ１２のオプションの部品として、基板１０上の取付部位に回路素子１９も設けられる。回路素子１９は、抵抗器、キャパシタ又はインダクタのような受動デバイスとすることができる。
バンプ１８、２０が、ダイ２２、２４上のボンドパッド２６、２８に、若しくは基板１０上のボンドパッド２１に、又はその両方に塗布される。ダイアタッチプロセスを実行して、ダイ２２、２４のボンドパッド２６、２８と、基板１０上のボンドパッド２１のグループ１４、１６との間に延在する電気的及び機械的接続を画定する接合部を形成する。例示されるフリップチップ取付方法では、半田から構成されるバンプ１８、２０を搬送するモールドトレーが、ボンドパッド２１のグループ１４、１６及びダイ２２、２４上のボンドパッド２８と位置合わせされる。十分な圧力及び／又は温度がかけられるとき、バンプ１８、２０内の半田がリフローし、ダイ２２、２４をボンドパッド２１のグループ１４、１６に物理的、かつ電気的に結合する接合部を形成することができる。代替的には、バンプ１８、２０は、銅などの、半田以外の材料から構成することができ、取付プロセスは、リフローではなく、サーモソニック（thermosonic）とすることができる。
ダイ２２、２４がボンドパッド２１のグループ１４、１６にそれぞれ取り付けられた後に、アンダーフィル適用工程が実行される。アンダーフィル適用工程では、ダイ２２、２４の下方にあり、かつ半田バンプ１８、２０を包囲する空き空間にアンダーフィル材料４４、４５が導入される。アンダーフィル材料４４、４５は、二酸化シリコン粒子で満たすことができる、硬化性の非導電性エポキシなどの液体であり、基板１０に塗布されるときには流体であり、毛管作用によってその空き空間に流動する。
アンダーフィル材料４４、４５は、噴射装置によって、接触ゾーン４２、４３上に、液体の点状物からなる１つ又は複数の堆積ラインとして適用される。それらの点状物は、各ダイ２２、２４の外側エッジ３２、３４のうちの１つ又は複数に最も近い半田マスク層３０上に堆積する。しかしながら、アンダーフィル材料４４、４５は、複数の異なるタイプのディスペンサーを用いて、複数の異なる方法で基板１０に塗布することができる。通常、アンダーフィル材料４４、４５の適用される量は、各ダイ２２、２４下の空き空間の容積に、アンダーフィル工程が完了した後にダイエッジ３２、３４に沿って形成されるフィレットの体積を加えた量に概ね等しい。
接触ゾーン４２、４３は基板上に形成される液体障壁として機能し、それにより、アンダーフィル材料４４、４５が基板１０上に最初に適用されるときに、アンダーフィル材料４４、４５が半田マスク層３０と接触する広さを画定する。プラズマ処理は、アンダーフィル材料４４、４５による湿潤（wetting）に対する半田マスク層３０の抵抗力を高め、アンダーフィル材料４４、４５がダイ２２、２４から離れるように流れるのを防ぐ又は著しく低減する。詳細には、アンダーフィル材料４４、４５は、接触ゾーン４２、４３を越えて移動し、隣接するダイ２２と２４との間の空間を横切って汚染を引き起こすことはない。接触ゾーン４２、４３は或る数値の幅ｗ１を有し、その数値は、半田マスク層３０の疎水性を高めるプラズマ改質、最初に半田マスク層３０上に適用されるときのアンダーフィル材料４４、４５の体積、及び適用された状態におけるアンダーフィル材料４４、４５の特性（例えば、粘度）を反映する。
接触ゾーン４２は、半田マスク層３０の表面上の領域として画定され、外側境界１５に関連して測定され、プラズマ改質半田マスク層３０が適用されたアンダーフィル材料４４によって湿潤する最小幅ｗ１を表す。接触ゾーン４２は、ボンドパッド２１のグループ１４の外側境界１５を包囲する。代替の実施形態では、接触ゾーン４２は、ダイ２２がボンドパッド２１のグループ１４に取り付けられた後のダイ２２の最も近いエッジ３２などの、異なる基準に関連して測定されることもできる。外側境界１５及びダイ２２のエッジ３２は、垂直方向において位置合わせされることができ、又は垂直方向に位置合わせされない場合には、接触ゾーン４２は、外側境界１５又はエッジ３２のいずれか一方を基準にして測定されることができる。半田マスク層３０の疎水性が高められているので、ダイ２２のエッジ３２に隣接して塗布されるアンダーフィル材料４４は、ダイ２４に移動するために接触ゾーン４２の外側に動くことはなく、それゆえ、ダイ２４の汚染を引き起こさない。接触ゾーン４２は、アンダーフィル材料４４が流動してダイ２４に達しない、隣接するダイ２２と２４との間の最小離隔間隔を表すことができる。
接触ゾーン４３は、半田マスク層３０の表面上の領域として画定され、外側境界１７に関連して測定され、プラズマ改質半田マスク層３０が適用されたアンダーフィル材料４５によって湿潤する最小幅ｗ１を表す。接触ゾーン４３は、ボンドパッド２１のグループ１６の外側境界１７を包囲する。代替の実施形態では、接触ゾーン４３は、ダイ２４がボンドパッド２１のグループ１６に取り付けられた後のダイ２４の最も近いエッジ３４などの、異なる基準に関連して測定されることもできる。外側境界１７及びダイ２４のエッジ３４は、垂直方向において位置合わせされることができ、又は垂直方向に位置合わせされない場合には、接触ゾーン４３は、外側境界１７又はエッジ３４のいずれか一方を基準にして測定されることができる。半田マスク層３０の疎水性が高められているので、ダイ２４のエッジ３４に隣接して塗布されるアンダーフィル材料４５は、ダイ２２に移動するために接触ゾーン４３の外側に動くことはなく、それゆえ、ダイ２２の汚染を引き起こさない。接触ゾーン４３は、アンダーフィル材料４５が流動してダイ２２に達しない、隣接するダイ２２と２４との間の最小離隔間隔を表すことができる。
ボンドパッド２１の異なるグループ１４、１６のための外側境界１５と１７との間の最小間隔ｄ１は、半田マスク層３０の疎水性を高めることによって短くすることができる。一実施形態では、最小間隔ｄ１は、接触ゾーン４２、４３のそれぞれの幅ｗ１の和に概ね等しくすることができる。最小間隔ｄ１、及び接触ゾーン４２、４３は、外側境界１５、１７に隣接して適用されるアンダーフィル材料のための着地（landing）ゾーンとして必要とされる空間に関する下限を有する。詳細には、アンダーフィル材料４４、４５が適用された場所から離れるように移動する傾向ではなく、適用されるアンダーフィル材料の寸法（例えば、点状物サイズ又は線幅）が、接触ゾーン４２、４３のそれぞれの幅ｗ１、及び外側境界１５と１７との間の最小間隔ｄ１に関する決定要因を与えることができる。外側境界１７と電子構成要素１９とを離隔する最小間隔ｄ２も同様に、接触ゾーン４３の幅ｗ１に概ね等しくなるように短くすることができる。半田マスク層３０の疎水性を高めることによって、アンダーフィル材料４４、４５の移動が最小間隔ｄ１、ｄ２に関する制限要因から除外されるか、少なくとも制限要因としての影響が小さくなる。
接触ゾーン４２、４３の寸法は、エレクトロニクスアセンブリ１２のためのボンドパッド２１のグループ１４、１６のレイアウトを設計する際に考慮に入れることができる。最小間隔ｄ１、ｄ２は４５０μｍ以下とすることができ、その値は９００μｍ以上の従来の最小間隔よりも著しく小さい。最小間隔を小さくすることによって、ボンドパッド２１の異なるグループ１４、１６のための外側境界１５、１７を互いに更に近接して配置できるようになり、それにより、基板１０の表面上の空間が節約される。
アンダーフィル材料４４、４５がダイ２２、２４の下に移動した後に、アンダーフィル材料４４、４５は硬化され、時限の加熱（timed heating）手順によって固化される。アンダーフィル材料４４、４５は、ライン内の流体ディスペンサーの後方に配置される或るタイプの対流オーブン、放射オーブン（radiant oven）又はマイクロ波硬化オーブンにおいて硬化させることができる。硬化し、固化したとき、アンダーフィルは強く結合された凝集した塊（cohesive mass）を形成する。硬化したアンダーフィル４４、４５は、種々の不都合な環境的要因から半田接合部を保護し、衝撃に起因する機械的応力を再分配し、熱サイクル中の歪みによって半田接合部が移動するのを防ぐ。
代替の実施形態では、フラクシング（ノンフロー）アンダーフィルプロセス（fluxing underfill process）を用いて、アンダーフィル材料４４、４５を与えることができる。組立プロセス中に、ダイが配置される前に取付部位にノンフローアンダーフィルが塗布される。リフロー中に、アンダーフィルはフラックスとしての役割を果たし、金属相互接続が形成できるようにし、リフローオーブン内でアンダーフィル硬化を完了する。
同様の番号が図１〜図３内の同様の機構を指している、本発明の代替の実施形態による図４を参照すると、エレクトロニクスアセンブリを形成するために用いられる基板８０が、外側境界８４を有する取付部位を表すダイアタッチパッド８２を含む。複数のボンドパッド８６が、ダイアタッチパッド８２の外周又は境界８４の周囲の種々の位置に分散配置される。少なくともダイアタッチパッド８２を包囲する領域が半田マスク層３０によって覆われる。各ボンドパッド８６は、エレクトロニクスアセンブリの回路素子を備える。
ダイアタッチパッド８２は、アセンブリ１２（図１、図２）に類似のアセンブリを形成するために、ダイを取り付けるように指定された基板８０上の名目上の領域を表す。取付プロセスは、ダイアタッチパッド８２の表面エリアにわたって、液体のダイアタッチ接着剤を適用することと、ピック・アンド・プレース機を用いて、ダイアタッチパッド８２上の接着剤と接触するようにしてダイを配置することとを含む。ダイアタッチ接着剤は、ダイとダイアタッチパッド８２との間の熱的、及び機械的両方のインターフェースを提供する。ダイアタッチパッド８２をダイアタッチ接着剤と接触するようにして配置し、基板８０の上面に向かって押すとき、ダイアタッチ接着剤は外側境界８４に向かって外側に押し退けられ、通常は、外側境界８４を超えて外に押し出される。押し出された接着剤の一部が、ダイエッジに隣接し、ダイエッジの上方に延在するフィレットを形成することができる。
ボンドパッド８６は比較的小さく、それゆえ、ダイアタッチ接着剤による汚染に極めて影響を受けやすい。ダイアタッチ接着剤がボンドパッド８６に移動するのを防ぐために、半田マスク層３０が上記のようにプラズマ処理される。プラズマ処理された半田マスク層３０では疎水性が高められるので、ボンドパッド８６とダイアタッチパッド８２の外側境界８４との間の最小間隔ｄ４を著しく短くすることができる。最小間隔ｄ４を短くすることによって、ボンドパッド８６を、従来のエレクトロニクスアセンブリ内よりも、ダイアタッチパッド８２に近接して配置できるようになり、基板１０の表面上の空間が節約される。
その後、ワイヤボンディングプロセスを用いて、ダイの上面上のボンドパッドと、ダイアタッチパッド８２の周囲に分散配置されるボンドパッド８６との間にワイヤを接続することができる。半田マスク層３０の疎水性を高めることによって、ダイアタッチ接着剤の移動によるボンドパッド８６の汚染を防ぐ。
同様の番号が図１〜図４内の同様の機構を指している、本発明の代替の実施形態による図５を参照すると、半田マスク層３０が存在しない基板上１０上にダム６６が形成される。ダム６６は、ダイ２２、２４の最も近い隣接物の側方エッジ３２、３４に沿って、ボンドパッド２１のグループ１４の外側境界１５とボンドパッド２１のグループ１６の外側境界１７との間に配置される。ダム６６は、ダイ２２、２４のエッジ３２と３４との間の場所に線状体として形成される。代替の実施形態では、ダム６６は、ダイ２２、２４のいずれか一方を包囲することができる。別の実施形態では、ダム６６のような複数のダムが存在することができる。別の実施形態では、ダム６６に類似のダムを、ダイ２４の側方エッジ３４と回路素子１９（図１）との間に配置することができる。
ダム６６は、基板１０上に形成された液体障壁として機能する。そのため、ダム６６は、適用されたアンダーフィル材料４４がダイ２４に移動するのを防ぐか、又は適用されたアンダーフィル材料４５がダイ２２に移動するのを防ぐのに十分な高さを有するように構成することができる。ダム６６は、アンダーフィル材料４４、４５による湿潤に耐える疎水性材料から構成される。具体的な実施形態では、ダム６６は、テトラメチルジシロキサン（「ＴＭＤＳＯ」）などの疎水性のプラズマ重合材料から構成される。
本発明の一実施形態によれば、ダム６６は、基板１０の上方に、又は基板１０に接触するようにして、アルミニウムマスクなどのマスクを配置することによって形成される。その後、マスクされた基板１０は、図３を参照して上記で説明された処理チャンバ４６などの処理チャンバ内に配置される。コントローラは、所望の処理圧を維持するために、真空ポンプ５０の動作及びガス導入を調整する。電源６２から電極６４に、約０．０２Ｗ／ｃｍ２〜約０．６５Ｗ／ｃｍ２の範囲のＲＦ電力が供給され、その電力は、処理空間４８内のプロセスガスに電圧を加え、プラズマ５８にする。一実施形態では、プロセスガスは、Ａｒと、シロキサンなどのモノマーガスとの混合物、又は一実施形態ではＴＭＤＳＯとの混合物とすることができる。ＴＭＤＳＯは、処理空間４８に流体結合される別の気化チャンバ（具体的には示されないが、ガス供給源５４に含まれる）内に液体のＴＭＤＳＯを供給することによって導入することができる。ＴＭＤＳＯの蒸気圧は２０℃において１５．０Ｐａ（１１２．５ｍＴｏｒｒ）であるので、適切なプロセス圧がチャンバ４６内で確立されると、ＴＭＤＳＯは容易に気化し、約１．６９ｍＰａ・ｍ３／ｓ（約１ｓｃｃｍ）〜約１．６９Ｐａ・ｍ３／ｓ（約１０００ｓｃｃｍ）の範囲の流量で処理空間４８に入ることになる。代替の実施形態では、当業者によく知られているように、処理空間４８にモノマー蒸気を移送するためにキャリアガスを用いることができ、それは本発明の実施形態でも成り立つと考えられる。チャンバ４６内のプロセス圧は、ＴＭＤＳＯが導入されるときに、約２．７Ｐａ（約２０ｍＴｏｒｒ）〜約２６．７Ｐａ（約２００ｍＴｏｒｒ）の範囲内に維持されることができる。
プラズマ５８内のＴＭＤＳＯは、基板１０のマスクされない表面上にポリマー層を選択的に形成する。ダム６６の堆積が完了すると、プロセスガスの導入が停止され、プラズマ処理が終了し、基板１０はプラズマ処理システム４０から取り出される。その後、上記のように、引き続きフリップチッププロセスを行なうことができる。
ダム６６は、ダイ２２に隣接する適用された場所からダイ２４にアンダーフィル材料４４が移動するのを防ぐ。同様に、ダム６６は、ダイ２４に隣接する適用された場所からダイ２２にアンダーフィル材料４５が移動するのを防ぐ。ダム６６が存在することから、外側境界１５と１７との間の最小間隔ｄ３を著しく短くすることができる。最小間隔ｄ３を短くすることによって、従来のエレクトロニクスアセンブリ内よりも、ダイ２２、２４を互いに近接して積むことができるようになり、それにより、基板１０の表面上の空間が節約される。一実施形態では、ダム６６の高さは約２００ｎｍとすることができ、ダムの幅は約１００ｎｍとすることができる。
同様の番号が図１〜図５内の同様の機構を指している、本発明の代替の実施形態による図６を参照すると、ダイアタッチパッド８２とボンドパッド８６との間にダム６８が配置される。ダム６８はダイアタッチパッド８２を包囲する。ダム６８はダム６６（図５）と同じようにして形成され、ダム６６と類似の、又は同一の構成を有する。ダム６８は、ダイアタッチ接着剤がダイアタッチパッド８２からボンドパッド８６に移動するのを防ぐ。ダム６８が存在することから、ダイアタッチパッド８２とボンドパッド８６との間の最小距離ｄ４を著しく短くすることができる。
本明細書において用いられる専門用語は、特定の実施形態を説明することのみを目的としており、本発明の制限することは意図していない。本明細書において用いられるときに、単数形「１つの」及び「その」は、文脈において他に明確に指示されない限り、複数形も含むことを意図している。本明細書において用いられるときに、用語「備えている」及び／又は「備える」は、提示された機構、整数、ステップ、動作、素子及び／又は構成要素の存在を規定するが、１つ又は複数の他の機構、整数、ステップ、動作、素子、構成要素及び／若しくはそれらのグループの存在又は追加を除外しないことは更に理解されよう。さらに、詳細な説明又は特許請求の範囲のいずれかにおいて、用語「含む」、「有している」、「有する」、「伴う」、「から構成される」、又はそれらの異形が用いられる限り、そのような用語は、用語「備える」と同じように包括的なものであることを意図している。
或る要素が別の要素に、又は別の要素と「接続される」又は「結合される」と記述されるとき、その要素は他の要素に直接接続されるか、若しくは結合されることができるか、又は代わりに、１つ又は複数の介在する要素が存在することができることは理解されよう。対照的に、或る要素が別の要素に、「直接接続される」又は「直接結合される」と記述されるとき、介在する要素は存在しない。或る要素が別の要素に、「間接的に接続される」又は「間接的に結合される」と記述されるとき、少なくとも１つの介在する要素が存在する。
本発明が種々の実施形態の説明によって例示され、これらの実施形態がかなり詳細に説明されてきたが、添付の特許請求の範囲をそのような詳細に限定するか、多少なりとも制限することは本出願人の意図するところではない。付加的な利点及び変更が当業者には容易に思い浮かぶであろう。したがって、より広範な態様における本発明は、図示及び記述される具体的な詳細、代表的な装置及び方法、並びに例示のための例には限定されない。

Claims (2)

  1. 基板、第１の取付部位の第１の外側境界の内側におけるボンドパッドの第１のグループ、第２の取付部位の第２の外側境界の内側におけるボンドパッドの第２のグループ、第１のダイ、及び第２のダイを有するエレクトロニクスアセンブリを製造する方法であって、
    前記第１の取付部位の前記第１の外側境界及び前記第２の取付部位の前記第２の外側境界の外側における前記基板の領域に半田マスク材料の層を塗布することと、
    フッ素を含むプラズマに前記層を曝露して、前記半田マスクをフッ素処理し、それによって、前記半田マスク材料の疎水性を高めることと、
    前記ボンドパッドの第１のグループの上に前記第１のダイを配置することと、
    前記ボンドパッドの第２のグループの上に前記第２のダイを配置することと、
    前記第１のダイのエッジに隣接する第１の接触ゾーン上の前記層、及び前記第２のダイのエッジに隣接する第２の接触ゾーン上の前記層の上にアンダーフィル材料を塗布することと、
    を含み、
    前記第１の取付部位と前記第２の取付部位との間の間隔を最小にすることができるように、前記フッ素を含むプラズマに前記層を曝露することは、前記第１のダイのエッジに隣接する前記第１の接触ゾーン上の前記層の上に塗布された前記アンダーフィル材料が流れて前記第２の取付部位を汚染するのを防ぐ、エレクトロニクスアセンブリを製造する方法。
  2. 前記第１の取付部位の前記第１の外側境界と前記第２の取付部位の前記第２の外側境界との間の距離は、それぞれの前記外側境界について測定されたときの、前記第１の接触ゾーン及び前記第２の接触ゾーンのそれぞれの幅の和に等しい、請求項１に記載の方法。
JP2016212411A 2011-10-31 2016-10-31 エレクトロニクスアセンブリを製造する方法 Expired - Fee Related JP6290357B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/285,547 2011-10-31
US13/285,547 US8597982B2 (en) 2011-10-31 2011-10-31 Methods of fabricating electronics assemblies

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012239690A Division JP2013098566A (ja) 2011-10-31 2012-10-31 エレクトロニクスアセンブリを製造する方法

Publications (2)

Publication Number Publication Date
JP2017022421A JP2017022421A (ja) 2017-01-26
JP6290357B2 true JP6290357B2 (ja) 2018-03-07

Family

ID=48172824

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012239690A Pending JP2013098566A (ja) 2011-10-31 2012-10-31 エレクトロニクスアセンブリを製造する方法
JP2016212411A Expired - Fee Related JP6290357B2 (ja) 2011-10-31 2016-10-31 エレクトロニクスアセンブリを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012239690A Pending JP2013098566A (ja) 2011-10-31 2012-10-31 エレクトロニクスアセンブリを製造する方法

Country Status (5)

Country Link
US (1) US8597982B2 (ja)
JP (2) JP2013098566A (ja)
KR (1) KR20130047661A (ja)
CN (1) CN103117229B (ja)
TW (1) TWI532108B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796075B2 (en) * 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
US8816507B2 (en) 2012-07-26 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-Package structures having buffer dams and method for forming the same
US8994155B2 (en) * 2012-07-26 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
WO2015092579A1 (en) * 2013-12-18 2015-06-25 Koninklijke Philips N.V. Reflective solder mask layer for led phosphor package
TWI544584B (zh) * 2014-01-17 2016-08-01 Copper substrate with barrier structure and manufacturing method thereof
US9805997B2 (en) * 2014-01-27 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices with encapsulant ring
US9798088B2 (en) * 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
US9978674B2 (en) 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
KR102111722B1 (ko) * 2017-03-17 2020-05-15 어플라이드 머티어리얼스, 인코포레이티드 기판의 진공 프로세싱을 위한 장치, 기판의 진공 프로세싱을 위한 시스템, 및 진공 챔버 내에서의 기판 캐리어 및 마스크 캐리어의 이송을 위한 방법
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
US20210233867A1 (en) * 2020-01-24 2021-07-29 Intel Corporation Keep out zone with hydrophobic surface for integrated circuit (ic) package
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing
US20230010770A1 (en) * 2021-07-09 2023-01-12 Cree, Inc. High Performance Semiconductor Device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2700316B2 (ja) * 1987-06-10 1998-01-21 三菱電機株式会社 有機物質表面の改質方法
US5910341A (en) * 1996-10-31 1999-06-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6103457A (en) * 1998-05-28 2000-08-15 Philips Electronics North America Corp. Method for reducing faceting on a photoresist layer during an etch process
US6413576B1 (en) 1998-10-05 2002-07-02 Kulicke & Soffa Investments, Inc. Semiconductor copper bond pad surface protection
US6692834B1 (en) 1999-06-28 2004-02-17 Medtronic, Inc. Method for coating implantable devices
US6794225B2 (en) * 2002-12-20 2004-09-21 Intel Corporation Surface treatment for microelectronic device substrate
MY134318A (en) 2003-04-02 2007-12-31 Freescale Semiconductor Inc Integrated circuit die having a copper contact and method therefor
US20050121310A1 (en) * 2003-12-03 2005-06-09 Intel Corporation Method and substrate to control flow of underfill
JP4823656B2 (ja) * 2005-11-22 2011-11-24 パナソニック株式会社 パッケージ部品の製造方法
US20080142996A1 (en) * 2006-12-19 2008-06-19 Gopalakrishnan Subramanian Controlling flow of underfill using polymer coating and resulting devices
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US8231568B2 (en) 2007-10-16 2012-07-31 Nordson Corporation Syringes with a reduced susceptibility to freeze-thaw void formation and methods of manufacturing such syringes
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
US8372238B2 (en) 2008-05-20 2013-02-12 Nordson Corporation Multiple-electrode plasma processing systems with confined process chambers and interior-bussed electrical connections with the electrodes
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US7994629B2 (en) * 2008-12-05 2011-08-09 Stats Chippac Ltd. Leadless integrated circuit packaging system and method of manufacture thereof
US8226795B2 (en) 2009-02-03 2012-07-24 Nordson Corporation Magnetic clips and substrate holders for use in a plasma processing system
US8399305B2 (en) * 2010-09-20 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist

Also Published As

Publication number Publication date
JP2013098566A (ja) 2013-05-20
US8597982B2 (en) 2013-12-03
US20130109136A1 (en) 2013-05-02
CN103117229A (zh) 2013-05-22
CN103117229B (zh) 2018-02-09
JP2017022421A (ja) 2017-01-26
KR20130047661A (ko) 2013-05-08
TW201335999A (zh) 2013-09-01
TWI532108B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
JP6290357B2 (ja) エレクトロニクスアセンブリを製造する方法
US9314882B2 (en) Methods for vacuum assisted underfilling
US8377745B2 (en) Method of forming a semiconductor device
US9524926B2 (en) Packaged device with additive substrate surface modification
KR101912578B1 (ko) 반도체 디바이스 패키징을 위한 패시베이션 층
US20070269930A1 (en) Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US20140048934A1 (en) Method to control underfill fillet width
JP5971868B2 (ja) 真空補助によるアンダーフィル形成方法
US20050127533A1 (en) Patterned plasma treatment to improve distribution of underfill material
JP2007142297A (ja) パッケージ部品の製造方法
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
KR101236797B1 (ko) 반도체 패키지 제조 방법
JPWO2010109703A1 (ja) 電子装置、基板および電子装置の製造方法
US20170179042A1 (en) Protection of elements on a laminate surface
JP2009049115A (ja) 半導体装置及びその製造方法
KR100896813B1 (ko) 패키지 및 그 제조방법
US20100123115A1 (en) Interconnect And Method For Mounting An Electronic Device To A Substrate
US7022554B2 (en) Method for fabricating circuit module
EP2873092A1 (en) Method for vacuum assisted underfilling of an electronic device
JP2014049533A (ja) 半導体パッケージの製造方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
US9640492B1 (en) Laminate warpage control
JP2005217295A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180207

R150 Certificate of patent or registration of utility model

Ref document number: 6290357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees