JP5971868B2 - 真空補助によるアンダーフィル形成方法 - Google Patents

真空補助によるアンダーフィル形成方法 Download PDF

Info

Publication number
JP5971868B2
JP5971868B2 JP2013549416A JP2013549416A JP5971868B2 JP 5971868 B2 JP5971868 B2 JP 5971868B2 JP 2013549416 A JP2013549416 A JP 2013549416A JP 2013549416 A JP2013549416 A JP 2013549416A JP 5971868 B2 JP5971868 B2 JP 5971868B2
Authority
JP
Japan
Prior art keywords
underfill
substrate
space
vacuum
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013549416A
Other languages
English (en)
Other versions
JP2014506010A (ja
Inventor
アレック ジェイ バビアーツ
アレック ジェイ バビアーツ
トーマス エル ラトリッジ
トーマス エル ラトリッジ
ホレイショー キノネス
ホレイショー キノネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordson Corp
Original Assignee
Nordson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordson Corp filed Critical Nordson Corp
Publication of JP2014506010A publication Critical patent/JP2014506010A/ja
Application granted granted Critical
Publication of JP5971868B2 publication Critical patent/JP5971868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、一般に、電子デバイスと基板との間にアンダーフィルを形成するための方法に関する。
フリップ・チップ、チップ・スケール・パッケージ（ＣＳＰ）、ボール・グリッド・アレイ（ＢＧＡ）、又はパッケージ・オン・パッケージ組立体（ＰｏＰ）のような電子デバイスにおいて、パターン状の半田バンプを設け、該半田バンプを、取り付けときに基板上のパッドと位置合わせするか、銅ピラー又は他の形式の熱圧縮接合相互接続のような、別の形式の相互接続合技術を利用して接合することが一般的である。基板は、例えば、プリント回路基板、電子チップ又はウェーハとすることができる。半田が加熱によってリフローされ、その後硬化されて、半田接合により電子デバイスと基板とが接続される。アンダーフィルは、リフロー半田ボール間に残る、電子デバイスと基板との間の空間を充填するのに用いることができる。アンダーフィルは、様々な環境悪因子から該半田接合を保護し、衝撃による機械的応力を再分配して、熱サイクル時の歪みを受けて半田接合が移動するのを防止する。
従来のアンダーフィル形成時にガス又は空気のポケットがアンダーフィル内に閉じ込められて、アンダーフィルにおけるボイドの形成につながる場合がある。このボイドは、アンダーフィルで充填されていないので、作動中の熱膨張による歪み、又はアンダーフィルが形成された電子デバイスを含む組立最終製品（例えば携帯電話）を落としたときに発生する機械的衝撃に曝されたときに、ボイドに隣接する支持されていない半田接合が冷間流れに対し適切に保護されなくなる可能性がある。半田接合におけるボイドは、半田バンプが静圧圧縮状態及び歪み拘束状態で保持されるのを妨げ、これが半田接合疲労を増大させ、これによって半田接合の亀裂形成の可能性を高める恐れがある。
従って、アンダーフィルにおけるボイド形成の可能性を低減した、アンダーフィルを形成する改善された方法が必要とされている。
一実施形態において、電子デバイスを基板に接続するリフローされた半田ボール間の空間内にアンダーフィルを分配するための方法が提供される。本方法は、アンダーフィル内に少なくとも１つのギャップを備えて電子デバイスの少なくとも１つの外縁部に近接して基板上にアンダーフィルを形成する段階と、電子デバイスと基板との間の空間への空気通路を設け、次いで１つ又は複数のギャップを通して当該空間を真空排気し、空間内に真空状態を形成する段階と、を含む。空間を真空排気した後に、アンダーフィルが室温を上回って加熱され、リフローされた半田ボールの周りで１つ又は複数の外縁部から電子デバイスと基板との間の空間内へのアンダーフィルの毛管流れが生じるようになる。アンダーフィルは、室温で固体であり、ピックアンドプレース装置によって基板上に位置付けられた後、高温で液体となる材料として形成されるか、或いは、例えば弁又は分配器により基板上に分配できる液体材料として形成することができる。
本発明の別の実施形態は、電子デバイスが導電性接合により基板に取り付けられて、導電性接合により占有されていない開放部を有する空間によって電子デバイスが基板から離隔されるようになった基板上にアンダーフィルを形成する方法に関する。空間は、導電性接合部によって占有されていない開放部を有する。本方法は、電子デバイスの少なくとも１つの外縁部に近接して基板上にアンダーフィルを形成する段階と、空間を真空排気して該空間の開放部に真空状態を形成する段階と、を含む。空間を真空排気して真空状態にした後、アンダーフィルは室温より高温に加熱され、少なくとも１つの外縁部から空間の開放部内へのアンダーフィルの流れを引き起こすようにする。
本明細書に組み入れられてその一部を構成する添付図面は、上述した本発明の実施形態についての概要と共に本発明の例示的な実施形態を示すものであり、以下の詳細な説明は、本発明の実施形態の原理を説明する役割を果たす。
半田ボールのアレイによって基板に取り付けられ、側縁部に沿ってアンダーフィルが分配された電子デバイスの側面図である。 電子デバイスと基板との間の半田ボールによって占有されていない開放空間内にアンダーフィルが移動した状態を示す、図１と同様の側面図である。 本発明の実施形態による、真空アンダーフィル形成の手順を示すフロー図である。 基板上に取り付けられた電子デバイスの下方に真空アンダーフィル形成を行うための本発明の一実施形態による順序を示す概略平面図である。 基板上に取り付けられた電子デバイスの下方に真空アンダーフィル形成を行うための本発明の一実施形態による順序を示す概略平面図である。 基板上に取り付けられた電子デバイスの下方に真空アンダーフィル形成を行うための本発明の一実施形態による順序を示す概略平面図である。 本発明の他の実施形態による、図３Ａ−Ｃと同様の概略平面図である。 本発明の他の実施形態による、図３Ａ−Ｃと同様の概略平面図である。 本発明の他の実施形態による、図３Ａ−Ｃと同様の概略平面図である。 本発明の更に別の実施形態による、図３Ａ−Ｃと同様の概略平面図である。 本発明の更に別の実施形態による、図３Ａ−Ｃと同様の概略平面図である。 本発明の更に別の実施形態による、図３Ａ−Ｃと同様の概略平面図である。 アンダーフィルが基板上にＬ型に分配された状態を示す、図５Ａと同様の概略平面図である。 アンダーフィルが基板上にＵ型に分配された状態を示す、図５Ａと同様の概略平面図である。 アンダーフィルが基板上にＩ型に分配された状態を示す、図５Ａと同様の概略平面図である。 アンダーフィルがギャップなしで基板上に分配された状態を示す、図５Ａと同様の概略平面図である。 本発明の一実施形態による、真空アンダーフィル形成システムを概略的に示す図である。
一般に、本発明の実施形態は、半田ボールのアレイによって基板上に取り付けられた電子デバイスにアンダーフィルを形成するための真空補助された方法に関する。アンダーフィルは、リフローされた半田ボールのアレイによって加熱されていない基板に取り付けられた、加熱されていない電子デバイスの縁部の周りに１又はそれ以上のラインの形態で分配又は他の方法で形成される。アンダーフィルの１又はそれ以上のラインには少なくとも１つのギャップが残されていることが好ましい。顕著な毛管状アンダーフィルの形成（及び空気又はガスの閉じ込め）が生じる前に、基板が真空チャンバ内に移送され、真空が与えられる。真空が与えられている間、アンダーフィルの１又はそれ以上のラインにおける１つ又は複数のギャップによって、空気がデバイスの下側からギャップを通って流出し、電子デバイスと基板との間において電子デバイスの下側に真空状態（すなわち、大気圧よりも低い圧力）を確立することが可能になる。代替として、あまり好ましくはないが、アンダーフィル内にギャップを形成せず、デバイスの下側に閉じ込められた空気に依存して、デバイスが真空状態に置かれたときにアンダーフィルを貫通して泡が形成されるようにする手法がある。何れの手法においても、真空状態が維持されている間は電子デバイス及び基板が加熱され、アンダーフィルを電子デバイスの下側に完全に流れ、リフローされた半田ボール間の空間に流入させようにする。真空状態におけるアンダーフィル形成は、アンダーフィルに閉じ込められたあらゆるボイドからも与えられた真空レベルに比例して部分的にガスが真空排気されるようになることを意味する。与えられた真空圧力は、アンダーフィルの蒸気圧よりも低くてはならず、そうでなければアンダーフィルが沸騰して、本手法の安定性が低下する。次いで、真空チャンバは通気される。アンダーフィル内に存在するボイドは何れも真空排気された状態にあるためこの時点で圧潰され、アンダーフィルで充填されることになる。次に、アンダーフィルが形成された電子デバイス及び基板は、真空チャンバの外に移動される。
本発明の実施形態は、電子デバイスと基板との間に導電性接合部を形成するために、半田バンプの他に別の相互接続技術、例えば、銅ピラー及び他の熱圧縮相互接続技術にも適用される。
図１を参照すると、組立体１０は、プリント回路基板のような基板１２と、該基板１２の表面１６に取り付けられた電子デバイス１４とを含む。代表的な実施形態において、電子デバイス１４は、例えばフリップ・チップ、チップ・スケール・パッケージ（ＣＳＰ）、ボール・グリッド・アレイ（ＢＧＡ）、又はパッケージ・オン・パッケージ組立体（ＰｏＰ）とすることができる。同様に、基板１２は、例えばプリント回路基板（ＰＣＢ）、電子チップ又はウェーハとすることができ、或いは、電子デバイスの半導体パッケージで使用されているあらゆる基板又は介在部品とすることもできる。
図１、１Ａ，及び３Ａを参照すると、電子デバイス１４は、電子デバイス１４の側部すなわち外縁部１８，２０，２２，２４の各々に隣接して基板１２が露出されるようにするためのフットプリント（実装面積）を基板１２上に有する。半田接合２６は、電子デバイス１４を基板１２と機械的及び電気的に接続する。電子デバイス１４と基板１２との間に空間２８が定められ、該空間２８の一部は開放され（すなわち占有されていない）、代表的形態の半田ボールを有することができる半田接合２６によって充填されていない。外縁部１８、２０、２２、２４の各々において、電子デバイス１４と基板１２との間にギャップ１７が定められる。ギャップ２７は、空間２８に連通している。
図１Ａに示されるように、電子デバイス１４と基板１２との間の空間２８を充填するために、アンダーフィル３０が使用される。一例において、アンダーフィル３０は、硬化性の非導電性二酸化ケイ素微粒子が充填されたエポキシであり、基板１２に適用されるときには流体であり、毛管作用によって流動する。他の形式のアンダーフィルを使用することができ、そのようなアンダーフィルには、室温で固体か又は凍結されたものが含まれる。アンダーフィルは通常、硬化したアンダーフィルに望ましい性質を与えるために、例えばガラスのような小粒子が充填される。アンダーフィルは、硬化されて固化されると、強力に接着された凝集体となる。
図２を参照すると、本発明の実施形態による、真空アンダーフィル形成の手順が記載されている。図２の実施形態において、液状のアンダーフィルが基板上に分配される。アンダーフィルは、分配する代わりに、例えば、上述のようにピックアンドプレース（ｐｉｃｋ ａｎｄ ｐｌａｃｅ）装置を使用して固体形態で所定位置に配置することができる。ブロック５２において、液状のアンダーフィル３０が基板１２上に分配される。アンダーフィル３０は、電子デバイス１４の１又はそれ以上の外縁部１８，２０、２２の近傍に１又はそれ以上の連続的なライン（図３Ａ）として適用することができる。通常は、アンダーフィル３０の分配量は、電子デバイス１４の下側の開放空間２８と、アンダーフィル形成作業が完了した後にデバイス１４の周辺に沿って形成されるフィレット３１（図１Ｂ）とを加えた容積に等しい。アンダーフィル３０が適用されるときには基板１２は加熱されておらず、ギャップ４２がアンダーフィル３０内に存在し、ギャップ４２を通る空間２８の開放部分への空気通路が維持されるようにすることが好ましい。上述したように、好ましさに劣る方法は、ギャップが残らず、電子デバイス１４の下側に閉じ込められた空気に依存し、アンダーフィル３０を通過する泡を形成することである。
アンダーフィル３０は、複数の異なる形式の分配器を使用して多くの異なる手法により基板１２に適用することができる。例えば、本発明を限定するものではないが、アンダーフィル３０の一連の液滴を基板１２の表面１６の上方を移動する移動式噴流型分配器から基板１２の表面１６に分配することができる。
ブロック５４において、アンダーフィル３０は、基板１２に分配されたときに冷却される。一実施形態において、基板１２は、例えば１又はそれ以上の熱電冷却器によって室温を下回る温度まで冷却され、アンダーフィル３０は、適用された直後に基板１２とほぼ同じ温度まで冷却される。基板１２を冷却する代わりに、又はこれに加えて、基板１２上に分配される前に、アンダーフィル３０を分配器で冷却することができる。一実施形態において、アンダーフィル３０は、０℃から１０℃の範囲の温度に冷却される。冷却はアンダーフィル３０の粘性を増大させ、これによって電子デバイス１４と基板１２との間の空間２８の開放部への毛管作用による流動が更に阻止又は低減される。
ブロック５６において、空間２８の充填されていない部分は、アンダーフィル３０内のギャップ４２を通して準大気圧まで排気され、空間２８内に真空状態（すなわち、大気圧よりも低い圧力）が確立される。或いは、ギャップが設けられていない場合には、ガスは泡となってアンダーフィル３０を通過する。一実施形態において、電子デバイス１４とアンダーフィル３０を載せた基板１２が、真空チャンバに移動され、該チャンバの内部にシールされて、真空チャンバが準大気圧まで排気される。一実施形態において、真空状態に適した準大気圧は、水銀柱２５インチ（約９５Ｔｏｒｒ）から水銀柱２６インチ（約１００Ｔｏｒｒ）までよりも高いか又は等しい。何れにしても、準大気圧は、アンダーフィルの物理的特性が、顕著に又は有害に修正されないように制限される。
基板１２を真空チャンバの内外に移動させるのにあらゆる適切な技術を使用してもよく、従来の真空システムは、当業者にとって良く知られているものである。基板１２は、顕著な毛管状アンダーフィル形成（及び空気又はガスの閉じ込め）が起こる前に、真空チャンバ内に移送されるのが好ましい。
ブロック５８において、真空チャンバが真空排気された後で真空状態が維持されている間に、アンダーフィル３０は、室温よりも高い温度、例えば３０℃から１２０℃までの範囲の温度に加熱される。アンダーフィル３０は、基板１２又は電子デバイス１４、或いはその両方を加熱することにより、流れを引き起こすのに望ましい何らかの手順で加熱することができる。加熱に応答して、アンダーフィル３０は、毛管作用によって外縁部１８，２０，２２，２４の各々から狭いギャップ２７を通って空間２８内及びリフロー半田ボールの周りに流れる。空間２８の開放部が真空排気されるので、アンダーフィル３０は空間２８を横切って流れることができ、その結果、アンダーフィル３０内に閉じ込められたボイドの何れもが真空レベルまでガスが排出されるようになる。
ブロック６０において、完全な毛管流が起こるのに十分な時間が与えられた後、真空状態が除去され、大気圧に戻される。例えば、真空チャンバを通気して大気圧状態をもたらすことができる。大気圧の影響を受けて、アンダーフィル３０内に存在する何れのボイドは、準大気圧に排気された状態にあることに起因して圧潰され、アンダーフィル３０（図３）によって充填される。次いで、基板１２は、真空チャンバから硬化用オーブンに移送され、アンダーフィル３０が硬化される。
図４Ａないし４Ｃを参照すると、代替的な実施形態において、アンダーフィル３０は、電子デバイス１４の１又はそれ以上の外縁部１８，２０，２２，２４の近傍において複数のギャップ６１を有する一連の不連続領域（図４Ａ）として適用することができる。図４Ｂにおいて、ギャップ６１は、空間２８の開放部が真空排気されて真空状態になった後、アンダーフィル３０が加熱されるにつれて消滅する。図４Ｃにおいて、アンダーフィル３０は、電子デバイス１４の下方に流れる。
図５Ａないし５Ｅを参照すると、代替的な実施形態において、アンダーフィル３０は、電子デバイス１４の１又はそれ以上の外縁部１８，２０，２２，２４の近傍に１又はそれ以上の連続体の状態で適用することができる。この場合、図５Ａは、デバイスの４つの縁部の各々に沿って配置されたアンダーフィルのラインを示しており、ギャップ６２が、外縁部１８，２０，２２，２４の各対の間の各隅部に存在する。図５Ｂにおいて、アンダーフィル３０は、ギャップ６２を通って空間２８が真空状態に排気された後に加熱される。図５Ｃにおいて、加熱された状態のアンダーフィル３０は、デバイス１４の下方に流れる。
代替的な実施形態において、図５Ｄに示すように、アンダーフィル３０は、電子デバイス１４の外縁部１８，２４に沿ったＬ字型径路を用いたラインとして形成することができる。この場合、ギャップは、外縁部２０，２２に沿って存在する。別の代替的な実施形態において、図５Ｅに示すように、アンダーフィル３０は、電子デバイス１４の外縁部１８，２０、２２に沿ったＵ字型径路を用いたラインとして形成され、電子デバイス１４の外縁部２４に沿って形成しないようにすることができる。別の代替的な実施形態において、図５Ｆに示すように、アンダーフィル３０は、電子デバイス１４の外縁部２０に沿ったＩ字型径路を用いたラインとして形成され、電子デバイス１４の外縁部１８，２２、２４に沿って形成しないようにすることができる。おそらく最も好ましさが劣る代替的な実施形態において、図５Ｇに示すように、アンダーフィル３０は、４つの外縁部１８，１０，２２，２４の全てに沿ったラインとして隅部にギャップが定められていない重なり合った形態で適用することができる。この場合、真空が与えられたときには、電子デバイス１４の下方に閉じ込められていた空気又はガスは、泡状になってアンダーフィル３０を通過することになる。
アンダーフィルのラインは、カリフォルニア州カールズバッド所在のノードソンアシムテック社が販売するＤＪ９０００のような非接触型噴流弁により好ましい方法で適用されることに加えて、代替として、エポキシの固体プリフォームとして適用することができる。固体プリフォームは、基板１２上に載置された後、熱を加えると溶融する。固体プリフォームは、ピックアンドプレース機械又は機構によって所定位置に配置することができる。
図６を参照すると、真空アンダーフィル形成に用いるシステム１１０は、電子デバイス１４がリフローされた半田ボール又は他の相互接続技術によって取り付けられて、空間２８により基板１２から離隔されている基板１２上に所定量のアンダーフィル３０を分配するように構成されている。空間２８は、導電接合部２６によって占有されていない開放部分を有し、この場合、導電接合部はリフローされた半田ボールの形態である。
制御装置１２０は、作動制御装置１１８及び分配器制御装置１１６と電気的に結合されており、システム１１０の全体的制御を調整する。当業者には理解されるように、制御装置１１６，１１８，１２０の各々は、プログラム可能論理制御装置（ＰＬＣ）、デジタル信号処理装置（ＤＳＰ）、又は、メモリ内に記憶されて本明細書に記載される機能を実施するソフトウェアを実行可能な中央処理装置を備えたマイクロプロセッサベースの制御装置を含むことができる。
システム１１０は、好ましくは、冷却装置１３３と、分配器１３２と結合された冷却装置１３５とを含む。冷却装置１３３は、アンダーフィル３０が基板１２上に分配されたときに冷却されるように基板１２を冷却するよう構成されている。冷却装置１３５は、アンダーフィル３０が基板１２上に分配される前に冷却されるように、アンダーフィル３０を冷却するように構成されている。冷却装置１３３，１３５は好ましいが、任意選択的には、制御装置１２０の制御下の温度制御装置１３９によって、基板１２の温度を室温未満に低下させ及び／又は分配器１３２の一部の温度を室温未満に低下させるようにそれぞれ作動させることができる。
システム１１０は、所定量のアンダーフィルを分配するのに用いられる分配器１３２を含み、該分配器は噴流型分配器とすることができる。分配器１３２の下流側において、システム１１０は更に、真空チャンバ１５４を含み、該真空チャンバ１５４は、各組立体１０を挿入し取り外すためのアクセスを可能にするよう構成され、真空チャンバ１５４の内部空間が周囲の大気圧環境から遮断されるシール状態を形成するように構成される。真空ポンプ１６０が真空チャンバの内部空間と結合され、制御装置１２０によって作動されると、内部空間を真空排気するように構成される。通気孔１７４は、制御装置１２０の制御下でガスを内部空間に導入して、チャンバの圧力を高めるのに使用される。制御装置１２０は、運動制御装置１１８に運動命令を与えて、アンダーフィル３０が載った基板１２を真空チャンバ１５４内に移動させるに用いられる移送装置１２２を作動させる。
加熱器１６６が、真空チャンバ内部に配置され、制御装置１２０と連結された温度制御装置１６９によって作動されるように構成されている。熱は、加熱器１６６から各基板１２に伝達される。一実施形態において、基板１２及び該基板上のアンダーフィルの温度は、３０℃から１２０℃の範囲にわたる。
使用時には、基板１０が分配器１３２の下方の位置に移動され、アンダーフィルが分配又は他の方法で適用される。代表的な実施形態において、制御装置１２０が運動制御装置１１８に命令を送って移送装置１２２が分配器３２を移動させるようにし、制御装置１２０は、分配器制御装置１１６に命令を送って、分配器３２が、電子デバイス１４の外縁部１８，２０，２２，２４の周りに１又はそれ以上のライン状にアンダーフィルを分配するようにする。基板１２は、この分配動作中に加熱されることはない。アンダーフィル３０の１又はそれ以上のラインには少なくとも１つのギャップが残されているのが好ましい。噴流型分配器１３２では、分配器制御装置１６は、移動中の適切な時点で液滴噴流をトリガし、液滴が基板１２上の所望の場所に衝突するようにする。分配された各液滴は、少量のアンダーフィルを含み、該アンダーフィルは典型的には分配器制御装置１６によって高精度で制御される。
一実施形態において、冷却装置１３３を用いて基板１２を冷却し、アンダーフィル３０が基板１２と接触したときに室温未満の温度まで冷却するようにすることができる。代替として、分配器１３２と結合された冷却装置１３５を使用して、アンダーフィルを分配前に冷却することができる。
分配動作が完了した後で且つ顕著な毛管状アンダーフィル形成（及び空気又はガスの閉じ込め）が生じる前に、制御装置１２０が運動制御装置１１８に命令を送って、移送装置１２２が組立体１０及び基板１２上に分配されたアンダーフィル３０を真空チャンバ５４内に移送するようにする。組立体１０と基板１２上の分配されたアンダーフィル３０とが真空チャンバ５４の内部で周囲環境から隔離されると、制御装置１２０により、真空ポンプ１６０が真空チャンバ１５４内の内部空間を真空排気するようにする。真空状態が与えられている間、各ギャップは、電子デバイス１４と基板１２の間で電子デバイス１４の下側に真空状態（すなわち、大気圧よりも低い圧力）を確立できるようにし、或いは、ギャップが存在しない場合には、ガスが泡状になってアンダーフィルを通過し、電子デバイス１４の下側に真空状態を生成する。
真空チャンバ１５４の内部に適切な真空圧が存在し、真空状態が維持されていると、制御装置１２０により、温度制御装置１６９が加熱器１６６を作動させ、該加熱器が基板１２、電子デバイス１４、及びアンダーフィル３０を加熱する。高温によって、アンダーフィル３０が電子デバイス１４の下方の空間の開放部内に流動するのが促進される。アンダーフィル３０は、電子デバイス１４の下側に完全に流れて、リフローされた半田ボール間の空間に流入する。真空状態の存在下でのアンダーフィル形成は、アンダーフィル内に閉じ込められたボイドの何れもがガスが部分的に排出されるようになることを意味する。流れが終了した後、制御装置１２０は、運動制御装置１１８に命令を送って、通気孔１７４によりガスが真空チャンバ１５４に導入され、真空チャンバ１５４の内部の圧力が大気圧に戻されるようにする。アンダーフィル３０の内部に存在するあらゆるボイドは、真空排気された状態であるので圧潰され、アンダーフィル３０によって充填される。アンダーフィルが形成された電子デバイス１４を備えた基板１２は、真空チャンバ１５４から出て、例えば硬化用オーブン（図示せず）に移送される。
本発明は、１又はそれ以上の実施形態の説明によって例示され、相当な細部について説明がなされているが、これらの説明は、添付の請求項の範囲をこのような細部に限定し、或いは如何なる意味でも制限することを意図するものではない。更なる利点及び修正は、当業者には明らかであろう。従って、本発明は、より広い態様において具体的な細部、代表的な装置及び方法、並びに図示され説明された実施例に限定されるものではない。これにより、出願人の一般的な発明の概念の範囲又は精神から逸脱することなく、このような細部からの変更を行うこともできる。

Claims (13)

  1. 電子デバイスが導電性接合により基板に取り付けられて、前記導電性接合により占有されていない開放部を有する空間によって前記電子デバイスが前記基板から離隔されるようになった前記基板上に、アンダーフィルを形成する方法であって、前記方法が、
    前記アンダーフィルを冷却する段階と、
    前記アンダーフィルを冷却後、電子デバイスの少なくとも１つの外縁部に近接して前記基板上にアンダーフィルを形成する段階と、
    前記空間を真空排気して該空間の開放部に真空状態を形成する段階と、
    前記空間を真空状態に排気した後で且つ前記排気状態を維持している間、前記少なくとも１つの外縁部から前記空間の開放部への前記アンダーフィルの流れを引き起こすようにする段階と、
    を含む、方法。
  2. 前記アンダーフィルが前記基板上に分配される前に、前記基板を冷却して、該アンダーフィルが前記基板上に分配されたときに前記アンダーフィルが室温より低く冷却されるようにする段階を更に含む、請求項１に記載の方法。
  3. 前記アンダーフィルは、室温より低く冷却される、請求項１に記載の方法。
  4. 前記アンダーフィルは、３０度から１２０度の範囲で冷却される、請求項１に記載の方法。
  5. 前記真空状態が、前記アンダーフィルの物理的特性を顕著に又は有害に修正させることのない準大気圧であることを特徴とする、請求項１に記載の方法。
  6. 前記真空状態が、９５Ｔｏｒｒより高いか又は等しい準大気圧であることを特徴とする、請求項１に記載の方法。
  7. 前記アンダーフィルが固体アンダーフィルであり、該アンダーフィルがその融点を超えて毛管アンダーフィルを開始する温度にされる、請求項１に記載の方法。
  8. 少なくとも１つのギャップが前記アンダーフィルの内部に形成され、前記空間が前記少なくとも１つのギャップを通って真空排気される、請求項１に記載の方法。
  9. 前記アンダーフィルの内部にギャップが形成されず、真空状態が与えられたときに、前記空間内のガスが泡状になって前記アンダーフィルを通過する、請求項１に記載の方法。
  10. 前記導電性接合が、リフローされた半田ボールである、請求項１に記載の方法。
  11. 前記導電性接合が、銅ピラーである、請求項１に記載の方法。
  12. 前記空間を前記真空状態に排気した後、前記アンダーフィルを室温より高い第一の温度まで加熱する段階を更に含む、請求項１に記載の方法。
  13. 前記アンダーフィルは、前記第１温度よりも低い第２温度まで冷却される、請求項１２に記載の方法。
JP2013549416A 2011-01-11 2011-12-12 真空補助によるアンダーフィル形成方法 Expired - Fee Related JP5971868B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/004,198 2011-01-11
US13/004,198 US20120178219A1 (en) 2011-01-11 2011-01-11 Methods for vacuum assisted underfilling
PCT/US2011/064373 WO2012096743A1 (en) 2011-01-11 2011-12-12 Methods for vacuum assisted underfilling

Publications (2)

Publication Number Publication Date
JP2014506010A JP2014506010A (ja) 2014-03-06
JP5971868B2 true JP5971868B2 (ja) 2016-08-17

Family

ID=46455578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549416A Expired - Fee Related JP5971868B2 (ja) 2011-01-11 2011-12-12 真空補助によるアンダーフィル形成方法

Country Status (5)

Country Link
US (1) US20120178219A1 (ja)
EP (1) EP2663997A4 (ja)
JP (1) JP5971868B2 (ja)
CN (1) CN103299407B (ja)
WO (1) WO2012096743A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
WO2016043779A1 (en) * 2014-09-19 2016-03-24 Intel Corporation Semiconductor packages with embedded bridge interconnects
US10547350B2 (en) * 2016-05-05 2020-01-28 Texas Instruments Incorporated Contactless interface for mm-wave near field communication
DE102017209461A1 (de) 2017-06-06 2018-12-06 Zf Friedrichshafen Ag Anordnung zur Abstützung eines integrierten Schaltungsträgers
CN110072347A (zh) * 2019-04-09 2019-07-30 南昌嘉研科技有限公司 一种bga封装芯片的防护结构及其加工方法
CN112216617B (zh) * 2020-09-04 2023-09-15 苏州通富超威半导体有限公司 一种底封胶填充控制方法、装置、电子设备及介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262867A (ja) * 1987-04-20 1988-10-31 Nec Corp 半導体記憶装置
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
JPH09260432A (ja) * 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法
US5866442A (en) * 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
JPH11121484A (ja) * 1997-10-16 1999-04-30 Toshiba Corp 半導体装置及びその製造方法と製造装置
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US7015066B2 (en) * 2001-09-05 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
JP3818268B2 (ja) * 2003-03-05 2006-09-06 セイコーエプソン株式会社 アンダーフィル材の充填方法
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
US7026376B2 (en) * 2003-06-30 2006-04-11 Intel Corporation Fluxing agent for underfill materials
US7351784B2 (en) * 2005-09-30 2008-04-01 Intel Corporation Chip-packaging composition of resin and cycloaliphatic amine hardener
JP2007141935A (ja) * 2005-11-15 2007-06-07 Toray Eng Co Ltd ディスペンス装置及び実装システム
EP2135276A2 (en) * 2007-03-13 2009-12-23 Lord Corporation Die attachment method with a covex surface underfill
FR2919426B1 (fr) * 2007-07-23 2009-12-11 Commissariat Energie Atomique Procede d'enrobage de deux elements hybrides entre eux au moyen d'un materiau de brasure
US7745321B2 (en) * 2008-01-11 2010-06-29 Qimonda Ag Solder contacts and methods of forming same
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP2010245341A (ja) * 2009-04-07 2010-10-28 Texas Instr Japan Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103299407A (zh) 2013-09-11
WO2012096743A1 (en) 2012-07-19
EP2663997A4 (en) 2016-01-13
JP2014506010A (ja) 2014-03-06
EP2663997A1 (en) 2013-11-20
US20120178219A1 (en) 2012-07-12
CN103299407B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
US9314882B2 (en) Methods for vacuum assisted underfilling
JP5971868B2 (ja) 真空補助によるアンダーフィル形成方法
US8786105B1 (en) Semiconductor device with chip having low-k-layers
JP6290357B2 (ja) エレクトロニクスアセンブリを製造する方法
US20220361293A1 (en) Warpage Control in the Packaging of Integrated Circuits
US8377745B2 (en) Method of forming a semiconductor device
TWI722307B (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
US9425174B1 (en) Integrated circuit package with solderless interconnection structure
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
US8444043B1 (en) Uniform solder reflow fixture
JP2015522218A (ja) 電子デバイスの真空補助アンダーフィル方法
US20100123115A1 (en) Interconnect And Method For Mounting An Electronic Device To A Substrate
TWI672782B (zh) 半導體晶片之製造方法
KR101349987B1 (ko) 용융 금속 토출 장치
TWI430421B (zh) 覆晶接合方法
KR101475444B1 (ko) 웨이퍼 레벨 몰딩 장치 및 웨이퍼 레벨 몰딩 방법
KR20130035469A (ko) 반도체 패키지의 제조방법
CN101246869A (zh) 降低基板翘曲的芯片倒装封装结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R150 Certificate of patent or registration of utility model

Ref document number: 5971868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees