JP2000138255A - 半導体装置の製造方法と製造装置 - Google Patents
半導体装置の製造方法と製造装置Info
- Publication number
- JP2000138255A JP2000138255A JP10308432A JP30843298A JP2000138255A JP 2000138255 A JP2000138255 A JP 2000138255A JP 10308432 A JP10308432 A JP 10308432A JP 30843298 A JP30843298 A JP 30843298A JP 2000138255 A JP2000138255 A JP 2000138255A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- chip
- semiconductor device
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Drying Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 有機不純物の影響を受けずフリップチップ接
続時の加熱温度を低くする。 【解決手段】 本発明による半導体装置の製造方法及び
装置は、半導体チップの接続組立時の加熱により、電気
的性能の劣化を低減するものである。半導体チップのバ
ンプと基板をマウント接続する際、基板の接続するパッ
ド表面あるいは半導体チップのバンプ表面を清浄ことに
より、接続温度を２００℃〜３００℃以下で出来る。ま
た、基板のパッド表面の活性化処理したものを維持する
ために、製造装置の中にプラズマ処理部を入れ、製造装
置内を不活性ガスで充填することにより、プラズマ処理
部で清浄されたパッド表面を大気中にさらして再汚染す
ることなく、マウント接続が出来る。
続時の加熱温度を低くする。 【解決手段】 本発明による半導体装置の製造方法及び
装置は、半導体チップの接続組立時の加熱により、電気
的性能の劣化を低減するものである。半導体チップのバ
ンプと基板をマウント接続する際、基板の接続するパッ
ド表面あるいは半導体チップのバンプ表面を清浄ことに
より、接続温度を２００℃〜３００℃以下で出来る。ま
た、基板のパッド表面の活性化処理したものを維持する
ために、製造装置の中にプラズマ処理部を入れ、製造装
置内を不活性ガスで充填することにより、プラズマ処理
部で清浄されたパッド表面を大気中にさらして再汚染す
ることなく、マウント接続が出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および製造装置に関し、特に半導体チップを基板に
フリップチップ接続する製造方法の改良およびそのため
の製造装置に関する。
方法および製造装置に関し、特に半導体チップを基板に
フリップチップ接続する製造方法の改良およびそのため
の製造装置に関する。
【０００２】
【従来の技術】従来、半導体チップを基板にフリップチ
ップ接続する場合、半導体チップの電極パッド上に突起
状のバンプを形成し、そのバンプを基板上の電極パッド
に位置合わせして、加熱しながら加圧し接続する方法が
用いられている。
ップ接続する場合、半導体チップの電極パッド上に突起
状のバンプを形成し、そのバンプを基板上の電極パッド
に位置合わせして、加熱しながら加圧し接続する方法が
用いられている。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
の製造過程で、基板の電極パッド表面に有機系不純物が
付着しやすいので、その影響により高温（４００゜Ｃ以
上）・長時間・高加圧な条件でなければ半導体チップの
バンプと基板の電極パッドが良好に接合せず、基板の耐
熱性の制約により高耐熱性のアルミナ、ガラスセラミッ
ク等無機基板しか使用できないという問題点があった。
の製造過程で、基板の電極パッド表面に有機系不純物が
付着しやすいので、その影響により高温（４００゜Ｃ以
上）・長時間・高加圧な条件でなければ半導体チップの
バンプと基板の電極パッドが良好に接合せず、基板の耐
熱性の制約により高耐熱性のアルミナ、ガラスセラミッ
ク等無機基板しか使用できないという問題点があった。
【０００４】また、マウント温度が４００℃以上で作業
を行うと、半導体チップの電気特性に劣化現象が発生
し、信頼性上問題となるばかりか、フリップチップ接続
後に半導体チップと基板の接続部にクラックが発生する
確立が４０％程度であり、後工程で問題となる。
を行うと、半導体チップの電気特性に劣化現象が発生
し、信頼性上問題となるばかりか、フリップチップ接続
後に半導体チップと基板の接続部にクラックが発生する
確立が４０％程度であり、後工程で問題となる。
【０００５】本発明の目的は、半導体チップと基板との
フリップチップ接続において、有機不純物の影響を受け
ずにフリップチップ接続時の加熱温度を低くできる半導
体装置の製造方法および製造装置を提供することにあ
る。
フリップチップ接続において、有機不純物の影響を受け
ずにフリップチップ接続時の加熱温度を低くできる半導
体装置の製造方法および製造装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体チップと基板とをフリップチップ接続
させた構造を有する半導体装置の製造方法において、基
板のパッド上の有機系不純物をドライプロセスによるク
リーニング処理によって除去することにより、低温・短
時間でチップのＡｕバンプと基板のパッドを熱圧着する
ことを可能とする。
造方法は、半導体チップと基板とをフリップチップ接続
させた構造を有する半導体装置の製造方法において、基
板のパッド上の有機系不純物をドライプロセスによるク
リーニング処理によって除去することにより、低温・短
時間でチップのＡｕバンプと基板のパッドを熱圧着する
ことを可能とする。
【０００７】本発明の半導体装置の製造方法では、プラ
ズマまたは紫外線を基板に照射し、バンプやパッドのＡ
ｕメッキの表面上の有機系不純物を除去することによ
り、低温・短時間・低加圧でのチップのバンプと基板の
パッドとの熱圧着を可能とする。これにより基板材質
は、無機系の耐高熱性のものだけでなく、有機系基板も
使用できるため低コスト化できる。また短時間で熱圧着
できるため生産性が向上する。
ズマまたは紫外線を基板に照射し、バンプやパッドのＡ
ｕメッキの表面上の有機系不純物を除去することによ
り、低温・短時間・低加圧でのチップのバンプと基板の
パッドとの熱圧着を可能とする。これにより基板材質
は、無機系の耐高熱性のものだけでなく、有機系基板も
使用できるため低コスト化できる。また短時間で熱圧着
できるため生産性が向上する。
【０００８】また接合強度も向上するため高信頼性の半
導体装置が得られる。
導体装置が得られる。
【０００９】さらに、別な問題点は、基板の電極パッド
表面を活性化する際、プラズマ処理装置から出して大気
中に戻した場合、Ｃ（炭素）とＯ（酸素）が再付着し
て、接続品質を低下させる問題がある。
表面を活性化する際、プラズマ処理装置から出して大気
中に戻した場合、Ｃ（炭素）とＯ（酸素）が再付着し
て、接続品質を低下させる問題がある。
【００１０】これは、半導体装置の製造方法において、
接続前に前記基板の接続パッド上の有機系不純物をドラ
イプロセスによるクリーニング処理によって除去し、不
活性ガスの雰囲気の中で前記半導体チップと前記基板と
をフリップチップ接続させる製造方法により解決され
る。
接続前に前記基板の接続パッド上の有機系不純物をドラ
イプロセスによるクリーニング処理によって除去し、不
活性ガスの雰囲気の中で前記半導体チップと前記基板と
をフリップチップ接続させる製造方法により解決され
る。
【００１１】さらに本発明によれる半導体装置の製造装
置は、接続前に前記基板の接続パッド上の有機系不純物
をプラズマ照射処理によって除去するプラズマ反応器と
前記半導体チップと前記基板とをフリップチップ接続さ
せる接続器とを不活性ガスの雰囲気の中に閉じこめたこ
とを特徴とする。
置は、接続前に前記基板の接続パッド上の有機系不純物
をプラズマ照射処理によって除去するプラズマ反応器と
前記半導体チップと前記基板とをフリップチップ接続さ
せる接続器とを不活性ガスの雰囲気の中に閉じこめたこ
とを特徴とする。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１３】図１から図６は本発明の第１の実施の形態
の半導体装置製造方法を示す断面図であり、このうち図
６は最終的に製造される半導体装置を示すものである。
の半導体装置製造方法を示す断面図であり、このうち図
６は最終的に製造される半導体装置を示すものである。
【００１４】図６において、半導体装置は、配線パター
ンが形成されたの絶縁体のフレキシブルテープ（以下、
単にテープと略称する）２が基板として使用され、半導
体チップ８を実装している。
ンが形成されたの絶縁体のフレキシブルテープ（以下、
単にテープと略称する）２が基板として使用され、半導
体チップ８を実装している。
【００１５】テープ２の片面（半導体チップ８の側）に
は、半導体チップ８に接続されるパッド（接続パッド）
３が形成され、また、はんだボール１５が形成される位
置にボールグリッドアレイ（ＢＧＡ）パッド（接続パッ
ド）７が形成される。はんだボール１５は、図示しない
マザーボードに接続される。
は、半導体チップ８に接続されるパッド（接続パッド）
３が形成され、また、はんだボール１５が形成される位
置にボールグリッドアレイ（ＢＧＡ）パッド（接続パッ
ド）７が形成される。はんだボール１５は、図示しない
マザーボードに接続される。
【００１６】パッド３は、銅（Ｃｕ）６にニッケル（Ｎ
ｉ）メッキ５、さらにその上に金（Ａｕ）メッキ４を施
したものである。
ｉ）メッキ５、さらにその上に金（Ａｕ）メッキ４を施
したものである。
【００１７】半導体チップ８は、電極としてのアルミニ
ウム（Ａｌ）パッド９を有し、そのパッド上のＡｕバン
プ１０を介してテープ２のパッド３に接続される。
ウム（Ａｌ）パッド９を有し、そのパッド上のＡｕバン
プ１０を介してテープ２のパッド３に接続される。
【００１８】つぎにこの半導体装置の製造方法について
図１から図６を参照して説明する。
図１から図６を参照して説明する。
【００１９】その製造方法について概略説明すると、ま
ず図１（ａ）に示すように、パッド３及びＢＧＡパッド
７を設けたテープ２を用意し、テープ２のパッド３側に
プラズマ１を照射しパッド３のＡｕメッキ４の表面に付
着した有機系不純物を除去する工程と、次にＡｕバンプ
１０を半導体チップ８に形成する工程（図１（ｂ））
と、次いで半導体チップ８を反転しＡｕバンプ１０とテ
ープ２のパッド３を位置合わせする工程（図２）と、Ａ
ｕバンプ１０とパッド３を熱圧着する工程（図３）と、
半導体チップ８とテープ２の間隙に封止樹脂１４を流し
込み加熱硬化させる工程（図４）と、さらにＢＧＡパッ
ド７上にはんだボール１５を形成し（図５）、チップ８
のサイドを切断することによりＣＳＰ（チップサイズパ
ッケージ）を得る工程（図６）とを有する。
ず図１（ａ）に示すように、パッド３及びＢＧＡパッド
７を設けたテープ２を用意し、テープ２のパッド３側に
プラズマ１を照射しパッド３のＡｕメッキ４の表面に付
着した有機系不純物を除去する工程と、次にＡｕバンプ
１０を半導体チップ８に形成する工程（図１（ｂ））
と、次いで半導体チップ８を反転しＡｕバンプ１０とテ
ープ２のパッド３を位置合わせする工程（図２）と、Ａ
ｕバンプ１０とパッド３を熱圧着する工程（図３）と、
半導体チップ８とテープ２の間隙に封止樹脂１４を流し
込み加熱硬化させる工程（図４）と、さらにＢＧＡパッ
ド７上にはんだボール１５を形成し（図５）、チップ８
のサイドを切断することによりＣＳＰ（チップサイズパ
ッケージ）を得る工程（図６）とを有する。
【００２０】つぎにその製造方法についてさらに詳細に
説明する。図１（ａ）に示すように、テープ２に図示し
ないプラズマ処理装置によりプラズマ１を照射しパッド
３のＡｕメッキ４の表面の有機系不純物を取り除く。こ
のときのプラズマ処理の条件は、Ａｒガス流量５０ｍｌ
／分（通常使用範囲１０〜１００ｍｌ／分）、真空圧が
６５ｍＴｏｒｒ（通常５０〜５００ｍＴｏｒｒ）、ＲＦ
Ｐｏｗｅｒ４００Ｗ（通常５０〜５００Ｗ）、処理時
間は１８０秒（通常６０〜３００秒）とした。またこの
ときのＡｕメッキ４の厚さは１μｍとした（通常Ａｕメ
ッキ厚は０．０３〜２μｍ程度）。
説明する。図１（ａ）に示すように、テープ２に図示し
ないプラズマ処理装置によりプラズマ１を照射しパッド
３のＡｕメッキ４の表面の有機系不純物を取り除く。こ
のときのプラズマ処理の条件は、Ａｒガス流量５０ｍｌ
／分（通常使用範囲１０〜１００ｍｌ／分）、真空圧が
６５ｍＴｏｒｒ（通常５０〜５００ｍＴｏｒｒ）、ＲＦ
Ｐｏｗｅｒ４００Ｗ（通常５０〜５００Ｗ）、処理時
間は１８０秒（通常６０〜３００秒）とした。またこの
ときのＡｕメッキ４の厚さは１μｍとした（通常Ａｕメ
ッキ厚は０．０３〜２μｍ程度）。
【００２１】一方、図１（ｂ）に示すように、半導体チ
ップ８は、Ａｌパッド９上にＡｕバンプ１０をボールボ
ンディング法により形成する。このときＡｕバンプ１０
を形成する際、ボールボンディング法を採用したがメッ
キ法その他を用いる方法もある。また半導体チップ８の
Ａｌパッド９はＣｕその他の材料を用いることも可能で
ある。
ップ８は、Ａｌパッド９上にＡｕバンプ１０をボールボ
ンディング法により形成する。このときＡｕバンプ１０
を形成する際、ボールボンディング法を採用したがメッ
キ法その他を用いる方法もある。また半導体チップ８の
Ａｌパッド９はＣｕその他の材料を用いることも可能で
ある。
【００２２】次に図２に示すように、Ａｕバンプ１０を
形成した半導体チップ８を反転しコレット１２に吸着し
てステージ１１上に置いたプラズマ１を照射したテープ
２と位置を合わせ、その後、図３に示すように加圧加熱
１３を行ってチップ８のＡｕバンプ１０とテープ２のパ
ッド３を熱圧着する。
形成した半導体チップ８を反転しコレット１２に吸着し
てステージ１１上に置いたプラズマ１を照射したテープ
２と位置を合わせ、その後、図３に示すように加圧加熱
１３を行ってチップ８のＡｕバンプ１０とテープ２のパ
ッド３を熱圧着する。
【００２３】このときの熱圧着条件は、ステージ１１の
温度７０℃、コレット１２の温度３００℃、加熱加圧時
間２．５〜７．５秒、加圧力７５〜１２５ｇｆ／バンプ
である。プラズマ１を照射することにより加熱温度を低
くし加熱加圧時間を短くすることが可能となる。
温度７０℃、コレット１２の温度３００℃、加熱加圧時
間２．５〜７．５秒、加圧力７５〜１２５ｇｆ／バンプ
である。プラズマ１を照射することにより加熱温度を低
くし加熱加圧時間を短くすることが可能となる。
【００２４】その後、図４に示すようにテープ２と半導
体チップ８の間隙に封止樹脂１４を流し込み、加熱して
封止樹脂１４を硬化させる。
体チップ８の間隙に封止樹脂１４を流し込み、加熱して
封止樹脂１４を硬化させる。
【００２５】次に、図５に示すように、はんだボール１
５をテープ２のＢＧＡパッド７上に形成し、チップサイ
ズより０．５ｍｍ大きくダイサーにより切断し、図６の
半導体装置が完成する。このときＢＧＡパッドにははん
だボールを形成したが、その材料はＰｂＳｎの共晶はん
だまたはその他の材料を使用するか、形成しない場合も
ある。また切断はダイサーを用いたが打ち抜きその他で
も良い。また切断する大きさはチップサイズ以上であれ
ばよい。
５をテープ２のＢＧＡパッド７上に形成し、チップサイ
ズより０．５ｍｍ大きくダイサーにより切断し、図６の
半導体装置が完成する。このときＢＧＡパッドにははん
だボールを形成したが、その材料はＰｂＳｎの共晶はん
だまたはその他の材料を使用するか、形成しない場合も
ある。また切断はダイサーを用いたが打ち抜きその他で
も良い。また切断する大きさはチップサイズ以上であれ
ばよい。
【００２６】図７は縦軸に接合強度（ダイシェア強
度）、横軸に圧着条件をとり、プラズマ処理の有無での
比較を行ったグラフ図である。加熱温度を３００℃とし
て、圧着時間２．５秒加圧力７５ｇｆ／バンプの時プラ
ズマ処理無しでは、半導体チップ８のＡｕバンプ１０と
テープ２のパッド３とが圧着しないのに対し、図１
（ａ）に示すようにプラズマ処理した場合では、約３１
００ｇｆの接合強度（ダイシェア強度）が得られた（９
４個Ａｕバンプのあるチップを用いた場合）。
度）、横軸に圧着条件をとり、プラズマ処理の有無での
比較を行ったグラフ図である。加熱温度を３００℃とし
て、圧着時間２．５秒加圧力７５ｇｆ／バンプの時プラ
ズマ処理無しでは、半導体チップ８のＡｕバンプ１０と
テープ２のパッド３とが圧着しないのに対し、図１
（ａ）に示すようにプラズマ処理した場合では、約３１
００ｇｆの接合強度（ダイシェア強度）が得られた（９
４個Ａｕバンプのあるチップを用いた場合）。
【００２７】また７．５秒、１２５ｇｆ／バンプの条件
の場合、プラズマ処理無しではダイシェア強度が約２５
００ｇｆなのに対し、プラズマ処理したときには約５１
００ｇｆとなり、２倍以上の接合強度が得られる。
の場合、プラズマ処理無しではダイシェア強度が約２５
００ｇｆなのに対し、プラズマ処理したときには約５１
００ｇｆとなり、２倍以上の接合強度が得られる。
【００２８】このようにプラズマ処理した場合には、し
ていない場合と比較し接合強度が大幅に増加する。
ていない場合と比較し接合強度が大幅に増加する。
【００２９】図８と図９はテープ２のパッド３表面をオ
ージェ分析した結果を表したグラフである。横軸は、運
動エネルギー、縦軸は強さである。図８はプラズマ処理
をした場合、図９はプラズマ処理していない場合であ
る。プラズマ処理していない図９では窒素（Ｎ）が検出
されているのに対し、プラズマ処理を施した後オージェ
分析した図８ではＮが検出されていない。Ｎはテープ２
の材質ＰＩ（ポリイミド）に含まれるため、製造工程で
ＰＩが付着したと考えられる。
ージェ分析した結果を表したグラフである。横軸は、運
動エネルギー、縦軸は強さである。図８はプラズマ処理
をした場合、図９はプラズマ処理していない場合であ
る。プラズマ処理していない図９では窒素（Ｎ）が検出
されているのに対し、プラズマ処理を施した後オージェ
分析した図８ではＮが検出されていない。Ｎはテープ２
の材質ＰＩ（ポリイミド）に含まれるため、製造工程で
ＰＩが付着したと考えられる。
【００３０】また炭素（Ｃ）はプラズマ処理後のオージ
ェ分析結果のほうが増加しているが、これは一度清浄化
したＡｕ表面に空気中の不純物が（あるいはＣを含むガ
ス成分）が吸着したものであると推定される。（この後
で付着した不純物は、圧着にさほど影響を与えない）こ
のようにオージェ分析結果からもプラズマ処理の有効性
が確認できる。
ェ分析結果のほうが増加しているが、これは一度清浄化
したＡｕ表面に空気中の不純物が（あるいはＣを含むガ
ス成分）が吸着したものであると推定される。（この後
で付着した不純物は、圧着にさほど影響を与えない）こ
のようにオージェ分析結果からもプラズマ処理の有効性
が確認できる。
【００３１】以上のようにフリップチップ接続で半導体
装置を製造する際、テープパッドにプラズマを施すこと
により、Ａｕメッキ表面の有機系不純物をとりのぞける
ため、低温・短時間・低加圧の圧着が可能となる。これ
により基板材質は、無機系の耐高熱性のものだけでな
く、有機系基板も使用できるため低コスト化できる。ま
た短時間で熱圧着できるため生産性が向上する。また接
合強度も向上するため高信頼性の半導体装置が得られ
る。
装置を製造する際、テープパッドにプラズマを施すこと
により、Ａｕメッキ表面の有機系不純物をとりのぞける
ため、低温・短時間・低加圧の圧着が可能となる。これ
により基板材質は、無機系の耐高熱性のものだけでな
く、有機系基板も使用できるため低コスト化できる。ま
た短時間で熱圧着できるため生産性が向上する。また接
合強度も向上するため高信頼性の半導体装置が得られ
る。
【００３２】図１０から図１３は本発明の第２の実施の
形態の半導体装置製造方法を示す断面図である。本実施
の形態の半導体装置では、テープの代わりに基板にはセ
ラミック１６を用いた。図１０（ａ）で紫外線（ＵＶ）
をセラミック１６に照射する。このときのＵＶ照射条件
は、Ｐｏｗｅｒ１２ｍＷ／平方ｃｍ（通常使用範囲１〜
１００ｍＷ／平方ｃｍ）、照射時間１８０秒（通常１０
〜３００秒）である。
形態の半導体装置製造方法を示す断面図である。本実施
の形態の半導体装置では、テープの代わりに基板にはセ
ラミック１６を用いた。図１０（ａ）で紫外線（ＵＶ）
をセラミック１６に照射する。このときのＵＶ照射条件
は、Ｐｏｗｅｒ１２ｍＷ／平方ｃｍ（通常使用範囲１〜
１００ｍＷ／平方ｃｍ）、照射時間１８０秒（通常１０
〜３００秒）である。
【００３３】次に図１０（ｂ）に示すようにＡｕバンプ
１０を半導体チップ８のＡｌパッド９上に形成する。次
いで図１１に示すように半導体チップ８を反転しＡｕバ
ンプ１０とセラミック１６のパッド３ｂを位置合わせ
し、その後図１２に示すように、加熱加圧して熱圧着を
行う。
１０を半導体チップ８のＡｌパッド９上に形成する。次
いで図１１に示すように半導体チップ８を反転しＡｕバ
ンプ１０とセラミック１６のパッド３ｂを位置合わせ
し、その後図１２に示すように、加熱加圧して熱圧着を
行う。
【００３４】熱圧着の条件は、ステージ温度７０℃、コ
レット温度２７０℃、加圧力７５ｇｆ／バンプ、加圧加
熱時間２．５秒とした（従来、ＵＶ照射せず圧着してい
た条件は、ステージ温度７０℃、コレット温度４００
℃、加圧力１２５ｇｆ／バンプ、加圧加熱時間１５秒で
ある）。
レット温度２７０℃、加圧力７５ｇｆ／バンプ、加圧加
熱時間２．５秒とした（従来、ＵＶ照射せず圧着してい
た条件は、ステージ温度７０℃、コレット温度４００
℃、加圧力１２５ｇｆ／バンプ、加圧加熱時間１５秒で
ある）。
【００３５】最後に図１３に示すように封止樹脂をセラ
ミック１６と半導体チップ８の間隙に流し込み、加熱硬
化させ半導体装置が完成する。
ミック１６と半導体チップ８の間隙に流し込み、加熱硬
化させ半導体装置が完成する。
【００３６】このときの半導体チップ８のＡｕバンプ１
０とセラミック１６のパッド３ｂとの接続良品率は１０
０％（接続検査ポイント数：２０８０ｐ）である。この
ようにセラミック基板に対しても低温化・低加圧化が可
能である。
０とセラミック１６のパッド３ｂとの接続良品率は１０
０％（接続検査ポイント数：２０８０ｐ）である。この
ようにセラミック基板に対しても低温化・低加圧化が可
能である。
【００３７】なお、以上説明した実施の形態において、
第１の実施の形態では、テープ２にプラズマ照射、第２
の実施の形態ではセラミック１６にＵＶを照射したが、
それぞれテープ２にＵＶ、セラミック１６にプラズマを
照射しても同様な効果が得られる。
第１の実施の形態では、テープ２にプラズマ照射、第２
の実施の形態ではセラミック１６にＵＶを照射したが、
それぞれテープ２にＵＶ、セラミック１６にプラズマを
照射しても同様な効果が得られる。
【００３８】また、プラズマ、ＵＶの照射は、テープや
セラミックなどの基板だけでなく、半導体チップのバン
プにも照射し表面浄化することでバンプに付着したＮｉ
の酸化物や水酸化物と有機物などの汚染物質を除去して
も良い。
セラミックなどの基板だけでなく、半導体チップのバン
プにも照射し表面浄化することでバンプに付着したＮｉ
の酸化物や水酸化物と有機物などの汚染物質を除去して
も良い。
【００３９】上記実施の形態の場合、フリップチップ接
続時の低温化、低加圧化、処理時間の短縮の効果が十分
に得られるが、基板と半導体チップを接合する工程の前
に、プラズマ処理装置から基板と半導体チップを出して
大気中に戻した場合、Ｃ（炭素）とＯ（酸素）が再付着
して、接続品質を低下させる場合がある。
続時の低温化、低加圧化、処理時間の短縮の効果が十分
に得られるが、基板と半導体チップを接合する工程の前
に、プラズマ処理装置から基板と半導体チップを出して
大気中に戻した場合、Ｃ（炭素）とＯ（酸素）が再付着
して、接続品質を低下させる場合がある。
【００４０】次に説明する本発明の第３の実施の形態の
製造方法および製造装置によって、そのような問題が解
決され、フリップチップ接続品質の一層の向上が図れ
る。
製造方法および製造装置によって、そのような問題が解
決され、フリップチップ接続品質の一層の向上が図れ
る。
【００４１】図１４は第３の実施の形態に使用する半導
体装置製造装置を示す図、図１５（ａ）は半導体チッ
プ、（ｂ）は基板を示す断面図、図１６は半導体チップ
を基板にフリップチップ実装した後の半導体装置を示す
断面図である。
体装置製造装置を示す図、図１５（ａ）は半導体チッ
プ、（ｂ）は基板を示す断面図、図１６は半導体チップ
を基板にフリップチップ実装した後の半導体装置を示す
断面図である。
【００４２】図１５（ａ）を参照すると、半導体チップ
２０は、接続用として接続パッド２１が配置され、それ
にＡｕワイヤーのボンディングでＡｕバンプ２２を接続
パッド４上に形成したものである。図１５（ｂ）にお
て、基板２３には表面をＡｕ膜でコーティングしたＡｕ
パッドが形成されている。
２０は、接続用として接続パッド２１が配置され、それ
にＡｕワイヤーのボンディングでＡｕバンプ２２を接続
パッド４上に形成したものである。図１５（ｂ）にお
て、基板２３には表面をＡｕ膜でコーティングしたＡｕ
パッドが形成されている。
【００４３】図１４において、製造装置は、装置の外枠
３０と、半導体チップ２０を実装する基板２３を搬送す
る基板搬送レール４０と、基板２３にプラズマを照射す
るプラズマ反応容器５０と、プラズマが照射された基板
２３上に半導体チップ２０を搭載するマウント接続部６
０と、半導体チップ２０を供給する半導体チップ供給部
７０とを有する。外枠３０は密閉され空気が内部に混入
しないように構成されており、不活性ガスが充填されて
いる。
３０と、半導体チップ２０を実装する基板２３を搬送す
る基板搬送レール４０と、基板２３にプラズマを照射す
るプラズマ反応容器５０と、プラズマが照射された基板
２３上に半導体チップ２０を搭載するマウント接続部６
０と、半導体チップ２０を供給する半導体チップ供給部
７０とを有する。外枠３０は密閉され空気が内部に混入
しないように構成されており、不活性ガスが充填されて
いる。
【００４４】プラズマ反応容器５０は、水平方向に開閉
可能な扉５１を有し、プラズマ反応中は反応部５２を密
閉して閉じるようになっている。
可能な扉５１を有し、プラズマ反応中は反応部５２を密
閉して閉じるようになっている。
【００４５】基板搬送レール４０は、プラズマ反応容器
５０とマウント接続部６０に対応する位置にワーク移動
テーブル４１、４２が来るように、各ワーク移動テーブ
ルが所定の間隔で設けられている。
５０とマウント接続部６０に対応する位置にワーク移動
テーブル４１、４２が来るように、各ワーク移動テーブ
ルが所定の間隔で設けられている。
【００４６】最初、ワーク移動テーブル４１上の基板２
３は、接続パッド２４の表面処理部に酸化物／水酸化物
／有機物などの汚染物質で被われているため、プラズマ
反応容器５０の反応部５２を使用して表面清浄化処理を
行う。反応前では、図示しない昇降機構によりワーク移
動テーブル４１上の基板２３を反応部５２へ移動する。
３は、接続パッド２４の表面処理部に酸化物／水酸化物
／有機物などの汚染物質で被われているため、プラズマ
反応容器５０の反応部５２を使用して表面清浄化処理を
行う。反応前では、図示しない昇降機構によりワーク移
動テーブル４１上の基板２３を反応部５２へ移動する。
【００４７】プラズマ反応容器内に使用するガスとして
は、アルゴンや酸素、水素などを使用することで、接続
パッド２４の表面処理部のフレッシュな面が表れる。
は、アルゴンや酸素、水素などを使用することで、接続
パッド２４の表面処理部のフレッシュな面が表れる。
【００４８】プラズマ処理条件の１例としては、ＲＦパ
ワー：４００Ｗ、アルゴンガス：２０ＣＣ／ｍｉｎ、処
理時間：５分、真空度：１０Ｐａである。
ワー：４００Ｗ、アルゴンガス：２０ＣＣ／ｍｉｎ、処
理時間：５分、真空度：１０Ｐａである。
【００４９】プラズマ処理のあと、基板２３は、反応部
５２からワーク移動テーブルに戻され、不活性雰囲気の
状態でマウント接続部６０へ搬送する。この間の基板２
３の放置時間は、不活性雰囲気中の酸素濃度や水分濃度
に依存するが、１時間以内が望ましい。
５２からワーク移動テーブルに戻され、不活性雰囲気の
状態でマウント接続部６０へ搬送する。この間の基板２
３の放置時間は、不活性雰囲気中の酸素濃度や水分濃度
に依存するが、１時間以内が望ましい。
【００５０】マウント接続部６０は、接続パット２４と
Ａｕバンプ２２を合わせて、接続を行う。マウント接続
部６０は、前述した図２、図３あるいは図１１、図１２
に示す工程と同様に、基板２３上に半導体チップ２０を
位置ぎめした後、熱を加えながら圧力をかけてフリップ
フロップ実装する。
Ａｕバンプ２２を合わせて、接続を行う。マウント接続
部６０は、前述した図２、図３あるいは図１１、図１２
に示す工程と同様に、基板２３上に半導体チップ２０を
位置ぎめした後、熱を加えながら圧力をかけてフリップ
フロップ実装する。
【００５１】そのときの温度条件としては、半導体チッ
プ２０を加熱するツール（図３のコレット１２に相当）
のツール温度が３００℃以下、基板２３を搭載するステ
ージ（図３のステージ１１に相当）のステージ温度が２
００℃以下で十分な接続ができる。
プ２０を加熱するツール（図３のコレット１２に相当）
のツール温度が３００℃以下、基板２３を搭載するステ
ージ（図３のステージ１１に相当）のステージ温度が２
００℃以下で十分な接続ができる。
【００５２】このように、図１４の製造装置は、内部に
基板をプラズマの照射によって表面清浄化するプラズマ
反応容器５０を有し、外枠内部全体を不活性ガス、主に
窒素やヘリュームを充填することで基板２３のパッド２
４のＡｕ膜表面ならびに半導体チップ２０のＡｕバンプ
２２が再汚染することなく、安定した接続が可能とな
る。
基板をプラズマの照射によって表面清浄化するプラズマ
反応容器５０を有し、外枠内部全体を不活性ガス、主に
窒素やヘリュームを充填することで基板２３のパッド２
４のＡｕ膜表面ならびに半導体チップ２０のＡｕバンプ
２２が再汚染することなく、安定した接続が可能とな
る。
【００５３】本発明の他の実施の形態として、Ａｕバン
プ２と接続端子パッドの表面の材料としてＡｕの代わり
にＣｕを用いることもできる。Ｃｕは酸化が著しいの
で、プラズマ処理による清浄化は有効であり、また、大
気中に曝さないようにすることが大事である。
プ２と接続端子パッドの表面の材料としてＡｕの代わり
にＣｕを用いることもできる。Ｃｕは酸化が著しいの
で、プラズマ処理による清浄化は有効であり、また、大
気中に曝さないようにすることが大事である。
【００５４】また、第３の実施の形態において、プラズ
マ照射の代わりにＵＶ照射を実行しても良い。
マ照射の代わりにＵＶ照射を実行しても良い。
【００５５】
【発明の効果】以上説明したように、基板の接続パッド
または基板のパッドと半導体チップのバンプ両方にプラ
ズマまたはＵＶを照射して表面清浄化するので、第１の
効果は、半導体チップに対する組立温度が低くなり、電
気的特性の劣化や不安定さがなくなる。また、半導体チ
ップと基板との接続部分のクラックが皆無となり、長期
信頼性が確保できる。
または基板のパッドと半導体チップのバンプ両方にプラ
ズマまたはＵＶを照射して表面清浄化するので、第１の
効果は、半導体チップに対する組立温度が低くなり、電
気的特性の劣化や不安定さがなくなる。また、半導体チ
ップと基板との接続部分のクラックが皆無となり、長期
信頼性が確保できる。
【００５６】その理由は、プラズマまたはＵＶ照射後の
接続温度を３００℃以下に設定出来ることである。
接続温度を３００℃以下に設定出来ることである。
【００５７】第２の効果は、本発明の製造装置により接
続パッドの汚染物を除去した状態を保つことが可能で、
接続の品質が安定化する。
続パッドの汚染物を除去した状態を保つことが可能で、
接続の品質が安定化する。
【００５８】その理由は、プラズマ処理のあと、空気中
にさらされないで次のマウント接続が同一の装置内で出
来るからである。
にさらされないで次のマウント接続が同一の装置内で出
来るからである。
【図１】（ａ）は本発明の第１の実施の形態における製
造方法において基板であるテープにプラズマを照射する
工程を示す断面図、（ｂ）は半導体チップを示す断面図
である。
造方法において基板であるテープにプラズマを照射する
工程を示す断面図、（ｂ）は半導体チップを示す断面図
である。
【図２】本発明の第１の実施の形態における製造方法に
おいて半導体チップをテープに位置決めする工程を示す
断面図である。
おいて半導体チップをテープに位置決めする工程を示す
断面図である。
【図３】半導体チップをテープに接合する工程を示す断
面図である。
面図である。
【図４】半導体チップをテープに接合後に封止樹脂を供
給する工程を示す断面図である。
給する工程を示す断面図である。
【図５】封止樹脂の硬化後にはんだボールを形成する工
程を示す断面図である。
程を示す断面図である。
【図６】本発明の第１の実施の形態における製造方法に
より完成した半導体装置を示す断面図である。
より完成した半導体装置を示す断面図である。
【図７】縦軸に接合強度（ダイシェア強度）、横軸に圧
着条件をとり、プラズマ処理の有無での比較を行ったグ
ラフ図である。
着条件をとり、プラズマ処理の有無での比較を行ったグ
ラフ図である。
【図８】プラズマ処理をした場合にテープのパッド表面
をオージェ分析した結果を表したグラフである。
をオージェ分析した結果を表したグラフである。
【図９】プラズマ処理をしていない場合にテープのパッ
ド表面をオージェ分析した結果を表したグラフである。
ド表面をオージェ分析した結果を表したグラフである。
【図１０】（ａ）は本発明の第２の実施の形態における
製造方法において基板であるセラミックにプラズマを照
射する工程を示す断面図、（ｂ）は半導体チップを示す
断面図である。
製造方法において基板であるセラミックにプラズマを照
射する工程を示す断面図、（ｂ）は半導体チップを示す
断面図である。
【図１１】本発明の第２の実施の形態における製造方法
において半導体チップをセラミックの基板に位置決めす
る工程を示す断面図である。
において半導体チップをセラミックの基板に位置決めす
る工程を示す断面図である。
【図１２】半導体チップをセラミックの基板に接合する
工程を示す断面図である。
工程を示す断面図である。
【図１３】半導体チップをセラミックの基板に接合後に
封止樹脂を供給して半導体装置を完成する工程を示す断
面図である。
封止樹脂を供給して半導体装置を完成する工程を示す断
面図である。
【図１４】本発明の第３の実施の形態における製造装置
を示す概略断面図である。
を示す概略断面図である。
【図１５】（ａ）は本発明の第３の実施の形態における
半導体チップ、（ｂ）は基板を示す断面図である。
半導体チップ、（ｂ）は基板を示す断面図である。
【図１６】図１４の製造装置によって図１５（ａ）の半
導体チップを（ｂ）の基板にフリップチップ実装した後
の半導体装置を示す断面図である。
導体チップを（ｂ）の基板にフリップチップ実装した後
の半導体装置を示す断面図である。
１ プラズマ ２ テープ ３ パッド ４ Ａｕメッキ ５ Ｎｉメッキ ６ Ｃｕ ７ ＢＧＡパッド ８ チップ ９ Ａｌパッド １０ Ａｕバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 克正 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5F004 AA13 AA14 BA20 BB02 DA23 DB08 EB02 FA04 5F044 KK03 KK04 KK11 LL01 LL04 QQ03 QQ04
Claims (8)
- 【請求項１】 半導体チップと基板とをフリップチップ
接続させた構造を有する半導体装置の製造方法におい
て、接続前に前記基板の接続パッド上の有機系不純物を
ドライプロセスによるクリーニング処理によって除去す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体チップと基板とをフリップチップ
接続させた構造を有する半導体装置の製造方法におい
て、接続前に前記基板の接続パッド上および前記半導体
チップのバンプ上の有機系不純物をドライプロセスによ
るクリーニング処理によって除去することを特徴とする
半導体装置の製造方法。 - 【請求項３】 前記ドライプロセスによるクリーニング
処理は、プラズマ照射工程であることを特徴とする請求
項１または２記載の半導体装置の製造方法。 - 【請求項４】 前記ドライプロセスによるクリーニング
処理は、紫外線照射工程であることを特徴とする請求項
１または２記載の半導体装置の製造方法。 - 【請求項５】 半導体チップと基板とをフリップチップ
接続させた構造を有する半導体装置の製造方法におい
て、接続前に前記基板の接続パッド上の有機系不純物を
ドライプロセスによるクリーニング処理によって除去
し、不活性ガスの雰囲気の中で前記半導体チップと前記
基板とをフリップチップ接続させることを特徴とする半
導体装置の製造方法。 - 【請求項６】 前記ドライプロセスによるクリーニング
処理は、プラズマ照射工程であることを特徴とする請求
項５記載の半導体装置の製造方法。 - 【請求項７】 前記ドライプロセスによるクリーニング
処理は、紫外線照射工程であることを特徴とする請求項
６記載の半導体装置の製造方法。 - 【請求項８】 半導体チップと基板とをフリップチップ
接続させた構造を有する半導体装置の製造装置におい
て、接続前に前記基板の接続パッド上の有機系不純物を
プラズマ照射処理によって除去するプラズマ反応器と前
記半導体チップと前記基板とをフリップチップ接続させ
る接続器とを不活性ガスの雰囲気の中に閉じこめたこと
を特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10308432A JP2000138255A (ja) | 1998-10-29 | 1998-10-29 | 半導体装置の製造方法と製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10308432A JP2000138255A (ja) | 1998-10-29 | 1998-10-29 | 半導体装置の製造方法と製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138255A true JP2000138255A (ja) | 2000-05-16 |
Family
ID=17980985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10308432A Pending JP2000138255A (ja) | 1998-10-29 | 1998-10-29 | 半導体装置の製造方法と製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138255A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1109213A2 (de) * | 1999-12-14 | 2001-06-20 | Infineon Technologies AG | Verfahren zur Herstellung eines Halbleiterbausteins |
| JP2002050651A (ja) * | 2000-08-04 | 2002-02-15 | Toray Eng Co Ltd | 実装方法 |
| KR100417338B1 (ko) * | 2000-12-07 | 2004-02-05 | 주식회사제4기한국 | 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법 |
| US6716667B2 (en) | 2001-09-05 | 2004-04-06 | Renesas Technology Corp. | Semiconductor device manufacturing method, making negative pressure for fixing a chip on a substrate |
| WO2005071735A1 (ja) * | 2004-01-22 | 2005-08-04 | Bondtech Inc. | 接合方法及びこの方法により作成されるデバイス並びに接合装置 |
| WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2006013479A (ja) * | 2004-05-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 接合装置及び接合方法 |
| US6991703B2 (en) | 2002-09-26 | 2006-01-31 | Sumitomo Osaka Cement Co., Ltd. | Bonding method, bonding stage and electronic component packaging apparatus |
| JP2007141968A (ja) * | 2005-11-15 | 2007-06-07 | Sharp Corp | 回路基板の製造方法および半導体装置の製造方法 |
| JP2010087280A (ja) * | 2008-09-30 | 2010-04-15 | Panasonic Electric Works Co Ltd | 機能性デバイスの製造方法および、それにより製造された機能性デバイスを用いた半導体装置の製造方法 |
| US8240539B2 (en) | 2004-05-28 | 2012-08-14 | Panasonic Corporation | Joining apparatus with UV cleaning |
-
1998
- 1998-10-29 JP JP10308432A patent/JP2000138255A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1109213A2 (de) * | 1999-12-14 | 2001-06-20 | Infineon Technologies AG | Verfahren zur Herstellung eines Halbleiterbausteins |
| EP1109213A3 (de) * | 1999-12-14 | 2003-11-26 | Infineon Technologies AG | Verfahren zur Herstellung eines Halbleiterbausteins |
| JP2002050651A (ja) * | 2000-08-04 | 2002-02-15 | Toray Eng Co Ltd | 実装方法 |
| KR100417338B1 (ko) * | 2000-12-07 | 2004-02-05 | 주식회사제4기한국 | 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법 |
| US6716667B2 (en) | 2001-09-05 | 2004-04-06 | Renesas Technology Corp. | Semiconductor device manufacturing method, making negative pressure for fixing a chip on a substrate |
| US6991703B2 (en) | 2002-09-26 | 2006-01-31 | Sumitomo Osaka Cement Co., Ltd. | Bonding method, bonding stage and electronic component packaging apparatus |
| WO2005071735A1 (ja) * | 2004-01-22 | 2005-08-04 | Bondtech Inc. | 接合方法及びこの方法により作成されるデバイス並びに接合装置 |
| US8651363B2 (en) | 2004-01-22 | 2014-02-18 | Bondtech, Inc. | Joining method and device produced by this method and joining unit |
| US8091764B2 (en) | 2004-01-22 | 2012-01-10 | Bondtech, Inc. | Joining method and device produced by this method and joining unit |
| US7784670B2 (en) | 2004-01-22 | 2010-08-31 | Bondtech Inc. | Joining method and device produced by this method and joining unit |
| JPWO2005093817A1 (ja) * | 2004-03-29 | 2008-02-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| CN100446205C (zh) * | 2004-03-29 | 2008-12-24 | 日本电气株式会社 | 半导体装置和其制造方法 |
| JP4605155B2 (ja) * | 2004-03-29 | 2011-01-05 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7902678B2 (en) | 2004-03-29 | 2011-03-08 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
| JP4575839B2 (ja) * | 2004-05-28 | 2010-11-04 | パナソニック株式会社 | 接合装置及び接合方法 |
| JP2006013479A (ja) * | 2004-05-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 接合装置及び接合方法 |
| US8240539B2 (en) | 2004-05-28 | 2012-08-14 | Panasonic Corporation | Joining apparatus with UV cleaning |
| JP2007141968A (ja) * | 2005-11-15 | 2007-06-07 | Sharp Corp | 回路基板の製造方法および半導体装置の製造方法 |
| JP2010087280A (ja) * | 2008-09-30 | 2010-04-15 | Panasonic Electric Works Co Ltd | 機能性デバイスの製造方法および、それにより製造された機能性デバイスを用いた半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5188280A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US8318585B2 (en) | Bonding method and bonding apparatus | |
| JP3891838B2 (ja) | 半導体装置およびその製造方法 | |
| US5090609A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US20030001286A1 (en) | Semiconductor package and flip chip bonding method therein | |
| JP4663165B2 (ja) | 半導体装置およびその製造方法 | |
| US7534715B2 (en) | Methods including fluxless chip attach processes | |
| US20100320258A1 (en) | Method for manufacturing semiconductor device | |
| JP2009110995A (ja) | ３次元実装方法及び装置 | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| JP2003188294A (ja) | 電子部品の製造方法 | |
| US20150243534A1 (en) | Copper Wire Bonding Apparatus Using A Purge Gas to Enhance Ball Bond Reliability | |
| WO2000019514A1 (fr) | Boitier de semiconducteur et procede correspondant de soudage de puce | |
| JP2000138255A (ja) | 半導体装置の製造方法と製造装置 | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001024085A (ja) | 半導体装置 | |
| JP2004146731A (ja) | 多層配線基体の製造方法 | |
| JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
| JP2854963B2 (ja) | 固相接合方法および装置 | |
| TW501242B (en) | Semiconductor package and flip chip bonding method of semiconductor package | |
| JP2004281521A (ja) | 半導体装置の接合方法 | |
| JPH05152378A (ja) | テープキヤリアパツケージ | |
| JP3915624B2 (ja) | 電子部品装着装置および電子部品装着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010227 |