KR100417338B1 - 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법 - Google Patents

칩 실장시 플라즈마를 이용한 표면세정 및 개질방법 Download PDF

Info

Publication number
KR100417338B1
KR100417338B1 KR10-2000-0074044A KR20000074044A KR100417338B1 KR 100417338 B1 KR100417338 B1 KR 100417338B1 KR 20000074044 A KR20000074044 A KR 20000074044A KR 100417338 B1 KR100417338 B1 KR 100417338B1
Authority
KR
South Korea
Prior art keywords
cleaning
plasma
vacuum chamber
chip
workpiece
Prior art date
Application number
KR10-2000-0074044A
Other languages
English (en)
Other versions
KR20020044834A (ko
Inventor
박윤철
Original Assignee
주식회사제4기한국
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사제4기한국 filed Critical 주식회사제4기한국
Priority to KR10-2000-0074044A priority Critical patent/KR100417338B1/ko
Publication of KR20020044834A publication Critical patent/KR20020044834A/ko
Application granted granted Critical
Publication of KR100417338B1 publication Critical patent/KR100417338B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cleaning In General (AREA)

Abstract

본 발명은 이동전화기, 디지털캠코더, 디지털카메라, 첨단 정보통신기기 부품의 표면 실장분야나 혹은 PCB에 반도체 칩을 실장하는 칩온보드, 칩사이즈패키지 및 볼그리드어래이 제조공정에서 간단하고 용이하게 칩 표면을 세정 및 개질시킬 수 있도록 한 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법에 관한 것으로, 피처리물을 진공챔버 내의 적치대에 배치하는 세정준비단계와; 세정이 준비되면 진공설비를 이용하여 상기 진공챔버 내부를 진공시키는 단계와; 진공이 완료되면 전원공급부를 통해 전극에 고전압을 인가하여 상기 진공챔버 내에 플라즈마를 발생시키는 단계와; 상기 플라즈마 발생과 동시에 피처리물의 세정 혹은 표면개질 특성에 맞추어 불활성가스와 산화성가스 혹은 불활성가스와 환원성가스가 혼합된 반응가스를 상기 진공챔버 내부로 공급시켜 플라즈마를 안정화시키는 단계와; 상기 단계를 거쳐 정밀세정 및 표면개질된 피처리물을 실장하는 단계를 포함하여 구성된다.
이러한 본 발명은 간단하면서도 용이하고 한꺼번에 많은 양의 피처리물 표면을 세정하거나 개질할 수 있어 생산성이 향상되고 제품의 품위를 높일 수 있으며, 환경오염의 요인인 유기용제의 사용량을 억제할 수 있다는 장점을 제공한다.

Description

칩 실장시 플라즈마를 이용한 표면세정 및 개질방법{SURFACE CLEANING AND MODIFICATING METHOD BY USING PLASMA WHEN CHIP PACKAGING}
본 발명은 이동전화기, 디지털캠코더, 디지털카메라, 첨단 정보통신기기 부품의 표면 실장분야나 혹은 PCB에 반도체 칩을 실장하는 칩온보드(COB), 칩사이즈패키지(CSP) 및 볼그리드어래이(BGA) 제조공정에서 간단하고 용이하게 칩 표면을세정 및 개질시킬 수 있도록 한 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법에 관한 것이다.
현재, 전자분야에서 칩과 같은 부품의 정밀 세정을 위해서는 대단위 설비를 요하거나 습식에 따른 각종 공해 유발 물질을 배출함으로써 고품위의 제품 제작에 따른 원소재의 특성변화에 능동적으로 대처하지 못하여 제품개발에 투자되는 비용과 시간이 길어지고 있는 실정이다.
예컨대, 이동통신기기, 디지털캠코더, 디지털카메라, IC 카드 등에 사용되는 칩 제조공정에서 칩과 PCB를 연결하여 외부와 입출력신호를 전달하기 위해서는 칩의 신호전달부와 PCB 연결부위를 주로 납이나 주석으로 된 솔더볼을 붙여 칩과 PCB간을 연결하고 있다.
이러한 연결과정에서 칩에 부착된 솔더볼과 PCB에 부착된 솔더볼의 표면에는 수십 옹스트롱(Å)의 산화막이 존재하게 되므로 플럭스(FLUX)라는 것을 이용하여 종래에는 이와 같은 산화막을 제거하고 있었다.
즉, 산화막은 칩과 PCB간의 밀착도를 떨어뜨리므로 플럭스를 사용하여 이러한 산화막을 제거함으로써 칩부위의 솔더볼과 PCB 위의 솔더볼 사이의 표면에너지를 증대시켜 밀착도를 높이도록 한 것이다.
종래 전자분야에서 칩 실장시 표면 세정공정을 보여주는 도 1의 예시에서와 같이, 칩(1) 하단에 플럭스를 도포한 다음 플럭스가 도포된 칩(1)을 솔더볼로 PCB(2) 상단에 실장하고, 실장 완료된 칩(1)과 PCB(2) 사이의 솔더볼 표면을 열풍으로 녹여주며, 이후 도포한 수백 옹스트롱 두께의 플럭스 잔사를 초순수나 유기용제를 이용하여 제거하게 된다.
그런데, 이와 같은 세정공정에서 초순수와 유기용제가 과다하게 낭비되는 단점이 있고, 더구나 50㎛ 정도의 미세한 패턴위에 칩과 PCB를 밀착시키는 과정에서 플럭스를 이용한 세정공정을 별도로 수행하여야만 패턴과 패턴이 숏트되는 현상을 방지할 수 있다는 단점이 있다.
본 발명은 상술한 바와 같은 종래 기술이 갖는 제반 문제점을 감안하여 이를 해결하고자 창출한 것으로, 소량의 반응가스를 이온화시킨 플라즈마를 이용하여 수십 옹스트롱의 솔더볼 표면에 잔류된 산화막을 간단하고 용이하게 제거할 수 있도록 함으로써 세정공정을 단순화시키고 제조단가를 절감함은 물론 과다 사용되는 순수나 유기용제를 최소화할 수 있도록 한 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법을 제공함에 그 목적이 있다.
본 발명의 상기한 목적은 피처리물을 진공챔버 내의 적치대에 배치하는 세정준비단계와; 세정이 준비되면 진공설비를 이용하여 상기 진공챔버 내부를 진공시키는 단계와; 진공이 완료되면 전원공급부를 통해 전극에 고전압을 인가하여 상기 진공챔버 내에 플라즈마를 발생시키는 단계와; 상기 플라즈마 발생과 동시에 피처리물의 세정 혹은 표면개질 특성에 맞추어 불활성가스와 산화성가스 혹은 불활성가스와 환원성가스가 혼합된 반응가스를 상기 진공챔버 내부로 공급시켜 플라즈마를 안정화시키는 단계와; 상기 단계를 거쳐 세정 및 표면개질된 피처리물을 실장하는 단계를 포함하여 구성함에 의해 달성된다.
도 1은 종래 기술에 따른 칩 실장시 피처리물의 표면세정 및 개질 과정을 보인 개략적인 예시도,
도 2는 본 발명에 따른 칩 실장시 피처리물의 표면세정 및 개질 과정을 보인 공정도,
도 3은 본 발명에 따른 플라즈마 처리공정시 진공챔버의 내부 구조도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 진공챔버, 20 : 적치대,
30 : 전극, 40 : 전원공급부,
50 : 피처리물.
이하에서는, 첨부도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명에 따른 세정방법을 보인 개략적인 공정도이고, 도 3은 본 발명의 세정방법에 따른 친공챔버의 내부구조도이다.
도 2 내지 도 3에 따르면, 본 발명은 기존과 같이 플럭스 세정을 하지 않고 플라즈마, 특히 바람직하게는 산소플라즈마 세정을 통해 칩 실장시 발생되는 산화막 또는 유기막을 제거토록 한 것이다.
이를 위해, 진공챔버(10)가 구비되고, 상기 진공챔버(10) 내에는 전극(30)이 배치된다.
상기 전극(30) 상에는 적치대(20)가 안착되고, 상기 적치대(20)에는 세정하고자 하는 피처리물(50)이 거치된다.
상기 진공챔버(10) 내부로는 반응가스를 유입시킬 수 있도록 구성된다.
전원공급부(40)는 상기 전극(30)과 진공챔버(10)의 일측을 각각 연결하여 고전압에 의한 전위차로 플라즈마를 발생시키도록 하는 바, 전원공급부(40)의 양극은 상기 전극(30)에 연결되고 음극은 상기 진공챔버(10)의 일측과 연결된 후 접지된다.
이러한 구성으로 이루어진 본 발명의 세정방법은 다음과 같다.
먼저, 피처리물(50) 예컨대, 칩 하단에 솔더볼이 부착된 상태 혹은 PCB에 솔더볼이 부착된 상태로 이들을 진공챔버(10) 내의 적치대(20)에 배치하는 세정준비단계를 수행한다.
세정이 준비되면 진공설비를 이용하여 상기 진공챔버(10) 내부를 일정한 진공도로 진공시키는 단계를 수행한다.
진공챔버(10)가 적정 진공도에 도달하게 되면 전원공급부(40)를 통해 고전압을 전극(30)에 인가하여 상기 진공챔버(10) 내에 산소플라즈마를 발생시키도록 한다.
상기 전원공급부(40)는 1kHz~800kHz 혹은 고주파 마이크로펄스와 같은 것이 바람직하다.
이때, 진공챔버(10) 내의 플라즈마를 안정화시키기 위해 피처리물(50)의 세정 혹은 표면개질 특성에 맞추어 반응가스, 이를테면 아르곤, 헬륨, 네온 중 특히 아르곤과 같은 불활성가스와 산소와 같은 산화성가스; 상기 불활성가스와 수소와 같은 환원성가스가 혼합된 가스를 상기 진공챔버(10) 내부로 적정량 공급시키도록 한다.이들 혼합가스의 사용은 표면 분자구조의 파괴 및 표면 조도형성과 물리적 표면 충돌에 의한 표면 구조의 변화를 유도하고자 할 경우 또는 챔버의 클리닝 및 불산제거로 표면 밀착력을 증대시키도록 할 경우 혹은 물리적 표면 충돌 및 화학적 반응을 수반시켜 세정하고자 할 경우에 사용되는데, 이를 테면 불활성가스인 아르곤과 산화성가스인 산소를 혼합하여 사용함으로써 물리적 표면 충돌 및 화학적 반응을 수반시켜 세정 및 표면개질토록 하고; 불활성가스인 아르곤과 환원성가스인 수소를 혼합사용함으로써 표면 산화피막 제거 및 표면 극성의 관능기를 생성하고, 챔버내 수분을 제거할 수 있다.
이와 같은 과정을 거침으로서 다량의 세정이 요구되는 실장용 피처리물을 단시간에 간단하고 용이하게 세정 및 표면개질할 수 있게 된다.
피처리물(50)의 세정 및 표면개질이 완료되면 해당 부분에 실장하는 과정을 거침으로써 실장작업이 완료되게 된다.
[실시예]
이러한 과정으로 이루어진 본 발명의 실시예를 설명한다.
피처리물로는 플립칩을 사용하였고, 이 플립칩을 기존의 방식과 본 발명의 방식으로 나누어 세정한 후 그 밀착력을 측정하여 표면에너지의 증감정도를 비교하였다.
밀착력은 초당 0.5mm/sec로 끌어당기어 플립칩과 PCB를 분리하는 테스트를 측정하여 그 값을 비교하여 하기한 표 1에 나타내었으며, 이때 솔더볼이 부착된 PCB를 기존 방식인 물(초순수)이나 유기용제를 이용하여 플럭스를 세정처리하였고, 본 발명의 플라즈마 세정은 진공챔버내에 60초 동안 잔류시켜 세정하였다.
표본을 정하여 20개를 테스트한 후 그 평균을 나타내었다.
세정방법 밀착력
초순수를 이용한 세정 평균 3.80 gf(gram force)
플라즈마 세정 평균 6.81 gf
상기 표 1에서와 같이, 플럭스 세정방법의 경우에는 물이나 유기용제를 사용하여 세정하여야 하지만 플라즈마 세정의 경우는 가스의 높은 이온화에너지를 이용하여 솔더볼 표면의 산화막 및 유기막 기타 이물을 보다 효과적으로 제거할 수 있음을 알 수 있었고, 그 밀착력 또한 플럭스 세정에 비해 대략 2배 정도 높게 나타남을 알 수 있었다.
즉, 제품의 품위가 현저히 향상되었음을 확인할 수 있었다.
이상에서 상세히 설명한 바와 같이, 본 발명은 간단하면서도 용이하고 한꺼번에 많은 양의 피처리물 표면을 세정하거나 개질할 수 있어 생산성이 향상되고 제품의 품위를 높일 수 있으며, 환경오염의 요인인 유기용제의 사용량을 억제할 수 있다는 장점을 제공한다.

Claims (2)

  1. 피처리물을 진공챔버(10) 내의 적치대(20)에 배치하는 세정준비단계와;
    세정이 준비되면 진공설비를 이용하여 상기 진공챔버(10) 내부를 진공시키는 단계와;
    진공이 완료되면 전원공급부(40)를 통해 전극(30)에 1kHz~800kHz 혹은 고주파 마이크로펄스를 인가하여 상기 진공챔버(10) 내에 플라즈마를 발생시키는 단계와;
    상기 플라즈마 발생과 동시에 피처리물의 세정 혹은 표면개질 특성에 맞추어 불활성가스와 산화성가스 혹은 불활성가스와 환원성가스가 혼합된 반응가스를 상기 진공챔버(10) 내부로 공급시켜 플라즈마를 안정화시키는 단계와;
    상기 단계를 거쳐 세정 및 표면개질된 피처리물을 실장하는 단계를 포함하여 구성되는 것을 특징으로 하는 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법.
  2. 삭제
KR10-2000-0074044A 2000-12-07 2000-12-07 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법 KR100417338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074044A KR100417338B1 (ko) 2000-12-07 2000-12-07 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074044A KR100417338B1 (ko) 2000-12-07 2000-12-07 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법

Publications (2)

Publication Number Publication Date
KR20020044834A KR20020044834A (ko) 2002-06-19
KR100417338B1 true KR100417338B1 (ko) 2004-02-05

Family

ID=27680148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0074044A KR100417338B1 (ko) 2000-12-07 2000-12-07 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법

Country Status (1)

Country Link
KR (1) KR100417338B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454818B1 (ko) * 2001-07-31 2004-11-08 주식회사제4기한국 고밀도 플라즈마를 이용한 살균 및 멸균 장치와 그 방법
KR100864855B1 (ko) * 2007-03-08 2008-10-23 (주)창조엔지니어링 반도체 소자의 실장을 위한 세정 및 본딩의 인라인 처리장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189632A (ja) * 1996-12-23 1998-07-21 Lsi Logic Corp 回路上のソルダ・バンプを清浄するためのプラズマ活性化nf3の使用
JPH11204828A (ja) * 1998-01-09 1999-07-30 Matsushita Electron Corp 発光ダイオードの製造方法
US6015722A (en) * 1997-10-14 2000-01-18 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having an underfill material between a chip and a substrate
JP2000138255A (ja) * 1998-10-29 2000-05-16 Nec Corp 半導体装置の製造方法と製造装置
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189632A (ja) * 1996-12-23 1998-07-21 Lsi Logic Corp 回路上のソルダ・バンプを清浄するためのプラズマ活性化nf3の使用
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6015722A (en) * 1997-10-14 2000-01-18 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having an underfill material between a chip and a substrate
JPH11204828A (ja) * 1998-01-09 1999-07-30 Matsushita Electron Corp 発光ダイオードの製造方法
JP2000138255A (ja) * 1998-10-29 2000-05-16 Nec Corp 半導体装置の製造方法と製造装置

Also Published As

Publication number Publication date
KR20020044834A (ko) 2002-06-19

Similar Documents

Publication Publication Date Title
JP3312377B2 (ja) ろう材による接合方法及び装置
US6742701B2 (en) Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
JP2003103361A (ja) 表面改質装置および表面改質方法
KR100691759B1 (ko) 접합방법 및 접합장치
KR100277021B1 (ko) 미소 금속볼의 배열방법
CN107591321A (zh) 元件芯片的制造方法
CN113613408A (zh) 一种应用于bga封装器件的工艺方法
KR19990045115A (ko) 금속 표면의 리플로우 솔더링 장치 및 방법
KR100417338B1 (ko) 칩 실장시 플라즈마를 이용한 표면세정 및 개질방법
US5786073A (en) Integrated circuit comprising solder bumps
US20050255685A1 (en) Void free solder arrangement for screen printing semiconductor wafers
CN107249260A (zh) 一种电子元器件的加工焊接工艺
JP3543573B2 (ja) 電子部品の実装方法およびチップの実装方法
KR20040080580A (ko) 대기압 플라즈마 세정기를 포함하는 와이어본딩 장치
EP0492095A3 (en) Method and apparatus for machining circuit boards, in particular circuit boards with surface-mounted components
JP3149734B2 (ja) ハンダボールの製造方法及び装置
KR20060059547A (ko) 대기압 플라즈마를 이용한 인쇄회로기판의 표면처리 방법및 플라즈마 형성장치
JPH01123499A (ja) 電子部品装着方法
US6436731B2 (en) Method of producing a semiconductor device comprising a cleaning process for removing silicon-containing material
JP3293113B2 (ja) フラックス残渣除去方法及びその装置
WO1999056510A1 (fr) Procede servant a fabriquer un substrat en ceramique possedant des couches multiples
JP2005116950A (ja) 実装基板クリーニング方法及び装置
KR100214501B1 (ko) 유니포울러 정전척
KR100293415B1 (ko) 반도체 실장에 있어서 도전볼 고정 장치
KR100254277B1 (ko) 인쇄회로기판의 홀 가공방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 17