JP2018060836A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018060836A
JP2018060836A JP2016195122A JP2016195122A JP2018060836A JP 2018060836 A JP2018060836 A JP 2018060836A JP 2016195122 A JP2016195122 A JP 2016195122A JP 2016195122 A JP2016195122 A JP 2016195122A JP 2018060836 A JP2018060836 A JP 2018060836A
Authority
JP
Japan
Prior art keywords
thermosetting adhesive
stage
melt viscosity
temperature
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016195122A
Other languages
English (en)
Inventor
大地 森
Daichi Mori
大地 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2016195122A priority Critical patent/JP2018060836A/ja
Priority to PCT/JP2017/034112 priority patent/WO2018061982A1/ja
Priority to TW106132960A priority patent/TW201818505A/zh
Publication of JP2018060836A publication Critical patent/JP2018060836A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

【課題】積層配置された半導体チップ群を熱圧着ツールにて押圧した際の硬化遅延を抑制し、良好な接合性を得ることができる半導体装置の製造方法を提供する。
【解決手段】最上層の第１半導体チップ下に配置された第１熱硬化性接着剤から最下層の第ｍ（ｍは３以上の整数）半導体チップ下に配置された第ｍ熱硬化性接着剤までの半導体チップ群をインターポーザ上に配置する。第１熱硬化性接着剤の最低溶融粘度到達温度が、第２〜第ｍ熱硬化性接着剤の最低溶融粘度到達温度以上であり、第２〜第ｍ熱硬化性接着剤のうち少なくとも１つの熱硬化性接着剤の最低溶融粘度到達温度が、第１熱硬化性接着剤の最低溶融粘度到達温度よりも低い。
【選択図】図１

Description

本発明は、熱硬化性接着剤を用いて半導体チップを複数積層させる半導体装置の製造方法に関する。
従来、熱硬化性接着剤を用いてシリコン貫通電極（TSV：through silicon via）を有する半導体チップを１段ずつ積層実装する方法が知られている（例えば、特許文献１参照。）。
特開２０１４−１５４６９７号公報
半導体チップを１段ずつ積層実装する方法は、生産性が低いため、積層配置された半導体チップ群を一括圧着させる方法が望まれている。
しかしながら、積層配置された半導体チップ群を一括圧着させる方法は、熱圧着ツールからの距離が長くなるに伴って、熱硬化性接着剤に伝わる温度が低くなり、硬化が遅延する。この結果、チップ間の接合性が悪化してしまう傾向にある。
本発明は、このような従来の実情に鑑みて提案されたものであり、積層配置された半導体チップ群を熱圧着ツールにて押圧した際の硬化遅延を抑制し、良好な接合性を得ることができる半導体装置の製造方法を提供する。
本件発明者は、鋭意検討を行った結果、最上層の第１半導体チップよりも下層の半導体チップ下に配置された熱硬化性接着剤の最低溶融粘度到達温度を、最上層の第１半導体チップ下に配置された第１熱硬化性接着剤の最低溶融粘度到達温度よりも低くすることにより、複数積層配置された半導体チップ群を熱圧着ツールにて押圧した際の硬化遅延を抑制し、良好な接合性が得られることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る半導体装置の製造方法は、熱硬化性接着剤を介して、貫通電極と一方の面に形成された半田付き電極とを有する半導体チップを複数積層し、最上層の第１半導体チップ下に配置された第１熱硬化性接着剤から最下層の第ｍ（ｍは３以上の整数）半導体チップ下に配置された第ｍ熱硬化性接着剤までの半導体チップ群をインターポーザ上に配置する配置工程と、前記半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、第１〜第ｍ熱硬化性接着剤を硬化させる硬化工程とを有し、前記第１熱硬化性接着剤の最低溶融粘度到達温度が、第２〜第ｍ熱硬化性接着剤の最低溶融粘度到達温度以上であり、前記第２〜第ｍ熱硬化性接着剤のうち少なくとも１つの熱硬化性接着剤の最低溶融粘度到達温度が、前記第１熱硬化性接着剤の最低溶融粘度到達温度よりも低いことを特徴とする。
本発明によれば、複数積層配置された半導体チップ群を熱圧着ツールにて押圧した際の硬化遅延を抑制し、良好な接合性を得ることができる。
搭載前の複数の半導体チップを模式的に示す断面図である。 搭載時の半導体チップ群を模式的に示す断面図である。 最上層のアンダーフィルフィルム（ポイントＡ）の温度、及び最下層のアンダーフィルフィルム（ポイントＢ）の温度を示すグラフである。
以下、本発明の実施の形態について、下記順序にて詳細に説明する。
１．半導体装置の製造方法
２．実施例
＜２．半導体装置の製造方法＞
本実施の形態に係る半導体装置の製造方法は、熱硬化性接着剤を介して、貫通電極と一方の面に形成された半田付き電極とを有する半導体チップを複数積層し、最上層の第１半導体チップ下に配置された第１熱硬化性接着剤から最下層の第ｍ（ｍは３以上の整数）半導体チップ下に配置された第ｍ熱硬化性接着剤までの半導体チップ群をインターポーザ上に配置する配置工程と、半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、第１〜第ｍ熱硬化性接着剤を硬化させる硬化工程とを有するものである。
また、第１熱硬化性接着剤の最低溶融粘度到達温度は、第２〜第ｍ熱硬化性接着剤の最低溶融粘度到達温度以上であり、第２〜第ｍ熱硬化性接着剤のうち少なくとも１つの熱硬化性接着剤の最低溶融粘度到達温度は、第１熱硬化性接着剤の最低溶融粘度到達温度よりも低い。これにより、第１〜第ｍ熱硬化性接着剤の最低溶融粘度到達温度のずれを小さくすることができ、第１〜第ｍ熱硬化性接着剤の粘度上昇の時間を揃える、すなわち同時に硬化させることが可能となる。このため、残留応力によってチップ間が離間する方向に生じる反動（スプリングバック）を抑制することができ、ボイドが抜け易く、良好な半田接合性を実現することができる。
また、第ｎ（ｎは１〜［ｍ−１］の整数）熱硬化性接着剤の最低溶融粘度到達温度は、第ｎ＋１熱硬化性接着剤の最低溶融粘度到達温度以上であることが好ましい。また、第ｎ（ｎは１〜［ｍ−１］の整数）熱硬化性接着剤の最低溶融粘度到達温度は、第ｎ＋１熱硬化性接着剤の最低溶融粘度到達温度よりも高いことが好ましい。これにより、熱圧着ツールからの距離に応じて、熱硬化性接着剤の最低溶融粘度到達温度を低くすることが可能となり、第１〜第ｍ熱硬化性接着剤を同時に硬化させることが可能となる。
また、積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧した際、最上層の第１熱硬化性接着剤の温度と最下層の第ｍ熱硬化性接着剤の温度との差は、４０℃以上、好ましくは４０℃以上６０℃以下、より好ましくは４０℃以上８０℃以下、さらに好ましくは４０℃以上１００℃以下である。多くの半導体チップを積層配置させるほど、最上層の熱硬化性接着剤の温度と最下層の熱硬化性接着剤の温度との差は大きくなる。
また、半導体チップ群を熱圧着ツールにて押圧した際、最上層の第１熱硬化性接着剤の温度と最下層の第ｍ熱硬化性接着剤の温度との差が４０℃以上６０℃以下である場合、第１熱硬化性接着剤の最低溶融粘度到達温度と第ｍ熱硬化性接着剤の最低溶融粘度到達温度との差が５℃以上４０℃以下であることが好ましい。また、第１〜第ｍ熱硬化性接着剤の最低溶融粘度は、２２００〜２８００Ｐａ・ｓであることが好ましく、２３００〜２７００Ｐａ・ｓであることがより好ましい。これにより、スプリングバックを抑制することができ、ボイドが抜け易く、良好な半田接合性を実現することができる。
また、熱硬化性接着剤として、フィルム状の熱硬化性接着フィルムを用い、配置工程において、熱硬化性接着フィルムが半田付き電極の形成面に貼り合わされた半導体チップを複数積層配置させてもよい。
［具体例］
以下、半導体チップを４段積層実装させる具体例について、図１及び図２を用いて説明する。図１は、搭載前の複数の半導体チップを模式的に示す断面図であり、図２は、搭載時の半導体チップ群を模式的に示す断面図である。
図１に示すように、具体例として示す配置工程において、最上層の第１の半導体チップ１１と、中間層の第２〜第４の半導体チップ１２〜１４とを、インターポーザ１０上に第１〜第４のアンダーフィルフィルム１１〜１４を介して積層配置させる。
ステージ１は、インターポーザ１０を保持する機能を有するとともに、インターポーザ１０を含む積層体を加熱する機能を有する。ステージ１の温度は、半田付き電極ａの半田ｃの溶融温度未満、且つの最低溶融粘度到達温度と略同一であることが好ましく、具体的には５０℃〜１５０℃であることが好ましく、６０℃〜１００℃であることがより好ましい。また、半田付き電極の半田の融点は、２２０℃〜２４０℃であることが好ましい。
インターポーザ１０は、半導体チップを機械的に支持する機能と、半導体チップ上の端子を再配線してパッケージの端子（例えば、プリント基板実装用の半田ボール）に電気的に接続する機能とを有する。
最上層の第１の半導体チップ１１は、一方の面に形成された半田付き電極ａを有する。半田付き電極ａは、中間層の第２〜第４の半導体チップ１２〜１４と同様、例えばＣｕピラー頂上に半田をメッキしたものである。
中間層の第２〜第４の半導体チップ１２〜１４は、シリコン貫通電極（TSV：through silicon via）と、一方の面に形成された半田付き電極ａと、他方の面に形成された電極ｂとを有する。シリコン貫通電極は、半導体チップの内部を垂直に貫通する電極であり、上下のチップ同士の接続を行う。半田付き電極ａは、例えばＣｕピラー頂上に半田をメッキしたものである。半田付き電極ａの半田ｃは、所謂Ｐｂフリー半田であり、半田ｃとしては、例えば、Ｓｎ／Ａｇ／Ｃｕ半田（融点：２２０℃〜２４０℃）、Ｓｎ／Ａｇ半田（融点：２２０℃）などが挙げられる。電極ｂは、他の半導体チップの半田付き電極と接続されるものであり、電極ｂとしては、例えばＣｕピラーなどが挙げられる。
また、第１〜第４の半導体チップ１１〜１４の半田付き電極ａが形成された一方の面には、それぞれ熱硬化性接着剤である第１〜第４のアンダーフィルフィルム２１〜２４が予め貼り合わされている。これにより、半導体チップ１１〜１４を積層配置する工程数を削減することができる。
これらの第１〜第４の半導体チップ１１〜１４は、第１〜第４のアンダーフィルフィルム２１〜２４に流動性は生じるが、本硬化は生じない程度の所定の温度、圧力、時間の条件で積層配置される。
次に、図２に示すように、具体例として示す硬化工程において、第１〜第４のアンダーフィルフィルム２１〜２４と第１〜第４の半導体チップ１１〜１４とが複数積層配置された半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、第１〜第４のアンダーフィルフィルム２１〜２４を硬化させる。
半導体チップ群を熱圧着ツールにて押圧した際、最上層の第１のアンダーフィルフィルム２４の温度と最下層の第４のアンダーフィルフィルム２１の温度との差は４０℃以上であることが好ましい。多くの半導体チップを積層配置させるほど、最上層の第１のアンダーフィルフィルム２１の温度と最下層の第４のアンダーフィルフィルム２４の温度との差は大きくなる。
この硬化工程では、例えば第１の温度から第２の温度まで所定の昇温速度で昇温させるボンディング条件で、半田付き電極の半田を溶融させて金属結合を形成させるとともに、１２０℃〜２００℃の温度条件でキュアし、第１〜第４のアンダーフィルフィルム２１〜２４を完全硬化させる。
第１の温度は、第１のアンダーフィルフィルム２１の最低溶融粘度到達温度と略同一であることが好ましく、５０℃以上１５０℃以下であることが好ましい。これによりアンダーフィル材の硬化挙動をボンディング条件に合致させることができ、ボイドの発生を抑制することができる。
また、昇温速度は、５０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。また、第２の温度は、半田の種類にもよるが、２００℃以上２８０℃以下であることが好ましく、より好ましくは２２０℃以上２６０℃以下である。これにより、半田付き電極ａと電極ｂとを半田ｃにより結合させるとともに、アンダーフィルフィルム２１〜２４を完全硬化させ、インターポーザ１０と、第１〜第４の半導体チップ１１〜１４とを電気的、機械的に接続させることができる。
このような半導体装置の製造方法において、第１のアンダーフィルフィルム２１の最低溶融粘度到達温度は、第２〜第４のアンダーフィルフィルム２２〜２４の最低溶融粘度到達温度以上であり、第２〜第４のアンダーフィルフィルム２２〜２４のうち少なくとも１つのアンダーフィルフィルムの最低溶融粘度到達温度は、第１のアンダーフィルフィルム２１の最低溶融粘度到達温度よりも低い。これにより、インターポーザ１０と、最上層の第１の半導体チップ１１と、中間層の第２〜第４の半導体チップ１２〜１４とを一括圧着した際の硬化遅延を抑制し、良好な接合性を得ることができる。
また、第ｎ（ｎは１〜３の整数）のアンダーフィルフィルムの最低溶融粘度到達温度は、第ｎ＋１のアンダーフィルフィルムの最低溶融粘度到達温度以上であることが好ましい。また、第ｎ（ｎは１〜３の整数）のアンダーフィルフィルムの最低溶融粘度到達温度は、第ｎ＋１のアンダーフィルフィルムの最低溶融粘度到達温度よりも高いことが好ましい。これにより、熱圧着ツールからの距離に応じて、アンダーフィルフィルムの最低溶融粘度到達温度を低くすることが可能となり、第１〜第４のアンダーフィルフィルム２１〜２４を同時に硬化させることが可能となる。
また、従来のように半導体チップを１段ずつ圧着実装する方法では、例えば１段圧着５ｓｅｃ×４段＝２０ｓｅｃの実装タクトであったのに対し、本法では、例えば一括圧着１０ｓｅｃの実装タクトとすることができる。また、本法では、例えば１０ｓｅｃの実装とすることにより、従来よりも良好な半田付け性を得ることができる。
なお、具体例では、アンダーフィルフィルム２１〜２４を介して、インターポーザ１０上に第１〜第４の半導体チップ１１〜１４を複数積層配置させ、一括圧着させたが、第１〜第４の半導体チップ１１〜１４を圧着させた後、これらをインターポーザ１０上に圧着させるようにしてもよい。また、例えば４段の半導体チップを複数積層配置させて一括圧着させた後、さらに、４段の半導体チップを複数積層配置させて一括圧着させ、８段の半導体チップの積層体を得るようにしてもよい。
［アンダーフィルフィルム］
次に、前述した具体例として示す半導体装置の製造方法に用いられるアンダーフィルフィルムについて説明する。アンダーフィルフィルムは、熱硬化性接着剤であるアンダーフィル材をフィルム状に成形したものである。
アンダーフィル材は、アクリル硬化系、エポキシ硬化系のいずれであってもよく、アクリル硬化系とエポキシ硬化系とを併用してもよい。アクリル硬化系とエポキシ硬化系とを併用する場合、アクリル硬化系とエポキシ硬化系との配合比は、７０：３０〜３０：７０であることが好ましい。速硬化のアクリル硬化系と、遅硬化のエポキシ硬化系とを配合することにより、半田の溶融前及び溶融後の熱硬化性接着剤の反応率を所定範囲とすることができる。
アクリル硬化系は、（メタ）アクリレートと、有機過酸化物とを含有することが好ましい。なお、本明細書において、（メタ）アクリレートとは、アクリル酸エステル（アクリレート）とメタクリル酸エステル（メタクリレート）とを包含する意味である。
（メタ）アクリレートとしては、単官能（メタ）アクリレート、２官能以上の（メタ）アクリレートを使用可能である。単官能（メタ）アクリレートとしては、メチル（メタ）アクリレート、エチル（メタ）アクリレート、ｎ−プロピル（メタ）アクリレート、ｉ−プロピル（メタ）アクリレート、ｎ−ブチル（メタ）アクリレートなどが挙げられる。２官能以上の（メタ）アクリレートとしては、フルオレン型（メタ）アクリレート、ビスフェノールＦ―ＥＯ変性ジ（メタ）アクリレート、ビスフェノールＡ−ＥＯ変性ジ（メタ）アクリレート、トリメチロールプロパンＰＯ変性（メタ）アクリレート、多官能ウレタン（メタ）アクリレートなどを挙げることができる。これらの（メタ）アクリレートは、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、フルオレン型（メタ）アクリレートが好適に用いられる。
有機過酸化物としては、例えば、パーオキシケタール、パーオキシエステル、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネートなどを挙げることができる。これらの有機過酸化物は、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、パーオキシケタールが好適に用いられる。
エポキシ硬化系は、エポキシ化合物と、酸無水物とを含有することが好ましい。エポキシ化合物としては、例えば、ジシクロペンタジエン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、テトラブロムビスフェノールＡ型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α−ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂などを挙げることができる。これらのエポキシ化合物は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、高接着性、耐熱性の点から、多官能ノボラック型エポキシ化合物を用いることが好ましい。
酸無水物は、半田表面の酸化膜を除去するフラックス機能を有するため、優れた接続信頼性を得ることができる。酸無水物としては、例えば、テトラプロペニル無水コハク酸、ドデセニル無水コハク酸などの脂肪族酸無水物、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸などの脂環式酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸などの芳香族酸無水物などを挙げることができる。これらのエポキシ硬化剤は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの酸無水物の中でも、脂環式酸無水物を用いることが好ましい。
また、アンダーフィル材は、膜形成樹脂を含有することが好ましい。膜形成樹脂は、重量平均分子量が１０×１０４以上の高分子量樹脂に相当し、フィルム形成性の観点から、１０×１０４〜１００×１０４の重量平均分子量であることが好ましい。膜形成樹脂としては、アクリルゴムポリマー、フェノキシ樹脂、エポキシ樹脂、変性エポキシ樹脂、ウレタン樹脂等の種々の樹脂を用いることができる。これらの膜形成樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、膜強度及び接着性の観点から、アクリルゴムポリマーが好適に用いられる。
また、アンダーフィル材は、硬化促進剤を含有することが好ましい。硬化促進剤の具体例としては、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾールなどのイミダゾ−ル類、１，８−ジアザビシクロ（５，４，０）ウンデセン−７塩（ＤＢＵ塩）、２−（ジメチルアミノメチル）フェノールなどの第３級アミン類、トリフェニルホスフィンなどのホスフィン類、オクチル酸スズなどの金属化合物などが挙げられる。
また、アンダーフィル材は、無機フィラーを含有することが好ましい。無機フィラーを含有することにより、圧着時における樹脂層の流動性を調整することができる。無機フィラーとしては、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等を用いることができる。
また、その他の添加組成物として、必要に応じて、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系などのシランカップリング剤を添加してもよい。
このようなアンダーフィル材において、硬化促進剤の配合量を増加させると、最低溶融粘度到達温度が低くなり、逆に硬化促進剤の配合量を減少させると、最低溶融粘度到達温度が高くなる傾向にある。このため、硬化促進剤の配合量を調整して所定の最低溶融粘度到達温度を得ることができる。
また、フィラーの配合量を増加させると、最低溶融粘度が高くなり、逆にフィラーの配合量を減少させると、最低溶融粘度が低くなる傾向になる。このため、フィラーの配合量を調整して所定の最低溶融粘度を得ることができる。
したがって、図１及び図２に示す具体例では、第１〜第４のアンダーフィルフィルム２１〜２４の硬化促進剤の配合量及びフィラーの配合量を調整することにより、第１のアンダーフィルフィルム２１の最低溶融粘度到達温度が、第２〜第４のアンダーフィルフィルム２２〜２４の最低溶融粘度到達温度以上であり、第２〜第４のアンダーフィルフィルム２２〜２４のうち少なくとも１つのアンダーフィルフィルムの最低溶融粘度到達温度が、第１のアンダーフィルフィルム２１の最低溶融粘度到達温度よりも低くすることができる。
＜２．実施例＞
以下、本発明の実施例について説明する。本実施例では、最低溶融粘度の到達温度が異なるアンダーフィルフィルムを複数作製し、これらのアンダーフィルフィルムを用いてインターポーザ上に３段の中間層の半導体チップと最上層の半導体チップとを実装した３次元実装体を作製した。そして、３次元実装体のスプリングバック有無、ボイド抜け、及び半田接合性の評価について評価した。なお、本発明は、これらの実施例に限定されるものではない。
アンダーフィルフィルムの作製、３次元実装体の作製、スプリングバック有無の評価、ボイド抜けの評価、及び半田接合性の評価は、次のように行った。
［アンダーフィルフィルムの作製］
表１に示す材料を配合し、厚み２０μｍのアンダーフィルフィルムＦ０〜Ｆ４を作製した。硬化促進剤の配合量を増加させると、最低溶融粘度到達温度が低くなり、逆に硬化促進剤の配合量を減少させると、最低溶融粘度到達温度が高くなる傾向にあるため、硬化促進剤の配合量を調整して所定の最低溶融粘度到達温度を得た。また、フィラーの配合量を増加させると、最低溶融粘度が高くなり、逆にフィラーの配合量を減少させると、最低溶融粘度が低くなる傾向になるため、フィラーの配合量を調整して所定の最低溶融粘度を得た。なお、各アンダーフィルフィルムの最低溶融粘度到達温度及び最低溶融粘度は、レオメータ（ＴＡ社製ＡＲＥＳ）を用いて、５℃／ｍｉｎ、１Ｈｚの条件で測定した。
Figure 2018060836
Ｆ０：最低溶融粘度到達温度１６５℃、最低溶融粘度２４００Ｐａ・ｓ
Ｆ１：最低溶融粘度到達温度１６０℃、最低溶融粘度２５００Ｐａ・ｓ
Ｆ２：最低溶融粘度到達温度１５３℃、最低溶融粘度２６００Ｐａ・ｓ
Ｆ３：最低溶融粘度到達温度１４５℃、最低溶融粘度２７００Ｐａ・ｓ
Ｆ４：最低溶融粘度到達温度１３５℃、最低溶融粘度２７００Ｐａ・ｓ
［３次元実装体の作製］
図１及び図２に示すように、アンダーフィルフィルムを用いて、インターポーザ上に積層配置された中間層の３個の半導体チップと最上層の半導体チップとを含む半導体チップ群を熱圧着ツールにて押圧し、シリコン貫通電極（TSV：through silicon via）にて接続させ、３次元実装体を作製した。インターポーザ、中間層の半導体チップ、及び最上層の半導体チップは、次のものを使用した。
インターポーザ（Ｓｉ）
大きさ：８×８ｍｍ□、厚み：２００μｍ
バンプ仕様：Ｃｕピラー（７μｍ）、Ｎｉ／Ａｕメッキ、φ２０μｍ、バンプ数１０００ｐｉｎ
中間層の半導体チップ
大きさ：６×６ｍｍ□、厚み：５０μｍ
上側バンプ仕様：Ｃｕピラー（７μｍ）、φ２０μｍ、バンプ数１０００ｐｉｎ
下側バンプ仕様：Ｃｕピラー（７μｍ）＋Ｓｎ／Ａｇ半田（５μｍ）、φ２０μｍ、バンプ数１０００ｐｉｎ、
最上層の半導体チップ
大きさ：６×６ｍｍ□、厚み：５０μｍ
バンプ仕様：Ｃｕピラー（７μｍ）＋Ｓｎ／Ａｇ半田（５μｍ）、φ２０μｍ、バンプ数１０００ｐｉｎ
先ず、最上層の半導体チップ及び中間層の半導体チップのインターポーザ側の面にアンダーフィルフィルムを貼り合わせた。次に、フリップチップボンダーを用いて、８０℃のステージに保持されたインターポーザ上に、アンダーフィルフィルムが貼り合わされた中間層の半導体チップを３段、及びアンダーフィルフィルムが貼り合わされた最上層の半導体チップを１段、順次積層配置した。
そして、実装装置（ＦＣＢ３、Ｐａｎａｓｏｎｉｃ（株））を用いて、３５０℃−１０秒の条件にて押圧した。さらに、１７０℃−２時間の条件でキュアし、３次元実装体を作製した。
図３は、インターポーザ上に積層配置された中間層の３個の半導体チップと最上層の半導体チップとを含む半導体チップ群を３５０℃の温度の熱圧着ツールにて３０秒間押圧したときの最上層のアンダーフィルフィルム（ポイントＡ）の温度、及び最下層のアンダーフィルフィルム（ポイントＢ）の温度を示すグラフである。なお、ポイントＡ及びポイントＢは、図１及び図２において、それぞれ第１のアンダーフィルフィルム２１及び第４のアンダーフィルム２４に対応する。また、アンダーフィルフィルムの温度は、熱電対により実温を測定したものである。
最上層の半導体チップと中間層の半導体チップとの間にあるポイントＡのアンダーフィルフィルムの温度は、５秒において約２５０℃であった。また、インターポーザと中間層の半導体チップとの間にあるポイントＢのアンダーフィルフィルムの温度は、５秒において約２００℃であった。すなわち、ポイントＡとポイントＢのアンダーフィルムの温度差は約５０℃であり、この温度差は、３０秒でもほとんど変わらなかった。
［スプリングバック有無の評価］
３次元実装体を切断し、断面研磨を行い、チップ間のバンプの接続状態をＳＥＭ（Scanning Electron Microscope）にて観察し、スプリングバックの有無を確認した。スプリングバック無しの場合を「Ａ」と評価し、スプリングバック有りの場合を「Ｃ」と評価した。
［ボイド抜けの評価］
３次元実装体のチップ間のバンプの接続状態をＳＡＴ（Scanning Acoustic Tomograph，超音波映像装置）にて観察し、ボイドの有無を確認した。ボイド無しで接続性が良好な場合を「Ａ」と評価し、ボイド有りで接続性が良好な場合を「Ｂ」と評価し、ボイド有りで接続性が不良な場合を「Ｃ」と評価した。一般的に、ボイドが生じると、長期信頼性に悪影響を及ぼす可能性が高くなる。
［半田接合性の評価］
３次元実装体を切断し、断面研磨を行い、チップ間のバンプの接続状態をＳＥＭ（Scanning Electron Microscope）にて観察した。半田の接続形状が良好で接続性が良好な場合を「Ａ」と評価し、半田の接続形状が不良で接続性が良好な場合を「Ｂ」と評価し、半田の接続形状が不良で接続性が不良な場合を「Ｃ」と評価した。
＜実施例１＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ２、Ｆ３、Ｆ４の順に配置して半導体チップ群を実装した。その結果、全てのチップ間でスプリングバックが無かった。また、全てのチップ間でボイドも無く、接続性が良好であった。さらに、全てのチップ間で半田の接続形状が良好で接続性も良好であった。
＜実施例２＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ２、Ｆ２、Ｆ３の順に配置して半導体チップ群を実装した。その結果、４段目−５段目のチップ間において、接続性は良好であるもののボイドが残っていた。これは、３段目−４段目のアンダーフィルフィルムの粘度上昇が遅く、４段目−５段目のチップ間に加重不足が生じためであると考えられる。また、３段目−４段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、３段目−４段目のアンダーフィルフィルムの粘度上昇が遅いため、半田が潰れたものと考えられる。その他のチップ間は、実施例１と同様に良好であった。
＜実施例３＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ２、Ｆ３、Ｆ３の順に配置して半導体チップ群を実装した。その結果、４段目−５段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、４段目−５段目のアンダーフィルフィルムの粘度上昇が遅いため、半田が潰れたものと考えられる。その他のチップ間は、実施例１と同様に良好であった。
＜実施例４＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ２、Ｆ２、Ｆ２の順に配置して半導体チップ群を実装した。その結果、３段目−４段目及び４段目−５段目のチップ間において、接続性は良好であるもののボイドが残っていた。これは、２段目−３段目のアンダーフィルフィルムの粘度上昇が遅く、３段目−４段目及び４段目−５段目のチップ間に加重不足が生じためであると考えられる。また、３段目−４段目及び４段目−５段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇が遅いため、半田が潰れたものと考えられる。その他のチップ間は、実施例１と同様に良好であった。
＜実施例５＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ３、Ｆ３、Ｆ３の順に配置して半導体チップ群を実装した。その結果、２段目−３段目のチップ間において、接続性は良好であるもののボイドが残っていた。これは、２段目−３段目のアンダーフィルフィルムの粘度上昇が早く、ボイドが抜ける前に硬化しためであると考えられる。また、２段目−３段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、２段目−３段目のアンダーフィルフィルムの粘度上昇が早く、半田の濡れ広がりが妨げられたためであると考えられる。その他のチップ間は、実施例１と同様に良好であった。
＜実施例６＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ４、Ｆ４、Ｆ４の順に配置して半導体チップ群を実装した。その結果、２段目−３段目及び３段目−４段目のチップ間において、接続性は良好であるもののボイドが残っていた。これは、２段目−３段目及び３段目−４段目のアンダーフィルフィルムの粘度上昇が早く、ボイドが抜ける前に硬化しためであると考えられる。また、２段目−３段目、３段目−４段目及び４段目−５段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。２段目−３段目及び３段目−４段目は、アンダーフィルフィルムの粘度上昇が早く、半田の濡れ広がりが妨げられたためであると考えられる。また、４段目−５段目は、２段目−３段目及び３段目−４段目の粘度上昇が早いために弾性が大きくなり、半田が潰れたものと考えられる。その他のチップ間は、実施例１と同様に良好であった。
＜実施例７＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ４、Ｆ４、Ｆ４の順に配置して半導体チップ群を実装した。その結果、全てのチップ間において、接続性は良好であるもののボイドが残っていた。これは、２段目−３段目のアンダーフィルフィルムの粘度上昇が早く、４段目−５段目のアンダーフィルフィルムの粘度上昇が遅く、全体的にチップ間の加重不足が生じためであると考えられる。また、全てのチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、２段目−３段目のアンダーフィルフィルムの粘度上昇が早く、４段目−５段目のアンダーフィルフィルムの粘度上昇が遅く、アンダーフィルフィルムの粘度上昇の時間がばらついているためであると考えられる。
＜比較例１＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ１、Ｆ１、Ｆ１の順に配置して半導体チップ群を実装した。その結果、４段目−５段目のチップ間において、スプリングバックが発生した。これは、２段目−３段目、３段目−４段目、４段目−５段目になるのに伴い、アンダーフィルフィルムの粘度上昇の時間が遅くなり、残留応力が大きくなったものと考えられる。
また、２段目−３段目のチップ間において、接続性は良好であるもののボイドが残っていた。これは、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇が遅く、２段目−３段目のチップ間に加重不足が生じためであると考えられる。また、３段目−４段目及び４段目−６段目のチップ間において、ボイドが残り、接続性も不良であった。これは、２段目−３段目のチップ間と同様、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇が遅く、３段目−４段目及び４段目−６段目に加重不足が生じためであると考えられる。
また、２段目−３段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、２段目−３段目のアンダーフィルフィルムの粘度上昇が遅いため、半田が潰れたものと考えられる。また、３段目−４段目及び４段目−５段目のチップ間において、半田の接続形状が不良であり、接続性も不良であった。これは、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇がさらに遅いため、半田が潰れたものと考えられる。
＜比較例２＞
表２に示すように、アンダーフィルフィルムを最上層の半導体チップ側からＦ１、Ｆ０、Ｆ０、Ｆ０の順に配置して半導体チップ群を実装した。その結果、２段目−３段目、３段目−４段目、及び４段目−５段目のチップ間において、スプリングバックが発生した。これは、２段目−３段目、３段目−４段目、４段目−５段目になるのに伴い、アンダーフィルフィルムの粘度上昇の時間が比較例１よりも遅くなり、残留応力が大きくなったものと考えられる。
また、１段目−２段目のチップ間において、接続性は良好であるもののボイドが残っていた。これは、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇が比較例１よりも遅いため、１段目−２段目のチップ間に加重不足が生じためであると考えられる。また、２段目−３段目、３段目−４段目及び４段目−６段目のチップ間において、ボイドが残り、接続性も不良であった。これは、１段目−２段目のチップ間と同様、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇が比較例１よりも遅いため、３段目−４段目及び４段目−６段目に加重不足が生じためであると考えられる。
また、１段目−２段目のチップ間において、接続性は良好であるものの半田の接続形状が不良であった。これは、２段目−３段目、３段目−４段目及び４段目−６段目のアンダーフィルフィルムの粘度上昇が比較例１よりも遅いため、半田が潰れたものと考えられる。また、２段目−３段目、３段目−４段目及び４段目−５段目のチップ間において、半田の接続形状が不良であり、接続性も不良であった。これは、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの粘度上昇が比較例１よりもさらに遅いため、半田が潰れたものと考えられる。
Figure 2018060836
比較例１、２のように、１段目−２段目のアンダーフィルフィルムの最低溶融粘度到達温度が、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの最低溶融粘度到達温度以下である場合、良好なスプリングバック有無、ボイド抜け、及び半田接合性の評価結果を得ることができなかった。
一方、実施例１〜７のように、１段目−２段目のアンダーフィルフィルムの最低溶融粘度到達温度が、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムの最低溶融粘度到達温度以上であり、２段目−３段目、３段目−４段目及び４段目−５段目のアンダーフィルフィルムのうち少なくとも１つのアンダーフィルフィルムの最低溶融粘度到達温度が、１段目−２段目のアンダーフィルフィルムよりも低いことにより、良好なスプリングバック有無、ボイド抜け、及び半田接合性の評価結果を得ることができた。
１ ステージ、１０ インターポーザ、１１ 第１の半導体チップ、１２ 第２の半導体チップ、１３ 第３の半導体チップ、１４ 第４の半導体チップ、２１ 第１のアンダーフィルフィルム、２２ 第２のアンダーフィルフィルム、２３ 第３のアンダーフィルフィルム、２４ 第４のアンダーフィルフィルム

Claims (7)

  1. 熱硬化性接着剤を介して、貫通電極と一方の面に形成された半田付き電極とを有する半導体チップを複数積層し、最上層の第１半導体チップ下に配置された第１熱硬化性接着剤から最下層の第ｍ（ｍは３以上の整数）半導体チップ下に配置された第ｍ熱硬化性接着剤までの半導体チップ群をインターポーザ上に配置する配置工程と、
    前記半導体チップ群を３００℃〜４００℃の温度の熱圧着ツールにて押圧し、第１〜第ｍ熱硬化性接着剤を硬化させる硬化工程とを有し、
    前記第１熱硬化性接着剤の最低溶融粘度到達温度が、第２〜第ｍ熱硬化性接着剤の最低溶融粘度到達温度以上であり、
    前記第２〜第ｍ熱硬化性接着剤のうち少なくとも１つの熱硬化性接着剤の最低溶融粘度到達温度が、前記第１熱硬化性接着剤の最低溶融粘度到達温度よりも低い半導体装置の製造方法。
  2. 第ｎ（ｎは１〜［ｍ−１］の整数）熱硬化性接着剤の最低溶融粘度到達温度が、第ｎ＋１熱硬化性接着剤の最低溶融粘度到達温度以上である請求項１記載の半導体装置の製造方法。
  3. 第ｎ（ｎは１〜ｍの整数）熱硬化性接着剤の最低溶融粘度到達温度が、第ｎ＋１熱硬化性接着剤の最低溶融粘度到達温度よりも高い請求項１記載の半導体装置の製造方法。
  4. 前記半導体チップ群を前記熱圧着ツールにて押圧した際、前記第１熱硬化性接着剤の温度と前記第ｍ熱硬化性接着剤の温度との差が４０℃以上である請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１〜第ｍ熱硬化性接着剤の最低溶融粘度が、２２００〜２８００Ｐａ・ｓである請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記半田付き電極の半田の融点が、２２０℃〜２４０℃である請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記熱硬化性接着剤が、フィルム状の熱硬化性接着フィルムであり、
    前記配置工程では、前記熱硬化性接着フィルムが前記半田付き電極の形成面に貼り合わされた半導体チップを複数積層配置させる請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
JP2016195122A 2016-09-30 2016-09-30 半導体装置の製造方法 Pending JP2018060836A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016195122A JP2018060836A (ja) 2016-09-30 2016-09-30 半導体装置の製造方法
PCT/JP2017/034112 WO2018061982A1 (ja) 2016-09-30 2017-09-21 半導体装置の製造方法
TW106132960A TW201818505A (zh) 2016-09-30 2017-09-26 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016195122A JP2018060836A (ja) 2016-09-30 2016-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018060836A true JP2018060836A (ja) 2018-04-12

Family

ID=61759790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016195122A Pending JP2018060836A (ja) 2016-09-30 2016-09-30 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2018060836A (ja)
TW (1) TW201818505A (ja)
WO (1) WO2018061982A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5371176A (en) * 1976-12-07 1978-06-24 Fujitsu Ltd Method for making laminate
JP3730899B2 (ja) * 2001-10-30 2006-01-05 京セラ株式会社 押圧加熱ヒーター
JP5976326B2 (ja) * 2012-01-25 2016-08-23 日東電工株式会社 半導体装置の製造方法、及び、当該半導体装置の製造方法に用いられる接着フィルム
CN104145328A (zh) * 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置

Also Published As

Publication number Publication date
WO2018061982A1 (ja) 2018-04-05
TW201818505A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
KR102333581B1 (ko) 언더필재 및 이것을 사용한 반도체 장치의 제조 방법
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
KR102308395B1 (ko) 언더필재 및 이것을 사용한 반도체 장치의 제조 방법
WO2015037631A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP5425975B2 (ja) 接着フィルム、半導体装置の製造方法及び半導体装置
JP7144160B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6483500B2 (ja) 半導体装置の製造方法
WO2018061982A1 (ja) 半導体装置の製造方法
JP2021097091A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP7255970B2 (ja) 積層半導体チップの製造方法及び中間基板
JP2016072400A (ja) 半導体装置の製造方法