WO2015037631A1 - アンダーフィル材、及びこれを用いた半導体装置の製造方法 - Google Patents

アンダーフィル材、及びこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
WO2015037631A1
WO2015037631A1 PCT/JP2014/073962 JP2014073962W WO2015037631A1 WO 2015037631 A1 WO2015037631 A1 WO 2015037631A1 JP 2014073962 W JP2014073962 W JP 2014073962W WO 2015037631 A1 WO2015037631 A1 WO 2015037631A1
Authority
WO
WIPO (PCT)
Prior art keywords
underfill
temperature
semiconductor chip
mounting
underfill material
Prior art date
Application number
PCT/JP2014/073962
Other languages
English (en)
French (fr)
Inventor
浩伸 森山
Original Assignee
デクセリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デクセリアルズ株式会社 filed Critical デクセリアルズ株式会社
Publication of WO2015037631A1 publication Critical patent/WO2015037631A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C08G59/24—Di-epoxy compounds carbocyclic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Definitions

  • the present invention relates to an underfill material used for mounting a semiconductor chip and a method for manufacturing a semiconductor device using the same.
  • the mounting method using this pre-feed type underfill film is performed, for example, as follows (see, for example, Patent Document 1).
  • Step A An underfill film is attached to a wafer and diced to obtain a semiconductor chip.
  • Step B The semiconductor chip is aligned on the substrate.
  • Process C The semiconductor chip and the substrate are pressure-bonded at a high temperature and a high pressure, the conduction is ensured by metal bonding of the solder bumps, and the semiconductor chip and the substrate are bonded by curing the underfill film.
  • Such a method is easy to entrain voids when a semiconductor chip is mounted, and voids may remain even after thermocompression bonding. Further, even when no void is generated during mounting, a void may be generated during the temperature rising process in the crimping profile where the temperature is increased in a short time.
  • the present invention has been proposed in view of such conventional circumstances, and provides an underfill material capable of suppressing the generation of voids and a method of manufacturing a semiconductor device using the underfill material.
  • the present invention preliminarily mounts a semiconductor chip on which a soldered electrode is formed on an electronic component on which a counter electrode facing the soldered electrode is formed.
  • An underfill material to be bonded which contains an epoxy resin, an acid anhydride, an acrylic resin, and an organic peroxide, has a storage elastic modulus of 3000 Pa or more when mounted, and reaches a minimum melt viscosity The temperature is 125 ° C. or lower.
  • a method of manufacturing a semiconductor device wherein a soldered electrode is formed, and a semiconductor chip in which an underfill material is bonded to the electrode surface is formed on an electronic component having a counter electrode facing the soldered electrode.
  • the storage elastic modulus of the underfill material at the time of mounting is high and the minimum melt viscosity reaching temperature is low, voids at the time of mounting can be eliminated and generation of voids at the time of thermocompression bonding is suppressed. be able to.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor chip and a circuit board before mounting.
  • FIG. 2 is a cross-sectional view schematically showing a semiconductor chip and a circuit board when mounted.
  • FIG. 3 is a cross-sectional view schematically showing the semiconductor chip and the circuit board after thermocompression bonding.
  • FIG. 4 is a flowchart showing a method for manufacturing a semiconductor device in the present embodiment.
  • FIG. 5 is a perspective view schematically showing a process of attaching an underfill film on the wafer.
  • FIG. 6 is a perspective view schematically showing a process of dicing the wafer.
  • FIG. 7 is a perspective view schematically showing a process of picking up a semiconductor chip.
  • FIG. 8 is a graph showing a crimping profile in the example.
  • the underfill material according to the present embodiment is pre-bonded to a semiconductor chip when a semiconductor chip on which a soldered electrode is formed is mounted on an electronic component on which a counter electrode facing the soldered electrode is formed. It is.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor chip and a circuit board before mounting
  • FIG. 2 is a cross-sectional view schematically showing the semiconductor chip and the circuit board at the time of mounting
  • FIG. 3 is a thermocompression bonding. It is sectional drawing which shows a back semiconductor chip and a circuit board typically.
  • the underfill material 20 in the present embodiment is used by being bonded in advance to the electrode surface of the semiconductor chip 10 on which the soldered electrode is formed, and the underfill material 20 is cured.
  • the layer 21 joins the semiconductor chip 10 and the circuit board 30 on which the counter electrode facing the soldered electrode is formed.
  • the semiconductor chip 10 has an integrated circuit formed on the surface of a semiconductor 11 such as silicon, and has soldered electrodes for connection called bumps.
  • the soldered electrode is obtained by joining the solder 13 on the electrode 12 made of copper or the like, and has a total thickness of the electrode 12 and the solder 13.
  • solder As the solder, Sn-37Pb eutectic solder (melting point 183 ° C), Sn-Bi solder (melting point 139 ° C), Sn-3.5Ag (melting point 221 ° C), Sn-3.0Ag-0.5Cu (melting point 217 ° C) ), Sn-5.0Sb (melting point: 240 ° C.), etc. can be used.
  • the circuit board 30 has a circuit formed on a base material 31 such as a rigid board or a flexible board.
  • a counter electrode 32 having a predetermined thickness is formed at a position facing the soldered electrode of the semiconductor chip 10 in the mounting portion where the semiconductor chip 10 is mounted.
  • the underfill material 20 contains a film-forming resin, an epoxy resin, an acid anhydride, an acrylic resin, and an organic peroxide.
  • the film-forming resin corresponds to a high molecular weight resin having an average molecular weight of 10,000 or more, and preferably has an average molecular weight of about 10,000 to 80,000 from the viewpoint of film formation.
  • Various resins such as a phenoxy resin, an epoxy resin, a modified epoxy resin, and a urethane resin can be used as the film forming resin. These film forming resins may be used alone or in combination of two or more. Among these, in the present embodiment, a phenoxy resin is preferably used from the viewpoint of the film formation state, connection reliability, and the like.
  • the epoxy resin examples include dicyclopentadiene type epoxy resin, glycidyl ether type epoxy resin, glycidyl amine type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, spiro ring type epoxy resin, Naphthalene type epoxy resin, biphenyl type epoxy resin, terpene type epoxy resin, tetrabromobisphenol A type epoxy resin, cresol novolac type epoxy resin, phenol novolac type epoxy resin, ⁇ -naphthol novolak type epoxy resin, brominated phenol novolak type epoxy resin And so on.
  • These epoxy resins may be used alone or in combination of two or more. Among these, in this Embodiment, it is preferable to use a dicyclopentadiene type epoxy resin from the point of high adhesiveness and heat resistance.
  • the acid anhydride has a flux function to remove the oxide film on the solder surface, excellent connection reliability can be obtained.
  • the acid anhydride include aliphatic acid anhydrides such as tetrapropenyl succinic anhydride and dodecenyl succinic anhydride, alicyclic acid anhydrides such as hexahydrophthalic anhydride and methyltetrahydrophthalic anhydride, phthalic anhydride, and anhydride.
  • aromatic acid anhydrides such as trimellitic acid and pyromellitic anhydride.
  • These epoxy curing agents may be used alone or in combination of two or more. Among these epoxy curing agents, it is preferable to use an aliphatic acid anhydride from the viewpoint of solder connectivity.
  • curing accelerators include imidazoles such as 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 1,8-diazabicyclo (5,4,0) undecene-7 salt (DBU salt), tertiary amines such as 2- (dimethylaminomethyl) phenol, phosphines such as triphenylphosphine, and metal compounds such as tin octylate.
  • imidazoles such as 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 1,8-diazabicyclo (5,4,0) undecene-7 salt (DBU salt)
  • tertiary amines such as 2- (dimethylaminomethyl) phenol
  • phosphines such as triphenylphosphine
  • metal compounds such as tin octylate.
  • acrylic resin monofunctional (meth) acrylate, bifunctional or higher (meth) acrylate
  • monofunctional (meth) acrylate examples include methyl (meth) acrylate, ethyl (meth) acrylate, n-propyl (meth) acrylate, i-propyl (meth) acrylate, and n-butyl (meth) acrylate.
  • Bifunctional or higher functional (meth) acrylates include bisphenol F-EO modified di (meth) acrylate, bisphenol A-EO modified di (meth) acrylate, trimethylolpropane PO modified (meth) acrylate, and polyfunctional urethane (meth) acrylate. Etc. These acrylic resins may be used alone or in combination of two or more. Among these, in this Embodiment, bifunctional (meth) acrylate is used suitably.
  • organic peroxides examples include peroxyesters, peroxyketals, hydroperoxides, dialkyl peroxides, diacyl peroxides, and peroxydicarbonates. These organic peroxides may be used alone or in combination of two or more. Among these, in this Embodiment, peroxyester is used suitably.
  • an inorganic filler as another additive composition.
  • the fluidity of the resin layer at the time of pressure bonding can be adjusted.
  • the inorganic filler silica, talc, titanium oxide, calcium carbonate, magnesium oxide, or the like can be used.
  • silane coupling agents such as epoxy, amino, mercapto / sulfide, and ureido may be added.
  • the storage elastic modulus when the underfill material is mounted is 3000 Pa or more. Thereby, the void at the time of mounting can be excluded.
  • the temperature at the time of mounting is preferably 30 ° C. or higher and 30 ° C. or lower than the lowest melt viscosity attainment temperature of the underfill material, and more specifically 30 ° C. or higher and 155 ° C. or lower.
  • the minimum melt viscosity attainment temperature of the underfill material is 125 ° C. or lower. Thereby, generation
  • the minimum melt viscosity at the minimum melt viscosity reaching temperature is preferably 1000 Pa ⁇ s or more and 2000 Pa ⁇ s or less.
  • an adhesive composition containing a film-forming resin, an epoxy resin, an acid anhydride, an acrylic resin, and an organic peroxide is dissolved in a solvent.
  • a solvent toluene, ethyl acetate or the like, or a mixed solvent thereof can be used.
  • the resin composition After preparing the resin composition, it is applied onto the release substrate using a bar coater, a coating device or the like.
  • the release substrate has, for example, a laminated structure in which a release agent such as silicone is applied to PET (PolyPoEthylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), etc. While preventing drying of a composition, the shape of a composition is maintained.
  • a release agent such as silicone is applied to PET (PolyPoEthylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), etc. While preventing drying of a composition, the shape of a composition is maintained.
  • the resin composition applied on the release substrate is dried by a heat oven, a heat drying apparatus or the like. Thereby, a pre-feed type underfill film having a predetermined thickness can be obtained.
  • FIG. 4 is a flowchart showing a method for manufacturing a semiconductor device in the present embodiment.
  • the manufacturing method of the semiconductor device in the present embodiment includes an underfill film sticking step S1, a dicing step S2, a semiconductor chip mounting step S3, and a thermocompression bonding step S4.
  • FIG. 5 is a perspective view schematically showing a process of attaching an underfill film on a wafer.
  • the wafer 1 is fixed by a jig 3 having a ring-shaped or frame-shaped frame having a diameter larger than the diameter of the wafer 1, and the underfill on the wafer 1.
  • the underfill film 2 functions as a dicing tape that protects and fixes the wafer 1 when the wafer 1 is diced and holds the wafer 1 during pick-up.
  • a large number of integrated circuits (ICs) are formed on the wafer 1, and soldered electrodes are provided on the bonding surface of the wafer 1 for each semiconductor chip 10 divided by scribe lines as shown in FIG. 1. Yes.
  • ICs integrated circuits
  • FIG. 6 is a perspective view schematically showing a process of dicing the wafer. As shown in FIG. 6, in the dicing step S2, the blade 4 is pressed along the scribe line to cut the wafer 1 and divide it into individual semiconductor chips.
  • FIG. 7 is a perspective view schematically showing a process of picking up a semiconductor chip. As shown in FIG. 7, each semiconductor chip 10 with an underfill film is held and picked up by the underfill film.
  • the semiconductor chip 10 with the underfill film and the circuit board 30 are arranged via the underfill film. Further, the semiconductor chip 10 with the underfill film is aligned and disposed so that the soldered electrode and the counter electrode 32 face each other. Then, by the heat bonder, fluidity is generated in the underfill film, but the film is heated and pressed under conditions of a predetermined temperature, pressure, and time that do not cause main curing.
  • the temperature condition at the time of mounting is preferably 30 ° C. or higher and 30 ° C. or lower than the lowest melt viscosity attainment temperature of the underfill film, and more specifically 30 ° C. or higher and 155 ° C. or lower.
  • the pressure condition is preferably 50 N or less, more preferably 40 N or less.
  • time conditions are 0.1 second or more and 10 seconds or less, More preferably, they are 0.1 second or more and 1.0 second or less.
  • thermocompression bonding step S4 the solder of the soldered electrode is melted to form a metal bond under a bonding condition in which the temperature is increased from the first temperature to the second temperature at a predetermined temperature increase rate, and an underfill film is formed. Is completely cured.
  • the temperature raising rate is preferably 50 ° C./sec or more and 150 ° C./sec or less.
  • the second temperature is preferably 200 ° C. or higher and 280 ° C. or lower, more preferably 220 ° C. or higher and 260 ° C. or lower, although it depends on the type of solder.
  • the time condition is preferably 5 seconds or more and 500 seconds or less, more preferably 5 seconds or more and 100 seconds or less.
  • the bonder head is kept at a certain height by the elastic modulus of the resin up to the melting start temperature of the underfill film after being mounted, and then lowered at a stroke by the resin melting accompanying the temperature rise, Reach the lowest point.
  • This lowest point is determined by the relationship between the head lowering speed and the resin curing speed.
  • the height of the head gradually increases due to the thermal expansion of the resin and the head.
  • the manufacturing method of the semiconductor device in the present embodiment contains an epoxy resin, an acid anhydride, an acrylic resin, and an organic peroxide, and the storage elastic modulus at the time of mounting is 3000 Pa or more,
  • the underfill material 20 having a minimum melt viscosity attainment temperature of 125 ° C. or lower to the semiconductor chip 10 on which the soldered electrode is formed in advance, voids during mounting can be eliminated and at the time of thermocompression bonding The generation of voids can be suppressed.
  • the underfill film is allowed to function as a dicing tape.
  • the present invention is not limited to this, and dicing tape is used separately, and flip chip mounting is performed using the underfill film after dicing. You may go.
  • the present technology can also be applied to a TSV (Through Silicon Via) technology in which a plurality of chip substrates stacked in a sandwich shape are electrically connected by filling a small hole provided in a semiconductor chip with metal.
  • TSV Three Silicon Via
  • a semiconductor device in which a plurality of chip substrates having a first surface on which a soldered electrode is formed and a second surface on which a counter electrode facing the soldered electrode is formed on the opposite side of the first surface are stacked. This method can also be applied.
  • the first chip substrate is mounted on the second surface of the second chip substrate with the underfill film attached to the first surface side. Thereafter, a semiconductor in which a plurality of chip substrates are stacked by thermocompression bonding the first surface of the first chip substrate and the second surface of the second chip substrate at a temperature equal to or higher than the melting point of the solder of the soldered electrode. A device can be obtained.
  • Example> Examples of the present invention will be described below.
  • a pre-feed type underfill film was prepared, and the storage modulus at the lowest melt viscosity reaching temperature and the mounting temperature (60 ° C.) was measured. Then, using an underfill film, an IC chip having a soldered electrode and an IC substrate having an electrode opposed thereto were connected to produce a mounting body, and the void was evaluated.
  • the present invention is not limited to these examples.
  • the underfill film was bonded onto the wafer with a press machine at 50 ° C. to 0.5 MPa, and dancing was performed to obtain an IC chip having a soldered electrode.
  • the IC chip has a size of 7 mm ⁇ and a thickness of 200 ⁇ m, and a peripherally arranged bump (16 ⁇ m thick solder (Sn-3.5Ag, melting point 221 ° C.) formed on the tip of an electrode made of Cu having a thickness of 20 ⁇ m. ⁇ 30 ⁇ m, 85 ⁇ m pitch, 280 pins).
  • a peripherally arranged bump (16 ⁇ m thick solder (Sn-3.5Ag, melting point 221 ° C.) formed on the tip of an electrode made of Cu having a thickness of 20 ⁇ m. ⁇ 30 ⁇ m, 85 ⁇ m pitch, 280 pins).
  • the IC substrate opposite to this has a size of 7 mm ⁇ , a thickness of 200 ⁇ m, and a peripheral arrangement bump ( ⁇ 30 ⁇ m, 85 ⁇ m pitch, 280 pins) on which an electrode made of Cu of 20 ⁇ m is formed. I had it.
  • an IC chip was mounted on the IC substrate using a flip chip bonder under the conditions of 60 ° C. ⁇ 0.5 seconds ⁇ 30N.
  • the temperature was increased from 60 ° C. to 250 ° C. for 10 seconds using a flip chip bonder and thermocompression bonded. Further, the bonder head was lowered to the lowest point within the time to raise the temperature from 60 ° C. to 250 ° C. (30 N). Further, it was cured at 150 ° C. for 2 hours to obtain a mounting body. The temperature at the time of using the flip chip bonder is obtained by measuring the actual temperature of the sample with a thermocouple.
  • Example 1 13.7 parts by mass of phenoxy resin (product name: PKHH, manufactured by Union Carbide), 23.3 parts by mass of epoxy resin (product name: HP7200H, manufactured by Dainippon Ink & Chemicals), acid anhydride (product name: MH-700, 13.7 parts by mass of Shin Nippon Chemical Co., Ltd., 0.1 parts by mass of imidazole (product name: 2MZ-A, manufactured by Shikoku Kasei Kogyo Co., Ltd.), and 8.
  • phenoxy resin product name: PKHH, manufactured by Union Carbide
  • HP7200H manufactured by Dainippon Ink & Chemicals
  • acid anhydride product name: MH-700, 13.7 parts by mass of Shin Nippon Chemical Co., Ltd.
  • 0.1 parts by mass of imidazole product name: 2MZ-A, manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • acrylic resin product name: DCP, manufactured by Shin-Nakamura Chemical Co., Ltd. 7 parts by mass, 0.5 parts by mass of initiator (product name: perbutyl Z, manufactured by Nippon Oil & Fats Co., Ltd.), 35.0 parts by mass of filler A (product name: SO-E5, manufactured by Admatex), and filler B (product name) : Aerosil RY200, manufactured by Nippon Aerosil Co., Ltd.) was blended in an amount of 5.0 parts by mass to prepare an underfill film resin composition. This was applied to peeled PET (Polyethylene terephthalate) using a bar coater and dried in an oven at 80 ° C. for 3 minutes to produce a 50 ⁇ m thick underfill film (cover peeled PET (25 ⁇ m) / underfill). Film (50 ⁇ m) / base release PET (50 ⁇ m)).
  • Table 1 shows the evaluation results of the underfill film of Example 1.
  • the minimum melt viscosity attainment temperature of the underfill film was 125 ° C.
  • the storage elastic modulus at the mounting temperature was 3300 Pa.
  • the evaluation of the void of the mounting body produced using an underfill film was (circle).
  • Example 2 13.7 parts by mass of phenoxy resin (product name: PKHH, manufactured by Union Carbide), 17.5 parts by mass of epoxy resin (product name: HP7200H, manufactured by Dainippon Ink & Chemicals), acid anhydride (product name: MH-700, 10.3 parts by mass of Nippon Nippon Chemical Co., Ltd., 0.1 parts by mass of imidazole (product name: 2MZ-A, manufactured by Shikoku Kasei Kogyo Co., Ltd.), and 17.7 parts of acrylic resin (product name: DCP, manufactured by Shin-Nakamura Chemical Co., Ltd.) 5 parts by mass, 0.9 parts by mass of initiator (product name: perbutyl Z, manufactured by NOF Corporation), 35.0 parts by mass of filler A (product name: SO-E5, manufactured by Admatex), and filler B (product name) : Aerosil RY200, manufactured by Nippon Aerosil Co., Ltd.) was blended in an amount of 5.0 parts by mass to
  • peeled PET Polyethylene terephthalate
  • bar coater This was applied to peeled PET (Polyethylene terephthalate) using a bar coater and dried in an oven at 80 ° C. for 3 minutes to produce a 50 ⁇ m thick underfill film (cover peeled PET (25 ⁇ m) / underfill). Film (50 ⁇ m) / base release PET (50 ⁇ m)).
  • Table 1 shows the evaluation results of the underfill film of Example 2.
  • the minimum melt viscosity attainment temperature of the underfill film was 118 ° C.
  • the storage elastic modulus at the mounting temperature was 3300 Pa.
  • the evaluation of the void of the mounting body produced using an underfill film was (circle).
  • Example 3 13.7 parts by mass of phenoxy resin (product name: PKHH, manufactured by Union Carbide), 18.3 parts by mass of epoxy resin (product name: HP7200H, manufactured by Dainippon Ink & Chemicals), acid anhydride (product name: MH-700, 5. 10.8 parts by mass of Shin Nippon Chemical Co., Ltd., 0.1 part by mass of imidazole (product name: 2MZ-A, manufactured by Shikoku Kasei Kogyo Co., Ltd.), and 6.
  • acrylic resin product name: DCP, manufactured by Shin-Nakamura Chemical Co., Ltd.
  • initiator product name: Perbutyl Z, manufactured by NOF Corporation
  • filler A product name: SO-E5, manufactured by Admatechs
  • filler B product name: Aerosil RY200, manufactured by Nippon Aerosil Co., Ltd.
  • peeled PET Polyethylene terephthalate
  • base release PET 50 ⁇ m
  • Table 1 shows the evaluation results of the underfill film of Example 3.
  • the minimum melt viscosity attainment temperature of the underfill film was 125 ° C. Further, the storage elastic modulus at the mounting temperature was 4000 Pa. Moreover, the evaluation of the void of the mounting body produced using an underfill film was (circle).
  • [Comparative Example 1] 13.7 parts by mass of phenoxy resin (product name: PKHH, manufactured by Union Carbide), 29.0 parts by mass of epoxy resin (product name: HP7200H, manufactured by Dainippon Ink & Chemicals), acid anhydride (product name: MH-700, 17.1 parts by mass of Shin Nippon Rika Co., Ltd., 0.1 parts by mass of imidazole (product name: 2MZ-A, manufactured by Shikoku Kasei Kogyo Co., Ltd.), and 35 filler A (product name: SO-E5, manufactured by Admatechs) 0.0 part by mass and 5.0 parts by mass of filler B (product name: Aerosil RY200, manufactured by Nippon Aerosil Co., Ltd.) were blended to prepare an underfill film resin composition.
  • PKHH manufactured by Union Carbide
  • epoxy resin product name: HP7200H, manufactured by Dainippon Ink & Chemicals
  • acid anhydride product name: MH-700, 17.1
  • peeled PET Polyethylene terephthalate
  • bar coater This was applied to peeled PET (Polyethylene terephthalate) using a bar coater and dried in an oven at 80 ° C. for 3 minutes to produce a 50 ⁇ m thick underfill film (cover peeled PET (25 ⁇ m) / underfill). Film (50 ⁇ m) / base release PET (50 ⁇ m)).
  • Table 1 shows the evaluation results of the underfill film of Comparative Example 1.
  • the minimum melt viscosity attainment temperature of the underfill film was 135 ° C.
  • the storage elastic modulus at the mounting temperature was 3300 Pa.
  • the evaluation of the void of the mounting body produced using the underfill film was x.
  • Table 1 shows the evaluation results of the underfill film of Comparative Example 1.
  • the minimum melt viscosity attainment temperature of the underfill film was 125 ° C.
  • the storage elastic modulus at the mounting temperature was 2800 Pa.
  • the evaluation of the void of the mounting body produced using the underfill film was x.
  • Comparative Example 1 no void was observed after chip mounting, but a void was observed after thermocompression bonding. In Comparative Example 2, voids were observed after chip mounting, and voids were observed after thermocompression bonding.
  • Examples 1 to 3 contain an epoxy resin, an acid anhydride, an acrylic resin, and an organic peroxide, have a storage elastic modulus of 3000 Pa or more when mounted, and have a minimum melt viscosity attainment temperature. By using an underfill film having a temperature of 125 ° C. or lower, generation of voids could be suppressed.

Abstract

　ボイドの発生を抑制することができるアンダーフィル材、及びこれを用いた半導体装置の製造方法を提供する。エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、搭載時における貯蔵弾性率が、３０００Ｐａ以上であり、最低溶融粘度到達温度が、１２５℃以下であるアンダーフィル材（２０）を、ハンダ付き電極が形成された半導体チップ（１０）に予め貼り合わせ、ハンダ付き電極と対向する対向電極が形成された回路基板（３０）に搭載し、半導体チップ（１０）と回路基板（３０）とを熱圧着する。

Description

アンダーフィル材、及びこれを用いた半導体装置の製造方法
　本発明は、半導体チップの搭載に用いられるアンダーフィル材、及びこれを用いた半導体装置の製造方法に関する。本出願は、日本国において２０１３年９月１１日に出願された日本特許出願番号特願２０１３－１８８２９２を基礎として優先権を主張するものであり、この出願は参照されることにより、本出願に援用される。
　近年、半導体チップの実装方法において、工程短縮を目的に、半導体ＩＣ（Integrated Circuit）電極上にアンダーフィルフィルムを貼り付ける「先供給型アンダーフィルフィルム（ＰＵＦ：Pre-applied Underfill Film）」の使用が検討されている。
　この先供給型アンダーフィルフィルムを使用した搭載方法は、例えば、以下のように行われる（例えば、特許文献１参照。）。
　工程Ａ：ウエハにアンダーフィルフィルムを貼り付け、ダイシングして半導体チップを得る。
　工程Ｂ：基板上で半導体チップの位置合わせを行う。
　工程Ｃ：高温・高圧により半導体チップと基板を圧着し、ハンダバンプの金属結合による導通確保、及びアンダーフィルフィルムの硬化による半導体チップと基板の接着を行う。
　このような方法は、半導体チップの搭載時にボイドを巻き込み易く、加熱圧着後もボイドが残ることがあった。また、搭載時にボイドが発生しない場合でも、短時間にて昇温する圧着プロファイルでは、昇温過程でボイドが発生することがあった。
特開２００５－２８７３４号公報
　本発明は、このような従来の実情に鑑みて提案されたものであり、ボイドの発生を抑制することができるアンダーフィル材、及びこれを用いた半導体装置の製造方法を提供する。
　前述した課題を解決するために、本発明は、ハンダ付き電極が形成された半導体チップを、前記ハンダ付き電極と対向する対向電極が形成された電子部品に搭載する際に、前記半導体チップに予め貼り合わされるアンダーフィル材であって、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、前記搭載時における貯蔵弾性率が、３０００Ｐａ以上であり、最低溶融粘度到達温度が、１２５℃以下であることを特徴とする。
　また、本発明に係る半導体装置の製造方法は、ハンダ付き電極が形成され、該電極面にアンダーフィル材が貼り合わされた半導体チップを、前記ハンダ付き電極と対向する対向電極が形成された電子部品に第１の温度で搭載する搭載工程と、前記半導体チップと前記電子部品とを、第２の温度まで昇温させて熱圧着する熱圧着工程とを有し、前記アンダーフィル材は、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、第１の温度における貯蔵弾性率が、３０００Ｐａ以上であり、最低溶融粘度到達温度が、１２５℃以下であることを特徴とする。
　本発明によれば、搭載時におけるアンダーフィル材の貯蔵弾性率が高く、最低溶融粘度到達温度が低いため、搭載時のボイドを排除することができると共に、加熱圧着時のボイドの発生を抑制することができる。
図１は、搭載前の半導体チップと回路基板とを模式的に示す断面図である。 図２は、搭載時の半導体チップと回路基板とを模式的に示す断面図である。 図３は、熱圧着後の半導体チップと回路基板とを模式的に示す断面図である。 図４は、本実施の形態における半導体装置の製造方法を示すフローチャートである。 図５は、ウエハ上にアンダーフィルフィルムを貼り付ける工程を模式的に示す斜視図である。 図６は、ウエハをダイシングする工程を模式的に示す斜視図である。 図７は、半導体チップをピックアップする工程を模式的に示す斜視図である。 図８は、実施例における圧着プロファイルを示すグラフである。
　以下、本発明の実施の形態について、下記順序にて詳細に説明する。
１．アンダーフィル材
２．半導体装置の製造方法
３．実施例
　＜１．アンダーフィル材＞
　本実施の形態に係るアンダーフィル材は、ハンダ付き電極が形成された半導体チップを、ハンダ付き電極と対向する対向電極が形成された電子部品に搭載する際に、半導体チップに予め貼り合わされるものである。
　図１は、搭載前の半導体チップと回路基板とを模式的に示す断面図、図２は、搭載時の半導体チップと回路基板とを模式的に示す断面図、及び、図３は、熱圧着後の半導体チップと回路基板とを模式的に示す断面図である。
　図１～図３に示すように、本実施の形態におけるアンダーフィル材２０は、ハンダ付き電極が形成された半導体チップ１０の電極面に予め貼り合わされて使用され、アンダーフィル材２０が硬化した接着層２１により半導体チップ１０と、ハンダ付き電極と対向する対向電極が形成された回路基板３０とを接合する。
　半導体チップ１０は、シリコンなどの半導体１１表面に集積回路が形成され、バンプと呼ばれる接続用のハンダ付き電極を有する。ハンダ付き電極は、銅などからなる電極１２上にハンダ１３を接合したものであり、電極１２の厚みとハンダ１３の厚みとを合計した厚みを有する。
　ハンダとしては、Ｓｎ－３７Ｐｂ共晶ハンダ（融点１８３℃）、Ｓｎ－Ｂｉハンダ（融点１３９℃）、Ｓｎ－３．５Ａｇ（融点２２１℃）、Ｓｎ－３．０Ａｇ－０．５Ｃｕ（融点２１７℃）、Ｓｎ－５．０Ｓｂ（融点２４０℃）などを用いることができる。
　回路基板３０は、例えばリジット基板、フレキシブル基板などの基材３１に回路が形成されている。また、半導体チップ１０が搭載される実装部には、半導体チップ１０のハンダ付き電極と対向する位置に所定の厚みを有する対向電極３２が形成されている。
　アンダーフィル材２０は、膜形成樹脂と、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有する。
　膜形成樹脂は、平均分子量が１００００以上の高分子量樹脂に相当し、フィルム形成性の観点から、１００００～８００００程度の平均分子量であることが好ましい。膜形成樹脂としては、フェノキシ樹脂、エポキシ樹脂、変性エポキシ樹脂、ウレタン樹脂等の種々の樹脂を用いることができる。これらの膜形成樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いても良い。これらの中でも、本実施の形態では、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好適に用いられる。
　エポキシ樹脂としては、例えば、ジシクロペンタジエン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、テトラブロムビスフェノールＡ型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α－ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂などを挙げることができる。これらのエポキシ樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いても良い。これらの中でも、本実施の形態では、高接着性、耐熱性の点から、ジシクロペンタジエン型エポキシ樹脂を用いることが好ましい。
　酸無水物は、ハンダ表面の酸化膜を除去するフラックス機能を有するため、優れた接続信頼性を得ることができる。酸無水物としては、例えばテトラプロペニル無水コハク酸、ドデセニル無水コハク酸、などの脂肪族酸無水物、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸などの脂環式酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸などの芳香族酸無水物などを挙げることができる。これらのエポキシ硬化剤は、１種を単独で用いても、２種類以上を組み合わせて用いても良い。これらのエポキシ硬化剤の中でもこれらのうちハンダ接続性の点から、脂肪族酸無水物を用いることが好ましい。
　また、硬化促進剤を添加することが好ましい。硬化促進剤の具体例としては、２－メチルイミダゾール、２－エチルイミダゾール、２－エチル－４－メチルイミダゾールなどのイミダゾ－ル類、１，８－ジアザビシクロ（５，４，０）ウンデセン－７塩（ＤＢＵ塩）、２－（ジメチルアミノメチル）フェノールなどの第３級アミン類、トリフェニルホスフィンなどのホスフィン類、オクチル酸スズなどの金属化合物などが挙げられる。
　アクリル樹脂としては、単官能（メタ）アクリレート、２官能以上の（メタ）アクリレートを使用可能である。単官能（メタ）アクリレートとしては、メチル（メタ）アクリレート、エチル（メタ）アクリレート、ｎ－プロピル（メタ）アクリレート、ｉ－プロピル（メタ）アクリレート、ｎ－ブチル（メタ）アクリレート等が挙げられる。２官能以上の（メタ）アクリレートとしては、ビスフェノールＦ―ＥＯ変性ジ（メタ）アクリレート、ビスフェノールＡ―ＥＯ変性ジ（メタ）アクリレート、トリメチロールプロパンＰＯ変性（メタ）アクリレート、多官能ウレタン（メタ）アクリレート等を挙げることができる。これらのアクリル樹脂は、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、２官能（メタ）アクリレートが好適に用いられる。
　有機過酸化物としては、例えば、パーオキシエステル、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネート等を挙げることができる。これらの有機過酸化物は、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、パーオキシエステルが好適に用いられる。
　また、その他の添加組成物として、無機フィラーを含有することが好ましい。無機フィラーを含有することにより、圧着時における樹脂層の流動性を調整することができる。無機フィラーとしては、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等を用いることができる。
　さらに、必要に応じて、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系などのシランカップリング剤を添加してもよい。
　このように硬化反応の比較的遅いエポキシ系と、硬化反応の比較的速いアクリル系とを併用することにより、１０秒以内に２５０℃に達するような短時間昇温プロファイルで圧着した場合でも、ボイドの発生を防ぐことができる。
　また、アンダーフィル材の搭載時における貯蔵弾性率は、３０００Ｐａ以上である。これにより、搭載時のボイドを排除することができる。搭載時の温度は、３０℃以上、アンダーフィル材の最低溶融粘度到達温度より３０℃高い温度以下であることが好ましく、より具体的には、３０℃以上１５５℃以下であることが好ましい。
　また、アンダーフィル材の最低溶融粘度到達温度は、１２５℃以下である。これにより、加熱圧着時のボイドの発生を抑制することができる。最低溶融粘度到達温度における最低溶融粘度は、１０００Ｐａ・ｓ以上２０００Ｐａ・ｓ以下であることが好ましい。
　次に、前述したアンダーフィル材が膜状に形成された先供給型アンダーフィルフィルムの製造方法について説明する。先ず、膜形成樹脂と、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有する接着剤組成物を溶剤に溶解させる。溶剤としては、トルエン、酢酸エチルなど、又はこれらの混合溶剤を用いることができる。樹脂組成物を調整後、バーコーター、塗布装置などを用いて剥離基材上に塗布する。
　剥離基材は、例えば、シリコーンなどの剥離剤をＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methylpentene-1）、ＰＴＦＥ（Polytetrafluoroethylene）などに塗布した積層構造からなり、組成物の乾燥を防ぐとともに、組成物の形状を維持するものである。
　次に、剥離基材上に塗布された樹脂組成物を熱オーブン、加熱乾燥装置などにより乾燥させる。これにより、所定の厚さの先供給型アンダーフィルフィルムを得ることができる。
　＜２．半導体装置の製造方法＞
　次に、前述した先供給型アンダーフィルフィルムを用いた半導体装置の製造方法について説明する。
　図４は、本実施の形態における半導体装置の製造方法を示すフローチャートである。図３に示すように、本実施の形態における半導体装置の製造方法は、アンダーフィルフィルム貼付工程Ｓ１と、ダイシング工程Ｓ２と、半導体チップ搭載工程Ｓ３と、熱圧着工程Ｓ４とを有する。
　図５は、ウエハ上にアンダーフィルフィルムを貼り付ける工程を模式的に示す斜視図である。図５に示すように、アンダーフィルフィルム貼付工程Ｓ１では、ウエハ１の直径よりも大きな直径を有するリング状又は枠状のフレームを有する治具３によりウエハ１を固定し、ウエハ１上にアンダーフィルフィルム２を貼り付ける。アンダーフィルフィルム２は、ウエハ１のダイシング時にウエハ１を保護・固定し、ピックアップ時に保持するダイシングテープとして機能する。なお、ウエハ１には多数のＩＣ（Integrated Circuit）が作り込まれ、ウエハ１の接着面には、図１に示すようにスクライブラインによって区分される半導体チップ１０毎にハンダ付き電極が設けられている。
　図６は、ウエハをダイシングする工程を模式的に示す斜視図である。図６に示すように、ダイシング工程Ｓ２では、ブレード４をスクライブラインに沿って押圧してウエハ１を切削し、個々の半導体チップに分割する。
　図７は、半導体チップをピックアップする工程を模式的に示す斜視図である。図７に示すように、各アンダーフィルフィルム付き半導体チップ１０は、アンダーフィルフィルムに保持されてピックアップされる。
　半導体チップ搭載工程Ｓ３では、図２に示すように、アンダーフィルフィルム付き半導体チップ１０と回路基板３０とをアンダーフィルフィルムを介して配置する。また、アンダーフィルフィルム付き半導体チップ１０をハンダ付き電極と対向電極３２とが対向するように位置合わせして配置する。そして、加熱ボンダーによって、アンダーフィルフィルムに流動性は生じるが、本硬化は生じない程度の所定の温度、圧力、時間の条件で加熱押圧し、搭載する。
　搭載時の温度条件は、３０℃以上、アンダーフィルフィルムの最低溶融粘度到達温度より３０℃高い温度以下であることが好ましく、より具体的には、３０℃以上１５５℃以下であることが好ましい。また、圧力条件は５０Ｎ以下であることが好ましく、より好ましくは４０Ｎ以下である。また、時間条件は０．１秒以上１０秒以下であることが好ましく、より好ましくは０．１秒以上１．０秒以下である。これにより、ハンダ付き電極が溶融せずに回路基板３０側の電極と接している状態とすることができ、アンダーフィルフィルムが完全硬化していない状態とすることができる。また、低い温度で固定するため、ボイドの発生を抑制し、半導体チップ１０へのダメージを低減することができる。
　次の熱圧着工程Ｓ４では、第１の温度から第２の温度まで所定の昇温速度で昇温させるボンディング条件で、ハンダ付き電極のハンダを溶融させて金属結合を形成させるとともに、アンダーフィルフィルムを完全硬化させる。
　また、昇温速度は、５０℃／ｓｅｃ以上１５０℃／ｓｅｃ以下であることが好ましい。また、第２の温度は、ハンダの種類にもよるが、２００℃以上２８０℃以下であることが好ましく、より好ましくは２２０℃以上２６０℃以下である。また、時間条件は５秒以上５００秒以下であることが好ましく、より好ましくは５秒以上１００秒以下である。これにより、ハンダ付き電極と基板電極とを金属結合させるとともに、アンダーフィルフィルムを完全硬化させ、半導体チップ１０の電極と回路基板３０の電極とを電気的、機械的に接続させることができる。
　また、熱圧着工程Ｓ４において、ボンダーヘッドは、搭載後のアンダーフィルフィルムの溶融開始温度まで樹脂の弾性率により一定の高さに保たれた後、昇温に伴う樹脂溶融により一気に下降し、ヘッドの最下点に達する。この最下点は、ヘッドの下降速度と樹脂の硬化速度との関係により決まる。樹脂硬化がさらに進行した後、ヘッドの高さは、樹脂とヘッドの熱膨張により徐々に上昇する。このように、第１の温度から第２の温度に昇温する時間内にボンダーヘッドを最下点まで下降させることにより、樹脂溶融に伴うボイドの発生を抑制することができる。
　このように本実施の形態における半導体装置の製造方法は、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、搭載時における貯蔵弾性率が、３０００Ｐａ以上であり、最低溶融粘度到達温度が、１２５℃以下であるアンダーフィル材２０を、ハンダ付き電極が形成された半導体チップ１０に予め貼り合わせることにより、搭載時のボイドを排除することができると共に、加熱圧着時のボイドの発生を抑制することができる。
　なお、前述の実施の形態では、アンダーフィルフィルムをダイシングテープとして機能させることとしたが、これに限られるものではなく、ダイシングテープを別に用い、ダイシング後にアンダーフィルフィルムを使用してフリップチップ実装を行ってもよい。
　［他の実施の形態］
　また、本技術は、半導体チップに設けた小さな孔に金属を充填することによって、サンドイッチ状に積み重ねた複数のチップ基板を電気的に接続するＴＳＶ（Through Silicon Via）技術にも適用可能である。
　すなわち、ハンダ付き電極が形成された第１の面と、第１の面の反対側にハンダ付き電極と対向する対向電極が形成された第２の面を有する複数のチップ基板を積層する半導体装置の製造方法にも適用可能である。
　この場合、第１のチップ基板の第１の面側にアンダーフィルフィルムを貼り付けた状態で、第２のチップ基板の第２の面に搭載する。その後、第１のチップ基板の第１の面と第２のチップ基板の第２の面とをハンダ付き電極のハンダの融点以上の温度で熱圧着することにより、複数のチップ基板を積層した半導体装置を得ることができる。
　＜３．実施例＞
　以下、本発明の実施例について説明する。本実施例では、先供給型のアンダーフィルフィルムを作製し、最低溶融粘度到達温度、及び搭載温度（６０℃）での貯蔵弾性率を測定した。そして、アンダーフィルフィルムを用いてハンダ付き電極を有するＩＣチップと、これに対向する電極を有するＩＣ基板とを接続させて実装体を作製し、ボイドを評価した。なお、本発明はこれらの実施例に限定されるものではない。
　最低溶融粘度到達温度及び搭載温度における貯蔵弾性率の測定、実装体の作製、及びボイドの評価は、次のように行った。
　［最低溶融粘度到達温度、及び搭載温度における貯蔵弾性率の測定］
　各アンダーフィルフィルムについて、レオメータ（ＴＡ社製ＡＲＥＳ）を用いて、５℃／ｍｉｎ、１Ｈｚの条件でサンプルの最低溶融粘度到達温度、及び搭載温度（６０℃）における貯蔵弾性率を測定した。
　［実装体の作製］
　アンダーフィルフィルムをウエハ上にプレス機にて、５０℃－０．５ＭＰａの条件で貼り合わせ、ダンシングしてハンダ付き電極を有するＩＣチップを得た。
　ＩＣチップは、その大きさが７ｍｍ□、厚み２００μｍであり、厚み２０μｍのＣｕからなる電極の先端に厚み１６μｍのハンダ（Ｓｎ－３．５Ａｇ、融点２２１℃）が形成されたペリフェラル配置のバンプ（φ３０μｍ、８５μｍピッチ、２８０ピン）を有するものであった。
　また、これに対向するＩＣ基板は、同様に、その大きさは７ｍｍ□、厚み２００μｍであり、厚み２０μｍのＣｕからなる電極が形成されたペリフェラル配置のバンプ（φ３０μｍ、８５μｍピッチ、２８０ピン）を有するものであった。
　次に、フリップチップボンダーを用いて、６０℃－０．５秒－３０Ｎの条件でＩＣ基板上にＩＣチップを搭載した。
　その後、図８に示す圧着プロファイルのように、フリップチップボンダーを用いて、１０秒間に６０℃から２５０℃まで温度を上げて熱圧着した。また、６０℃から２５０℃に昇温する時間内にボンダーヘッドを最下点まで下降させた（３０Ｎ）。さらに、１５０℃－２時間の条件でキュアし、実装体を得た。なお、フリップチップボンダー使用時における温度は、熱電対によりサンプルの実温を測定したものである。
　［ボイドの評価］
　各実装体について、ＳＡＴ（Scanning Acoustic Tomograph, 超音波映像装置）を用いて観察し、ボイドがＩＣチップ面積の１％以下であるものを○、ボイドがＩＣチップ面積の１％超であるものを×とした。
　［実施例１］
　フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を２３．３質量部、酸無水物（品名：ＭＨ－７００、新日本理化社製)を１３．７質量部、イミダゾール（品名：２ＭＺ－Ａ、四国化成工業社製）を０．１質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を８．７質量部、開始剤（品名：パーブチルＺ、日本油脂社製）を０．５質量部、フィラーＡ（品名：ＳＯ－Ｅ５、アドマテックス社製）を３５．０質量部、及びフィラーＢ（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．０質量部配合し、アンダーフィルフィルムの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、厚み５０μｍのアンダーフィルフィルムを作製した（カバー剥離ＰＥＴ（２５μｍ）／アンダーフィルフィルム（５０μｍ）／ベース剥離ＰＥＴ（５０μｍ））。
　表１に、実施例１のアンダーフィルフィルムの評価結果を示す。アンダーフィルフィルムの最低溶融粘度到達温度は１２５℃であった。また、搭載温度における貯蔵弾性率は３３００Ｐａであった。また、アンダーフィルフィルムを用いて作製した実装体のボイドの評価は○であった。
　［実施例２］
　フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を１７．５質量部、酸無水物（品名：ＭＨ－７００、新日本理化社製)を１０．３質量部、イミダゾール（品名：２ＭＺ－Ａ、四国化成工業社製）を０．１質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を１７．５質量部、開始剤（品名：パーブチルＺ、日本油脂社製）を０．９質量部、フィラーＡ（品名：ＳＯ－Ｅ５、アドマテックス社製）を３５．０質量部、及びフィラーＢ（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．０質量部配合し、アンダーフィルフィルムの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、厚み５０μｍのアンダーフィルフィルムを作製した（カバー剥離ＰＥＴ（２５μｍ）／アンダーフィルフィルム（５０μｍ）／ベース剥離ＰＥＴ（５０μｍ））。
　表１に、実施例２のアンダーフィルフィルムの評価結果を示す。アンダーフィルフィルムの最低溶融粘度到達温度は１１８℃であった。また、搭載温度における貯蔵弾性率は３３００Ｐａであった。また、アンダーフィルフィルムを用いて作製した実装体のボイドの評価は○であった。
　［実施例３］
　フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を１８．３質量部、酸無水物（品名：ＭＨ－７００、新日本理化社製)を１０．８質量部、イミダゾール（品名：２ＭＺ－Ａ、四国化成工業社製）を０．１質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を６．８質量部、開始剤（品名：パーブチルＺ、日本油脂社製）を０．４質量部、フィラーＡ（品名：ＳＯ－Ｅ５、アドマテックス社製）を４４．５質量部、及びフィラーＢ（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．０質量部配合し、アンダーフィルフィルムの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、厚み５０μｍのアンダーフィルフィルムを作製した（カバー剥離ＰＥＴ（２５μｍ）／アンダーフィルフィルム（５０μｍ）／ベース剥離ＰＥＴ（５０μｍ））。
　表１に、実施例３のアンダーフィルフィルムの評価結果を示す。アンダーフィルフィルムの最低溶融粘度到達温度は１２５℃であった。また、搭載温度における貯蔵弾性率は４０００Ｐａであった。また、アンダーフィルフィルムを用いて作製した実装体のボイドの評価は○であった。
　［比較例１］
　フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を２９．０質量部、酸無水物（品名：ＭＨ－７００、新日本理化社製)を１７．１質量部、イミダゾール（品名：２ＭＺ－Ａ、四国化成工業社製）を０．１質量部、フィラーＡ（品名：ＳＯ－Ｅ５、アドマテックス社製）を３５．０質量部、及びフィラーＢ（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．０質量部配合し、アンダーフィルフィルムの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、厚み５０μｍのアンダーフィルフィルムを作製した（カバー剥離ＰＥＴ（２５μｍ）／アンダーフィルフィルム（５０μｍ）／ベース剥離ＰＥＴ（５０μｍ））。
　表１に、比較例１のアンダーフィルフィルムの評価結果を示す。アンダーフィルフィルムの最低溶融粘度到達温度は１３５℃であった。また、搭載温度における貯蔵弾性率は３３００Ｐａであった。また、アンダーフィルフィルムを用いて作製した実装体のボイドの評価は×であった。
　［比較例２］
　フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を２５．９質量部、酸無水物（品名：ＭＨ－７００、新日本理化社製)を１５．３質量部、イミダゾール（品名：２ＭＺ－Ａ、四国化成工業社製）を０．１質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を９．６質量部、開始剤（品名：パーブチルＺ、日本油脂社製）を０．６質量部、フィラーＡ（品名：ＳＯ－Ｅ５、アドマテックス社製）を３０．０質量部、及びフィラーＢ（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．０質量部配合し、アンダーフィルフィルムの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、厚み５０μｍのアンダーフィルフィルムを作製した（カバー剥離ＰＥＴ（２５μｍ）／アンダーフィルフィルム（５０μｍ）／ベース剥離ＰＥＴ（５０μｍ））。
　表１に、比較例１のアンダーフィルフィルムの評価結果を示す。アンダーフィルフィルムの最低溶融粘度到達温度は１２５℃であった。また、搭載温度における貯蔵弾性率は２８００Ｐａであった。また、アンダーフィルフィルムを用いて作製した実装体のボイドの評価は×であった。
Figure JPOXMLDOC01-appb-T000001
　比較例１では、チップ搭載後にはボイドが観察されなかったが、熱圧着後にはボイドが観察された。また、比較例２では、チップ搭載後にボイドが観察され、熱圧着後にもボイドが観察された。
　一方、実施例１～３では、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、搭載時における貯蔵弾性率が、３０００Ｐａ以上であり、最低溶融粘度到達温度が、１２５℃以下であるアンダーフィルフィルムを用いることにより、ボイドの発生を抑制することができた。
　１　ウエハ、　２　アンダーフィルフィルム、　３　治具、　４　ブレード、　１０　半導体チップ、１１　半導体、１２　電極、１３　ハンダ、２０　アンダーフィル材、２１　第１の接着剤層、２２　第２の接着剤層、　３０　回路基板、３１　基材、３２　対向電極

Claims (6)

  1. 　ハンダ付き電極が形成された半導体チップを、前記ハンダ付き電極と対向する対向電極が形成された電子部品に搭載する際に、前記半導体チップに予め貼り合わされるアンダーフィル材であって、
    　エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、
    　前記搭載時における貯蔵弾性率が、３０００Ｐａ以上であり、
    　最低溶融粘度到達温度が、１２５℃以下であるアンダーフィル材。
  2. 　前記搭載時の温度が、３０℃以上１５５℃以下である請求項１記載のアンダーフィル材。
  3. 　前記エポキシ樹脂が、ジシクロペンタジエン型エポキシ樹脂であり、
    　前記酸無水物が、脂肪族酸無水物である請求項１又は２記載のアンダーフィル材。
  4. 　前記アクリル樹脂が、２官能（メタ）アクリレートであり、
    　前記有機過酸化物が、パーオキシエステルである請求項１又は２記載のアンダーフィル材。
  5. 　前記アクリル樹脂が、２官能（メタ）アクリレートであり、
    　前記有機過酸化物が、パーオキシエステルである請求項３記載のアンダーフィル材。
  6. 　ハンダ付き電極が形成され、該電極面にアンダーフィル材が貼り合わされた半導体チップを、前記ハンダ付き電極と対向する対向電極が形成された電子部品に第１の温度で搭載する搭載工程と、
    　前記半導体チップと前記電子部品とを、第２の温度まで昇温させて熱圧着する熱圧着工程とを有し、
    　前記アンダーフィル材は、エポキシ樹脂と、酸無水物と、アクリル樹脂と、有機過酸化物とを含有し、第１の温度における貯蔵弾性率が、３０００Ｐａ以上であり、最低溶融粘度到達温度が、１２５℃以下である半導体装置の製造方法。
     
PCT/JP2014/073962 2013-09-11 2014-09-10 アンダーフィル材、及びこれを用いた半導体装置の製造方法 WO2015037631A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013188292A JP2015056480A (ja) 2013-09-11 2013-09-11 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2013-188292 2013-09-11

Publications (1)

Publication Number Publication Date
WO2015037631A1 true WO2015037631A1 (ja) 2015-03-19

Family

ID=52665733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073962 WO2015037631A1 (ja) 2013-09-11 2014-09-10 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2015056480A (ja)
TW (1) TWI649842B (ja)
WO (1) WO2015037631A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196156A1 (ja) * 2019-03-22 2020-10-01 リンテック株式会社 フィルム状接着剤及び半導体加工用シート

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6460896B2 (ja) * 2015-04-21 2019-01-30 積水化学工業株式会社 半導体装置の製造方法
JP6937701B2 (ja) * 2016-01-13 2021-09-22 太陽インキ製造株式会社 ドライフィルムおよびプリント配線板
JP2019206624A (ja) * 2018-05-28 2019-12-05 味の素株式会社 樹脂組成物
CN112969307B (zh) * 2021-02-01 2024-02-09 深圳瑞君新材料技术有限公司 一种碳基填充材料的制备方法
CN115831897A (zh) * 2021-09-17 2023-03-21 长鑫存储技术有限公司 芯片封装结构及制备方法、半导体结构的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305898A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 電子部品の封止構造
JP2009239138A (ja) * 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2011243786A (ja) * 2010-05-19 2011-12-01 Sony Chemical & Information Device Corp 接続構造体の製造方法
JP2012124244A (ja) * 2010-12-07 2012-06-28 Sony Chemical & Information Device Corp 半導体素子の実装方法、及び実装体
WO2013080708A1 (ja) * 2011-11-29 2013-06-06 東レ株式会社 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305898A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 電子部品の封止構造
JP2009239138A (ja) * 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2011243786A (ja) * 2010-05-19 2011-12-01 Sony Chemical & Information Device Corp 接続構造体の製造方法
JP2012124244A (ja) * 2010-12-07 2012-06-28 Sony Chemical & Information Device Corp 半導体素子の実装方法、及び実装体
WO2013080708A1 (ja) * 2011-11-29 2013-06-06 東レ株式会社 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196156A1 (ja) * 2019-03-22 2020-10-01 リンテック株式会社 フィルム状接着剤及び半導体加工用シート
CN112930380A (zh) * 2019-03-22 2021-06-08 琳得科株式会社 膜状粘合剂及半导体加工用片
CN112930380B (zh) * 2019-03-22 2022-10-28 琳得科株式会社 膜状粘合剂及半导体加工用片
JP7413356B2 (ja) 2019-03-22 2024-01-15 リンテック株式会社 フィルム状接着剤及び半導体加工用シート

Also Published As

Publication number Publication date
JP2015056480A (ja) 2015-03-23
TW201523808A (zh) 2015-06-16
TWI649842B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
JP5965185B2 (ja) 回路接続材料、及びこれを用いた半導体装置の製造方法
JP6129696B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
JP6069142B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069143B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
WO2015037631A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14844087

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14844087

Country of ref document: EP

Kind code of ref document: A1