JP6460896B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6460896B2
JP6460896B2 JP2015087018A JP2015087018A JP6460896B2 JP 6460896 B2 JP6460896 B2 JP 6460896B2 JP 2015087018 A JP2015087018 A JP 2015087018A JP 2015087018 A JP2015087018 A JP 2015087018A JP 6460896 B2 JP6460896 B2 JP 6460896B2
Authority
JP
Japan
Prior art keywords
adhesive film
electrode
semiconductor
semiconductor chip
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015087018A
Other languages
English (en)
Other versions
JP2016207814A (ja
Inventor
幸平 竹田
幸平 竹田
麻衣 永田
麻衣 永田
周治郎 定永
周治郎 定永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2015087018A priority Critical patent/JP6460896B2/ja
Publication of JP2016207814A publication Critical patent/JP2016207814A/ja
Application granted granted Critical
Publication of JP6460896B2 publication Critical patent/JP6460896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法に関する。
近年、ハンダ等からなる突起電極(バンプ)を有する半導体チップを用いたフリップチップ実装が注目されている。
フリップチップ実装においては、一般的に、基板上に半導体チップを接合した後、封止樹脂を注入する方法が用いられている。特許文献1には、粘度が50Pa・sec以下(25℃)、注入時の粘度が2Pa・sec以下の封止樹脂が記載されている。
また、近年、半導体チップの小型化が進行するとともに電極間のピッチもますます狭くなっており、また、これらに伴って半導体チップ同士又は半導体チップと基板との間のギャップが狭くなっていることから、接合後に封止樹脂を注入するのではなく、基板上に予め塗布した液状接着剤を介して半導体チップを接合する方法が行われている。特許文献2には、硬化前におけるチキソトロピー指数が1.1〜4.0である、形状を維持したまま塗布できる液状エポキシ樹脂組成物が記載されている。
更に、基板又は半導体チップに予め貼り付けた接着フィルム(NCF)を介して半導体チップを接合する方法も行われている。特許文献3には、最小溶融粘度が40Pa・s〜5100Pa・sの範囲にあるシート状接着剤が記載されている。また、特許文献3には、圧接によりシート状接着剤の一部が横方向に染み出し、半導体素子の側面から上面に至るように回り込むという問題があったのに対して、同文献に記載されたシート状接着剤は、接着剤の側方へのはみ出しを好適に抑制することができ、余分なはみ出しによる不良品が生じ難いシート状接着剤であることが記載されている。
近年、フリップチップ実装のなかでも、複数の半導体チップを積層してデバイスを飛躍的に高性能化、小型化したTSV(Si貫通ビヤ/Through Silicon via)を使った3次元積層技術が注目されている。
TSV積層技術においては、一般的に、半導体ウエハ上の格子状に区切られた各接合部位に、接着フィルムを介して貫通電極付き半導体チップ(TSVチップ)を多層積層したのち、格子状のダイシングラインに沿って半導体ウエハをダイシングすることで多層半導体チップ積層体が製造される。
しかしながら、大きさの揃った半導体チップを多層積層するため、半導体チップの周囲に接着フィルムがバリ状に突出すことが問題となっている。このようなバリ(縁部、端部)は、積層した半導体チップ間のいずれの箇所でも起こりうるもので、バリが長いとダイシング時にバリが剥がれ落ち、周辺を汚染して製品不良につながる。ダイシングラインの間隔を広くすればバリが長くてもダイシング時に剥がれ落ちることはないが、生産性の観点からは、ダイシングラインの間隔を狭くすることが望まれている。
バリの長さを抑制する方法として、接着フィルムを薄くすることも検討されたが、接着フィルムを薄くすると、積層、接合時に電極同士の位置ズレが発生し、導通不良が生じるという問題があった。
例えば、特許文献3には、基板上に半導体チップを接合する場合の接着剤の側方へのはみ出しを抑制することを目的として設計したシート状接着剤が記載されている。しかしながら、特許文献3に記載されたシート状接着剤をTSV積層技術に適用したとしても、多層積層時におけるバリの長さを抑制するには充分ではなかった。
国際公開第08/018557号公報 特開2007−51184号公報 特開2007−9022号公報
本発明は、上記現状に鑑み、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法を提供することを目的とする。
本発明は、接着フィルムを介して、半田層を有する貫通電極付き半導体チップを半導体ウエハ上に積層して仮接着する仮接着工程と、前記半導体ウエハ上に仮接着された貫通電極付き半導体チップを半田溶融温度以上の温度に加熱して、前記貫通電極付き半導体チップの半田層を有する貫通電極と前記半導体ウエハ上の電極とを接合する電極接合工程を有する半導体装置の製造方法であって、前記接着フィルムは、前記仮接着工程において前記貫通電極付き半導体チップを前記半導体ウエハへ接触させるときの温度における剪断弾性率が0.2MPa以上、20MPa未満であり、前記接着フィルムは、予め前記貫通電極付き半導体チップ又は前記半導体ウエハに供給されているものであり、予め接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをB、接着フィルムの厚みをXとしたときに、下記式(1)を満たす半導体装置の製造方法である。
0.50<B/(X−A)≦0.80 (1)
以下に本発明を詳述する。
本発明者らは、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法について鋭気検討を行った。その結果、貫通電極付き半導体チップを半導体ウエハへ接触させるときの温度における接着フィルムの剪断弾性率を一定の範囲とし、かつ、予め接着フィルムが供給されている側の電極の高さ、接着フィルムが供給されていない側の電極の高さ及び接着フィルムの厚みが特定の関係となるように調整することにより、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できることを見出し、本発明を完成した。
本発明の半導体装置の製造方法は、接着フィルムを介して、半田層を有する貫通電極付き半導体チップ(以下、単に「半導体チップ」ともいう。)を半導体ウエハ上に積層して仮接着する仮接着工程を有する。半導体ウエハ上に半導体チップを多層積層して仮接着した後、電極接合工程において仮接着された半導体チップをまとめて電極接合を行うことにより、1段ずつ半導体チップを重ね順々に電極接合を行う場合と比較して、著しく生産性を向上させることができる。
上記接着フィルムは、上記仮接着工程において上記半導体チップを半導体ウエハへ接触させるときの温度における剪断弾性率(以下、「接触温度弾性率」ともいう。)が0.2MPa以上、20MPa未満である。このような接触温度弾性率を有する接着フィルムを用いることにより、半導体チップの周囲に突出するバリの量を少なくすることができるとともに、電極同士の位置ズレを防止して接続安定性を高めることができる。上記接触温度弾性率が0.2MPa未満であると、対向する電極同士が位置ズレしやすくなり、20MPa以上であると、接着フィルムが半導体チップや半導体ウエハに密着しないことがある。上記接触温度弾性率の好ましい下限は0.25MPa、好ましい上限は19MPaであり、より好ましい下限は0.3MPa、より好ましい上限は18MPaである。
なお、接触温度弾性率は、0〜300℃までの温度領域における剪断弾性率であり、動的粘弾性測定装置(例えば、アイティー計測制御社製のDVA−200)を用いて、サンプル厚み600μm、周波数10Hz、歪量0.008%、昇温速度5℃/minの条件で測定温度範囲0℃から300℃まで測定を行うことで求めることができる。
上記接着フィルムの接触温度弾性率を上記範囲に調整する方法として、例えば、接着フィルムに用いる各成分、例えば熱硬化性樹脂や熱硬化剤のガラス転移温度(Tg)を選択したり、その配合量を調整したりする方法や、接着フィルム中の無機フィラーの配合量を調整する方法等が挙げられる。なかでも、各成分のTgの選定及び添加量によって調整する方法が好ましい。
上記接着フィルムは、上記半導体チップ又は半導体ウエハのいずれかに、予め供給されている。これにより、作業効率を著しく向上させることができる。予め接着フィルムが供給されるのは半導体チップ又は半導体ウエハのいずれであってもよいが、半導体チップであることが好ましい。
上記接着フィルムを上記半導体チップ又は半導体ウエハに供給する方法は特に限定されず、例えば、上記接着フィルムを半導体チップにラミネートする方法、上記接着フィルムを半導体ウエハにラミネートした後、接着フィルム付き半導体チップに個片化する方法、上記接着フィルムを半導体ウエハにラミネートする方法等が挙げられる。
本発明の半導体装置の製造方法では、予め接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをB、接着フィルムの厚みをXとしたときに、上記式(1)を満たす。このような関係を満たすことにより、半導体チップの周囲に突出するバリの量が少なくすることができるとともに、電極同士の位置ズレを防止して接続安定性を高めることができる。「B/(X−A)」の値が0.50以下であると、対向する電極同士に位置ズレが発生しやすくなり、0.80を超えると、半導体チップの周囲に突出するバリの長さを充分に抑制することができず、ダイシング時にバリが剥がれ落ち、周辺を汚染して製品不良につながる。「B/(X−A)」の値の好ましい下限は0.52、好ましい上限は0.78であり、より好ましい下限は0.55、より好ましい上限は0.75である。
なお、上記式(1)における、A、B、Xの各値は積層する前の各部材の実測値を意味する。上記A、B、Xを測定する方法は特に限定されず、レーザー変位計等を用いた非破壊非接触式測定方法、厚み計等を用いた非破壊接触式測定方法、断面研磨後に顕微鏡等を用いた破壊観察測定方法等が挙げられる。
上記接着フィルムは、熱硬化性樹脂及び熱硬化剤を含有することが好ましい。
上記熱硬化性樹脂は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記熱硬化性樹脂として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等が挙げられる。
上記エポキシ樹脂は特に限定されず、例えば、軟化点が150℃以下のエポキシ樹脂、常温で液体又は結晶性固体のエポキシ樹脂等が挙げられる。これらのエポキシ樹脂は、単独で用いられてもよく、二種以上が併用されてもよい。
上記接着フィルムがエポキシ樹脂を含有する場合、更に、上記エポキシ樹脂と反応可能な官能基を有する高分子化合物(単に、高分子化合物ともいう)を含有してもよい。上記高分子化合物は、造膜成分としての役割を果たす。また、上記高分子化合物を含有することで、貫通電極付き半導体チップ用接着フィルムの硬化物は靭性をもち、優れた耐衝撃性を発現することができる。更に、上記高分子化合物のTgは25℃以上であることがより好ましい。上記高分子化合物のTgが25℃以上である場合、接触温度弾性率の調整が行い易くなる。
上記高分子化合物は特に限定されず、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を含有することで、貫通電極付き半導体チップ用接着フィルムの硬化物は、上記エポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた靭性とを兼備することにより、高い接合信頼性及び接続信頼性を発現することができる。
上記エポキシ基を有する高分子化合物は、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。
上記熱硬化剤は特に限定されず、例えば、フェノール系硬化剤、チオール系硬化剤、アミン系硬化剤、酸無水物系硬化剤等が挙げられる。
上記熱硬化剤の含有量は特に限定されないが、上記熱硬化性樹脂と上記高分子化合物との合計100重量部に対する好ましい下限が5重量部、好ましい上限が150重量部である。上記熱硬化剤の含有量が5重量部未満であると、硬化物が固く脆くなり接合信頼性が低下することがある。上記熱硬化剤の含有量が150重量部を超えることでも、貫通電極付き半導体チップ用接着フィルムの接合信頼性が低下することがある。上記熱硬化剤の含有量のより好ましい下限は10重量部、より好ましい上限は140重量部である。
上記接着フィルムは、更に、硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されないが、イミダゾール化合物が好ましい。上記イミダゾール化合物は上記エポキシ樹脂との反応性が高いことから、上記エポキシ樹脂と上記イミダゾール化合物とを含有することで、接着フィルムの速硬化性が向上する。
上記接着フィルムは、本発明の効果を阻害しない範囲内で希釈剤を含有してもよい。上記希釈剤は特に限定されないが、接着フィルムの硬化系に取り込まれる反応性希釈剤が好ましい。なかでも、接着フィルムの接合信頼性を悪化させないために、1分子中に2以上の官能基を有する反応性希釈剤がより好ましい。
上記希釈剤の含有量は特に限定されないが、上記熱硬化性樹脂と上記高分子化合物との合計100重量部に対する好ましい下限は1重量部、好ましい上限は300重量部である。上記希釈剤の含有量が1重量部未満であると、上記希釈剤を添加する効果をほとんど得ることができないことがある。上記希釈剤の含有量が300重量部を超えると、接着フィルムの硬化物が硬く脆くなるため、接合信頼性が劣ることがある。上記希釈剤の含有量のより好ましい下限は5重量部、より好ましい上限は200重量部である。
上記接着フィルムは、必要に応じて、無機イオン交換体を含有してもよい。上記無機イオン交換体の含有量は特に限定されないが、接着フィルム中の好ましい下限が1重量%、好ましい上限が10重量%である。
上記接着フィルムは、その他必要に応じて、ブリード防止剤、シランカップリング剤、フラックス剤や増粘剤等の添加剤を含有してもよい。
上記接着フィルムを製造する方法は特に限定されず、例えば、必要に応じて熱硬化性樹脂、熱硬化剤、硬化促進剤、高分子化合物、無機フィラー、溶剤、その他の添加剤等を所定量配合して混合し、得られた樹脂組成物を離型フィルム上に塗工し、乾燥させる方法等が挙げられる。上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー等を使用する方法が挙げられる。
上記仮接着工程において、接着フィルムを介して半導体チップを半導体ウエハ上に積層する具体的な方法は特に限定されず、例えば、予め接着フィルムが供給された半導体チップを、フリップチップボンダ等の実装用装置を用いて上記半導体ウエハ上の接合部位を位置合わせし、所定温度(以下、「仮接着温度」ともいう。)で所定時間(以下、「仮接着時間」ともいう。)加熱する方法や、予め接着フィルムが供給された半導体ウエハの接合部位に、フリップチップボンダ等の実装用装置を用いて上記半導体チップを位置合わせし、仮接着温度で仮接着時間加熱する方法等が挙げられる。
上記仮接着温度及び上記仮接着時間を制御することより、上記接着フィルムを完全には硬化させずに、上記半導体ウエハと半導体チップとを仮接着させることができる。なお、このような仮接着された状態において、貫通電極はまだ接合していない。貫通電極の接合は、後述する電極接合工程において行われる。
上記仮接着温度は特に限定されず、仮接着可能な温度で上記接着フィルムの硬化温度より低い温度を採用すればよく、上記接着フィルムの硬化温度との差の好ましい下限が10℃、好ましい上限が200℃であり、より好ましい下限は15℃、より好ましい上限は150℃である。上記仮接着温度は、具体的には、好ましくは30〜200℃程度、より好ましくは40〜180℃程度である。
上記仮接着時間特に限定されないが、好ましくい下限は0.1秒、好ましい上限は60秒である。
複数の半導体チップを多層積層する場合には、上記仮接着工程を繰り返せばよい。即ち、例えば、半導体ウエハ上の接合部位に接着フィルムを介して第1の半導体チップを仮接着した後、該第1の半導体チップ上に接着フィルムを介して第2の半導体チップを仮接着し、更に、該第2の半導体チップ上に接着フィルムを介して第3の半導体チップを仮接着していけばよい。
このように複数の半導体チップを積層して仮接着することにより、上記半導体ウエハ上に仮接着された半導体チップに対してまとめて電極接合を行うことができ、1段ずつ半導体チップを重ね順々に電極接合を行う場合と比較して、生産性を向上させることができる。更に、上記半導体ウエハ上の複数の仮接着体に対してまとめて電極接合を行うことで、生産性を更に向上させることができる。
本発明の半導体装置の製造方法では、次いで、半導体ウエハ上に仮接着された半導体チップを半田溶融温度以上の温度に加熱して、半導体チップの半田層を有する貫通電極と半導体ウエハ上の電極とを接合する電極接合工程を行う。
具体的には例えば、フリップチップボンダ等の実装用装置を用いて、60〜220℃程度の接触温度(電極を接触させる温度)で0.1〜60秒程度加熱した後、230〜300℃程度の半田溶融温度以上の温度で0.1〜60秒程度加熱する方法等が挙げられる。
加熱条件を制御することより、良好に電極接合を行うことができる。また、加熱条件によっては接着フィルムを完全に硬化させて、半導体チップを良好に接着することもできる。
上記電極接合工程では、最上段の半導体チップに対し押圧し、貫通電極の電極接合を行うとともに接着フィルムを封止領域に充填することが好ましい。
上記押圧する際の圧力は特に限定されないが、1〜300Nが好ましい。また、電極1つ当たりの圧力は、0.0001〜2Nが好ましい。上記電極1つ当たりの圧力が0.0001N未満であると、電極同士が接触しないことがある。上記電極1つ当たりの圧力が2Nを超えると、電極がつぶれすぎて隣の電極と接触し、ショートすることがある。
上記電極接合工程では、上記接着フィルムは、完全に硬化してもよいし、途中段階まで硬化していてもよい。
電極接合の際に上記接着フィルムが完全に硬化せず途中段階まで硬化している場合には、電極接合後に上記接着フィルムを完全に硬化させる2段階の加熱を行ってもよい。即ち、上記仮接着工程及び電極接合工程の後、更に、上記接着フィルムを完全に硬化させる硬化工程を別途行ってもよい。上記硬化工程を行う場合には、電極接合と接着フィルムの硬化とを同時に行うために一挙に加熱する必要がないため、半導体チップの厚み又は電極高さのばらつきに起因して均一に加熱できず歩留りが低下するという問題を防ぐことができる。
本発明の半導体装置の製造方法によれば、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合した半導体装置を製造することができる。
図1に、接着フィルムにより半導体ウエハ上に半導体チップが積層されている状態の一例を示す断面模式図を示す。図1においては、接着フィルム1により半導体ウエハ3上に貫通電極付き半導体チップ2が積層されている。
本発明の半導体装置の製造方法によれば、半導体チップの周囲に突出するバリ5の長さを抑制すると共に電極の位置ズレを抑制することができる。このため、格子状のダイシングラインに沿ってダイシングブレード4を用いて半導体ウエハ3をダイシングする際、バリが剥がれ落ちて周辺を汚染することを抑制すると共に、電極を安定して接続することができる。また、バリ5の長さを抑制できるため、ダイシングラインの間隔を狭くすることができ、生産性を更に向上させることができる。
本発明によれば、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法を提供することができる。
接着フィルムにより半導体ウエハ上に複数の貫通電極付き半導体チップが積層されている状態の一例を示す断面模式図である。
以下に実施例を挙げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例にのみ限定されるものではない。
(実施例1)
(1)接着フィルムの製造
表1、2に記載の組成に従って、下記に示す材料を溶剤に添加して攪拌混合し、樹脂組成物を調製した。得られた樹脂組成物を離型フィルム上に塗工し、乾燥させて、各樹脂厚みの接着フィルムを得た。
1.エポキシ樹脂
・ジシクロペンタジエン型液状エポキシ樹脂(EP−4088L、ADEKA社製)
・ジシクロペンタジエン型エポキシ樹脂(HP7200HH、DIC社製)
2.高分子化合物
・エポキシ基含有アクリル樹脂(G−2050M、日油社製)
3.熱硬化剤及び硬化促進剤
・酸無水物(YH−306、三菱化学社製)
・イミダゾール(2MAOK−PW、四国化成工業社製)
4.無機フィラー
・球状シリカ(SE1050−SPJ、アドマテックス社製、平均粒子径0.3μm)
5.その他
・アジピン酸(和光純薬工業社製)
得られた接着フィルムについて、動的粘弾性測定装置(アイティー計測制御社製のDVA−200)を用いて、サンプル厚み600μm、周波数10Hz、歪量0.008%、昇温速度5℃/minの条件で測定温度範囲0℃から300℃まで測定を行った。この結果をもとに、各接触温度における剪断貯蔵弾性率を求めた。
結果を表1、2に示した。
(2)接着フィルムが供給された半導体チップの調製
以下の部材1、部材2を準備した。部材1、2共にシリコンチップαの第1面、又は、シリコンチップβの電極の形成されている面に接着フィルムを、真空ラミネーター(ATM−812M、タカトリ社製)を用いて、ステージ温度80℃、真空度100Pa・sの条件下でラミネートし、その後、シリコンチップからはみ出した余分な接着フィルムをカッターで切断除去した。
レーザー変位計を用いた非破壊非接触式測定方法により測定して、接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをBとした。
(部材1)
シリコンチップα1:厚みが50μmtで、第1面にφ20μm、高さ10μmのCuバンプが形成され、その上に厚み5μmのSn−3.5Agハンダ層が形成されており、もう一方の第2面にφ20μm、高さ5μmのCu/Ni/Auめっきされたパッドが形成されているTSVチップ
シリコンチップβ1:片面にφ20μm、高さ5μmのCu/Ni/Auめっきされたパッドが形成されており、もう一方の面にはパッドやバンプは形成されていないチップ
(部材2)
シリコンチップα2:厚みが50μmtで、第1面にφ20μm、高さ5μmのCu/Ni/Auめっきされたパッドが形成されており、もう一方の第2面にφ20μm、高さ10μmのCuバンプが形成され、その上に厚み5μmのSn−3.5Agハンダ層が形成されているTSVチップ
シリコンチップβ2:高さ10μmのCuバンプが形成され、その上に厚み5μmのSn−3.5Agハンダ層が形成されており、もう一方の面にはパッドやバンプは形成されていないチップ
(3)半導体装置の製造
フリップチップボンダ(FC3000S、東レエンジニアリング社製)を用いて、シリコンチップAの第1面を、シリコンチップBに対してステージ温度30℃、ボンディングツールを各温度(仮接着温度)に設定し2秒間、100Nで仮接着させた。これにより、シリコンチップBのバンプが形成されている面側に接着フィルムを介してシリコンチップAが1段積層された仮接着体を作製した。なお、この時点ではそれぞれのシリコンチップのハンダ層を有するCuバンプはまだ電極接合していなかった。
次いで、仮接着体を大気圧下、以下の温度条件で加熱してシリコンチップのハンダ層を有するCuバンプを電極接合した。なお、1〜4の加熱の間、100Nの荷重をかけた。
その後、170℃で30分間加熱し、接着フィルムを完全に硬化させた。
1.100℃で5秒間加熱
2.5秒間で100℃から280℃まで昇温
3.280℃で5秒間維持
4.5秒間で280℃から100℃まで降温
同様の方法により、各10個の半導体装置を製造した。
(評価)
実施例及び比較例で得られた半導体装置について、下記の評価を行った。
結果を表1、2に示した。
(1)密着性評価
仮接着工程が終了した際に、密着力不足によりチップが自然剥離したものを「不良」とし、自然剥離しなかったものを「良好」と評価した。
なお、不良な半導体装置に関しては以後の評価を行わなかった。
(2)バリの長さ評価
得られた半導体装置10個を、光学顕微鏡で300倍に拡大し、観察視野にある半導体装置をそれぞれ上から写真撮影した。得られたそれぞれの写真を観察し、それぞれの半導体装置についてシリコンチップの周囲に突出しているバリの長さが一番長い部分を選んでその長さ(バリの最大長さ)を測定した。半導体装置10個についてのバリの最大長さの平均値を求めた。なお、バリの最大長さを測定する際には、バリが伸びている根元の半導体チップの端部から、バリが半導体チップの端部から一番離れている部分までの長さを測定した。
バリの長さが100μm未満であったものを「良好」とし、100μm以上であったものを「不良」と評価した。
(3)電極同士の位置ズレの評価
得られた半導体装置10個について、X線検査装置(SMX−2000、島津製作所社製)を用いてシリコンチップAのバンプとシリコンチップBのバンプの位置ズレを計測した。いずれの半導体装置も位置ズレが5μm未満であったものを「良好」とし、1個でも位置ズレが5μm以上であった場合を「不良」と評価した。
Figure 0006460896
Figure 0006460896
本発明によれば、半導体チップの周囲に突出するバリの長さを抑制し、かつ、電極同士の位置ズレを抑制できる、接着フィルムを介して貫通電極付き半導体チップを半導体ウエハ上に積層、接合する半導体装置の製造方法を提供することができる。
1 接着フィルム
2 貫通電極付き半導体チップ
3 半導体ウエハ
4 ダイシングブレード
5 バリ

Claims (1)

  1. 接着フィルムを介して、半田層を有する貫通電極付き半導体チップを半導体ウエハ上に積層して仮接着する仮接着工程と、前記半導体ウエハ上に仮接着された貫通電極付き半導体チップを半田溶融温度以上の温度に加熱して、前記貫通電極付き半導体チップの半田層を有する貫通電極と前記半導体ウエハ上の電極とを接合する電極接合工程を有する半導体装置の製造方法であって、
    前記接着フィルムは、前記仮接着工程において前記貫通電極付き半導体チップを前記半導体ウエハへ接触させるときの温度における剪断弾性率が0.2MPa以上、20MPa未満であり、
    前記接着フィルムは、予め前記貫通電極付き半導体チップ又は前記半導体ウエハに供給されているものであり、予め接着フィルムが供給されている側の電極の高さをA、接着フィルムが供給されていない側の電極の高さをB、接着フィルムの厚みをXとしたときに、下記式(1)を満たす
    ことを特徴とする半導体装置の製造方法。
    0.50<B/(X−A)≦0.80 (1)
JP2015087018A 2015-04-21 2015-04-21 半導体装置の製造方法 Active JP6460896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015087018A JP6460896B2 (ja) 2015-04-21 2015-04-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015087018A JP6460896B2 (ja) 2015-04-21 2015-04-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016207814A JP2016207814A (ja) 2016-12-08
JP6460896B2 true JP6460896B2 (ja) 2019-01-30

Family

ID=57490312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015087018A Active JP6460896B2 (ja) 2015-04-21 2015-04-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6460896B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321251B2 (ja) * 2009-05-29 2013-10-23 日立化成株式会社 回路板及び回路板の製造方法
CN102834907B (zh) * 2010-04-13 2016-03-16 积水化学工业株式会社 半导体芯片接合用粘接材料、半导体芯片接合用粘接膜、半导体装置的制造方法及半导体装置
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP2015056480A (ja) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016207814A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
JP5991335B2 (ja) 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
KR101335150B1 (ko) 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
TWI552294B (zh) A circuit-connecting material, and a method of manufacturing the semiconductor device using the same
TWI594344B (zh) Semiconductor device manufacturing method and flip chip mounting adhesive
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP6670156B2 (ja) 回路部材接続用シートおよび半導体装置の製造方法
JP4705192B2 (ja) 半導体チップ積層体の製造方法
CN104956471B (zh) 底部填充材料以及采用它的半导体装置的制造方法
TWI629335B (zh) Semiconductor adhesive
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
JP6460899B2 (ja) 半導体接合用接着剤
JP6030233B2 (ja) 貫通電極付き半導体チップ用接着フィルム、及び、貫通電極付き半導体チップ用接着フィルムの製造方法
TWI701800B (zh) 三次元積體積層電路製造用板片以及三次元積體積層電路之製造方法
JP6460896B2 (ja) 半導体装置の製造方法
JP2011198953A (ja) 電子部品積層体の製造方法
JP2016035971A (ja) 貫通電極付き半導体チップ用接着フィルム
JP2016072400A (ja) 半導体装置の製造方法
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP2012069893A (ja) 半導体チップの実装方法
JP6040737B2 (ja) 接着フィルム、電子部品の製造方法、および電子部品
JP2013214619A (ja) 半導体装置の製造方法
CN116195040A (zh) 制造半导体装置的方法及膜状黏合剂
JP6009743B2 (ja) 半導体パッケージの製造方法
JP2015126120A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181225

R151 Written notification of patent or utility model registration

Ref document number: 6460896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151