TWI467681B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI467681B
TWI467681B TW97142607A TW97142607A TWI467681B TW I467681 B TWI467681 B TW I467681B TW 97142607 A TW97142607 A TW 97142607A TW 97142607 A TW97142607 A TW 97142607A TW I467681 B TWI467681 B TW I467681B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
bump
heater
bumps
substrate
Prior art date
Application number
TW97142607A
Other languages
English (en)
Other versions
TW200933792A (en
Inventor
Okita Takanori
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200933792A publication Critical patent/TW200933792A/zh
Application granted granted Critical
Publication of TWI467681B publication Critical patent/TWI467681B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造裝置及半導體裝置之製造方法。
習知有如下述專利文獻1所揭示，於壓接頭(bonding head)或平台(stage)中內置有加熱器之半導體裝置之製造裝置。於此裝置中，首先，利用壓接頭保持包含凸塊(bump)之半導體晶片，並將基板載置於平台。之後，使壓接頭朝平台側移動，使半導體晶片之凸塊抵接於基板。該配置結束後，使加熱器之加熱溫度上升，而使凸塊熔融。
於專利文獻1之技術中，在上述配置結束後使凸塊熔融之時序以外，亦使加熱器之溫度降低。例如，於每個步驟之開始，於壓接頭接收半導體晶片之時、或壓接頭朝平台側移動期間、或者壓接頭下降過程中等之期間，使加熱器之溫度為充分低於凸塊熔點之溫度。
另一方面，自高生產性之觀點而言，期望開發一種可更高速地進行製造之製造技術。然而，專利文獻1之技術在縮短製造時間之方面具有困難性。具體而言，於專利文獻1中，係對半導體晶片與基板進行定位後，開始提高加熱器之溫度。為了提高或降低加熱器溫度，某種程度之調節時間不可或缺。因此，於專利文獻1之技術中，於半導體晶片與基板之定位後，至凸塊熔融而實現壓接之前，至少會花費超過該調節時間以上之時間。
對此，已嘗試利用如下述專利文獻2及專利文獻3所揭示之技術來加以解決。於專利文獻2及專利文獻3中，利用設於壓接頭側之加熱器而使該壓接頭所保持的半導體晶片之凸塊熔融，之後，使該凸塊熔融狀態之半導體晶片與基板接合。根據該技術，於進行半導體晶片與基板的接合之時序前使凸塊熔融，因此與如專利文獻1對半導體晶片與基板進行定位後提高加熱器之溫度之態樣相比，可縮短(減少)接合時加熱器溫度之上升所花費之時間。結果，可高速地進行壓接步驟。
(專利文獻1)日本專利特開2006-73873號公報
(專利文獻2)日本專利特開2005-259925號公報
(專利文獻3)日本專利特開平9-92682號公報
且言，在進行壓接時，較佳為對壓接頭之位置進行適當控制。亦即，較佳為自壓接頭保持著半導體晶片且平台上載置著基板之狀態下，將之後使壓接頭朝平台側靠近時之位移量(下降量)加以確定。其理由在於，可列舉如下事項。理想上，半導體晶片或基板之厚度、凸塊高度等在同一規格內分別為固定尺寸較佳。然而，事實上，該等尺寸在某種程度之公差範圍內存在不均。因此，壓接時之壓接頭與平台間距離之最佳值於每次之步驟中均會變化。例如，當將壓接時之壓接頭與平台間之距離固定為某特定距離時，儘管某半導體晶片與基板之一組中凸塊已適當地接觸，但有時其他半導體晶片與基板之組中兩者之凸塊會過於靠近。
對於上述問題，於如專利文獻1所述，在半導體晶片與基板抵接後使凸塊熔融的技術之情況下，可使用採用負載單元(load cell)之接觸檢測方法(該方法亦記載於專利文獻1中)。其原因在於，該接觸檢測方法係藉由在壓接頭側搭載負載單元，而使可於壓接頭之下降過程中，檢測因半導體晶片之凸塊與基板之凸塊的抵接而產生之負載。若檢測到該負載，則可判斷為於該時半導體晶片與基板已經由凸塊而相互接觸。
但是，若欲將上述接觸檢測方法援用於專利文獻2及專利文獻3中，則存在如下困難。於凸塊熔融之狀態下，半導體晶片之凸塊與基板之凸塊抵接時所產生之負載極小，因而實際上難以檢測到該負載。因此，即使將上述接觸檢測方法應用於專利文獻2及專利文獻3中，亦難以使壓接頭於適當位置停止。故，本案發明者鑒於上述問題反覆潛心研究，想出了可對壓接頭之動作進行適當控制之其他方法。
本發明係為解決上述問題而完成者，目的在於提供一種可對進行壓接時之壓接頭等動作進行適當控制之半導體裝置之製造裝置及半導體裝置之製造方法。
本發明其他目的及優點以及本案中所含其他發明之其他目的及優點，由以下記載可明瞭。
藉由本發明一實施例，提供一種具備壓接頭、平台、攝像機、以及與該等連接之控制部的半導體裝置之製造裝置。攝像機可於壓接頭保持著第1壓接對象物且平台搭載著第2壓接對象物之狀態，即，使第1與第2壓接對象物接觸前之狀態下，拍攝壓接頭與平台間之間隙。控制部根據攝像機之拍攝影像確定壓接頭之位移量(下降量)，並根據該位移量使壓接頭下降。
根據該實施例，其可對壓接步驟中進行壓接步驟時壓接頭等之位移量進行適當設定。
以下實施形態之說明中，有時亦將半導體晶片或基板等作為壓接接合對象之各種零件總稱為「壓接對象物」。例如，於具備凸塊之半導體晶片的情況下，將凸塊與半導體晶片視為一體而當作一個壓接對象物來考慮。對於基板亦同。
又，有時亦將壓接對象物相互接合之部位統稱為「接合部位」。該「接合部位」於半導體晶片或基板為了壓接接合而具備凸塊之情況時係指該凸塊，於半導體晶片或基板為了壓接接合而包含焊盤(land)之情況時係指該焊盤。
實施形態1. [實施形態之裝置之構成]
圖1係表示本發明實施形態1之半導體裝置之製造裝置之構成圖。該裝置包含平台10以及壓接頭12。該裝置具有使用平台10及壓接頭12而將半導體晶片接合於基板之功能。該裝置係於例如製造由BGA(Ball Grid Array，球柵陣列)型或LGA(Land Grid Array，平面柵格陣列)型之封裝所構成的半導體裝置時使用，具體而言，於如下步驟中使用，即，於在樹脂等基板形成有半導體裝置之外部電極及與該外部電極連接之佈線的佈線基板上，對在矽等之基板上形成有積體電路之半導體晶片進行所謂倒裝晶片接合(flip chip bonding)。又，除該佈線基板以外，亦可於如下步驟中使用，即，於所謂晶片堆疊(chip-on-chip)構造中使半導體晶片接合於其他半導體晶片(於矽等之基板上形成有包含電晶體之積體電路之所謂IC(Integrated Circuit，積體電路)晶片、或於矽等之基板上僅形成有佈線之晶片等)。
於平台10上之壓接頭12下方位置載置有基板2。於基板2之朝圖上方之面上設有複數個凸塊3。又，如圖1所示，壓接頭12構成可保持半導體晶片4。於半導體晶片4之下側面，設有複數個凸塊5。於實施形態1中，該等凸塊3、5均由焊錫所形成。
於圖1中壓接頭12與半導體晶片4接觸之部位，搭載有可真空吸附半導體晶片之機構。壓接頭12中內置有加熱器14。加熱器14可使壓接頭12之圖下方側端部之溫度上升到至少焊錫熔點(例如，260℃)以上之高溫為止。
藉由使加熱器14之溫度上升，可對壓接頭12所保持之半導體晶片4進行加熱。根據該構成，藉由自加熱器14經由半導體晶片4將熱傳導至凸塊5，可對凸塊5穩定地進行加熱，而使其熔融。
壓接頭12與頭部位置控制機構16連接。該頭部位置控制機構16構成可朝圖上下方向使壓接頭12移動。
實施形態1之裝置具備控制部23。控制部23分別與壓接頭12、頭部位置控制機構16、加熱器14連接。藉由自控制部23側賦予控制信號，來控制壓接頭12之動作(三維方向之移動或真空吸附等)以及加熱器14之加熱溫度。
實施形態1之裝置具備攝像機20。攝像機20可拍攝半導體晶片4與基板2靠近之情況。具體而言，攝像機20為了可觀察半導體晶片4與基板2間之間隙大小，而配置於該等之旁邊。於攝像機20之對向側，配置有LED(Light Emitting Diode，發光二極體)照明燈22。藉由使LED照明燈22照射照明光，可使攝像機20之拍攝影像清晰化。
攝像機20與控制部23連接。於控制部23中，預先記憶有對攝像機20之拍攝影像資料進行解析之程式。藉由該程式，可讀取所拍攝到構造物之實際尺寸。再者，如此根據影像資料來測定實際尺寸之技術係以往影像解析之領域內已廣泛應用之習知技術。因此，省略對其之詳細說明。
於控制部23中，如下述裝置動作之說明中所述，記憶有根據攝像機20之拍攝影像而算出使壓接頭12下降時之位移量(下降量)之常用程式(routine)。控制部23根據該常用程式所算出之下降量，來控制進行壓接步驟時之壓接頭12之動作。
[實施形態1之裝置動作及製造方法]
以下，使用圖1，對實施形態1之裝置動作及實施形態1之製造方法進行說明。圖1(a)、(b)、(c)表示將載置於平台10之基板2、與壓接頭12所保持之半導體晶片4加以壓接接合之過程。
於本實施形態中，加熱器14之溫度係藉由控制部23之控制，而於製造步驟期間保持在凸塊熔點左右(亦即，本實施形態中所採用之焊錫熔點為260℃以上)。具體而言，於本實施形態中，在製造步驟中，使加熱器14之溫度固定在280℃。以下，以此為前提來進行說明。
(載置步驟、接收步驟、熔融步驟)
於實施形態1中，首先於平台10載置基板2。另一方面，將半導體晶片4藉由壓接頭12而吸附於製造裝置內之其他地方，且交接並保持於壓接頭12上。壓接頭12移動至平台10上方為止，而使半導體晶片4與基板2對向。之後，使壓接頭12下降而使頭部12與平台10靠近，但於半導體晶片4與基板2各自之焊錫凸塊彼此接觸前，於製造裝置中預設之位置處暫時停止。圖1(a)表示該狀態。如上所述，因加熱器14之溫度保持在高溫，故於壓接頭12吸附保持半導體晶片4後不久，凸塊5即會熔融。因此，於本實施形態中，在圖1(a)所示之時，凸塊5已呈熔融狀態。另一方面，基板2之凸塊3則為固體狀態。
(測定步驟)
其次，於實施形態1中，藉由以下所述之方法，準確地設定進行壓接時之壓接頭12位移量(亦即，動作量)。基本上，首先，於壓接頭12保持著壓接對象物且平台10載置著壓接對象物之狀態，即，使該等壓接對象物接觸前之狀態(以下，亦將該狀態稱為「壓接前狀態」。圖1(a)為其一形態)下，對該等壓接對象物進行用以確定自壓接前狀態使壓接頭12下降之位移量的測定。
於本實施形態中，於如圖1(a)所示使壓接頭12暫時停止之狀態下，攝像機20獲取半導體晶片4與基板2之間隙之影像。
圖2係表示攝像機20所拍攝之影像之示意圖。控制部23獲取攝像機20之拍攝影像資料後，使用影像解析技術根據該影像資料而算出壓接對象物間之間隙大小。更具體而言，控制部23算出圖2中凸塊3與凸塊5間之距離(以下，亦如圖2所示，亦將該距離稱為「GAP(間隙)尺寸」)。於實施形態1中，就圖2中虛線方框所包圍之數個凸塊對，分別獲得各GAP尺寸。之後，算出所獲得之數個GAP尺寸之平均值。
(接觸步驟)
控制部23根據作為測定結果之GAP尺寸之平均值，確定自圖2之狀態下之後使壓接頭12下降之下降量。具體而言，控制部23將與GAP尺寸之平均值相同之距離或將該平均值加上修正量所得之距離確定為下降量。
然後，頭部位置控制機構16根據來自控制部23之控制信號，自圖1(a)之壓接前狀態使壓接頭12下降達該經確定之下降量(圖1(b))。藉此，使熔融狀態之凸塊5與凸塊3接觸。因由凸塊5之接觸而自凸塊5傳導之熱，凸塊3亦熔融。於本實施形態中，經圖1(a)、(b)之狀態，加熱器14之溫度保持為固定。
根據實施形態1，由於已適當算出壓接頭12之下降量，故即使於凸塊5熔融之情況下，亦可使壓接頭12下降至凸塊3、5不會過於靠近或過於分離之適當位置為止。結果，於每次之步驟中均可穩定地形成良好之壓接接合。
(頭部分離步驟)
然後，如圖1(c)所示，控制部23對頭部位置控制機構16進行控制，以使壓接頭12停止吸附而自壓接頭12放開半導體晶片4，同時使壓接頭12上升。於本實施形態中，於壓接頭12上升時，加熱器14之溫度亦保持在高溫狀態。亦即，不斷自壓接頭12側朝半導體晶片4導熱，直至壓接頭12與半導體晶片4即將分離前為止。然後，於壓接頭12離開半導體晶片4之瞬間，停止對半導體晶片4之加熱，而使半導體晶片4及凸塊5之溫度開始下降。不久，凸塊5之溫度充分低於焊錫熔點，而使凸塊5固化。結果，半導體晶片4、凸塊5、凸塊3、基板2相接合，而壓接結束。
圖3係用以說明實施形態1中加熱器14之溫度、壓接頭12之位置變化及攝像機20之影像拍攝時序之圖。圖3係按照時間順序表示加熱器14之溫度與壓接頭12之高度方向位置(頭部位置)之對應關係之圖。自圖左側朝右側之方向係對應於時間軸。
如上所述，於實施形態1中，在製造步驟中，使加熱器14之溫度保持在280℃。自接收到半導體晶片4後壓接頭12保持著已熔融凸塊5之半導體晶片4的狀態(S1)開始說明。壓接頭12以固定高度朝橫向移動。當壓接頭12與平台10對向，半導體晶片4位於基板2之上方時(S2)，結束水平方向之定位，而進行對準。
之後，使壓接頭12下降至中途而暫時停止(S3)。於停止位置，利用攝像機20進行影像拍攝，計測GAP尺寸，並算出GAP尺寸之平均值。之後，根據該平均值，使壓接頭12更進一步下降，而使凸塊3、5接觸(S4)。然後，於保持著加熱器14溫度之狀態下，壓接頭12放開半導體晶片4而上升(S5)。之後，壓接頭12為了接收其他半導體晶片，而開始橫向移動。對數個半導體晶片重複實施步驟S1～S5之處理。
再者，無需於平台4特別設置加熱器，但亦可為如下形態，即，於平台4上亦設置加熱器，於製造步驟中，在不超過基板2之材料耐熱性的低溫範圍(例如100℃左右)內，利用平台側加熱器對基板2進行加熱。
[使用比較例的實施形態1之效果說明]
以下，利用以下比較例，對實施形態1之效果進行說明。
(比較例)
圖4中，為了說明本實施形態之效果，方便起見，表示出每次壓接時使加熱器之溫度上升、降低時之態樣來作為比較例。圖4係按照時間順序表示加熱器14之溫度與壓接頭12之高度方向位置(頭部位置)之對應關係之圖。自圖左側朝右側之方向係對應於時間軸。再者，圖4中，表示出自壓接頭12已保持著半導體晶片4之狀態下頭部位置係以何種方式變化。
比較例中，於壓接頭12之下降前，使加熱器14之溫度為150℃。因此，即使壓接頭12保持著半導體晶片4，凸塊5亦為固體狀態。
之後，於比較例中，壓接頭12下降至既定位置而停止後，使加熱器14之溫度上升。如上所述，欲使壓接頭12停止之位置係使凸塊5與凸塊3接合之位置。於比較例之情況，因於凸塊5為固體之狀態下使壓接頭12下降，因此壓接頭12停止之位置為凸塊5與凸塊3抵接之位置。
開始加熱後，使加熱器14之溫度上升至280℃為止。於圖4中，將加熱器之溫度上升所需時間表示為Δt1。然後，於比較例中，經過Δt2後，使加熱器14之溫度降低而再次設為150℃。藉此，使凸塊5固化，半導體晶片4與基板2經由凸塊3、5而接合。圖4中，將加熱器14之溫度降低時所需時間表示為Δt3。
經過Δt3之後，使壓接頭12放開半導體晶片4後上升。然後，接收其他半導體晶片4，再次重複同樣之順序。如此，根據比較例，使壓接頭12下降而使半導體晶片4與基板2經由凸塊3、5而抵接，在經過時間Δt1、Δt2、Δt3後使頭部上升，結束一次壓接步驟。
(實施形態1之效果)
若對實施形態1與比較例進行比較，則實施形態1不同於比較例之方面在於，如圖3所示使加熱器14之溫度於製造步驟中一直保持在280℃。
結果，就與比較例之關係而言，於實施形態1中，首先具備Δt1之縮減效果。與比較例之不同點在於，於壓接頭12下降前，於保持著半導體晶片4之時，凸塊5處於熔融狀態。之後，凸塊5在熔融狀態與固體狀態之凸塊3接觸。因此，如比較例，無需凸塊熔融時間Δt1。
又，實施形態1取得縮減比較例中Δt3之效果。亦即，於實施形態1中，亦如頭部分離步驟之說明中所述，於使加熱器14之溫度保持於280℃之狀態下，使壓接頭12放開半導體晶片4而開始上升。因此，與比較例不同，不會產生使加熱器14之溫度降低之時間。
因此，與暫使壓接頭12之溫度降低後使該壓接頭12上升之情形時相比，實施形態1可至少於用以使凸塊固化之冷卻時間Δt3內迅速進入至壓接步驟。結果，可縮短製造時間。於比較例中，溫度上升可提高加熱器之功率等而容易地進行加速，但溫度降低係藉由關閉加熱器而自然冷卻來實現，因此通常情況下，時間Δt3大於時間Δt1。典型而言，時間Δt3長2倍以上，即，Δt1為1～2秒，Δt3為4～5秒。因此，如實施形態1，於縮短時間方面而言，省去冷卻時間Δt3相比於省去加熱時間Δt1更為有效。
而且，根據實施形態1，使凸塊5保持著熔融狀態而放開半導體晶片4，因此可於撤除來自壓接頭12之外力的自然狀態下使凸塊5固化。此情況下，具有可減小殘留於凸塊中之內部應力之優點。若如比較例，利用藉由使加熱器14之溫度降低而使凸塊5冷卻固化之方法，則於凸塊5之冷卻固化之過程中自壓接頭12側施力。由於該力，於固化後之凸塊5內會殘留不必要之應力。
根據實施形態1，與比較例相比，可將使凸塊5固化時所殘存之應力控制得較小，至少可去除因壓接頭12而產生之殘存應力。結果，自抑制殘存應力之觀點而言，可獲得更高品質之凸塊接合。如上所述，於實施形態1中，在使加熱器14為高溫之狀態下使壓接頭12放開半導體晶片4而上升，藉此亦可實現凸塊之接合狀態之高品質化。
又，如上述說明，於實施形態1中，一邊保持加熱器14之溫度高於凸塊材料之熔點，一邊重複將半導體晶片4置於基板2上之處理。若如上所述，使加熱器14之輸出持續維持在超過凸塊熔點之溫度，便可無需考慮加熱器側之控制狀況而使壓接頭12之動作最大限度地高速化。
又，如上所述，與專利文獻1所揭示之使用負載單元之方法不同，於實施形態1中，經由使用攝像機20等之測定步驟而適當設定壓接頭12之下降量。
亦即，於實施形態1中，於壓接前狀態下暫時利用攝像機20進行測定，再根據測定值來設定壓接頭12之下降量。然後，自壓接前狀態起，更進一步使壓接頭12以該下降量下降。
藉此，於凸塊5已熔融之情況下，亦可使壓接頭12下降至凸塊3、5不會過於靠近或過於遠離之適當位置為止。因此，於每次之步驟中，可穩定地形成良好之壓接接合。
特別是，如實施形態1藉由使用攝像機之影像解析而進行之計測方法，可對壓接對象物進行非接觸性之計測。亦即，藉由利用自壓接對象物側檢測光(更準確而言，由LED照明燈22等光源所形成之來自兩個壓接對象物間之間隙部分的光與來自兩個壓接對象物自身之光的對比度)之光學測定方法，可對半導體晶片或壓接對象物進行非接觸性之計測。因此，即使於凸塊呈熔融狀態之時序，亦可無障礙地進行距離之測定。
又，由於其為利用影像解析之計測方法，故圖3所示之GAP檢測所需之時間相比於例如圖4之比較例所示之時間Δt1短十分之一左右。例如，GAP檢測需要0.1秒。因此，於實施形態1中，即使去除時間Δt1而再增加GAP檢測時間，亦可縮短時間。又，該計測方法可一次性獲得數個部位之距離資訊，因此自求出數個部位之GAP尺寸平均值等之觀點而言極為有效。
又，於如專利文獻1使用負載單元之接觸檢測方法中，無法預測壓接頭之下降停止時間，故可能必須於某種程度抑制(減緩)壓接頭12之下降速度而使壓接頭12下降。另一方面，於實施形態1中，於對準後，使壓接頭12下降達裝置動作前所預定之下降量後暫時停止，並於GAP測定期間經過後，使其依根據測定結果而確定之下降量進行下降，亦即，在確定壓接頭12之下降量後對壓接頭12進行控制，因此可無需對壓接頭之移動速度設限。亦即，具有可使壓接頭12之下降速度大於使用負載單元之接觸檢測方法的頭部之下降速度優點。如上所述，本實施形態之位置控制方法係亦有助於壓接步驟之更高速化的優異方法。
如以上所述，根據實施形態1，可同時實現壓接步驟之高速化與壓接頭12之適當下降量的調節。因此，可一邊每次實現均質之凸塊接觸狀態，一邊進行高速且穩定之壓接步驟。
[實施形態1之變形例] (第1變形例)
於實施形態1中，僅於壓接頭12中內置有加熱器14。但是，本發明並不限定於此，亦可不於壓接頭12而於平台10中內置加熱器，或於壓接頭12與平台10之二者中內置加熱器。此時，可使具有凸塊之半導體晶片載置於平台10上，且將應用於加熱器14之加熱至凸塊熔融溫度以上之溫度調節內容，亦同樣應用於平台10之加熱器。
又，亦可為與本實施形態不同，於壓接頭12側之壓接對象物中包含凸塊，而於平台側之壓接對象物中未設凸塊之態樣。此時，用以確定壓接頭之下降量的測定係使用與實施形態1同樣之方法，例如，計測半導體晶片之凸塊前端與基板上之該凸塊所接合之焊盤(或該焊盤附近之基板表面)的距離。
(第2變形例)
於實施形態1中，係於進行壓接之前後，分別使加熱器14之溫度保持在凸塊熔點以上，而縮減比較例中之時間Δt1與時間Δt3之兩者。但是，可僅單獨利用時間Δt3之時間縮減之技術手法(亦即，僅實施形態1中之頭部分離步驟之相關技術)。
具體而言，首先，與比較例相同，使加熱器14處於低溫而使壓接頭12下降，於凸塊3、5之抵接後使加熱器溫度上升。壓接頭12之下降量可與實施形態1同樣地，藉由攝像機20等之光學手段對壓接對象物進行外觀測定來確定，亦可如習知，將負載單元設於壓接頭12，藉由負載單元進行凸塊之接點檢測來確定下降量。之後，當相當於時間Δt2之時間經過後，使加熱器14保持著高溫而使壓接頭12上升，以縮減Δt3。其原因在於，藉此，至少可獲得縮減時間Δt3之效果以及降低凸塊內殘存應力之效果。
再者，當僅利用時間Δt3之時間縮減之技術手法之情形時，並不需要實施形態1所具備之壓接前狀態下之測定或位移量之計算的技術。無論至頭部分離步驟前之製造處理如何，只要使加熱器溫度保持高溫而使壓接頭12離開半導體晶片4，便可獲得上述縮減時間Δt3之效果、或抑制凸塊內殘存應力之效果。
(第3變形例)
於實施形態1中，亦如圖3所示，係使加熱器14之溫度於處理過程中固定在超過凸塊熔點之溫度(具體而言，實施形態1中為280℃以上)。但是，本發明並不限定於此。其原因在於，自縮減時間Δt1之觀點考慮，只要凸塊5於熔融之狀態下與凸塊3接觸即可。因此，亦可於圖1(b)所示凸塊3、5之接觸狀態以外之時期，可瞬間或在固定時間內使加熱器14達到低溫。
例如，即使於壓接頭12接收到半導體晶片4之瞬間加熱器14為低溫，亦可之後於搬送半導體晶片4至壓接前狀態為止期間，使加熱器14為高溫，而於凸塊3、5之接觸前使凸塊5成熔融狀態。
(第4變形例)
實施形態1係使用熔點為260℃之焊錫而形成凸塊3、5。但是，凸塊之材料並不限於上述材料。具體而言，例如，可使用不含鉛、或僅含環境負荷較少程度(未滿0.1wt%)之鉛的所謂無鉛焊錫。例如，作為無鉛焊錫，可使用Sn中含有1～4%之Cu者。又，作為無鉛焊錫，亦可使用Sn-Bi系、Sn-Ag系、或純Sn者等。
製造步驟中之加熱器14溫度只要適當變更為與各凸塊形成材料之熔點對應之溫度即可。只要充分增加加熱器14之輸出，以經由壓接頭12、半導體晶片4而使實際出現於凸塊5之溫度達到凸塊形成材料之熔點以上溫度即可。再者，若舉出一例，當使用含Sn、1%之Ag、0.5%之Cu之焊錫材料時，該焊錫材料之熔點為210℃。
(第5變形例)
再者，實施形態1係計測兩個壓接對象物間之間隙中，其一壓接對象物之接合部位前端(半導體晶片4之凸塊5之下端)、與其他壓接對象物之接合部位前端(基板2之凸塊3上端)之距離(圖2之「GAP尺寸」)。並且，根據數個GAP尺寸計測值之平均值，來進行壓接頭12之位置控制。
但是，用於壓接頭12之位置控制的計測值並非僅指GAP尺寸。於壓接對象物中存在接合部位(凸塊)與非接合部位(半導體晶片或基板之表面)，壓接對象物之表面呈所謂凹凸形狀。因此，兩個壓接對象物間之間隙大小朝面方向觀察並非為固定。
當使接合部位對向而設置兩個壓接對象物時，該兩個壓接對象物間之最短距離為兩者之接合部位前端之間隔(對向之凸塊間之距離、亦即GAP尺寸)。又，上述兩個壓接對象物間之最長距離為兩者之非接合部位之間隔(非凸塊形成部位間之距離、例如半導體晶片表面與基板表面之距離)。「壓接對象物間之間隙大小」至少具有上述兩個值。
若自反映尺寸不均之觀點考慮，亦可例如計測並利用非凸塊形成部位間之距離。具體而言，作為實施形態1之變形例，亦可並不測定GAP尺寸，而是測定半導體晶片4下表面與基板2上表面之距離(以下，亦稱為「晶片一基板間距離」)。
此時，計算所測定之此次晶片一基板間距離與預定之基準距離之差量，使壓接頭12以該差量值下降，而進行壓接。藉此，可使半導體晶片與基板間每次分開相同距離。其結果，可製造具有均一之晶片一基板間距離之數個半導體裝置。當在所製造的半導體裝置之規格方面，尤其是晶片一基板間之尺寸變得重要時，亦可採用上述態樣。又，當然，亦可測定其一壓接對象物之凸塊前端與另一壓接對象物之非凸塊形成面間之距離，根據該測定值來進行壓接頭12之位置控制。
(第6變形例)
於實施形態1中，係採用當半導體晶片4與基板2接合時使壓接頭12下降之形態，但亦可藉由使平台10上升來使半導體晶片4與基板2接合。此時，將由控制部23確定之下降量設為自壓接前狀態起使平台10與壓接頭12靠近之位移量，而自壓接前狀態起使平台10朝壓接頭12之方向以該位移量上升。又，亦可為如下態樣，即，將平台10與壓接頭12均設為可動，根據上述位移量使平台10與壓接頭12兩者靠近。
實施形態2.
以下，使用圖5對本發明之實施形態2進行說明。實施形態2與實施形態1之共同點在於，於壓接前狀態下進行測定而確定壓接頭12之下降量，並適當進行之後壓接頭12之位置控制。
於實施形態2中，並非如實施形態1計測壓接對象物間之間隙，而係分別計測各壓接對象物之尺寸，根據該計測結果算出下降量。
[實施形態2之構成]
如圖5所示，實施形態2之裝置具備雷射位移計30以及雷射位移計32。為了測定半導體晶片4之厚度尺寸，雷射位移計30於壓接頭12下側相離配置在對向位置。為了測定基板2之厚度尺寸，雷射位移計32於平台10上側相離配置在對向位置。上述雷射位移計之原理及構成已為習知。因此，此處不再作詳細說明。
實施形態2之裝置具備控制部34。控制部34與實施形態1之控制部23同樣，與壓接頭12、頭部位置控制機構16、加熱器14連接，以對該等進行控制。又，控制部34可與雷射位移計30、32連接，以獲取雷射位移計30、32之測定資料。
再者，控制部34構成可掌握壓接頭12相對於平台10之相對位置。例如於頭部位置控制機構16為數值控制之機構情況時，其可藉由參照控制值而容易地掌握。或者，亦可個別設置計測位置之機器，而連接於控制部34。
[實施形態2裝置之動作及製造方法]
其次，使用圖5(a)、(b)，對實施形態2之裝置動作及製造方法進行說明。再者，實施形態2亦與實施形態1同樣，加熱器14之輸出固定保持在280℃。關於加熱器14之溫度調節，由於與實施形態1相同，故此後省略關於溫度調節之說明。
於實施形態2中，使用雷射位移計30來測定半導體晶片4之厚度。具體而言，首先，將雷射位移計30配置成與和半導體晶片4接觸的壓接頭面(以下，稱為「接觸面」)之高度方向距離為固定。雷射位移計30於在壓接頭12之接觸面上僅保持半導體晶片4之狀態下對該接觸面照射雷射，並檢測其反射光，藉此來預先測定出雷射位移計30與壓接頭12之高度方向間隔(將測定結果設為H1)。
壓接步驟中，於壓接頭12上保持有半導體晶片4之後，如圖5(a)所示，於保持之狀態下，由雷射位移計30對半導體晶片4之表面上未形成有凸塊5之部分照射雷射。雷射位移計30藉由檢測其反射光，而測定雷射位移計30與半導體晶片4表面之間隔(將測定結果設為H2)。
雷射位移計32配置成與載置基板4之平台10面(以下，稱為「載置面」)的高度方向距離保持固定。雷射位移計32於在平台10之載置面上僅載置基板4之狀態下對該載置面照射雷射，並檢測其反射光，而預先測定雷射位移計32與平台10之高度方向間隔(將測定結果設為H3)。
壓接步驟中，於平台10載置有基板2後，於如圖5(a)所示搭載之狀態下，由雷射位移計32對基板2表面上未形成有凸塊3之部分照射雷射。雷射位移計32藉由檢測其反射光，而測定雷射位移計32與基板2之間隔(將測定結果設為H4)。
雷射位移計30、32對測定結果H2、H4同時進行計測，控制部34自雷射位移計30、32獲得測定結果H2、H4。當然，於此時，控制部23已獲得測定結果H1、H3。之後，控制部34自圖5(a)之狀態使壓接頭12朝平台10側平行移動，如圖5(b)所示，使半導體晶片4位於基板2上。
如上所述，控制部34可隨時掌握壓接頭12相對於平台10之相對位置。亦即，可獲得圖5(b)中壓接頭12與平台10之距離(圖5(b)中之距離H)。如此，根據實施形態2，於圖5(b)之時，可獲知半導體晶片4與基板2各自之厚度尺寸以及距離H。
自距離H減去半導體晶片4之厚度尺寸與基板2之厚度尺寸的和之結果，係相當於圖5(b)之狀態下晶片與基板間之距離D。而且，將自距離D減去預定之基準距離R所得之值設為壓接頭12之下降量。該基準距離係預先根據所製造之半導體裝置規格來確定。因此，控制部32對距離H-(測定結果H1-測定結果H3)-(測定結果H2-測定結果H4)-基準距離R進行運算，將該運算結果確定為壓接頭12之下降量。控制部34對位置控制機構16進行控制，使壓接頭12以該確定之下降量下降，而使凸塊3、5接合。藉此，即使零件之尺寸存在不均，亦可使半導體晶片與基板間每次分離相同距離。藉此，可在保持均一之晶片一基板間距離下，製造數個半導體裝置。
如以上說明，根據實施形態2，藉由與實施形態1不同之方法，可準確地進行壓接頭12之位置控制。藉此，於實施形態2中，亦可與實施形態1同樣地，每次均實現良好之凸塊接觸狀態，並且進行實施形態1中所述之高速且穩定之壓接步驟。
又，可如實施形態2，藉由利用光學測定方法，而對半導體晶片或壓接對象物進行非接觸性計測。因此，即使於凸塊呈熔融狀態之時序，亦可無障礙地進行距離之測定。
再者，亦可視需要而將實施形態1中所述之各種變形例內容應用於實施形態2。
實施形態3.
實施形態3提供一種針對使半導體晶片彼此接合之所謂晶片堆疊構造之高速壓接步驟。
[實施形態3之構成]
圖6係用以說明實施形態3之製造裝置構成及製造方法之圖。實施形態3具備壓接頭12、以及內置有加熱器19之平台18。但是，於實施形態3中，壓接頭12並不具備加熱器14。
如圖6所示，於實施形態3中，於平台18上載置有半導體晶片7而非基板2。作為半導體晶片7，係為於矽等之基板上形成有包含電晶體之積體電路的所謂IC晶片、或於矽等之基板上僅形成有佈線之晶片。半導體晶片7於圖上側之面包含有數個凸塊8。如上所述，實施形態3之製造裝置係將半導體晶片4與半導體晶片7壓接接合，而形成為所謂晶片堆疊構造。
加熱器19可使平台18之表面側溫度上升到至少焊錫熔點(例如，260℃)以上之高溫為止。藉由使加熱器19之溫度上升，而可對平台18上之半導體晶片7進行加熱。藉由自加熱器19經由半導體晶片7將熱傳導至凸塊8，可對凸塊8穩定地進行加熱，而使其熔融。
又，如圖6所示，實施形態3之裝置包含臂部17。該臂部17可將接合後之半導體晶片4、7自平台18上搬送至其他地方。實施形態3之裝置包含控制部15。控制部15可進行壓接頭12以及臂部17之動作控制、加熱器19之溫度控制。再者，如圖6所示，實施形態3未包含實施形態1之攝像機20等測定機器。
[實施形態3裝置之動作以及製造方法]
以下，使用圖6，對實施形態3裝置之動作以及實施形態3之製造方法進行說明。圖6(a)、(b)、(c)表示將載置於平台18上之半導體晶片7、與壓接頭12所保持之半導體晶片4壓接接合之過程。
於本實施形態中，使加熱器19之溫度與實施形態1之加熱器14同樣地，於製造步驟期間保持在焊錫熔點左右(亦即，本實施形態中為260℃以上)。具體而言，本實施形態中，在製造步驟中使加熱器14之溫度固定在280℃。以下，以此為前提來進行說明。
(載置步驟、接收步驟、熔融步驟)
於實施形態3中，首先，如圖6(a)所示，使半導體晶片7載置於平台18上，使壓接頭12保持著半導體晶片4。如上所述，由於加熱器19之溫度保持在高溫，因此半導體晶片7在載置於平台18上後不久，凸塊8產生熔融。如上所述，與實施形態1之於圖1(a)時凸塊5呈熔融狀態同樣地，於實施形態3中，於圖6(a)所示之時，凸塊8已呈熔融狀態。另一方面，凸塊5為固體狀態。
(接觸步驟)
之後，與實施形態1同樣地，如圖6(b)所示，使壓接頭12以既定量下降。藉此，固體狀態之凸塊5與熔融狀態之凸塊8接觸。於實施形態3中，亦與實施形態1同樣，透過圖6(a)、(b)之狀態使加熱器19之溫度保持為固定。
(頭部分離步驟)
然後，如圖6(c)所示，使壓接頭12停止對半導體晶片4之保持而上升。於壓接頭12上升時，加熱器19之溫度亦持續保持在高溫狀態。藉此，於壓接頭12與半導體晶片4分離之瞬間，凸塊8亦持續處於熔融狀態。
之後，於實施形態3中，藉由臂部17，將半導體晶片4、凸塊5、8以及半導體晶片7之晶片堆疊構造自平台18上移動至其他地方。此時，於臂部17使該晶片堆疊構造離開平台18上之瞬間，停止對半導體晶片7加熱，凸塊8之溫度開始降低。結果為，凸塊8之溫度充分低於焊錫熔點，凸塊8固化，使凸塊5、8相結合而壓接結束。
[實施形態3之效果]
根據實施形態3，於平台18上半導體晶片7之凸塊8已熔融之狀態下，使壓接頭12下降而進行壓接。因此，不需要為了凸塊熔融加熱而停止壓接頭12之動作，使加熱器之溫度上升之時間(實施形態1之比較例中所述之Δt1)。
又，根據實施形態3，在凸塊8保持著熔融狀態下使半導體晶片4離開壓接頭12，之後使用臂部17自平台18上去除經接合之壓接對象物。藉此，可省去使加熱器19溫度降低時間，迅速地進行製造。因此，可不需要相當於實施形態1之比較例中所述之Δt3時間，而迅速地實施壓接步驟。又，可如實施形態1中所述，於已去除來自壓接頭12之外力狀態下使凸塊固化，而具有可降低凸塊內殘存應力之優點。
又，如上述說明，於實施形態3中，一邊保持加熱器19之溫度高於凸塊材料之熔點，一邊重複進行將半導體晶片4置於半導體晶片7上之處理。若如上所述，使加熱器19之輸出持續維持在超過凸塊熔點之溫度，便可不用考慮加熱器側之控制狀況，而使壓接頭12之動作最大限度地高速化。
[實施形態3之變形例] (第1變形例)
於實施形態3中，於進行壓接之前後，分別使加熱器19之溫度保持在凸塊熔點以上，而縮減實施形態1之比較例中所述之時間Δt1與時間Δt3兩者。然而，可僅縮短壓接之後半段時間(縮減相當於比較例之Δt3時間)。例如，與實施形態3不同，於壓接頭12下降後使加熱器19之溫度上升，於使壓接頭12上升時，與實施形態3相同，將加熱器19之溫度保持在高溫。之後，於適當之時序，降低加熱器19之溫度而接收下個半導體晶片，重複同樣之處理。於此態樣中，亦可至少使相當於Δt3之時間高速化。
(第2變形例)
又，於實施形態3中，亦可僅縮短壓接之前半段時間(縮減相當於比較例之Δt1時間)。具體而言，亦可於壓接頭12下降時(圖6(a)之時)與實施形態3相同，已預先使加熱器19處於高溫，並使凸塊以熔融狀態接觸之後，使加熱器19之溫度降低而使壓接頭12上升。之後，於適當之時序使加熱器19之溫度降低而接收下個半導體晶片，重複同樣之處理。根據該態樣，可至少使相當於Δt1之時間高速化。
(其他變形例)
與實施形態1之各種變形例中所述相同，於實施形態3中，加熱器19之溫度亦可並不經常固定於超過凸塊熔點之溫度。又，凸塊5、8之材料、和其對應加熱器19之溫度控制之變更等，亦可與實施形態1之變形例同樣地來進行。
再者，亦可將實施形態3形成為具備包含加熱器14之壓接頭12、以及包含加熱器19之平台18的裝置構成。並且，對加熱器14、19各自之輸出進行溫度控制，以如各實施形態中所述，於壓接對象物之凸塊彼此接觸之前達到例如280℃左右之高溫。於此情況時，壓接頭12側之壓接對象物之凸塊與平台18側之壓接對象物之凸塊均係於熔融狀態下相互接觸。
又，於之後壓接頭12上升時，可如實施形態3中所述，使用臂部來移動接合後之壓接對象物(晶片堆疊構造)。藉由上述態樣，亦可獲得在避免凸塊之形狀變化或凸塊材料之飛散等的弊病下迅速實施壓接步驟之效果。再者，自耐熱性之觀點考慮，上述態樣與實施形態3同樣，較佳為用於製造晶片堆疊構造裝置之情況。
又，於實施形態3中，亦可組合實施形態1、2中所述壓接頭12下降量之計算方法。亦即，亦可於實施形態3之裝置中，與實施形態1同樣地設置攝像機20或LED照明燈22，或與實施形態2同樣地設置雷射位移計。於上述裝置構成中，使用與實施形態1、2同樣之方法，於壓接前狀態下，對兩個壓接對象物進行測定，根據該測定結果，確定使壓接頭12與平台10靠近之位移量，根據該位移量，自壓接前狀態使壓接頭12下降(或者亦可為使平台10上升之形態)。
又，亦可為於平台10側之壓接對象物具備凸塊，而未於壓接頭12側之壓接對象物設有凸塊之態樣。
實施形態4.
當使半導體晶片載置於晶片保持台(具體而言，可設想為半導體晶片托盤等來保管(或待機)時，會有使凸塊側朝下而放置半導體晶片之情況。此時，若欲如實施形態1以後所述，使壓接頭處於高溫狀態而接收半導體晶片，則於壓接頭接觸到半導體晶片之瞬間，半導體晶片會立即達到高溫而導致凸塊熔融。
結果，凸塊塌壞而變形、或者已熔融之凸塊材料附著於晶片保持台上，而無法順利地進行半導體晶片之接收。因此，於實施形態4中，為了防止上述問題，藉由下述方法來交接半導體晶片4。
[實施形態4之構成]
圖7係說明本案所含發明之第4實施形態之圖，其係表示實現實施形態4之半導體晶片交接方法的構成一例之圖。圖7(a)中表示晶片保持台40。晶片保持台40具備橡膠筒夾42。於該橡膠筒夾42上，載置有具備凸塊5之半導體晶片4。凸塊5由焊錫而形成。
雖未圖示，但於橡膠筒夾42與晶片保持台40上分別設有沿圖上下方向延伸之貫通孔。橡膠筒夾42之貫通孔與晶片保持台40之貫通孔連通，且朝圖上下方向延伸。於晶片保持台40之圖下方，具備有空氣噴射機構43。空氣噴射機構43可自圖下方側，通過上述貫通孔而如圖7箭頭所示噴射空氣。藉此，可將橡膠筒夾42上之半導體晶片4朝圖上方上推。
於橡膠筒夾42之周圍，配置有導件44。於實施形態1中，將導件44設為橡膠製之板狀構件，且以自四周包圍橡膠筒夾42之方式來配置該構件。結果，導件44形成包圍半導體晶片4周圍之凸部。於圖7(a)中，為了便於說明，僅表示出位於圖左右側之導件44，而省略置於圖近前側之側的導件44。導件44之高度可預先設為高於橡膠筒夾42上之半導體晶片4表面。
圖7(a)中表示用以保持半導體晶片4之壓接頭48。與實施形態1至實施形態3同樣地，壓接頭48包含加熱器以及真空吸附機構。藉由適當控制真空吸附機構，可如圖7所示之箭頭，朝圖上方吸附半導體晶片4。
[實施形態4之動作]
於半導體晶片4之交接時，如圖7(a)所示，使壓接頭48於與半導體晶片4相隔既定距離(例如，0.5～1mm左右)之位置處停止。該既定距離係即使壓接頭48內部之加熱器達到高溫(超過凸塊熔點之溫度)，半導體晶片4之凸塊5亦不會熔融程度之距離。
於該狀態下，於壓接頭48側，使真空吸附機構作動而吸附半導體晶片4，同時，使空氣噴射機構43作動而自橡膠筒夾42側將半導體晶片4上推。藉此，如圖7(b)所示，交遞半導體晶片4，而使其吸附於壓接頭48上。此時，由於具有導件44，故可以較高定位精度朝圖上方交遞半導體晶片4。
如上所述，於本實施形態中，係與半導體晶片4相隔既定距離地配置壓接頭48，來進行半導體晶片4之交接。因此，可避免已熔融之凸塊5附著於橡膠筒夾42或塌壞而變形之情況。更進一步，藉由導件44，可以較高定位精度來交遞半導體晶片4。
已交接至壓接頭48之半導體晶片4立即達到高溫，使凸塊5熔融。之後，可與實施形態1至實施形態3同樣地進行壓接。由於可於使凸塊5熔融之狀態下進行半導體晶片4之壓接步驟，故與實施形態1至實施形態3同樣，可縮減加熱器溫度之上升時間。
[實施形態4之變形例]
於實施形態4中，為了提高半導體晶片之交接精度，而設有導件44。但是，該導件44不一定是必備要件，亦可不設置導件44來進行交接。
又，如圖8(a)所示，亦可於四角配置具有「ㄑ」字型之橫剖面形狀的柱狀構件作為導件。又，亦可如圖8(b)所示，設置連續地包圍橡膠筒夾42周圍之凸部，且於其內部收納半導體晶片4。又，導件未必需要以自四周全部包圍半導體晶片4之方式而設置。其原因在於，只要可對半導體晶片4之面方向動作進行限制，而高精度地進行垂直方向之交接即可。又，亦可使用橡膠以外之材料作為導件44之材料。
實施形態5.
圖9係說明本案所含發明之第5實施形態之圖。實施形態5與實施形態4之共同點在於，在將半導體晶片交接於壓接頭之方法中具有特徵。但是，實施形態5與實施形態4不同點在於，對半導體晶片之保持方式的研究。
如圖9(a)所示，實施形態5之構成包含圖7中亦表示之晶片保持台40以及橡膠筒夾42。如圖9(a)、(b)所示，於橡膠筒夾42之周圍配置有橡膠針54。該橡膠針54配置成與半導體晶片4之凸塊5側面上之未形成有凸塊之部位(以下，亦稱為非凸塊形成部位)相接。於本實施形態中，於橡膠筒夾42四角之各個角附近各配置有一根橡膠針54，以可支持半導體晶片4之外周四角。
圖9(c)係自圖9(a)之圖背面側仰視橡膠針54以及半導體晶片4之圖。如上所述，於半導體晶片4之四角各接觸有一根橡膠針54。又，橡膠針54之長度至少為當支持半導體晶片4時凸塊5不會與橡膠筒夾42接觸程度之長度。
於晶片保持台40之圖下方，具備有負壓產生機構53。負壓產生機構53於晶片保持台40下側產生負壓，通過上述貫通孔使吸引力起作用。藉此，可朝圖9之箭頭方向拉伸半導體晶片4。
如圖9(a)所示，實施形態5亦係使用壓接頭48來保持半導體晶片4。
[實施形態5之動作]
於實施形態5中，於使半導體晶片4載置於橡膠針54上之狀態下，藉由負壓產生機構53朝圖9(a)之箭頭方向產生吸引力。藉由上述方式，將半導體晶片4朝圖下方側拉伸，而將半導體晶片4固定成圖9(a)之位置關係。
然後，如圖9(a)所示，使壓接頭48與半導體晶片4接觸之狀態下，藉由真空吸附來進行半導體晶片之接收。如上所述，於凸塊5與橡膠筒夾42未接觸之情況下，支持著半導體晶片4。因此，即使高溫之壓接頭48與半導體晶片4接觸而導致凸塊5熔融，亦不會產生凸塊5塌壞等不良問題。
特別是，根據實施形態5，可藉由橡膠針54而有效利用半導體晶片4之凸塊形成面側之角部區域，可支持半導體晶片4。再者，由於橡膠針54具有彈力，故亦具有可有效防止交接時半導體晶片4產生破損之優點。
已交接至壓接頭48之半導體晶片4會立即達到高溫，而使凸塊5熔融。之後，可與實施形態1至實施形態3同樣地進行壓接。由於可於使凸塊5熔融之狀態下進行半導體晶片4之壓接步驟，故與實施形態1至實施形態3同樣，可縮減加熱器溫度之上升時間。
再者，實施形態4、5之不同點在於，於實施形態5中，於半導體晶片之交接時，凸塊未與其他物體接觸，而於實施形態4中，於半導體晶片之交接時，凸塊與橡膠筒夾42接觸。
[實施形態5之變形例]
例如，可使用如圖10(a)、(b)所示之各種支持構件來代替橡膠針54。又，亦可使用利用橡膠以外之其他材料所形成的構件來代替橡膠針54。
2．．．基板
3、5、8．．．凸塊
4、7．．．半導體晶片
10．．．平台
12．．．壓接頭
14．．．加熱器
15．．．控制部
16．．．頭部位置控制機構
17．．．臂部
18．．．平台
19．．．加熱器
20．．．攝像機
22．．．LED照明燈
23．．．控制部
30．．．雷射位移計
32．．．雷射位移計
34．．．控制部
40．．．晶片保持台
42．．．橡膠筒夾
43．．．空氣噴射機構
44．．．導件
48．．．壓接頭
53．．．負壓產生機構
54．．．橡膠針
D、H．．．距離
GAP．．．間隙
圖1(a)、(b)、(c)係表示本發明實施形態1之製造裝置構成的圖。
圖2係實施形態1中攝像機20所拍攝之影像之示意圖。
圖3係按照時間推移來說明實施形態1之製造方法中加熱器之溫度與壓接頭之位置的圖。
圖4係表示與實施形態1相對之比較例的圖。
圖5(a)、(b)係表示本發明實施形態2之裝置構成的圖。
圖6(a)、(b)、(c)係表示本發明實施形態3之製造裝置構成的圖。
圖7(a)、(b)係表示本發明實施形態4之進行晶片交接方法之裝置構成的圖。
圖8(a)、(b)係表示實施形態4之變形例的圖。
圖9(a)、(b)、(c)係表示本發明實施形態5之進行晶片交接方法之裝置構成的圖。
圖10(a)、(b)係表示實施形態5之變形例的圖。
2．．．基板
3、5．．．凸塊
4．．．半導體晶片
10．．．平台
12．．．壓接頭
14．．．加熱器
16．．．頭部位置控制機構
20．．．攝像機
22．．．LED照明燈
23．．．控制部

Claims (4)

  1. 一種半導體裝置之製造方法，其特徵為具有：保持步驟，係以附有加熱器之壓接頭(bonding head)將具有複數個第1凸塊之半導體晶片予以保持，該等複數個第1凸塊係分別具備前端；載置步驟，係將具有複數個第2凸塊之基板載置於平台(stage)，該等複數個第2凸塊係具有分別與上述第1凸塊的上述前端對應之前端，且連接於上述半導體晶片；配置步驟，係以上述半導體晶片的上述第1凸塊與上述基板的上述第2凸塊對向之方式，將保持上述半導體晶片之壓接頭配置於上述平台的上部；決定步驟，係決定上述壓接頭之下降距離；接觸步驟，係使上述壓接頭以上述下降距離之量而移動至下方，使上述半導體晶片的上述第1凸塊與上述基板的上述第2凸塊接觸；以及脫離步驟，係於上述接觸步驟之後，使上述壓接頭離開上述半導體晶片；上述保持步驟、上述載置步驟、上述配置步驟、上述決定步驟、上述接觸步驟及上述脫離步驟，係各自在上述半導體晶片的上述第1凸塊經由上述加熱器被加熱並熔融之狀態下進行；上述決定步驟係包含：為了測定從上述複數第1凸塊的複數上述前端到上述複數 第2凸塊的複數上述前端為止之距離，而以設置於上述半導體晶片及上述基板之側方向的攝像機取得影像之步驟；根據以上述攝像機取得之上述影像，算出從上述複數第1凸塊的複數上述前端到上述複數第2凸塊的複數上述前端為止之上述距離的平均值之步驟；以及根據上述平均值，決定上述壓接頭之上述下降距離的步驟。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於上述決定步驟中所決定之上述壓接頭的上述下降距離，係包含上述平均值與修正值。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述平台包含加熱器；上述平台係於上述接觸步驟中利用上述加熱器而被加熱。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中，具有上述第2凸塊之上述基板係為半導體晶片。
TW97142607A 2007-11-16 2008-11-05 半導體裝置之製造方法 TWI467681B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007298500A JP5167779B2 (ja) 2007-11-16 2007-11-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200933792A TW200933792A (en) 2009-08-01
TWI467681B true TWI467681B (zh) 2015-01-01

Family

ID=40640851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97142607A TWI467681B (zh) 2007-11-16 2008-11-05 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US20090127315A1 (zh)
JP (1) JP5167779B2 (zh)
KR (1) KR20090050989A (zh)
CN (1) CN101436560B (zh)
TW (1) TWI467681B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8651359B2 (en) * 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) * 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
JP5565966B2 (ja) * 2011-01-26 2014-08-06 パナソニック株式会社 部品実装方法および部品実装装置
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JP5973753B2 (ja) * 2012-03-08 2016-08-23 東レエンジニアリング株式会社 チップ受け渡し治具およびチップ受け渡し方法
US9136243B2 (en) 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
JP6450923B2 (ja) 2013-12-20 2019-01-16 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置
CN104201122B (zh) * 2014-08-13 2017-08-11 通富微电子股份有限公司 热压焊头水平调节的方法
CN107533996B (zh) * 2015-04-10 2021-02-23 Ev 集团 E·索尔纳有限责任公司 衬底固持器和用于接合两个衬底的方法
JP6581389B2 (ja) * 2015-05-12 2019-09-25 東芝メモリ株式会社 半導体装置の製造装置及び製造方法
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
JP6553459B2 (ja) * 2015-09-09 2019-07-31 東芝メモリ株式会社 半導体装置の製造方法および実装装置
US10472823B2 (en) * 2016-06-24 2019-11-12 Apache Industrial Services, Inc. Formwork system
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더
WO2019059879A1 (en) 2017-09-19 2019-03-28 Google Llc PILLARS AS FALLS FOR PRECISE CHIP CHIP SEPARATION
KR102252552B1 (ko) * 2019-05-03 2021-05-17 주식회사 프로텍 플립칩 레이저 본딩 시스템
CN111128773A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种贴装芯片的方法
CN114364940B (zh) * 2020-07-30 2024-10-01 株式会社新川 安装装置以及安装装置中的平行度检测方法
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法
KR102537573B1 (ko) * 2023-01-27 2023-05-30 주식회사 엠아이이큅먼트코리아 플립 칩 레이저 본딩장치의 본딩 툴

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073873A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置
US7148081B2 (en) * 2003-05-30 2006-12-12 Renesas Technology Corp. Method of manufacturing a semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859718A (en) * 1973-01-02 1975-01-14 Texas Instruments Inc Method and apparatus for the assembly of semiconductor devices
US5368217A (en) * 1993-08-25 1994-11-29 Microelectronics And Computer Technology Corporation High force compression flip chip bonding method and system
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH09153525A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JP3335826B2 (ja) * 1995-12-05 2002-10-21 株式会社日立製作所 はんだバンプの測定装置
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
JP2002110740A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 半導体装置の実装方法及び実装装置
JP2004119430A (ja) * 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
KR100758811B1 (ko) * 2003-09-22 2007-09-13 가부시키가이샤 무라타 세이사쿠쇼 발광소자의 장착방법 및 장착장치
JP2005259925A (ja) * 2004-03-11 2005-09-22 Sony Corp 実装方法
JP2006054275A (ja) * 2004-08-11 2006-02-23 Sony Corp 半導体装置の製造方法および半導体製造装置
JP2006177730A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 撮像検査装置および方法
CN100363709C (zh) * 2005-03-25 2008-01-23 鸿富锦精密工业（深圳）有限公司 激光量测机台扫描精度验证方法
JP4669371B2 (ja) * 2005-10-12 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置の製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148081B2 (en) * 2003-05-30 2006-12-12 Renesas Technology Corp. Method of manufacturing a semiconductor device
JP2006073873A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置

Also Published As

Publication number Publication date
JP5167779B2 (ja) 2013-03-21
KR20090050989A (ko) 2009-05-20
CN101436560A (zh) 2009-05-20
JP2009124047A (ja) 2009-06-04
TW200933792A (en) 2009-08-01
CN101436560B (zh) 2012-06-20
US20090127315A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
TWI467681B (zh) 半導體裝置之製造方法
US9120169B2 (en) Method for device packaging
US8967452B2 (en) Thermal compression bonding of semiconductor chips
CN107768285B (zh) 用于半导体芯片的拾取和转移及结合的方法和系统
US9425163B2 (en) Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
US8381966B2 (en) Flip chip assembly method employing post-contact differential heating
KR102363436B1 (ko) 반도체 칩의 레이저 컴프레션 본딩장치 및 본딩방법
CN109155261B (zh) 半导体装置的制造方法和制造装置
TW201521142A (zh) 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法
JP2010041001A (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP2009200203A (ja) ダイボンディング装置及びダイボンディング方法
JP6083041B2 (ja) 接合方法、接合システム、および半導体デバイスの製造方法
US10784130B2 (en) Bonding apparatus
JP2017034282A (ja) 接合システム、接合方法、および半導体デバイスの製造方法
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
CN112218517B (zh) 安装装置
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법
CN110739238A (zh) Cof封装方法
US20240178182A1 (en) Apparatus and method for flip chip laser bonding
JP5753805B2 (ja) 実装装置およびその制御方法
JP4119031B2 (ja) レベリング装置、レベリング方法、ボンディング装置及びボンディング方法
JP2024149461A (ja) 熱圧着接合装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees