KR20220084744A - 본딩장치 및 본딩장치의 보정방법 - Google Patents

본딩장치 및 본딩장치의 보정방법 Download PDF

Info

Publication number
KR20220084744A
KR20220084744A KR1020200174522A KR20200174522A KR20220084744A KR 20220084744 A KR20220084744 A KR 20220084744A KR 1020200174522 A KR1020200174522 A KR 1020200174522A KR 20200174522 A KR20200174522 A KR 20200174522A KR 20220084744 A KR20220084744 A KR 20220084744A
Authority
KR
South Korea
Prior art keywords
bonding
mark
picker
semiconductor material
vision
Prior art date
Application number
KR1020200174522A
Other languages
English (en)
Inventor
윤웅환
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020200174522A priority Critical patent/KR20220084744A/ko
Publication of KR20220084744A publication Critical patent/KR20220084744A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 개별적으로 다이싱된 반도체 자재를 기판에 본딩시키는 본딩장치 및 본딩장치의 보정방법에 관한 것이다. 특히 본 발명은 본딩픽커의 이동을 최소화함으로써 본딩픽커의 이동에 따른 열변형을 방지하고, 본딩픽커의 승하강에 따른 위치 오차를 보정함으로써 본딩픽커의 정밀도를 개선할 수 있는 본딩장치 및 본딩장치의 보정방법을 제공한다. 본 발명에 따르면, 다이렉트 본딩을 위한 정밀도 개선과 본딩 퀄리티 확보를 위해 본딩픽커를 보정 함으로써, 장비 정밀도를 향상시킬 수 있다.

Description

본딩장치 및 본딩장치의 보정방법{BONDING APPARATUS AND CALIBRATION METHOD THEREOF}
본 발명은 개별적으로 다이싱된 반도체 자재를 기판에 본딩시키는 본딩장치 및 본딩장치의 보정방법에 관한 것이다.
본딩장치는 개별의 반도체 자재들이 다이싱된 웨이퍼를 공급받아, 픽커 등을 통해 반도체 자재를 기판에 본딩하는 장치이다.
본딩장치에 의해 다이들이 본딩된 기판은 패키지 등의 가공과정을 거쳐 반도체 소자로 제조된다. 기존에는 본딩을 수행하기 위하여 플럭스를 사용하는 플립칩 본딩장치와, 열압착 본딩장치를 주로 사용하였다. 플립칩 본딩장치는 반도체 자재에 플럭스를 침지한 후 플럭스 침지 상태를 검사하고 본딩기판에 본딩을 수행하기 때문에 본딩 시간이 오래 걸리는 문제가 있었다.
또한 열압착 본딩장치의 경우에는 본딩헤드가 반도체 자재를 픽업한 상태에서 고온과 고압으로 압착하여 본딩을 수행하기 때문에 반도체 자재에 가해지는 열과 압력으로 인한 스트레스로 자재에 영향을 주게 되며, 고온으로 히팅하기 위해 본딩헤드의 승온과 냉각을 반복하기 때문에 본딩 사이클이 길어져 생산성이 낮은 문제가 있다.
또한, 언더필로 NCF나 플럭스 등이 도포된 자재를 기판에 본딩하는 경우에 본딩을 위해 범프를 녹이는 열과 언더필에 사용되는 NCF와 플럭스를 밀어낼 수 있는 압력이 필요하므로 직접적인 압력과 열을 반도체 자재에 가하게 되면 생산성이 떨어질 수 밖에 없다.
따라서, 본딩시 플럭스를 침지하거나, 열에 의해 본딩 속도가 지연되는 본딩 방식이 아닌 생산성이 향상되는 하이브리드 본딩 방식이 대두되고 있다.
한편, 반도체 패키지의 경박단소화, 고용량화 및 고집적화를 구현하기 위해 3D 패키징 기술이 차세대 패키지 기술로 각광받고 있으며, 3D 패키징의 구현 및 반도체 패키지의 직접도를 높이는 방법으로 칩들을 적층하는 적층형 반도체 패키지 기술이 적용되고 있는 추세이다.
이를 위해 실리콘 관통전극(TSV)을 이용한 3D 패키징 방법이 사용되고 있으며, 더 높은 집적도를 위해 플럭스나 접착 필름, 솔더 범프와 같은 접합 매개체를 이용하지 않고 실리콘 관통전극(TSV)을 이용하여 TSV 다이를 적층 본딩하는 하이브리드 본딩장치가 사용되고 있다.
산화물 표면을 활성화하고 반응기를 붙여 저온 접합하는 기술인 하이브리드 본딩 방식은 한국등록특허 제10-2081703호(이하, '특허문헌 1' 이라 한다)에 기재된 바와 같이 TSV 다이를 마스터 웨이퍼 상에서 본딩을 수행하기 전에 접합 대상이 되는 기판 및/또는 TSV 다이의 표면에 활성화 플라즈마 처리를 수행한 후 TSV 다이를 가압하거나 승온하지 않고 기판에 본딩 시킨다.
최근 TSV들 간의 간격인 I/O 피치가 점차 미세화되면서 적층된 TSV 다이를 완전 접합시키기 위해 정밀도 확보가 매우 중요하다.
본딩장치를 장시간 가동할 경우, 픽커 등과 같은 가동부에 리니어웨이의 구름 마찰에 의한 열이 발생하게 되며, 이러한 열로 인해, 가동부의 미세한 신장 및 변형이 발생하게 된다. 이러한 변형은 본딩기판에 반도체 자재를 본딩 시, 위치 오차를 발생시킬 수 있으며, 이로 인해, 불량 반도체 자재가 생산될 수 있다.
특히, 본딩장치가 요구하는 정밀도가 낮은 경우에는 일정 범위 내의 열에 의한 영향을 받는 변화에도 정밀도가 SPEC 범위를 벗어나지 않을 수 있으나, 보다 높은 정밀도를 요구하는 본딩장치의 경우, 해당 변화에 의해 SPEC에 충족하는 장비 정밀도가 나오지 않을 수 있다.
따라서, 본딩장치의 가동부의 신장 및 변형에 대응하여 본딩픽커가 본딩기판의 정위치에 본딩되도록 보정을 수행하여 장비 정밀도를 높여야 할 필요성이 있다.
한국등록특허 제10-2081703호
본 발명은 전술한 문제를 해결하기 위해 안출된 본딩장치 및 본딩장치의 보정방법에 관한 것으로서, 다이렉트 본딩을 위한 정밀도 개선과 본딩 퀄리티 확보를 위해 본딩픽커와 본딩기판의 상대위치를 보정함으로써, 장비 정밀도를 향상시킨 본딩장치 및 본딩장치의 보정방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 본딩픽커의 이동을 최소화함으로써 본딩픽커의 이동에 따른 열변형을 방지하고, 본딩픽커의 승하강에 따른 위치 오차를 보정함으로써 본딩픽커의 정밀도를 개선할 수 있는 본딩장치 및 본딩장치의 보정방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 본딩픽커가 별도의 BMC 지그(셋팅용 샘플자재)를 픽업하지 않아도 간편하게 본딩장치의 오프셋을 보정할 수 있는 본딩장치 및 본딩장치의 보정방법을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 본딩 장치는, Z축 방향으로 승강 가능하게 장착되며, 반도체 자재를 픽업하는 본딩픽커; 상기 본딩픽커의 일측에 장착되며, 하면에 피두셜마크가 구비되는 마크부; 상기 본딩픽커에 의해 픽업된 상기 반도체 자재가 본딩되는 본딩 기판이 상부에 거치되고, 상기 반도체 자재가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하게 구비되는 본딩테이블; 상기 본딩테이블의 일측에 구비되고, 1개 이상의 광경로를 가지며 상기 마크부의 피두셜마크를 촬상하는 본딩테이블 비전; 상기 본딩테이블 비전의 광경로 중 상기 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에 배치되며, 피두셜이 형성된 타겟; X축 및 Y축 방향으로 이동 가능하게 구비되고, 상기 본딩픽커에 픽업된 상기 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상하여 본딩대상 반도체 자재의 정렬 상태를 검사하거나, 마크부의 피두셜마크와 본딩테이블 비전의 피두셜을 동시에 촬상하여 위치 오차를 검사하기 위한 슬릿 비전; 및 상기 본딩테이블 비전 또는 상기 슬릿 비전의 검사 결과를 통해 산출된 위치오차에 따라 상기 본딩테이블을 X축 및 Y축 방향으로 이동시켜 위치 오차를 보정하는 제어부;를 포함하는 것을 특징으로 한다.
또한, 상기 본딩픽커 및 상기 마크부는 본딩헤드에 장착되어 함께 승강 가능하게 구비되며, 상기 마크부와 상기 본딩헤드 사이에 구비되어, 상기 마크부를 Z축 방향으로 별도 승강시키는 마크부 승강부를 더 포함하며, 상기 마크부 승강부는 상기 본딩픽커에 의한 반도체 자재의 본딩작업을 수행할 때는 상기 마크부를 상승시키는 것을 특징으로 한다.
또한, 상기 타겟의 피두셜은 상기 본딩기판의 상면과 동일한 높이에 형성되는 것을 특징으로 한다.
또한, 상기 슬릿 비전으로 상기 마크부를 검사할 때 상기 마크부의 높이는 상기 본딩픽커에 픽업된 반도체 자재의 하면과 동일한 높이로 셋팅되고 상기 본딩테이블 비전으로 상기 마크부를 검사할 때 상기 본딩헤드를 상기 본딩테이블의 본딩위치까지 하강시키며, 상기 마크부의 하강 높이는 상기 본딩픽커에 픽업된 반도체 자재가 상기 본딩기판에 본딩될 때의 상기 반도체 자재의 하면과 동일한 높이로 셋팅되는 것을 특징으로 한다.
본 발명의 일 특징에 따른 본딩 장치의 보정방법은, 본딩픽커와, 상기 본딩픽커의 일측에 장착되고 하면에 피두셜마크가 구비되는 마크부를 구비하며, 상기 본딩픽커와 상기 마크부를 Z축 방향으로 승강시키는 본딩헤드; 상기 본딩픽커에 의해 픽업된 상기 반도체 자재가 본딩되는 본딩 기판이 상부에 거치되고, 상기 반도체 자재가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하게 구비되는 본딩테이블; 상기 본딩테이블의 일측에 구비되고 1개 이상의 광경로를 가지며, 상기 마크부의 피두셜마크를 촬상하는 본딩테이블 비전, 상기 본딩테이블 비전의 광경로 중 상기 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에 배치되며 피두셜이 형성된 타겟; X축 및 Y축 방향으로 이동 가능하게 구비되고, 상기 본딩픽커에 픽업된 상기 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상하여 본딩대상 반도체 자재의 정렬 상태를 검사하기 위한 슬릿 비전을 구비하는 본딩 장치의 보정방법에 있어서, 가) 상기 마크부가 상기 본딩테이블 비전의 상부에 위치하도록 상기 본딩테이블을 상기 마크부의 하부로 위치시키는 단계; 나) 상기 마크부를 하강시키고 상기 본딩테이블 비전으로 상기 마크부의 피두셜마크와 상기 타겟의 피두셜의 위치 오차값을 산출하는 단계; 및 다) 상기 산출된 위치 오차에 기초하여 상기 본딩테이블을 X축 및 Y축 방향으로 보정하는 단계를 구비한다.
또한, 상기 가)단계는 a) 상기 본딩테이블을 상기 마크부의 하부로 위치시킨 상태에서 상기 슬릿 비전으로 상기 마크부의 피두셜마크와 상기 타겟의 피두셜을 동시에 촬상하여 촬상 결과에 따라 상기 마크부와 상기 타겟의 위치 오차값을 산출하는 단계; 및 b) 상기 산출된 위치 오차에 기초하여 상기 본딩테이블을 X축 및 Y축 방향으로 보정하여 상기 마크부의 피두셜마크 센터와 상기 타겟의 피두셜의 센터의 축을 일치시키는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 a)단계에서 상기 슬릿 비전으로 상기 마크부의 피두셜마크를 촬상하기 전에 상기 마크부의 높이는 상기 본딩픽커에 픽업된 반도체 자재의 하면 높이와 동일한 높이가 되도록 상기 마크부를 하강시키며, 상기 나)단계에서 상기 마크부가 상기 본딩픽커에 픽업된 반도체 자재가 상기 본딩기판에 본딩될 때의 상기 반도체 자재의 하면 높이와 동일한 높이가 되도록 상기 본딩헤드를 하강시키는 것을 특징으로 한다.
또한, 상기 다) 단계 이후에 라) 상기 본딩픽커가 상기 반도체 자재를 픽업한 상태에서 미리 결정된 본딩기판의 본딩위치에 상기 반도체 자재와 상기 본딩기판의 위치를 정렬하여 상기 반도체 자재를 본딩하는 단계를 더 포함하며, 상기 라) 단계는 상기 마크부만 상승시킨 상태에서 수행되는 것을 특징으로 한다.
또한, 상기 본딩 장치의 보정방법은 상기 본딩픽커에 픽업된 반도체 자재를 기판에 본딩하는 작업이 기설정된 소정 횟수 이상 수행되거나 또는 기설정된 소정 시간 경과되는 경우 수행되거나, 또는 상기 본딩픽커에 픽업된 반도체 자재를 기판에 본딩하는 작업을 수행하기 전 셋팅 용도로 수행되는 것을 특징으로 한다.
이상에서 살펴본 바와 같은 본 발명의 본딩장치 및 본딩장치의 보정방법에 따르면 다음과 같은 효과가 있다.
본딩픽커가 X축 또는 Y축으로 이동되지 않고, 본딩픽커의 이동을 최소화함으로써 본딩픽커의 이동에 따른 열변형을 방지할 수 있어 본딩픽커의 위치 틀어짐을 최소화할 수 있으며, 본딩픽커의 승하강에 따른 위치 오차를 보정함으로써 본딩픽커의 위치 어긋남을 최소화하여 본딩기판 상에 정확하게 본딩할 수 있는 효과가 있다.
또한, 본딩픽커의 위치 오차를 보정하는 과정에서 본딩픽커가 별도의 지그(BMC, 또는 검증용 시편, 셋팅용 샘플자재 등)를 픽업하여 캘리브레이션존에 내려놓고 비전으로 검사하는 등의 번거로움 및 검사시간의 지체없이 본딩픽커의 일측에 구비된 마크부를 통해 빠르고 간편하게 본딩픽커의 위치오차를 보정할 수 있다.
따라서 본딩픽커의 보정시에 UPH 저하없이 본딩장치의 정밀도를 확보할 수 있다. 특히 지그를 사용하는 경우 지그 보관에 따른 번거로움이 있으며, 지그의 반복적인 사용으로 지그가 닳거나 손상이 되어 지그 피두셜마크의 인식률이 저하될 수 있어 정확한 보정을 수행하기 어려운 문제가 있으며, 자재의 종류가 변경되는 경우 해당 자재에 맞는 지그를 사용하여 새로운 보정을 수행해야 하는 문제가 있다. 그러나, 본 발명은 지그 대신에 본딩픽커의 일측에 구비된 마크부를 통해 본딩픽커의 위치 보정을 수행할 수 있어 지그 교체 또는 지그 관리에 대한 어려움, 지그 피두셜마크의 인식률 문제 등을 해소할 수 있게 된다.
또한, 본딩테이블 비전에 피두셜이 형성된 타겟을 배치시키고, 슬릿 비전으로 본딩픽커의 마크부와 본딩테이블 비전의 피두셜을 검사하여 본딩테이블 비전의 센터와 마크부의 피두셜마크의 센터를 일치시키는 과정을 통해 본딩픽커와 본딩기판의 축을 정렬(일치)시킬 수 있으며, 축을 일치시킨 상태에서 마크부를 하강시켜 본딩테이블 비전으로 마크부의 피두셜마크를 검사함으로써 본딩픽커의 승하강에 따른 위치 오차를 보정할 수 있는 효과가 있다.
즉, 슬릿 비전과 본딩테이블 비전을 이용하여 본딩픽커와 본딩기판의 축이 일치되도록 위치 오차를 산출하고, 산출된 위치 오차에 따라 본딩테이블이 이동하여 위치 오차를 보정하고, 본딩픽커의 승하강에 따른 위치 오차에 기초하여 본딩테이블이 이동하여 위치 오차를 보정함으로써 본딩픽커에 픽업된 반도체 자재를 미리 결정된 본딩기판의 정위치에 오차없이 본딩할 수 있다.
또한, 본딩픽커의 일측에 장착되는 마크부를 별도로 승하강 가능하게 구비시킴으로써, 본딩픽커에 의한 반도체 자재의 픽업 작업과 픽업된 반도체 자재의 본딩 작업시에는 마크부를 상승시킨 상태로 유지하여 간섭을 방지할 수 있으며, 마크부를 슬릿 비전 또는 본딩테이블 비전으로 비전 검사를 수행할 때는 본딩픽커에 픽업된 반도체 자재의 하면 높이와 동일한 높이에서 수행되므로 정확한 위치오차 산출이 가능하다.
도 1은 본 발명의 일실시예에 따른 본딩장치의 평면도.
도 2는 본 발명의 본딩장치의 보정방법의 개략도.
도 3a 내지 도 3c는 본 발명의 본딩장치의 보정방법을 도시한 도.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "구비하다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하의 설명에서, X축 방향은 좌우 방향을 의미하고, Y축 방향은 전후 방향을 의미하고, Z축 방향은 상하 방향을 의미한다.
이하, 도 1을 참조하여, 본 발명의 본딩장치(10)에 대해 설명한다.
도 1은 본 발명의 일실시예에 따른 본딩장치의 평면도이다.
본딩장치(10)는 자재공급부로부터 개별화된 자재(D)를 공급받아, 픽커들을 통해 자재(D)를 기판에 본딩하는 장치이다.
도 1에 도시된 바와 같이, 본 발명의 본딩장치(10)는 Z축 방향으로 승강 가능하게 장착되며, 반도체 자재를 픽업하는 본딩픽커(523, 525, 533, 535)와, 상기 본딩픽커(523, 525, 533, 535)의 일측에 장착되며, 하면에 피두셜마크(611, 621, 631, 641)가 구비되는 마크부(610, 620, 630, 640)와, 상기 본딩픽커에 의해 픽업된 반도체 자재가 본딩되는 본딩 기판이 상부에 거치되고, 본딩픽커(523, 525, 533, 535)에 픽업된 반도체 자재(D)가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하게 구비되는 본딩테이블(510)과 본딩테이블의 일측에 구비되고 1개 이상의 광경로를 가지며, 상기 마크부의 피두셜마크(611, 621, 631, 641)를 촬상하는 본딩테이블 비전(730, 740)과, 본딩테이블 비전(730, 740)의 광경로 중 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에 배치되며, 피두셜(711, 721)이 형성된 타겟(710, 720)과, X축 및 Y축 방향으로 이동 가능하게 구비되고, 본딩픽커에 픽업된 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상하여 본딩대상 반도체 자재의 정렬 상태를 검사하거나, 마크부의 피두셜마크(611, 621, 631, 641)와 본딩테이블 비전의 피두셜(711,721)을 동시에 촬상하여 위치 오차를 검사하기 위한 슬릿 비전(540, 550)과, 상기 본딩테이블 비전(730, 740) 또는 상기 슬릿 비전(540, 550)의 검사 결과에 따라 위치 오차를 산출하고, 산출된 위치 오차에 따라 본딩테이블을 X축 및 Y축 방향으로 이동시켜 위치 오차를 보정하는 제어부(미도시)를 포함한다.
본 발명의 일실시예에 따른 본딩장치(10)는 도 1에 도시된 바와 같이 본딩픽커가 양측에 각각 2개 구비되고, 본딩테이블에 하나의 본딩 기판이 상부에 거치되며, 본딩테이블이 X축 및 Y축 방향으로 이동하여 본딩픽커의 하부로 이동하여 본딩픽커에 픽업된 반도체 자재를 본딩 기판에 본딩할 수 있다.
이를 위해 본딩픽커는 본딩테이블을 기준으로 상기 본딩테이블의 양측 상부에 각각 고정 장착될 수 있다. 본딩픽커에 픽업된 각각의 반도체 자재와 본딩 기판의 상면을 동시에 촬상하기 위한 슬릿 비전과 본딩테이블 비전도 본딩테이블을 기준으로 양측에 각각 구비될 수 있다
이하, 본 발명의 본딩장치(10)의 각각의 구성에 대하여 보다 자세히 설명한다.
본딩픽커는 본딩테이블의 상부에 Z축 방향으로 승하강 가능하게 장착되며, 캐리어(미도시) 또는 트레이(미도시) 등에 안착된 반도체 자재를 픽업하는 기능을 하며, θ방향으로 회전 가능하게 구비될 수 있다.
이때 각각의 본딩픽커는 양측에 1개 이상 구비될 수 있으며, 본딩픽커에 의한 본딩 속도를 향상시키기 위해 양측에 각각 2개 이상 구비될 수도 있다. 도 1에는 본딩기판을 기준으로 양측에 각각 2개씩 대칭되게 구비된 것으로 도시되어 있지만, 어느 한 측에 1개, 2개, 3개 등, 그 이상 구비될 수도 있다.
본딩픽커는 제1 본딩픽커(520)와 제2 본딩픽커(530)를 포함하여 구성될 수 있으며, 제1 본딩픽커(520)과 제2 본딩픽커(530)는 배치 위치만 다를 뿐 그 구성과 기능은 동일하므로, 제1 본딩픽커(520)를 예로 들어 설명한다.
제1 본딩픽커(520)는 상부 프레임(501)에 고정 설치되는 제1 본딩픽커 바디(521)와, 제1 본딩픽커 바디(521)에 각각 개별적으로 승하강 가능하게 설치되는 제1-1, 1-2 승하강부(522, 524);와, 제1-1 승하강부(522)에 설치되며 반도체 자재(D)를 픽업하는 제1-1 본딩픽커(523);와, 제1-2 승하강부(524)에 설치되며 반도체 자재(D)를 픽업하는 제1-2 본딩픽커(525);를 포함하여 구성될 수 있다.
제1 본딩픽커 바디(521)에는 제1-1 승하강부(522)와 제1-2 승하강부(524)가 각각 개별적으로 Z축 방향으로 승하강 가능하게 설치되어 제1-1 승하강부(522)와 제1-2 승하강부(524)가 Z축 방향으로 승하강함에 따라, 제1-1 본딩픽커(523)와 제1-2 본딩픽커(525)는 각각 Z축 방향으로 승하강하게 된다.
이와 같은 구성에 의해, 제1-1 본딩픽커(523) 및 제1-2 본딩픽커(525)는 각각 개별적으로 Z축 방향으로 승하강 가능하게 제1 본딩픽커 바디(521)에 설치된다.
여기서 제1 본딩픽커 바디(521)는 일체로 형성되어 상부 프레임(501)에 설치될 수 있지만 제1-1 본딩픽커(523) 및 제1-2 본딩픽커(525)에 개별적으로 설치되어 본딩픽커의 승하강시 발생할 수 있는 상호간의 진동 영향을 최소화할 수 있으며 유지 보수를 용이하게 할 수 있다.
본딩픽커의 일측에는 본딩픽커와 나란하게 구비되며, 하면에 피두셜마크가 구비되는 마크부가 장착된다.
이때 본딩픽커와 마크부는 본딩헤드에 장착되어 함께 승강 가능하게 구비된다.
제1-1, 1-2 본딩픽커(523, 525)는 제1-1, 1-2 승하강부(522, 524)에 의해 제1-1, 1-2 본딩픽커(523, 525)와 제1-1, 1-2 마크부(610, 620)가 함께 승하강 가능하게 구비된다.
마크부는 본딩픽커가 자재를 픽업했을 때 자재의 본딩되는 면, 즉 반도체 자재의 하면과 동일한 높이까지 하강한다.
또한 마크부와 제1-1, 1-2 승하강부(522, 524) 사이에는 마크부를 Z축 방향으로 별도 승강시키는 마크부 승강부를 더 포함할 수 있다. 제1-1, 1-2 마크부(610, 620) 각각은 제1-1, 1-2 마크부 승강부(613,623)에 의해 제1-1, 1-2 본딩픽커(523, 525)와 별개로 추가적인 승하강이 가능하다. 제1-1 마크부(610) 및 제1-2 마크부(620)는 각각 개별적으로 Z축 방향으로 승하강 가능하게 제1-1 승하강부(522) 및 제1-2 승하강부(524) 각각에 설치된다.
즉, 제1-1, 1-2 마크부(610, 620)는 제1-1, 1-2 본딩픽커(523, 525)의 제1-1, 1-2 승하강부(522, 524)가 승하강 운동하면서 발생하는 열변형에 따른 위치 오차를 보정하기 위해 구비 되므로 제1-1, 1-2 본딩픽커(523, 525)가 설치되는 제1-1, 1-2 승하강부(522, 524)에 함께 설치될 수 있으며 제1-1, 1-2 마크부(610, 620)는 제1-1, 1-2 본딩픽커(523, 525)의 본딩 작업에 간섭을 방지하기 위해 제1-1, 1-2 본딩픽커(523, 525)의 하면보다 상승된 상태를 유지해야 하므로 별개로 추가적인 마크부 승강부(613,623)가 설치된다.
본 발명의 마크부는 본딩픽커가 별도의 반도체 자재 또는 별도의 지그(BMC, 검증용 시편, 셋팅용 샘플자재)를 픽업하지 않고도, 마크부의 피두셜마크를 검사함으로써 본딩 픽커의 본딩 옵셋(오차)을 보정할 수 있는 구성이다. 여기서 피두셜마크는 본딩 픽커의 본딩 옵셋(오차)을 산출하기 위한 기준 마크로서, 원형이 될 수도 있고 십자 또는 다각형의 형상을 가질 수 있으며, 피두셜마크는 한 개 또는 그 이상이 형성될 수도 있다. 이를 통해 마크부의 피두셜마크를 검사하면 사전에 입력된 피두셜마크와 본딩픽커의 미리 설정된 간격 정보를 통해 피두셜마크를 검사함으로써 본딩픽커의 기구 변형에 따른 본딩 옵셋을 파악할 수 있게 된다.
따라서, 마크부가 본딩픽커와 함께 승강 가능하게 구비되면, 본딩픽커의 승하강에 따른 위치 오차를 마크부의 피두셜마크를 통해 간접적으로 알 수 있게 되므로, 바람직하게는 본딩픽커와 마크부가 함께 승강 가능하게 구비되는 것이 좋다.
또한 마크부는 본딩픽커로 반도체 자재를 픽업하거나 또는 반도체 자재를 본딩기판에 본딩하는 작업을 수행할 때는 본딩픽커의 작업에 간섭이 되지 않도록 마크부만 상승시켜 본딩픽커의 작업에 영향을 주지 않으며, 마크 검사를 수행할 때는 본딩픽커에 실제 픽업된 반도체 자재의 높이 또는 본딩픽커에 픽업된 반도체 자재를 본딩하는 높이까지 하강하여 마크부를 본딩픽커의 작업 높이에 맞출 수 있다.
마크부는 제1-1 본딩픽커(523)의 일측에 구비되는 제1-1 마크부(610)와, 제1-2 본딩픽커(525)의 일측에 구비되는 제1-2 마크부(620)와, 제2-1 본딩픽커(533)의 일측에 구비되는 제2-1 마크부(630)와, 제2-2 본딩픽커(535)의 일측에 구비되는 제2-2 마크부(640)를 포함하여 구성될 수 있다.
마크부의 피두셜마크는 제1-1 마크부(610)의 하면에 구비되는 제1-1 마크부의 피두셜마크(611)와, 제1-2 마크부(620)의 하면에 구비되는 제1-2 마크부의 피두셜마크(621)와, 제2-1 마크부(630)의 하면에 구비되는 제2-1 마크부의 피두셜마크(631)와, 제2-2 마크부(640)의 하면에 구비되는 제2-2 마크부의 피두셜마크(641)를 포함하여 구성될 수 있다.
이와 같이, 제1-1, 1-2 마크부(610, 620)는, 그 하면 각각에 제1-1, 1-2 마크부의 피두셜마크(611, 621)가 형성됨으로써 제1-1, 1-2 마크부(610, 620)를 통해 제1-1, 1-2 본딩픽커(523, 525)의 정렬 상태 검사에 사용될 수 있다
본 발명은 서로 대칭되게 구비되는 본딩픽커 사이에 구비되며 본딩이 완료된 기판의 본딩 상태를 검사하기 위하여 본딩테이블(510)의 상부에 배치되는 PBI 비전(560)을 더 포함하여 구성될 수 있다.
본 발명의 PBI 비전(560)은 자재가 기판의 정위치에 본딩되었는지 여부를 검사할 수 있다.
PBI 비전은 제1, 2 본딩픽커(520, 530) 사이에 배치되어 양측 중 어느 한 측에서 자재 본딩이 완료되면 다른 측 본딩픽커의 하부로 본딩테이블이 이동하는 과정에서 앞서 본딩된 자재가 정위치에 본딩되어 있는지 여부를 검사할 수 있다.
본딩테이블이 각각의 본딩픽커의 하부로 이동하는 과정에서 PBI 비전(560)으로 기판에 본딩된 상태를 검사하게 되면 작업이 완료된 후 별도의 검사가 불필요하므로 공정시간 단축에 따른 UPH 향상 효과가 있다. 물론, 본딩기판의 전 영역에 본딩이 완료된 후에 본딩된 상태를 검사할 수도 있다. PBI 비전의 검사결과를 통해 기판에 본딩된 자재의 정위치를 확인한 후 오차가 기설정 범위를 벗어날 경우 본딩픽커와 본딩테이블의 오차 보정을 수행할 수 있다
본 발명의 본딩테이블(510)은 본딩픽커에 픽업된 자재가 본딩되는 본딩기판이 상부에 거치되고, 반도체 자재가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하다.
본딩기판은 자재가 옥사이드 결합되는 자재로서 베어(bear) 웨이퍼를 의미하나, 이 외에도 본 발명의 기판은 자재가 본딩되는 웨이퍼, 반도체 기판, 실리콘 기판, 유리 기판 등이 될 수 있다.
본 발명의 본딩장치는 정밀도 향상을 위해 본딩픽커가 고정된 상태이므로 본딩픽커에 픽업된 반도체 자재가 본딩될 수 있도록, 본딩테이블(510)이 X축 및 Y축 방향으로 이동됨으로써, 반도체 자재가 미리 결정된 본딩 기판의 본딩 위치에 반도체 자재를 본딩시킬 수 있다.
즉, 본딩테이블(510)은 본딩픽커에 픽업된 반도체 자재가 미리 결정된 본딩 위치에 본딩될 수 있도록 X축 및 Y축 방향으로 이동되어 본딩기판을 본딩픽커의 하부에 위치시킨다.
본딩테이블 비전은 본딩테이블(510)의 일측에 구비되고, 1개 이상의 광경로를 가지며, 마크부의 피두셜마크를 촬상한다.
이때 본딩테이블 비전의 광경로 중 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에는 피두셜이 형성된 타겟이 배치된다. 이때 피두셜은 검사 대상이 되는 마크부의 피두셜마크와의 상대 위치를 산출하기 위한 기준 마크로서, 원형이 될 수도 있고 십자 또는 다각형의 형상을 가질 수 있다. 즉, 기준 마크의 중심을 용이하게 산출하기 위하여 타겟에 피두셜이 형성되며, 상기 피두셜은 하나 또는 그 이상 구비될 수 있다.
따라서, 본딩테이블 비전은 타겟의 피두셜의 하부에서 타겟의 피두셜의 상부 방향으로 타겟의 피두셜과 마크부의 피두셜마크를 동시에 촬상함으로써 타겟의 피두셜과 마크부의 피두셜의 상대 위치를 산출할 수 있다.
또한 마크부의 피두셜과 타겟의 피두셜마크는 서로 다른 크기 또는 서로 다른 모양으로 형성되어 상대 위치를 쉽게 파악할 수도 있다.
본딩테이블 비전은, 타겟의 하부에 위치하는 반사판;과, 반사판에 광을 조사하여 타겟의 하부를 촬상하는 본딩테이블 비전 카메라;를 포함하여 구성될 수 있으며, 비전 카메라를 통해 입사된 광이 반사판에 의해 반사되어 광경로가 수직으로 변하면서 타겟을 관통하여 마크부의 피두셜마크 측으로 전달되는 방식으로 마크부의 피두셜마크와 타겟의 피두셜을 함께 검사할 수 있게 된다.
이를 위해 본 발명의 타겟은 투명한 플레이트로 구비될 수 있으며, 양측으로부터 피두셜을 관찰할 수 있다. 즉, 본딩테이블 비전으로 타겟의 하면 방향을 검사할 수 있고, 슬릿 비전으로 타겟의 상면 방향을 검사할 수 있다.
타겟은 피두셜(711)이 새겨진 제1 타겟(710)과 피두셜(721)이 새겨진 제2 타겟(720)을 포함하여 구성될 수 있으며, 제1 타겟(710)과 제2 타겟(720)은 서로 대칭되게 본딩테이블(510)의 좌우 양측에 각각 구비된다.
본딩테이블 비전은 제1 타겟(710)을 촬상하는 제1 본딩테이블 비전(730)과, 제2 타겟(720)을 촬상하는 제2 본딩테이블 비전(740)을 포함하여 구성될 수 있다. 제1 본딩테이블 비전(730)과 제2 본딩테이블 비전(740)은 서로 대칭되게 본딩테이블(510)의 좌우 양측에 각각 구비될 수 있으며, 배치 위치만 다를 뿐 그 구성과 기능은 동일하다.
제1 본딩테이블 비전(730)을 예로 들어 설명하면, 제1 본딩테이블 비전(730)은, 제1 타겟(710)의 하부에 위치하는 제1반사판(731);과, 제1반사판(731)에 광을 조사하여 제1 타겟(710)의 하부를 촬상하는 제1 본딩테이블 비전 카메라(733)를 포함하여 구성될 수 있으며, 제1 타겟의 피두셜(711)의 하부에서 제1 타겟의 피두셜(711)의 상부 방향으로 제1 타겟의 피두셜(711) 및 제1-1 마크부의 피두셜마크(611)(또는 제1-2 마크부의 피두셜마크(621))를 동시에 촬상하는 기능을 한다.
이러한 본딩테이블 비전은 타겟의 피두셜과 마크부의 피두셜마크를 Z축 동축으로 동시에 촬영하여 본딩픽커의 하강시 발생되는 위치오차를 산출하게 된다. 제어부는 본딩테이블 비전의 검사 결과를 통해 산출된 위치오차에 따라 본딩테이블을 X축 및 Y축 방향으로 이동시켜 위치 오차를 보정할 수 있다.
한편, 본딩픽커가 캐리어(미도시) 또는 트레이(미도시)에 구비된 반도체 자재를 픽업하면, 본딩테이블은 상기 본딩픽커에 픽업된 반도체 자재를 본딩하기 위해 본딩픽커의 하부로 이송한다. 이때 슬릿 비전(540,550)으로 본딩픽커에 픽업된 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상할 수 있다. 본 발명의 슬릿 비전은 본딩테이블을 기준으로 양측에 한 쌍 구비되어 제1 슬릿 비전(540)과 제2 슬릿 비전(550)으로 구성된다. 이들은 배치 위치만 다를 뿐 그 구성과 기능은 동일하므로 제1 슬릿 비전(540)을 예로 들어 설명한다.
제1 슬릿 비전(540)은 X축 및 Y축으로 이동 가능하게 구비되며, 제1-1 본딩픽커(523) 또는 제1-2 본딩픽커(525)에 픽업된 자재의 위치를 확인하는 제1업룩킹 렌즈(541);와, 제1-1 본딩픽커(523) 또는 제1-2 본딩픽커(525)에 픽업된 자재가 본딩되는 기판의 본딩 위치를 확인하는 제1다운룩킹 렌즈(543);를 포함하여 구성될 수 있다.
제1 슬릿 비전(540)은 2안 광학계(2시야 비전)로 구성되며, 제1업룩킹 렌즈(541)와 제1다운룩킹 렌즈(543)는 Z축방향으로 동축에 구비되기 때문에 본딩픽커에 픽업된 반도체 자재와 반도체 자재가 본딩될 본딩기판을 동시에 검사할 수 있게 된다.
따라서, 제1 슬릿 비전(540)은 제1업룩킹 렌즈(541)에서 촬영된 제1-1 본딩픽커(523)에 픽업된 자재의 위치와, 제1다운룩킹 렌즈(543)에서 촬영된 기판의 미리 결정된 본딩 위치를 비교하여 자재를 본딩하고자 하는 본딩 위치를 동시에 검사하여 본딩기판과 본딩픽커의 정렬 상태를 확인할 수 있다.
제1 슬릿 비전(540)의 검사 결과에 따라서, 본딩기판의 미리 결정된 본딩 위치가 제1-1 본딩픽커(523)의 하부에 제대로 위치하지 않을 경우, 본딩테이블(510)이 X축 및 Y축 이동하여 본딩기판의 본딩 위치가 미리 결정된 정위치에 위치되도록 본딩 오차를 보정함으로써, 본딩기판의 미리 결정된 본딩 위치와 제1-1 본딩픽커(523)의 위치가 동축에 위치되도록 정렬하게 된다.
또한 제1 슬릿 비전(540)은 본딩픽커에 픽업된 자재 대신에 본딩픽커의 일측에 구비된 마크부의 피두셜마크와 타겟의 피두셜을 동시에 검사함으로써 본딩픽커의 승하강에 따른 위치 오차를 산출할 때 이용될 수도 있다.
즉, 제1 슬릿 비전(540)으로 본딩픽커가 반도체 자재를 본딩하기 전 상승된 상태의 위치를 검사하고 제1 본딩테이블 비전으로 본딩픽커가 반도체 자재를 본딩하기 위해 하강한 상태의 위치를 검사함으로써 이 둘의 위치 오차를 검사하여 본딩픽커의 승하강에 따른 위치 오차를 산출할 수 있게 되는 것이다.
이를 위해 타겟의 피두셜은 본딩기판의 상면과 동일한 높이에 형성되는 것이 바람직하며, 슬릿 비전으로 마크부의 피두셜마크를 검사할 때 마크부의 높이는 본딩픽커에 픽업된 반도체 자재의 하면과 동일한 높이로 셋팅되는 것이 바람직하다.
물론, 본딩테이블 비전으로 마크부를 검사할 때 본딩헤드를 본딩테이블의 본딩위치까지 하강시켜야 본딩픽커의 승하강 구동에 따른 위치 오차를 검출할 수 있으며, 이때 마크부의 하강 높이는 본딩픽커에 픽업된 반도체 자재가 본딩기판에 본딩될 때의 반도체 자재의 하면과 동일한 높이로 셋팅되어야 실제 본딩 작업 수행시의 정확한 오차를 반영하여 보정할 수 있게 되는 것이다.
즉 마크부와 본딩픽커는 본딩헤드에 장착되어 함께 승강 가능하게 구비되므로, 본딩헤드의 승하강에 따른 위치오차값은 마크부와 본딩픽커 모두 동일한 값을 갖게 된다. 다만, 마크부의 경우에 본딩픽커의 본딩 작업에 영향을 주지 않도록 별도의 마크부 승강부에 의해 본딩픽커의 작업중에는 상승된 상태를 유지하고 마크부에 의한 검사를 수행할 때는 본딩픽커의 자재 픽업 높이와 동일한 높이까지 하강할 수 있게 된다.
기존에는 본딩픽커의 정렬 상태를 검사하기 위해서는 제1-1, 1-2, 2-1,2-2 본딩픽커(523, 525, 533, 535)가 캘리브레이션부(750)에 구비되며 별도의 피두셜마크가 형성된 지그(750,752)를 픽업하여 피두셜마크가 형성된 캘리브레이션존(751)에 지그를 내려놓고 슬릿 비전으로 검사하고, 다시 본딩픽커가 지그를 픽업하고 내려놓는 과정을 위치가 맞을 때까지 반복하면서 캘리브레이션존 상의 지그를 검사하는 방식으로 보정을 수행해야 했으나, 본딩픽커의 일측에서 승하강 가능하게 구비된 마크부의 피두셜마크를 검사함으로써 별도의 지그 검사, 정렬 셋팅이 불필요하며 실시간으로 마크부의 검사를 통해 본딩픽커의 정렬 상태를 확인함으로써 정밀도를 확보할 수 있게 된다.
또한, 제1-1, 1-2 마크부(610, 620)가 승하강 가능하게 장착됨으로써 제1-1, 1-2 본딩픽커(523, 525)의 반복되는 승하강에 따라 열의 발생 및 누적에 의한 열 팽창에 따른 축 틀어짐에 대해서도 보상이 가능하고, 본딩픽커의 작업 영역에서 실제 본딩픽커에 픽업된 자재의 위치를 마크부를 통해 알 수 있게 된다.
본 발명의 본딩 장치(10)는 마크부를 본딩픽커의 일측에 장착하여 함께 승하강시킴으로써, 지그의 픽업 없이도 손쉽게 오차를 보정할 수 있으며, 슬릿 비전, 마크부 및 타겟을 통해, 본딩픽커와 본딩테이블간의 제1위치오차(d1)를 산출하여 이를 보정함으로써, 짧은 시간에 본딩픽커의 위치오차를 손쉽게 보정할 수 있다. 또한, 본딩픽커가 하강할 때 발생하는 본딩픽커의 승하강에 따른 제2위치오차(d2)를 본딩테이블 비전, 마크부 및 타겟을 통해 산출하여 이를 보정함으로써, 본딩픽커의 반복적인 승하강에 따른 뒤틀림 또한 보정할 수 있다.
이하, 도 2를 참고하여 본 발명의 본딩 장치(10)의 보정방법에 대해 개략적으로 설명한다.
도 2는 본 발명의 본딩장치의 보정방법의 개략도이다.
본딩픽커와, 상기 본딩픽커의 일측에 장착되고 하면에 피두셜마크가 구비되는 마크부를 구비하며, 상기 본딩픽커와 상기 마크부를 Z축 방향으로 승강시키는 본딩헤드; 상기 본딩픽커에 의해 픽업된 상기 반도체 자재가 본딩되는 본딩 기판이 상부에 거치되고, 상기 반도체 자재가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하게 구비되는 본딩테이블; 상기 본딩테이블의 일측에 구비되고 1개 이상의 광경로를 가지며, 상기 마크부의 피두셜마크를 촬상하는 본딩테이블 비전, 상기 본딩테이블 비전의 광경로 중 상기 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에 배치되며 피두셜이 형성된 타겟; X축 및 Y축 방향으로 이동 가능하게 구비되고, 상기 본딩픽커에 픽업된 상기 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상하여 본딩대상 반도체 자재의 정렬 상태를 검사하기 위한 슬릿 비전을 구비하는 본딩 장치의 보정방법에 있어서, 가) 상기 마크부가 상기 본딩테이블 비전의 상부에 위치하도록 상기 본딩테이블을 상기 마크부의 하부로 위치시키는 단계; 나) 상기 마크부를 하강시키고 상기 본딩테이블 비전으로 상기 마크부의 피두셜마크와 상기 타겟의 피두셜의 위치 오차값을 산출하는 단계; 및 다) 상기 산출된 위치 오차에 기초하여 상기 본딩테이블을 X축 및 Y축 방향으로 보정하는 단계를 포함한다.
여기에서, 가)단계는 상기 마크부가 상기 본딩테이블 비전의 상부에 위치하도록 상기 본딩테이블을 상기 마크부의 하부로 위치시키는 단계이다.
본딩픽커의 일측에 구비된 마크부의 하부로 본딩테이블 비전에 배치된 타겟이 위치되도록 본딩테이블을 X축 및 Y축 방향으로 이동시킨다. 이때 본딩테이블 비전이 마크부의 하부에 위치되도록 기설정된 값만큼 이동하여 마크부의 하방에 위치된다. 이때 마크부를 본딩픽커에 픽업될 반도체 자재의 하면의 높이와 동일한 높이가 되도록 하강시킴으로써 본딩픽커가 반도체 자재를 픽업했을 때 반도체 자재를 검사하는 슬릿 비전의 초점거리와 동일한 거리에 마크부를 위치시킬 수 있다.
마크부의 피두셜마크의 센터와 타겟의 피두셜 센터가 일치하는 경우에 본딩픽커와 본딩테이블간의 위치 오차가 없다는 것을 알 수 있고, 이때 마크부가 본딩픽커에 픽업된 반도체 자재가 본딩기판에 본딩될 때의 반도체 자재의 하면 높이와 동일한 높이가 되도록 본딩헤드를 하강시킨다.
나) 단계는 마크부를 하강시키고 본딩테이블 비전으로 마크부의 피두셜마크와 타겟의 피두셜의 위치 오차값을 산출하는 단계이다.
이때 마크부가 본딩기판에 본딩될 때의 반도체 자재의 하면 높이와 동일한 높이가 되도록 하강한 상태에서 본딩테이블 비전으로 마크부의 피두셜마크와 타겟의 피두셜의 위치 오차값을 산출한다.
이때의 위치 오차값은 본딩픽커의 Z축 위치 오차값이다. 본딩픽커가 픽업 및 본딩을 위해 본딩헤드의 승하강부에 의해 반복되는 승하강 동작을 수행할 때 Z축 위치 오차로 인한 실제 픽업한 위치와 기판에 본딩되는 위치 오차값을 산출하기 위한 것이다.
위치 오차값을 산출하면, 다) 단계를 수행할 수 있다. 다) 단계는 산출된 위치 오차에 기초하여 본딩테이블을 X축 및 Y축 방향으로 보정하는 단계이다.
즉, 산출된 위치 오차에 기초하며 본딩테이블을 X축 및 Y축 방향으로 보정하면 실제 본딩픽커가 픽업한 반도체 자재를 본딩위치에 정확하게 본딩할 수 있게 되는 것이다.
본 발명의 본딩장치(10)의 경우, 제1 본딩픽커(520) 및 제2 본딩픽커(530)를 통해, 자재(D)를 기판에 본딩할 때, 별도의 플럭스나 NCF(Non Conductive Film)를 사용하지 않고, 기판을 플라즈마로 활성화시켜 열없이 저압으로 자재(D)와 기판을 옥사이드 결합시키는 하이브리드(Hybrid) 본딩 방법을 사용할 수 있다.
본 발명에 따르면, 본딩픽커의 승하강에 따른 위치 오차가 생기더라도, 본딩시에 본딩테이블이 이를 반영하여 오차값만큼 본딩테이블을 이동하여 보상하면 본딩픽커의 Z축 위치 오차에 무관하게 실제 본딩테이블에 본딩되는 반도체 자재는 본딩기판의 정확한 위치에 정밀하게 하이브리드 본딩을 수행할 수 있게 되는 것이다.
만약, 본딩픽커와 본딩테이블 간의 위치 오차가 있을 경우에는 슬릿 비전을 이용하여 마크부의 피두셜마크와 타겟의 피두셜을 동시에 촬상하여 촬상 결과에 따라서 마크부와 타겟의 위치 오차를 산출하는 단계를 수행할 수 있다.
이를 위해 앞서 가)단계는 a) 상기 본딩테이블을 상기 마크부의 하부로 위치시킨 상태에서 상기 슬릿 비전으로 마크부의 피두셜마크와 타겟의 피두셜을 동시에 촬상하여 촬상 결과에 따라 마크부와 타겟의 위치 오차값을 산출하는 단계와, b) 산출된 위치 오차에 기초하여 본딩테이블을 X축 및 Y축 방향으로 보정하여 마크부의 피두셜마크 센터와 타겟의 피두셜의 센터를 일치시키는 단계를 더 포함할 수 있게 된다.
이때 a) 단계에서 본딩테이블을 마크부의 하부로 위치시킨 상태에서 슬릿 비전으로 마크부의 피두셜마크를 촬상하기 전에 마크부의 높이가 본딩픽커에 픽업된 반도체 자재의 하면 높이와 동일한 높이가 되도록 마크부를 하강시킨다.
즉, 앞서 가)단계와 a)단계 및 b)단계를 통해 본딩픽커와 본딩테이블간의 위치 오차값(제1위치오차(d1))을 보정할 수 있고, 나)단계와 다)단계를 수행하여 본딩픽커의 승하강에 따른 위치 오차값(제2위치오차(d2))을 보정할 수 있는 것이다.
상기와 같은 본 발명의 본딩 장치의 보정방법은 본딩픽커에 픽업된 반도체 자재를 기판에 본딩하는 작업이 기설정된 소정횟수 이상 수행되거나 또는 기설정된 소정 시간이 경과되는 경우에 수행될 수 있다.
또한, 이외에도 본딩픽커에 픽업된 반도체 자재를 기판에 본딩하는 작업을 수행하기 전에 셋팅 용도로 수행될 수도 있다.
전술한 본 발명의 본딩 장치(10)의 보정방법을 이하 도 3a~ 3c를 참고하여 보다 상세하게 설명한다.
도 3a 내지 도 3c는 본 발명의 본딩장치의 제1-1 본딩픽커을 보정 하는 과정을 도시한 도이다.
먼저, 도 3a에 도시된 바와 같이, 제어부가 제1 슬릿 비전(540) 및 본딩테이블(510) 중 적어도 어느 하나를 X축 및 Y축 방향 중 적어도 어느 하나의 방향으로 이동시킴으로써, 제1 슬릿 비전(540)을 제1-1 마크부(610) 및 제1 타겟(710) 사이에 위치시키는 과정이 수행된다.
제1 슬릿 비전(540)의 제1업룩킹 렌즈(541)는 제1-1 마크부(610)의 하부에 위치하고, 제1 슬릿 비전(540)의 제1다운룩킹 렌즈(543)는 본딩테이블 비전(730)의 광경로에 배치된 제1 타겟(710)의 상부에 위치하게 된다.
제1 슬릿 비전(540)이 제1-1 마크부(610) 및 제1 타겟(710) 사이에 위치된 후에는 제1 슬릿 비전(540)에 의한 제1촬상단계가 수행된다.
제1촬상단계에서는, 제1 슬릿 비전(540)은 제1업룩킹 렌즈(541)로 제1-1 마크부(610)의 피두셜마크(611)를 촬상하고, 동시에 동축에 구비된 제1다운룩킹 렌즈(543)로 제1 타겟(710)의 피두셜(711)을 촬상하는 과정이 수행된다.
이에 의해 제1-1 마크부의 영상과 제1 타겟의 영상을 각각 얻을 수 있다.
제1촬상 단계가 완료된 후, 제1위치오차(d1) 산출 단계가 수행된다.
제1위치오차(d1) 산출 단계에서는, 제어부가 제1촬상 단계에서 촬상된 제1-1 마크부의 피두셜마크(611)의 위치 및 제1 타겟의 피두셜(711)의 위치를 비교하여, 제1위치오차(d1)를 산출하는 과정이 수행된다.
제1위치오차(d1)는 도 3a에 도시된 바와 같이, 제1-1 마크부의 피두셜마크(611)가 제1 타겟의 피두셜(711)의 중심점에서 어긋난 거리 오차를 의미한다. 제1 슬릿 비전(540)의 제1업룩킹 렌즈(541) 및 제2업룩킹 렌즈(551)는 상, 하로 Z축 선상에서 동축에 위치하므로, 제1 슬릿 비전(540)을 통해, 제1-1 마크부의 피두셜마크(611)의 위치 및 제1 타겟의 피두셜(711)의 위치를 비교함으로써, 도 3a의 제1위치오차(d1)를 쉽게 산출할 수 있다.
또한, 제1 슬릿 비전(540)의 제1업룩킹 렌즈(541) 및 제2업룩킹 렌즈(551)가 열에 의해 변형이 발생하여 제1업룩킹 렌즈(541) 및 제2업룩킹 렌즈(551)의 동축이 틀어지거나 슬릿 비전의 반복적인 X, Y축 이동에 의해 구동부에 열변형이 발생하여 슬릿 비전의 촬영 오차가 발생하더라도 X, Y축 이동이 없는 본딩픽커를 기준으로 본딩테이블의 타겟을 촬영하므로 동축의 틀어짐에 따른 위치 오차값도 반영하여 보상할 수 있다.
즉, 장비의 셋팅값에서 현재 슬릿 비전의 상태가 반영되어 이후 실제 본딩픽커에 픽업된 반도체 자재가 본딩기판의 정위치에 본딩이 수행될 수 있게 되는 것이다.
제1위치오차 산출 단계가 수행되면, 도 3b에 도시된 바와 같이 본딩테이블을 제어하여 본딩테이블의 제1위치오차(d1)를 보정하는 단계가 수행된다. 이때 제1 슬릿 비전(540)이 제1-1 마크부(610) 및 제1 타겟(710)의 사이에 제1 슬릿 비전(540)이 위치하지 않도록 제1 슬릿 비전(540)이 회피되는 단계가 수행될 수 있다.
여기에서 제1 슬릿 비전의 회피 과정과 본딩테이블의 제1위치오차 보정은 동시에 수행될 수 있고, 제1 슬릿 비전이 회피한 후 본딩테이블의 제1위치오차 보정이 수행될 수도 있고, 본딩테이블의 제1위치 오차 보정을 수행한 후 제1 슬릿 비전이 회피될 수도 있다.
참고로, 제1위치오차(d1)의 보정은 제어부가 산출된 제1위치오차(d1)만큼 본딩테이블(510)을 X축 방향 및 Y축 방향 중 적어도 어느 하나의 방향으로 이동시킴으로써 위치 오차를 보정할 수 있다.
이때, 제1위치오차 보정시 X-Y평면 상의 θ방향 오차가 있는 경우에는 1-1 본딩픽커(523)의 회전에 의해 보정될 수 있다.
이와 같은 제1위치오차(d1)의 보정은 제어부에 저장됨으로써, 추후 공정에서는 본딩테이블(510) 및 제1-1 본딩픽커(523)가 보정된 위치로 보정하여 본딩 공정을 수행하게 된다.
피두셜마크 센터와 타겟의 피두셜마크의 센터의 축을 일치시키는 제1위치 오차 보정 단계가 수행된 후 타겟을 하강시키는 단계를 수행한다.
도 3c에 도시된 바와 같이, 제1-1 마크부(610)를 Z축으로 하강시키는 과정이 수행된다.
이 경우, 마크부 피두셜마크(611)의 하면이 제1 타겟(710)의 상면에 접할 때까지 마크부(610) 및 제1-1 본딩픽커(523)가 Z축 방향으로 하강하게 된다.
제1-1 마크부(610)가 Z축 방향으로 하강하는 거리는, 제1-1 본딩픽커(523)에 반도체 자재(D)가 픽업된 후 본딩기판에 본딩될 때의 반도체 자재의 본딩되는 면(반도체 자재의 하면)과 동일한 높이까지 하강하게 된다.
다시 말해, 제1-1 마크부(610)의 하면, 즉, 제1-1 피두셜마크(611)의 높이는, 제1-1 본딩픽커(523)에 반도체 자재(D)가 픽업되었을 때, 반도체 자재(D)의 하면과 동일한 높이를 유지한 채로, 제1-1 마크부(610) 및 제1-1 본딩픽커(523)가 동일한 Z축 방향 거리로 하강하게 되는 것이다.
따라서 마크부 피두셜마크의 하면을 타겟의 상면에 접할 때까지 하강시킨다는 것은 마크부만 단독으로 하강하는 것이 아니라 본딩픽커와 마크부가 장착된 본딩헤드가 하강하는 것이며, 본딩헤드의 승하강에 따른 위치 오차를 알 수 있게 된다. 즉, 마크부를 하강시켜 검사할 때 본딩픽커도 함께 본딩헤드 승하강부에 장착되어 함께 승하강 되므로, 마크부를 하강시켜 마크부의 피두셜마크를 검사하면 제1-1 본딩픽커(523)가 반도체 자재(D)를 직접 픽업하지 않아도, 제1-1 마크부(610)의 하강만으로, 하강시 발생되는 위치 오차를 파악할 수 있다.
타겟이 본딩픽커에 픽업된 반도체 자재가 본딩기판에 본딩될 때의 반도체 자재의 하면 높이와 동일한 높이가 되도록 본딩헤드의 하강이 완료된 후에는 제2촬상 단계가 수행된다.
제2촬상 단계에서는, 제1 본딩테이블 비전(730)을 통해, 제1 타겟의 피두셜(711) 및 제1-1 마크부의 피두셜마크(611)를 동시에 촬상하는 과정이 수행된다.
도 3c에 도시된 바와 같이, 제1 본딩테이블 비전(730)은 제1 본딩테이블 비전 카메라(733)가 제1반사판(731)을 통해, 투명 플레이트로 이루어진 제1타겟(710)을 촬상함으로써, 비전 카메라의 광경로 중 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 방향으로 피두셜(711) 및 제1-1 마크부의 피두셜마크(611)를 동시에 촬상하게 된다.
이와 같이 제2촬상 단계가 완료되면, 제2위치오차 산출 단계가 수행된다.
제2위치오차(d2)는 도 3c에 도시된 바와 같이, 제1-1 마크부(610)가 하강된 후, 제1-1 마크부의 피두셜마크(611)가 타겟의 피두셜(711)의 중심점에서 어긋난 거리 오차를 의미한다.
제어부는 전술한 제2촬상 단계에서 제1 본딩테이블 비전(710)에 의해 촬상된 제1-1 마크부의 피두셜마크(611)의 위치 및 타겟의 피두셜(711)의 위치를 비교하여, 제2위치오차(d2)를 산출하게 된다.
전술한 바와 같이, 제1 본딩테이블 비전(730)의 구성으로 인해, 제1타겟(710)의 하부에서 상부 방향으로 촬상을 함으로써, 제1 타겟(710)의 피두셜(711) 및 제1-1마크부의 피두셜마크(611)의 제2위치오차(d2)를 쉽게 산출할 수 있다.
이와 같이 제2위치오차 산출 단계가 완료된 후, 제2위치오차 보정 단계가 수행된다.
제2위치오차 보정 단계에서는, 제어부가 산출된 위치오차에 기초하여 본딩테이블(510) 을 제어하여 제2위치오차(d2)를 보정하는 과정이 수행된다.
제어부는 제1-1마크부의 피두셜마크(611)의 센터와 및 타겟의 피두셜(711) 센터가 Z축 선상에서 동축에 위치하도록, 제어부가 제2위치오차 산출 단계에서 산출된 제2위치오차(d2)만큼 본딩테이블(510)을 X축 방향 및 Y축 방향 중 적어도 어느 하나의 방향으로 이동시켜 위치 오차값을 보정한다. 이때 제2위치오차(d2)의 X-Y평면 상으로 θ방향 오차가 있을 경우에는 제1-1 본딩픽커(523)의 회전에 의해 θ값을 보정할 수 있다.
다시 말해, 제어부는 제2위치오차(d2)의 X축 및 Y축 방향 오차는 본딩테이블(510)의 이동에 의해 보정하고, 제2위치오차(d2)의 X-Y평면 상의 θ방향 오차는 제1-1 본딩픽커(523)의 회전에 의해 보정할 수 있다.
이와 같은 제2위치오차(d2)의 보정은 제어부에 저장됨으로써, 추후 공정에서는 본딩테이블(510) 및 제1-1 본딩픽커(523)가 위치 오차값을 보상하여 본딩 공정을 수행하게 된다.
전술한 본딩장치(10)의 보정방법에 의해, 본딩테이블(510)이 제1위치오차(d1)를 보정하고, 이후 제2위치오차(d2)를 보정함으로써 본딩픽커(523, 525, 533, 535)에 픽업된 반도체 자재(D)를 본딩테이블(510)에 거치된 본딩기판의 각각의 정위치에 보정하여 본딩을 수행할 수 있다.
참고로, 본딩픽커(523, 525, 533, 535)는 캐리어 또는 트레이에서 반도체 자재(D)를 픽업하고, 픽업된 반도체 자재를 본딩기판에 본딩할 때 슬릿 비전으로 본딩픽커에 픽업된 반도체 자재와 미리 결정된 본딩기판의 본딩위치를 동시에 검사하여 반도체 자재와 본딩기판의 본딩위치를 정렬하여 본딩을 수행한다.
이때 반도체 자재와 본딩기판의 본딩위치를 정렬하는 과정은 앞서 마크부와 본딩비전의 제1위치 오차 보정과 동일한 방식으로 수행한다.
즉, 마크부의 피두셜마크와 타겟의 피두셜을 검사하여 위치 오차를 보정하는 것과 동일한 방식으로 본딩기판에 픽업된 반도체 자재와 본딩기판의 본딩위치를 동시에 검사하여 이의 위치 오차값만큼 본딩테이블이 X축 및 Y축 방향으로 보정할 수 있다.
전술한 보정방법은 제1-2 본딩픽커(525), 제2-1 본딩픽커(533) 및 제2-2 본딩픽커(535)의 보정에도 각각 동일하게 수행될 수 있다.
예를 들어 제2-1 본딩픽커(533)의 보정방법이 수행될 때, 제2-1 마크부의 피두셜마크(631)의 위치와, 제2 타겟(720)의 피두셜(721)의 위치를 비교함으로써, 제1위치오차(d1) 및 제2위치오차(d2)를 산출하게 된다. 이 경우, 제2-1마크부의 피두셜마크(631)의 위치 및 제2 본딩테이블 피두셜(721)의 위치는, 제2 슬릿 비전(550)의 촬상과, 제2 본딩테이블 비전(740)의 촬상을 통해 이루어지게 된다. 또한, 제1위치오차(d1) 및 제2위치오차(d2)의 보정은, 본딩테이블(510)을 산출된 위치 오차에 따라 X축 및 Y축 방향으로 이동시켜 위치 오차를 보정하는 방식으로 이루어지게 된다.
본 발명의 본딩장치(10) 및 본딩장치(10)의 보정방법은 다음과 같은 효과가 있다.
장시간 동안 본딩장치(10)를 사용하게 되면, 본딩테이블과 슬릿비전의 반복적인 이동 및 본딩픽커의 반복되는 승하강에 의해 이동부에 열이 발생 및 누적되어 열 팽창에 따른 위치 틀어짐이 발생하게 된다.
이러한 위치 틀어짐이 발생되는 경우에는 본딩테이블이 기설정된 위치로 이동할 때 위치 오차가 생기게 되고, 본딩픽커의 경우 반도체 자재를 정위치에서 픽업하였다 하더라도 본딩픽커의 축이 틀어지면 본딩픽커에 픽업된 반도체 자재를 내려놓는 과정에서 위치 오차가 생기게 된다.
이러한 축 틀어짐을 보상하기 위해, 본 발명은 본딩픽커 또는 본딩테이블 또는 슬릿 비전 중 어떠한 구성부에 위치 오차가 생기더라도 슬릿 비전을 사용하여 본딩테이블로 본딩픽커와 본딩기판의 축을 맞추는 보정(제1위치오차 d1)을 수행하고, 축을 맞춘 상태에서 본딩픽커가 승하강에 따른 틀어짐 보정(제2위치오차 d2)을 순차적으로 보정함으로써, 별도의 BMC 지그를 사용하지 않고도 마크부를 본딩픽커와 동조하여 승하강하게 구비시킴으로써, 손쉽게 오차를 보정할 수 있게 하였다.
따라서, 본 발명의 본딩장치(10)는, 슬릿 비전, 마크부 및 타겟을 통해, 제1위치오차(d1)를 산출하여 이를 보정함으로써, 본딩 픽커와 본딩테이블 간의 위치오차를 손쉽게 보정할 수 있다.
또한, 본딩픽커가 하강할 때 발생하는 제2위치오차(d2)를 본딩테이블 비전, 마크부 및 타겟을 통해 산출하여 이를 보정함으로써, 본딩픽커의 반복적인 승하강에 따른 뒤틀림 또한, 보정할 수 있다.
위와 같이, 본딩픽커의 제1위치오차(d1) 및 제2위치오차(d2)를 손쉽게 보정함에 따라 높은 장비 정밀도가 보장됨으로써, 반도체 자재(D)를 기판의 정위치에 본딩할 수 있다.
종래의 BMC 지그(752)를 이용한 보정보다 더욱 빠른 시간에 보정이 가능하므로, 보정을 더욱 자주 수행하여 UPH가 저하되지 않는다. 따라서, 장비 정밀도를 더욱 높일 수 있다.
본 발명은 도면에 도시된 실시 예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
510: 본딩테이블
520: 제1 본딩픽커 521: 제1 본딩픽커 바디
522: 제1-1 승하강부 523: 제1-1 본딩픽커
524: 제1-2 승하강부 525: 제1-2 본딩픽커
530: 제2 본딩픽커 533: 제2-1 본딩픽커
534: 제2-2 승하강부 535: 제2-2 본딩픽커
540: 제1 슬릿 비전 541: 제1업룩킹 렌즈
543: 제1다운룩킹 렌즈
550: 제2 슬릿 비전 551: 제2업룩킹 렌즈
553: 제2다운룩킹 렌즈
610: 제1-1 마크부 611: 제1-1 마크부의 피두셜마크
620: 제1-2 마크부 621: 제1-2 마크부의 피두셜마크
630: 제2-1 마크부 631: 제2-1 마크부의 피두셜마크
640: 제2-2 마크부 641: 제2-2 마크부의 피두셜마크
710: 제1 타겟 711: 제1 타겟의 피두셜
720: 제2 타겟 721: 제2 타겟의 피두셜
730: 제1 본딩테이블 비전 731: 제1반사판
733: 제1 본딩테이블 비전 카메라
740: 제2 본딩테이블 비전 741: 제2반사판
743: 제2 본딩테이블 비전 카메라
750: 캘리브레이션부 751: 캘리브레이션 존
752: BMC 지그

Claims (9)

  1. Z축 방향으로 승강 가능하게 장착되며, 반도체 자재를 픽업하는 본딩픽커;
    상기 본딩픽커의 일측에 장착되며, 하면에 피두셜마크가 구비되는 마크부;
    상기 본딩픽커에 의해 픽업된 상기 반도체 자재가 본딩되는 본딩 기판이 상부에 거치되고, 상기 반도체 자재가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하게 구비되는 본딩테이블;
    상기 본딩테이블의 일측에 구비되고, 1개 이상의 광경로를 가지며 상기 마크부의 피두셜마크를 촬상하는 본딩테이블 비전;
    상기 본딩테이블 비전의 광경로 중 상기 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에 배치되며, 피두셜이 형성된 타겟;
    X축 및 Y축 방향으로 이동 가능하게 구비되고, 상기 본딩픽커에 픽업된 상기 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상하여 본딩대상 반도체 자재의 정렬 상태를 검사하거나, 마크부의 피두셜마크와 본딩테이블 비전의 피두셜을 동시에 촬상하여 위치 오차를 검사하기 위한 슬릿 비전; 및
    상기 본딩테이블 비전 또는 상기 슬릿 비전의 검사 결과를 통해 산출된 위치오차에 따라 상기 본딩테이블을 X축 및 Y축 방향으로 이동시켜 위치 오차를 보정하는 제어부;를 포함하는 것을 특징으로 하는 본딩 장치.
  2. 제1항에 있어서,
    상기 본딩픽커 및 상기 마크부는 본딩헤드에 장착되어 함께 승강 가능하게 구비되며,
    상기 마크부와 상기 본딩헤드 사이에 구비되어, 상기 마크부를 Z축 방향으로 별도 승강시키는 마크부 승강부를 더 포함하며,
    상기 마크부 승강부는 상기 본딩픽커에 의한 반도체 자재의 본딩작업을 수행할 때는 상기 마크부를 상승시키는 것을 특징으로 하는 본딩 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 타겟의 피두셜은 상기 본딩기판의 상면과 동일한 높이에 형성되는 것을 특징으로 하는 본딩 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 슬릿 비전으로 상기 마크부를 검사할 때 상기 마크부의 높이는 상기 본딩픽커에 픽업된 반도체 자재의 하면과 동일한 높이로 셋팅되고
    상기 본딩테이블 비전으로 상기 마크부를 검사할 때 상기 본딩헤드를 상기 본딩테이블의 본딩위치까지 하강시키며, 상기 마크부의 하강 높이는 상기 본딩픽커에 픽업된 반도체 자재가 상기 본딩기판에 본딩될 때의 상기 반도체 자재의 하면과 동일한 높이로 셋팅되는 것을 특징으로 하는 본딩 장치.
  5. 본딩픽커와, 상기 본딩픽커의 일측에 장착되고 하면에 피두셜마크가 구비되는 마크부를 구비하며, 상기 본딩픽커와 상기 마크부를 Z축 방향으로 승강시키는 본딩헤드; 상기 본딩픽커에 의해 픽업된 상기 반도체 자재가 본딩되는 본딩 기판이 상부에 거치되고, 상기 반도체 자재가 미리 결정된 본딩위치에 본딩되도록 X축 및 Y축 방향으로 이동 가능하게 구비되는 본딩테이블; 상기 본딩테이블의 일측에 구비되고 1개 이상의 광경로를 가지며, 상기 마크부의 피두셜마크를 촬상하는 본딩테이블 비전, 상기 본딩테이블 비전의 광경로 중 상기 마크부의 피두셜마크를 향하여 입사되는 수직의 광경로 상에 배치되며 피두셜이 형성된 타겟; X축 및 Y축 방향으로 이동 가능하게 구비되고, 상기 본딩픽커에 픽업된 상기 반도체 자재와 상기 반도체 자재가 본딩될 본딩기판의 상면을 동시에 촬상하여 본딩대상 반도체 자재의 정렬 상태를 검사하기 위한 슬릿 비전을 구비하는 본딩 장치의 보정방법에 있어서,
    가) 상기 마크부가 상기 본딩테이블 비전의 상부에 위치하도록 상기 본딩테이블을 상기 마크부의 하부로 위치시키는 단계;
    나) 상기 마크부를 하강시키고 상기 본딩테이블 비전으로 상기 마크부의 피두셜마크와 상기 타겟의 피두셜의 위치 오차값을 산출하는 단계; 및
    다) 상기 산출된 위치 오차에 기초하여 상기 본딩테이블을 X축 및 Y축 방향으로 보정하는 단계를 구비하는 본딩 장치의 보정방법.
  6. 제5항에 있어서
    상기 가)단계는
    a) 상기 본딩테이블을 상기 마크부의 하부로 위치시킨 상태에서 상기 슬릿 비전으로 상기 마크부의 피두셜마크와 상기 타겟의 피두셜을 동시에 촬상하여 촬상 결과에 따라 상기 마크부와 상기 타겟의 위치 오차값을 산출하는 단계; 및
    b) 상기 산출된 위치 오차에 기초하여 상기 본딩테이블을 X축 및 Y축 방향으로 보정하여 상기 마크부의 피두셜마크 센터와 상기 타겟의 피두셜의 센터의 축을 일치시키는 단계를 더 포함하는 것을 특징으로 하는 본딩 장치의 보정방법.
  7. 제6항에 있어서
    상기 a)단계에서 상기 슬릿 비전으로 상기 마크부의 피두셜마크를 촬상하기 전에 상기 마크부의 높이는 상기 본딩픽커에 픽업된 반도체 자재의 하면 높이와 동일한 높이가 되도록 상기 마크부를 하강시키며,
    상기 나)단계에서 상기 마크부가 상기 본딩픽커에 픽업된 반도체 자재가 상기 본딩기판에 본딩될 때의 상기 반도체 자재의 하면 높이와 동일한 높이가 되도록 상기 본딩헤드를 하강시키는 것을 특징으로 하는 본딩 장치의 보정방법.
  8. 제5항에 있어서,
    상기 다) 단계 이후에
    라) 상기 본딩픽커가 상기 반도체 자재를 픽업한 상태에서 미리 결정된 본딩기판의 본딩위치에 상기 반도체 자재와 상기 본딩기판의 위치를 정렬하여 상기 반도체 자재를 본딩하는 단계를 더 포함하며,
    상기 라) 단계는 상기 마크부만 상승시킨 상태에서 수행되는 것을 특징으로 하는 본딩 장치의 보정방법.
  9. 제5항에 있어서,
    상기 본딩 장치의 보정방법은 상기 본딩픽커에 픽업된 반도체 자재를 기판에 본딩하는 작업이 기설정된 소정 횟수 이상 수행되거나 또는 기설정된 소정 시간 경과되는 경우 수행되거나, 또는 상기 본딩픽커에 픽업된 반도체 자재를 기판에 본딩하는 작업을 수행하기 전 셋팅 용도로 수행되는 것을 특징으로 하는 본딩 장치의 보정방법.
KR1020200174522A 2020-12-14 2020-12-14 본딩장치 및 본딩장치의 보정방법 KR20220084744A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200174522A KR20220084744A (ko) 2020-12-14 2020-12-14 본딩장치 및 본딩장치의 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200174522A KR20220084744A (ko) 2020-12-14 2020-12-14 본딩장치 및 본딩장치의 보정방법

Publications (1)

Publication Number Publication Date
KR20220084744A true KR20220084744A (ko) 2022-06-21

Family

ID=82221418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200174522A KR20220084744A (ko) 2020-12-14 2020-12-14 본딩장치 및 본딩장치의 보정방법

Country Status (1)

Country Link
KR (1) KR20220084744A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253832A (zh) * 2023-10-20 2023-12-19 江苏卓胜微电子股份有限公司 芯片传输装置、芯片贴装设备及芯片贴装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081703B1 (ko) 2018-11-09 2020-02-28 세메스 주식회사 본딩 장치 및 본딩 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081703B1 (ko) 2018-11-09 2020-02-28 세메스 주식회사 본딩 장치 및 본딩 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253832A (zh) * 2023-10-20 2023-12-19 江苏卓胜微电子股份有限公司 芯片传输装置、芯片贴装设备及芯片贴装方法
CN117253832B (zh) * 2023-10-20 2024-05-28 江苏卓胜微电子股份有限公司 芯片传输装置、芯片贴装设备及芯片贴装方法

Similar Documents

Publication Publication Date Title
TWI467681B (zh) 半導體裝置之製造方法
KR102238649B1 (ko) 반도체 칩 본딩 장치
KR101404516B1 (ko) 전자부품 실장장치의 교정방법
JP6927475B2 (ja) ボンディング位置合わせのためのデバイスおよび方法
KR20140037747A (ko) 전자부품 장착 장치
WO2020153203A1 (ja) 実装装置および実装方法
JP2017092458A (ja) 熱圧着ボンディング装置
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법
KR102379168B1 (ko) 반도체 칩 본딩 장치
JP7293477B2 (ja) 実装装置
KR100696211B1 (ko) 본딩 장치
KR20210077599A (ko) 소자 실장 장치
US10784130B2 (en) Bonding apparatus
KR102565265B1 (ko) 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법
KR101456138B1 (ko) 레이저 칩 본딩기의 칩 공급장치
CN112218517B (zh) 安装装置
JP2009130028A (ja) 画像認識カメラのキャリブレーション方法、部品接合方法、部品接合装置および校正用マスク
KR20220087195A (ko) 본딩장치 및 본딩방법
KR102350557B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
WO2024057887A1 (ja) 実装装置
US20220157633A1 (en) Wafer bonding apparatus
JP7013400B2 (ja) 実装装置および実装方法
KR102652796B1 (ko) 반도체 소자 본딩 장치 및 반도체 소자 본딩 방법
KR20230110478A (ko) 전자 부품의 실장 장치