WO2020153203A1 - 実装装置および実装方法 - Google Patents

実装装置および実装方法 Download PDF

Info

Publication number
WO2020153203A1
WO2020153203A1 PCT/JP2020/001153 JP2020001153W WO2020153203A1 WO 2020153203 A1 WO2020153203 A1 WO 2020153203A1 JP 2020001153 W JP2020001153 W JP 2020001153W WO 2020153203 A1 WO2020153203 A1 WO 2020153203A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
substrate
chip
recognition
recognition mark
Prior art date
Application number
PCT/JP2020/001153
Other languages
English (en)
French (fr)
Inventor
泰司 田村
Original Assignee
東レエンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019009086A external-priority patent/JP7013400B2/ja
Priority claimed from JP2019008997A external-priority patent/JP7013399B2/ja
Application filed by 東レエンジニアリング株式会社 filed Critical 東レエンジニアリング株式会社
Priority to CN202080009673.7A priority Critical patent/CN113302725A/zh
Publication of WO2020153203A1 publication Critical patent/WO2020153203A1/ja
Priority to US17/381,823 priority patent/US20210351057A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75987—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Definitions

  • the present invention relates to a mounting apparatus and a mounting method for mounting a chip component on a board.
  • the present invention relates to a mounting apparatus and a mounting method for performing face-up mounting in which an electrode surface of a substrate and an electrode surface of a chip component face the same direction.
  • the reason why the chip component is aligned with the predetermined position of the substrate is to mount the positional relationship between the electrode of the substrate and the electrode of the chip component with predetermined accuracy.
  • the recognition mark position is generally arranged on the basis of the electrode position, and is generally attached to the electrode surface side where the relative position is clear.
  • Fig. 22 shows an example of face-up implementation.
  • the chip component C is provided with two chip recognition first marks AC1 and two chip recognition second marks AC2 as chip component recognition marks (hereinafter referred to as chip recognition marks). Is common.
  • chip recognition marks two substrate recognition first marks AS1 and substrate recognition second marks AS2 are arranged on the substrate S as substrate recognition marks (hereinafter referred to as substrate recognition marks). It is generally done.
  • substrate recognition marks substrate recognition marks
  • Patent Document 2 does not mention the mounting position accuracy measurement inspection in the mounting state.
  • the present invention has been made in view of the above problems, in the face-up mounting in which the electrode surface of the substrate and the electrode surface of the chip component face in the same direction, without increasing the cost and decreasing the productivity, high
  • the present invention provides a mounting apparatus and a mounting method for realizing accurate mounting.
  • the invention according to claim 1 is A mounting device for mounting a chip component having a chip recognition mark for position alignment and a substrate having a substrate recognition mark for position alignment face-up with the chip recognition mark and the substrate recognition mark facing upward.
  • a substrate stage for holding the substrate
  • a mounting head that holds the chip
  • An elevating means for elevating and lowering the mounting head in a direction perpendicular to the substrate
  • a recognition mechanism that recognizes the chip recognition mark and the substrate recognition mark from the upper side of the mounting head over the mounting head, and is movable in the in-plane direction of the substrate,
  • a control unit having a function of driving the mounting head unit and/or the substrate stage to perform position adjustment. After performing the alignment of the chip component and the substrate by the recognition mechanism, the mounting head holding the chip component is lowered in the vertical direction with respect to the substrate, and after the chip component comes into close contact with the substrate. , The control unit causes the recognition mechanism to start the recognition operation of the chip recognition mark and the board recognition mark in parallel, and displays the chip recognition mark and the board recognition mark in a mounted state in which the chip component is in close contact with the board.
  • a mounting apparatus having a function of recognizing through the mounting head and calculating mounting position accuracy of the chip component and the substrate.
  • the invention described in claim 2 is the mounting apparatus according to claim 1, In the recognition operation of the chip recognition mark and the board recognition mark performed over the mounting head, in order to calculate the mounting position accuracy that is started in parallel after the chip components are in close contact with the board, Provided is a mounting device having a function of recognizing the chip recognition mark and the substrate recognition mark at the same time when the optical axis center of the recognition mechanism is near the midpoint of the chip recognition mark and the substrate recognition mark.
  • the invention described in claim 3 is the mounting apparatus according to claim 2, A mounting device having a function of feeding back the calculated mounting position accuracy to the mounting position and automatically calibrating and adjusting the mounting position.
  • the invention according to claim 4 is A mounting device for mounting a chip component having a chip recognition mark for position alignment and a substrate having a substrate recognition mark for position alignment face-up with the chip recognition mark and the substrate recognition mark facing upward.
  • a substrate stage for holding the substrate
  • a mounting head that holds the chip component and press-bonds it to the substrate
  • An elevating means for elevating and lowering the mounting head in a direction perpendicular to the substrate, From the upper side of the mounting head over the mounting head, the chip recognition mark and the substrate recognition mark are recognized, and a recognition mechanism movable in the in-plane direction of the substrate is provided
  • a mounting apparatus in which a chip holding unit that holds the chip component by a component of the mounting head uses a light-transmissive material and has a through hole for recognizing the chip recognition mark and the substrate recognition mark. I will provide a.
  • the invention described in claim 5 is the mounting apparatus according to claim 4,
  • the chip holding part for holding the chip is formed of glass or ceramics, and provides a mounting apparatus having a visible light and infrared light transmittance of 50% or more in a thickness of 1 mm.
  • the invention according to claim 6 is A mounting method for mounting a chip component having a chip recognition mark for alignment on a substrate having a substrate recognition mark for alignment, wherein the chip component is arranged with a gap provided between the chip component and the chip A positioning step of recognizing the recognition mark and the board recognition mark from the same direction over the mounting head to match the relative positional relationship between the chip component and the board, and mounting the chip part by closely contacting and pressing the board. And a mounting step in which the chip component is in close contact with the substrate, the chip recognition mark and the substrate recognition mark are recognized from the same direction over the mounting head, and the chip component and the substrate are recognized. Equipped with a mounting accuracy measurement and inspection process that calculates the relative positional relationship, A mounting method is provided in which the mounting step and the mounting accuracy measurement/inspection step are performed in parallel after the chip component is in close contact with the substrate.
  • the invention according to claim 7 is the mounting method according to claim 6, A mounting method for recognizing the chip recognition mark and the board recognition mark at the same time in the mounting accuracy measurement/inspection step, in which the optical axis center of the recognition mechanism is near the midpoint of the chip recognition mark and the board recognition mark. ..
  • the invention according to claim 8 is the mounting method according to claim 7, A mounting method for feeding back the result of the mounting position accuracy calculated in the mounting accuracy measurement/inspection step to the mounting position and automatically calibrating and adjusting the mounting position.
  • the present invention in face-up mounting in which the electrode surface of the substrate and the electrode surface of the chip component face in the same direction, all the mounting position accuracy inspections are performed in the mounting device and stable without increasing cost or lowering productivity.
  • it is possible to realize a mounting apparatus and a mounting method that can be mounted with high accuracy.
  • FIG. 9 is a diagram illustrating a state in which the mounting head is lowered and the chip component is in close contact with the substrate in the mounting step of mounting the chip component on the substrate in the mounting apparatus according to the embodiment of the present invention.
  • a mounting apparatus in a mounting step of mounting a chip component on a substrate, a mounting head is lowered and a mounting accuracy measurement is performed in a state where the chip component is in close contact with the substrate. It is a figure which shows the state which has acquired the positional information on a recognition mark.
  • a mounting head in a mounting step of mounting a chip component on a substrate, a mounting head is lowered and a mounting accuracy measurement is performed when the chip component is in close contact with the substrate. It is a figure which shows the state which has acquired the positional information on a recognition mark.
  • a mounting head in a mounting step of mounting a chip component on a substrate, a mounting head is lowered and a mounting accuracy measurement in a state where the chip component is in close contact with the substrate is described. It is a figure which shows the state which has acquired the positional information on a recognition mark.
  • a mounting head in a mounting step of mounting a chip component on a substrate, a mounting head is lowered, and mounting accuracy measurement in a state where the chip component is in close contact with the substrate will be described. It is a figure which shows the state which has acquired the positional information on a recognition mark.
  • the mounting accuracy measurement at the mounting process step of mounting a chip component on a substrate will be described.
  • the board first recognition mark and the chip first recognition mark It is a figure which shows the example of an image of the image pick-up means which acquired the position information of the above simultaneously in the same visual field.
  • a mounting head in a mounting step of mounting a chip component on a substrate, a mounting head is lowered and a mounting accuracy measurement is performed in a state where the chip component is in close contact with the substrate. It is a figure which shows the state which has acquired the positional information on a recognition mark and a chip 1st recognition mark simultaneously.
  • a mounting head in a mounting step of mounting a chip component on a substrate, a mounting head is lowered, and mounting accuracy measurement in a state where the chip component is in close contact with the substrate will be described. It is a figure which shows the state which has acquired the positional information on a recognition mark and a chip 2nd recognition mark simultaneously.
  • FIG. 6 is a view for explaining face-up mounting on an embedded substrate, and (a) is a diagram showing a state in which the chip component is separated from the substrate, and (b) is a diagram showing a state in which the chip component is aligned and mounted on the substrate. It is a figure which shows the state at the time of aligning an embedded substrate and a chip component in the mounting apparatus which concerns on embodiment of this invention.
  • a mounting apparatus in a mounting step of mounting a chip component on an embedded substrate, a mounting head is lowered and a mounting accuracy measurement is performed in a state where the chip component is in close contact with the substrate.
  • FIG. 1 It is a figure which shows the state which has simultaneously acquired the positional information on the 1st recognition mark and the chip 1st recognition mark.
  • a mounting apparatus in a mounting step of mounting a chip component on an embedded substrate, a mounting head is lowered and a mounting accuracy measurement is performed in a state where the chip component is in close contact with the substrate.
  • it is a diagram for explaining through holes for aligning the chip component and the substrate, (a) align the through holes of the heater unit and the attachment tool with the positions of the individual recognition marks.
  • the through-holes of the heater part are provided so as to cover the entire specification dimension range, and the through-holes of the attachment tool are provided in a shape including the adjacent recognition marks.
  • the through-hole provided in the attachment tool (a) The example which provided the through-hole according to the position of each recognition mark, (b) The through-hole approaches.
  • This is an example in which the recognition mark is provided in a shape. Face-up mounting is described, and (a) is a diagram showing a state in which the chip component is separated from the substrate. (b) is a diagram showing a state in which the chip component is aligned and mounted on the substrate.
  • FIG. 1A shows an appearance of a mounting apparatus 1 according to an embodiment of the present invention
  • FIG. 1B is an appearance view seen from a different angle from FIG. 1A, and a configuration including a control system. The elements are also noted.
  • the mounting device 1 is a device for aligning the chip component C on the substrate S by face-up mounting.
  • the chip recognition first mark AC1, the chip recognition second mark AC2, and the substrate The board recognition first mark AS1 and the board recognition second mark AS2 marked S are used. Specifically, after the positional relationship between the chip recognition first mark AC1 and the substrate recognition first mark AS1 and the positional relationship between the chip recognition second mark AC2 and the substrate recognition second mark AS2 are corrected within the allowable range, the chip component is corrected. C is mounted on the substrate S.
  • thermosetting adhesive is usually provided on the side opposite to the electrode surface of the chip component C (the surface having the chip recognition mark), but it may be provided on the substrate S side.
  • the mounting apparatus 1 includes a substrate stage 2, a lifting/pressurizing unit 3, a mounting head 4, a recognition mechanism 5, and a control unit 10 as constituent elements.
  • the substrate stage 2 has a function of holding the substrate S and moving the substrate S in the in-plane directions (XY directions).
  • the vacuum suction method is suitable for holding the substrate S, but the invention is not limited to this and an electrostatic suction method may be adopted.
  • the lifting/pressurizing unit 3 has a function of moving the mounting head 4 in the vertical direction (Z direction) of the substrate S and a function of adjusting the pressure applied to the chip component C via the mounting head 4. It is desirable to have a function of adjusting the angle of the head 4 in the rotational direction about the Z direction.
  • the mounting head 4 holds the chip component C and press-bonds it to the substrate S.
  • the mounting head 4 includes a head body 40, a heater unit 41, and an attachment tool 42 as constituent elements.
  • the head main body 40 is connected to the lifting/pressurizing unit 3, and the heater unit 41 is held and arranged on the lower side.
  • the heater section 41 has a heat generating function, and heats the chip component C via the attachment tool 42. Further, the heater unit 41 has a function of sucking and holding the attachment tool 42 by using a depressurized flow path (not shown).
  • the attachment tool 42 is a chip holding part that sucks and holds the chip component C, and a tool matching the shape of the chip component C is selected and sucked and held by the heater part 41.
  • the board recognition mark and the chip recognition mark are observed through the mounting head 4. Therefore, in the present embodiment, the attachment tool 42 is formed of a transparent member.
  • the heater portion 41 needs to be formed of a transparent member or have an opening so that the substrate recognition mark and the chip recognition mark can be observed.
  • the through hole 41H is provided.
  • the through hole 41H may be provided in accordance with the positions of the individual board recognition mark and the chip recognition mark, but since it is not necessary to replace the through hole 41H depending on the shape of the chip component C, the hole shape that can cover all dimensional specification ranges. Is desirable.
  • the mounting head 4 needs a space into which the image capturing section 50 for observing the board recognition mark and the chip recognition mark can enter, and in this embodiment, a head space 40V is provided as shown in FIG. .. That is, in the mounting apparatus 1 of FIG. 1, the head main body 40 has a structure including the side plate and the top plate provided on the heater unit 41.
  • the recognition mechanism 5 is used for recognizing the positions of the board recognition mark and the chip recognition mark through the attachment tool 42 and the heater unit 41 and over the mounting head 4 to acquire position information.
  • the recognition mechanism 5 includes the image capturing unit 50, the optical system 52, and the image pickup unit 53 connected to the optical system 52 as constituent elements.
  • the image capturing unit 50 is arranged above the recognition target acquired by the image pickup means 53 and puts the recognition target in the visual field.
  • the image capturing section 50 has a function of changing the direction of the optical path by the reflection means 510, and the optical system 52 has an optical lens and a function of enlarging an image to obtain high resolution. There is.
  • the recognition mechanism 5 is configured to be movable in the in-plane direction of the substrate S (and the chip component C) within the head space 40V by a drive mechanism (not shown). Further, the substrate S can be moved in the vertical direction (Z direction) so that the focus position can be adjusted for each recognition mark.
  • the mounting head 4 is configured to be independently movable in the vertical direction with respect to the substrate S, and the recognition mechanism 5 that has entered the head space 40V does not interfere even if the mounting head 4 moves in the vertical direction. Therefore, the head space 40V is designed.
  • the control unit 10 controls the operation of the mounting apparatus 1, and is connected to the mounting stage 2, the lifting/pressurizing unit 3, the mounting head 4, and the recognition mechanism 5.
  • the control unit 10 is essentially composed of a CPU and a storage device as main constituent elements, and is connected to each device through an interface as necessary, and by incorporating a program, the acquired data is used to perform an operation. It is also possible to carry out and output according to the calculation result.
  • the control unit 10 is connected to the substrate stage 2 and has a function of controlling holding and releasing of the substrate S by the substrate stage 2 and controlling movement of the substrate S in the in-plane direction.
  • the control unit 10 is connected to the lifting/pressurizing unit 3 and has a function of driving the mounting head 4 in a direction perpendicular to the substrate S (Z direction) and in a rotational direction about the Z direction, and controlling a pressing force. doing.
  • the control unit 10 is connected to the mounting head 4 and has a function of suction-holding and releasing the chip component C by the attachment tool 42 and controlling a heating temperature of the heater unit 41.
  • the control unit 10 is connected to the recognition mechanism 5 and controls the drive of the substrate S (and the chip component C) in the in-plane direction and the drive in the direction perpendicular to the substrate S (Z direction), and also controls the imaging unit 53. It has a function of acquiring image data. Further, the control unit 10 has an image processing function, and has a function of obtaining the position of the recognition target in the image acquired by the imaging unit 53.
  • the control unit 10 causes the substrate stage 2 to hold the substrate S and the mounting head 4 to hold the chip component C.
  • the substrate S is arranged within a predetermined range of the substrate stage 2, and the chip component C is held within a predetermined range of the attachment tool 42. That is, the chip component C and the substrate S are roughly aligned. Therefore, through the through hole 41H of the heater 41 and the attachment tool 42, all of the board recognition first mark AS1, the board recognition second mark AS2, the chip recognition first mark AC1, and the chip recognition second mark AC2 are mounted. It is observable over 4 years.
  • 3 to 6 are explanatory views of the alignment process, and are diagrams showing a process of obtaining the position information of the board recognition mark and the chip recognition mark.
  • FIG. 3 shows a process of acquiring the position information of the substrate recognition first mark AS1 of the substrate S.
  • FIG. 3A is a view of the mounting apparatus 1 viewed from the Y direction
  • FIG. 3B is a view of the mounting apparatus 1 viewed from the X direction (partially see through). Note that the relationships shown in FIGS. 3A and 3B are the same for FIGS. 4 to 6 (further, FIGS. 7 to 12, 14 to 15, and 17 to 19). Is the same).
  • control unit 10 lowers the mounting head 4 to bring the chip component C close to the substrate S.
  • the substrate S and the chip component C are provided with a gap D that allows relative movement in the in-plane direction without interference between the two.
  • the controller 10 controls the recognition mechanism 5 so that the substrate recognition first mark AS1 is located near the center of the optical axis of the image capturing unit 50. In this state, the XY position information of the image capturing section 50 is stored in the control section 10. In addition, the control unit 10 controls the image pickup unit 53 to image the substrate recognition first mark AS1 in a focused state, and uses the image processing function to obtain the XY position information of the substrate recognition first mark AS1 in the visual field. Ask and remember.
  • the control unit 10 controls the driving unit of the recognition mechanism 5 so that the chip recognition first mark AC1 is located near the center of the visual field of the image capturing unit 50 as shown in FIG. Are moved in the XY plane.
  • the recognition mechanism 5 is moved in the vertical direction (Z direction) with respect to the substrate S by the difference in height between the substrate recognition first mark AS1 and the chip recognition first mark AC1.
  • the XY position information of the image capturing unit 50 is stored in the control unit 10. Further, the control unit 10 controls the imaging unit 53 to image the chip recognition first mark AC1 in a focused state, and obtains the XY position information of the chip recognition first mark AC1 in the visual field by the image processing function.
  • the control unit 10 controls the imaging unit 53 to image the chip recognition first mark AC1 in a focused state, and obtains the XY position information of the chip recognition first mark AC1 in the visual field by the image processing function.
  • control unit 10 controls the driving unit of the recognition mechanism 5 so that the chip recognition second mark AC2 is positioned near the center of the visual field of the image capturing unit 50 as shown in FIG. Are moved in the XY plane. At that time, since the distance from the image capturing unit 50 to the chip recognition second mark AC2 is the same as the distance to the chip recognition first mark AC1, the recognition mechanism 5 is moved in the vertical direction (Z Direction) need not be moved.
  • the XY position information of the image capturing unit 50 is stored in the control unit 10. Further, the control unit 10 controls the image pickup means 53 to image the chip recognition second mark AC2 in a focused state, and obtains the XY position information of the chip recognition second mark AC2 in the visual field by the image processing function.
  • control unit 10 controls the driving unit of the recognition mechanism 5 so that the board recognition second mark AS2 is positioned near the center of the visual field of the image capturing unit 50 as shown in FIG. Are moved in the XY plane.
  • the recognition mechanism 5 is moved in the vertical direction (Z direction) with respect to the substrate S by the difference in height between the chip recognition second mark AC2 and the substrate recognition second mark AS2.
  • the XY position information of the image capturing unit 50 is stored in the control unit 10. Further, the control unit 10 controls the image pickup means 53 to image the substrate recognition second mark AS2 in a focused state, and obtains the XY position information of the substrate recognition second mark AS2 in the visual field by the image processing function.
  • the control unit 10 controls the image pickup means 53 to image the substrate recognition second mark AS2 in a focused state, and obtains the XY position information of the substrate recognition second mark AS2 in the visual field by the image processing function.
  • the relative positional relationship between the substrate recognition mark and the chip recognition mark is obtained based on the XY position information of the recognition mechanism 5 and the XY position information of the recognition mark within the field of view of the image acquired by the imaging unit 53. Can be done. Further, since the position information is obtained by recognizing the image while focusing on the individual board recognition mark and the chip recognition mark, it is possible to obtain highly accurate position information.
  • control unit 10 calculates and obtains the amount of positional deviation between the board S and the chip component C.
  • control unit 10 calculates the correction movement amount of the substrate S and the chip component C within the substrate surface in order to correct this positional deviation, and drives the substrate stage 2 and/or the mounting head 4 in the in-plane direction. Then, the substrate S and the chip component C are aligned so that the amount of positional deviation is within an allowable range.
  • the mounting process is started.
  • the control unit 10 lowers the mounting head 4 to bring the chip component C into close contact with the substrate S, and mounts the chip component C with a predetermined pressure.
  • the chip component C is fixed to the substrate S by heating the thermosetting adhesive between the substrate S and the chip component C by the heater portion 41 of the mounting head 4.
  • the mounting head 4 releases the suction holding of the chip component C and ascends, and the mounting process is completed.
  • the chip recognition mark and the board recognition mark can be recognized through the mounting head 4 and the positional relationship between the substrate S and the chip component C is determined when the chip component C is in close contact with the substrate S. Focusing on the determination, the position information of each board recognition mark and chip recognition mark is obtained at the stage of the mounting process, and the measurement and inspection of the mounting position accuracy is realized. That is, the chip component C held and pressed by the mounting head 4 is fixed to the substrate S held by the substrate stage 2 at the stage of close contact, and the state is maintained by the adhesive curing, By starting the measurement and inspection of the mounting position accuracy at the stage during the mounting process, and by performing both processes in parallel, it is possible to perform all the mounting accuracy measurement and inspection without increasing costs and lowering production capacity. It is a thing.
  • FIG. 8 shows a state in which the mounting apparatus 1 lowers the mounting head 4 in the mounting process to bring the chip component C into close contact with the substrate S.
  • the mounting accuracy measurement/inspection step in the present embodiment can be started immediately after the mounting head 4 is lowered and the chip component C is brought into close contact with the substrate S.
  • whether or not the chip component C is in close contact with the substrate S can be determined by a pressure sensor, a displacement sensor, or the like (not shown).
  • FIG. 9 shows a process in which the mounting apparatus 1 acquires the position information of the substrate recognition first mark AS1 of the substrate S in the mounting process in which the chip component C is brought into close contact with the substrate S.
  • the operation of the recognition mechanism 5 is as follows. This is the same as the alignment step shown in FIG.
  • the subsequent mounting accuracy measurement/inspection process is similar to the alignment process as shown in FIGS. 10 to 12, and the substrate recognition first mark AS1 and the chip recognition first mark AS1 obtained in the states of FIGS.
  • the mounting position accuracy is obtained from the relative positional relationship between the 1 mark AC1 and the relative positional relationship between the substrate recognition second mark AS2 and the chip recognition second mark AC2. That is, the controller 10 determines the relative positional relationship between the substrate recognition first mark AS1 and the chip recognition first mark AC1 and the positional relationship between the substrate recognition second mark AS2 and the chip recognition second mark AC2 at a predetermined position on the substrate S.
  • the mounting position accuracy of the chip component C on the substrate S is calculated and calculated by comparing the case where the component C is accurately mounted and the position information actually obtained by the recognition using the recognition mechanism 5.
  • the recognition mechanism 5 finishes in a state of recognizing the board recognition second mark AS2, so it is most efficient to start the mounting position accuracy measurement/inspection process from the board recognition second mark AS2.
  • Target since the recognition mechanism 5 is independent of the mounting head 4, even if the mounting head 4 is lowered between the positioning process and the mounting process, the positional relationship between the image capturing section 50 and the board recognition second mark AS2 is maintained. Since there is no change, focus adjustment is unnecessary.
  • the mounting head 4 rises during the mounting accuracy measurement process, but the recognition mechanism 5 is independent of the mounting head 4. Since there is no change in the distance between the image capturing unit 50 and each recognition target, the operation of the recognition mechanism 5 is not affected by the position of the mounting head 4. That is, the time of the mounting process (the time from immediately after the mounting head 4 is lowered and the chip component C is brought into close contact with the substrate S until the mounting head 4 is completely lifted) ⁇ the time of the mounting position accuracy measurement/inspection process Therefore, it is possible to measure and inspect all the mounting positions without lowering the productivity.
  • the gap D in FIG. 2 becomes zero, and the vertical height difference between the substrate recognition mark and the chip recognition mark is “the thickness TC of the chip component C”. That is, as the chip thickness TC becomes smaller, the vertical difference between the substrate recognition mark and the chip recognition mark also becomes smaller.
  • the board recognition first mark AS1 and the chip recognition first mark AC1 are displayed. This means that both can be clearly and simultaneously imaged.
  • the chip thickness TC is small and the vertical difference between the mounted board recognition mark and the chip recognition mark is within the depth of field of the image pickup means 53, as shown in FIG. 50 is the position near the midpoint of the substrate recognition first mark AS1 and the chip recognition first mark AC1, and the image pickup means 53 can simultaneously image and recognize both recognition marks within the depth of focus and within the same field of view. ..
  • the board recognition second mark A2 and the chip recognition second mark AC2 are similarly imaged and recognized at the same time, the number of times of imaging can be reduced by half, which is required in the mounting position accuracy measurement/inspection step. The time can be greatly reduced.
  • the time of the mounting process (the time from immediately after the mounting head 4 is lowered and the chip component C is brought into close contact with the substrate S until the mounting head 4 is completely lifted) ⁇
  • the change of the optical axis position of the image pickup means 53 or the change of the optical axis inclination due to the environmental change, or the inclination of the lifting/pressurizing unit 3 will occur. It is possible to perform a calibration calculation with respect to the shift of the mounting position caused by the change of the. That is, in the alignment process in which the image pickup unit 53 images the substrate recognition mark and the chip recognition mark to perform the alignment, even if the positional deviation amount of the calculation result is within the allowable range, the image pickup unit 53 is used to identify the substrate recognition mark.
  • the function of simultaneously capturing the substrate recognition mark and the chip recognition mark within the depth of focus and within the same field of view is extremely effective. That is, when the chip component C is mounted in the recess SC of the substrate S having the recess SC as shown in FIGS. 16A and 17, the upper surface of the substrate S and the upper surface of the chip component C are as shown in FIG. It becomes almost the same height like. Therefore, as shown in FIG. 18, from the image capturing unit 50 of the recognition mechanism to the substrate recognition first mark AS1 and the chip recognition first mark AC1 are substantially the same vertical distance, and both of them are in the same visual field. It becomes easy to take images simultaneously with the recognition mark in focus. This is the same in the case of imaging the board recognition second mark A2 and the chip recognition second mark AC2 shown in FIG.
  • the vertical height difference between the board recognition mark and the chip recognition mark is zero, and a clearer image can be obtained. It is also most suitable for the function of constantly calibrating and adjusting the mounting position by grasping the change in the optical axis position of the image pickup means 53, the change in the optical axis tilt, the change in the tilt of the lifting/pressurizing unit 3, and the like. It is possible to realize a highly reliable and highly accurate mounting device.
  • the attachment tool 42 is formed of the transparent member in the above-described embodiments, the chip recognition mark and the substrate recognition mark can be observed through the mounting head 4, but when it is attempted to realize highly accurate mounting.
  • a high quality transparent member is required. That is, when the transparent member has an optical defect or geometrical tolerance, a slight error occurs in the position information due to image bleeding, image distortion, refractive index change, and the like.
  • the optical defects are minute voids, inclusion of impurities, thermal deformation, etc.
  • the geometrical tolerances are surface roughness, dimensional tolerances, parallelism, and the like.
  • the attachment tool 42 is made of a transparent member, in order to cope with high-accuracy (specifically, submicron-accuracy) alignment, the transparent member has a high quality that suppresses optical defects and geometrical tolerances. What is necessary, that is, expensive one is required.
  • FIG. 20 shows the configuration of the attachment tool 42 capable of performing positioning with submicron accuracy at a relatively low cost.
  • the attachment tool 42 in FIG. 20 is provided with through holes for observing the board recognition mark and the chip recognition mark
  • FIG. 20(a) is provided with through holes corresponding to the individual recognition marks.
  • 20B has a through hole having a shape including both the substrate recognition mark and the chip recognition mark which are close to each other.
  • 21(a) and 21(b) show external views of only the attachment tool 42 corresponding to FIGS. 20(a) and 20(b).
  • FIG. 21(a) shows the board recognition mark.
  • the through hole 42HS aligned with the position and the through hole 42HC aligned with the position of the chip recognition mark are separately provided.
  • the through hole 42H having a shape including the adjacent substrate recognition mark and chip recognition mark is provided. There is.
  • the heater section 41 so as to match the positions of the individual board recognition marks and chip recognition marks, an example of which is shown in FIG. 20(a).
  • the heater portion 41 is provided with a through hole 41HS aligned with the position of the substrate recognition mark and a through hole 41HC aligned with the position of the chip recognition mark.
  • the attachment tool 42 Even when the attachment tool 42 is provided with a through hole, it is desirable that the attachment tool 42 has a light transmitting property. If the attachment tool 42 does not transmit light, the chip recognition first mark AC1 and the chip recognition second mark AC2, the substrate recognition first mark AS1, and the substrate recognition second mark AS2 in the example of FIG. Since the image is picked up only by the light passing through the through hole 42H, it is difficult to obtain a sufficient amount of light and it is difficult to obtain a clear image, and as a result, the alignment accuracy is adversely affected.
  • the attachment tool 42 is light-transmissive, light from the periphery passing through the inner wall of the through hole 42H can be obtained in addition to the light passing through the through hole 42H, so that the amount of light for obtaining a clear image can be reduced. Easy to get. Further, since an image transmitted through the through hole 42H is obtained, it is possible to obtain a clear image without being affected by an optical defect of a member of the attachment tool 42 or a geometrical tolerance.
  • the light transmissive property required by the attachment tool 42 does not mean general transparency, but is not limited as long as it can transmit the brightness of light even if there is turbidity due to refraction or scattering of light.
  • the material is not limited to glass or quartz, but may be light-transmissive ceramics such as alumina.
  • a material having an infrared light transmittance of 80% or more is more preferable.
  • the through hole is provided in the light-transmissive attachment tool
  • positioning can be performed with submicron accuracy by providing the mounting apparatus 1 shown in FIG. It may be applied to the device. Since the through holes are provided in the light-transmissive material, it is possible to obtain imaging at a level equal to or higher than that when an expensive transparent material is used, at a relatively low cost. Even if the above is not performed, the mounting accuracy can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、安定した高精度な実装と実装装置内での全数実装位置精度測定検査をコストの上昇や生産性の低下を伴わずに実現させる実装装置および実装方法を提供すること。具体的には、チップ部品と基板の位置合わせ実施後、チップ部品を保持した実装ヘッドを基板に対して垂直方向に下降させ、チップ部品が基板に密着してから、制御部が、認識機構にチップ認識マークおよび基板認識マークの認識動作を並行して開始させ、チップ部品が基板に密着した実装状態におけるチップ認識マークと基板認識マークを実装ヘッド越しに認識し、チップ部品と基板の実装位置精度を算出する機能を有する実装装置および実装方法を提供する。

Description

実装装置および実装方法
　本発明はチップ部品を基板に実装する実装装置および実装方法に関する。特に、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装を行なう実装装置および実装方法に係る。
　配線基板等の基板に半導体チップ等のチップ部品を実装する実装形態として、基板の電極面にチップ部品の電極面を対向させて実装するフェイスダウン実装と、基板の電極面とチップ部品の電極面を同方向にして実装するフェイスアップ実装があることは良く知られている。
　いずれの実装形態においても、基板の所定位置にチップ部品を実装するための高精度な位置合わせが必要であり、位置合わせのための認識マークがチップ部品および基板には付されている。ここで、チップ部品を基板の所定位置に位置合わせするのは、基板の電極とチップ部品の電極の位置関係を所定の精度で実装するためであり、フェイスダウン実装、フェイスアップ実装ともに、基板およびチップ部品において、認識マーク位置は電極位置を基準として配置され、相対位置が明確な電極面側に付されているのが一般的である。
　ここで、図２２にフェイスアップ実装の例を示す。チップ部品Ｃには、図２２（ａ）のように、チップ部品の認識マーク（以下チップ認識マークと記す）として、チップ認識第１マークＡＣ１とチップ認識第２マークＡＣ２が２つ配置されるのが一般的である。（図２２の例では対角上の配置）一方、基板Ｓには、基板の認識マーク（以下基板認識マークと記す）として、基板認識第１マークＡＳ１と基板認識第２マークＡＳ２が２つ配置されるのが一般的である。（図２２の例は対角上の配置）そこで、位置合わせに際しては、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１の位置関係およびチップ認識第１マークＡＣ２と基板認識第２マークＡＳ２の位置関係から、所定実装位置に対する位置ズレ量（基板面内方向の位置及び角度）を求めて、相対位置を補正してから実装している（図２２（ｂ））。
　ところで、フェイスダウン実装、フェイスアップ実装ともに、実装ヘッドが上側から保持したチップ部品を基板に圧着して実装する。このため、基板とチップ部品の電極同士を対向させて実装するフェイスダウン実装では基板認識マークとチップ認識マークを、上下２視野カメラを用いることで同時に直接観察する方法が知られている。一方、基板とチップ部品の電極を同方向として実装するフェイスアップ実装では、チップ部品の電極面が実装ヘッドに密着しているため、チップ部品の認識マークを直接観察して位置合わせできる様に、実装ヘッドのチップ部品を保持する部分に透明部材を用いる等の工夫をして、実装ヘッド越しに各認識マークを観察できる手法が提案されている。（例えば特許文献１、特許文献２）
国際公開第２００３／０４１４７８号公報 特開２０１７－２０８５２２号公報
　半導体部品の高密度化、多電極化、狭ピッチ化は著しく進んでおり、実装装置においては、大幅なコスト上昇や生産性低下を伴わずに、従来よりも高精度な位置合わせを行い、実装することが求められるとともに、品質管理の観点から、実装状態の実装位置精度測定検査を全数行うことが求められるようになっている。しかし、特許文献２では実装状態の実装位置精度測定検査にまで言及されていない。
　また、実装工程の完了後に実装装置と別装置で実装位置精度測定を行うことは、コストの上昇を伴うという問題とともに、実装位置精度の不良が発生した時、気付くまでに時間を要するため修正処置の遅れを伴うという問題もある。
　本発明は、上記の問題を鑑みてなされたものであり、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、コストの上昇や生産性の低下を伴わずに、高精度な実装を実現させる実装装置および実装方法を提供するものである。
　上記の課題を解決するために、請求項１に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが上面を向く姿勢でフェイスアップ実装する実装装置であって、
前記基板を保持する基板ステージと、
チップを保持する実装ヘッドと、
前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
前記実装ヘッドの上側から前記実装ヘッド越しに、前記チップ認識マークと前記基板認識マークを認識し、前記基板面内方向に移動可能な認識機構と、
前記認識機構と接続し、前記認識機構から得た、前記チップ部品認識マークおよび前記基板認識マークの位置情報から、前記チップ部品と前記基板の位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部または／および前記基板ステージを駆動して位置合わせを行う機能とを有する制御部とを備え、
前記チップ部品と前記基板の位置合わせを前記認識機構で行った後に、前記チップ部品を保持した前記実装ヘッドを前記基板に対して垂直方向に下降させ、前記チップ部品が前記基板に密着してから、
前記制御部が、前記認識機構に前記チップ認識マークおよび前記基板認識マークの認識動作を並行して開始させ、前記チップ部品が前記基板に密着した実装状態における前記チップ認識マークと前記基板認識マークを前記実装ヘッド越しに認識し、前記チップ部品と前記基板の実装位置精度を算出する機能を有する実装装置を提供する。
　請求項２に記載の発明は、請求項１に記載の実装装置であって、
前記チップ部品が前記基板に密着してから、並行して開始される実装位置精度を算出するための、前記実装ヘッド越しに行われる前記チップ認識マークと前記基板認識マークの認識動作において、
前記認識機構の光軸中心が、前記チップ認識マークと前記基板認識マークの中点近傍位置で前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置を提供する。
　請求項３に記載の発明は、請求項２に記載の実装装置であって、
算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する機能を有する実装装置を提供する。
　請求項４に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが上面を向く姿勢でフェイスアップ実装する実装装置であって、
前記基板を保持する基板ステージと、
前記チップ部品を保持して前記基板に圧着させる実装ヘッドと、
前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
前記実装ヘッドの上側から前記実装ヘッド越しに、前記チップ認識マークと前記基板認識マークを認識し、前記基板の面内方向に移動可能な認識機構とを備え、
前記実装ヘッドの構成要素で前記チップ部品を保持するチップ保持部が、光透過性を有する材料を用い、前記チップ認識マークと前記基板認識マークを認識するための貫通孔を有している実装装置を提供する。
　請求項５に記載の発明は、請求項４に記載の実装装置であって、
前記チップを保持する前記チップ保持部は、ガラスまたはセラミックスによって形成され、１ｍｍ厚での可視光および赤外光の透過率が５０％以上である実装装置を提供する。
　請求項６に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品を、位置合わせ用の基板認識マークを有する基板に実装する実装方法であって、前記チップ部品を前記基板と隙間を設けて配置した状態で、前記チップ認識マークと前記基板認識マークを前記実装ヘッド越しに同一方向から認識して、前記チップ部品と前記基板の相対位置関係を合わせる位置合わせ工程と、前記チップ部品を前記基板に密着させ加圧して実装する実装工程と、前記チップ部品が前記基板に密着した実装状態にあるときに、前記チップ認識マークと前記基板認識マークを前記実装ヘッド越しに同一方向から認識して、前記チップ部品と前記基板の相対位置関係を算出する実装精度測定検査工程とを備え、
前記チップ部品が前記基板に密着してから、前記実装工程と前記実装精度測定検査工程を並行して実施する実装方法を提供する。
　請求項７に記載の発明は、請求項６に記載の実装方法であって、
前記実装精度測定検査工程において、前記認識機構の光軸中心が前記チップ認識マークと前記基板認識マークの中点近傍位置で、前記チップ認識マークと前記基板認識マークを同時に認識する実装方法を提供する。
　請求項８に記載の発明は、請求項７に記載の実装方法であって、
前記実装精度測定検査工程で算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する実装方法を提供する。
　本発明により、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、コストの上昇や生産性の低下を伴わずに、実装装置内で実装位置精度検査を全数行い、安定して高精度に実装できる実装装置および実装方法の実現が可能となる。
本発明の実施形態に係る（ａ）実装装置の外観を示す図である（ｂ）同実装装置を別の角度から見た外観と構成要素を示す図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時の位置関係を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第１認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時にチップ第１認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時にチップ第２認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、チップ部品と基板の位置合わせを行う時に基板第２認識マークの位置情報を取得している状態を説明する図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程が完了した後の実装精度測定について説明する図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態を説明する図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第１認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、チップ第１認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、チップ第２認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第２認識マークの位置情報を取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程段階の実装精度測定について説明するもので、実装精度測定を行なう際に、基板第１認識マークとチップ第１認識マークの位置情報を同時に同一視野内で取得した撮像手段の画像例を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第１認識マークとチップ第１認識マークの位置情報を同時に取得している状態を示す図である。 本発明の実施形態に係る実装装置で、基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第２認識マークとチップ第２認識マークの位置情報を同時に取得している状態を示す図である。 埋め込み基板へのフェイスアップ実装について説明するもので、（ａ）チップ部品が基板から離れた状態を示す図（ｂ）チップ部品を基板に位置合わせして実装した状態を示す図である。 本発明の実施形態に係る実装装置で、埋め込み基板とチップ部品の位置合わせを行う時の状態を示す図である。 本発明の実施形態に係る実装装置で、埋め込み基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第１認識マークとチップ第１認識マークの位置情報を同時に取得している状態を示す図である。 本発明の実施形態に係る実装装置で、埋め込み基板にチップ部品を実装する実装工程において、実装ヘッドが下降し、チップ部品が基板に密着した状態での実装精度測定について説明するもので、基板第２認識マークとチップ第２認識マークの位置情報を同時に取得している状態を示す図である。 本発明の実施形態の変更例で、チップ部品と基板の位置合わせを行うための貫通孔について説明する図で、（ａ）ヒーター部とアタッチメントツールの貫通孔を個々の認識マークの位置に合わせて設けた例、（ｂ）ヒーター部の貫通孔を仕様寸法範囲を全て対応できるように設け、アタッチメントツールの貫通孔を近接する認識マークを包括する形状で設けた例である。 本発明の実施形態の変更例で、アタッチメントツールに設けた貫通孔について説明する図で、（ａ）貫通孔を個々の認識マークの位置に合わせて設けた例、（ｂ）貫通孔を近接する認識マークを包括する形状で設けた例である。 フェイスアップ実装について説明するもので、（ａ）チップ部品が基板から離れた状態を示す図（ｂ）チップ部品を基板に位置合わせして実装した状態を示す図である。
　本発明の実施形態について図を用いて説明する。図１（ａ）は本発明の実施形態における実装装置１の外観を示すもので、図１（ｂ）は図１（ａ）と別の角度から見た外観図であり制御系も含めた構成要素も記している。
　実装装置１は基板Ｓにチップ部品Ｃを位置合わせしてフェイスアップ実装する装置であり、位置合わせにはチップ部品Ｃに記されたチップ認識第１マークＡＣ１、チップ認識第２マークＡＣ２と、基板Ｓに記された基板認識第１マークＡＳ１、基板認識第２マークＡＳ２を用いる。具体的には、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１との位置関係、およびチップ認識第２マークＡＣ２と基板認識第２マークＡＳ２の位置関係を許容範囲内に補正した後にチップ部品Ｃを基板Ｓに実装するものである。
　なお、チップ部品Ｃの基板Ｓへの実装は、一般的に、熱硬化性接着剤を介して行なう。熱硬化性接着剤は、通常、チップ部品Ｃの電極面（チップ認識マークのある面）とは反対側に設けておくが、基板Ｓ側に設けておいてもよい。
　実装装置１は、基板ステージ２、昇降加圧ユニット３、実装ヘッド４、認識機構５、および制御部１０を構成要素としている。
　基板ステージ２は基板Ｓを保持するとともに、基板Ｓを面内方向（ＸＹ方向）に移動させる機能を有している。ここで、基板Ｓの保持に際しては真空吸着方式が適しているが、これに限定されるものではなく静電吸着方式を採用してもよい。
　昇降加圧ユニット３は、実装ヘッド４を基板Ｓの垂直方向（Ｚ方向）に移動させる機能と、実装ヘッド４を介したチップ部品Ｃへの加圧力を調整する機能を有しており、実装ヘッド４をＺ方向を軸とした回転方向に角度調整する機能を有していることが望ましい。
　実装ヘッド４はチップ部品Ｃを保持して基板Ｓに圧着するものである。実装ヘッド４は、ヘッド本体４０、ヒーター部４１、アタッチメントツール４２を構成要素としている。ヘッド本体４０は昇降加圧ユニット３と連結しており、下側にヒーター部４１を保持配置している。ヒーター部４１は発熱機能を有し、アタッチメントツール４２を介してチップ部品Ｃを加熱するものである。また、ヒーター部４１は図示していない減圧流路を用いてアタッチメントツール４２を吸着保持する機能を有している。アタッチメントツール４２はチップ部品Ｃを吸着保持するもチップ保持部であり、チップ部品Ｃの形状に合わせたものが選定され、ヒーター部４１に吸着保持される。
　本発明において、基板認識マークおよびチップ認識マークは実装ヘッド４越しに観察するものである。このため、本実施形態においては、アタッチメントツール４２は透明部材で形成されている。ヒーター部４１は基板認識マークおよびチップ認識マークが観察できるように透明部材で形成するか、開口部を設ける必要があり、本実施形態においては貫通孔４１Ｈを設けている。ここで、貫通孔４１Ｈは、個々の基板認識マークおよびチップ認識マークの位置に合わせて設けてもよいが、チップ部品Cの形状による交換を不要とするため、寸法仕様範囲が全て対応できる孔形状とすることが望ましい。また、実装ヘッド４には基板認識マークおよびチップ認識マークを観察する画像取込部５０が進入できる空間が必要であり、本実施形態においては、図１に示すようにヘッド空間４０Ｖを設けている。すなわち、図１の実装装置１においてヘッド本体４０は、ヒーター部４１上に設けた、側板、天板によって構成される構造となっている。
　認識機構５は、アタッチメントツール４２、ヒーター部４１を経た、実装ヘッド４越しに、基板認識マークおよびチップ認識マークの位置を認識して位置情報を取得するために用いられるものである。本実施形態において、認識機構５は、画像取込部５０、光学系５２、ならびに光学系５２に連結する撮像手段５３を構成要素としている。
　画像取込部５０は、撮像手段５３が取得する認識対象の上部に配置され、認識対象を視野内に納めるものである。画像取込部５０は、反射手段５１０により、光路の方向を変更する機能を有しており、光学系５２は光学レンズを有し、高解像度を得るために画像を拡大する機能を有している。
　また、認識機構５は図示していない駆動機構により、ヘッド空間４０Ｖ内で、基板Ｓ（およびチップ部品Ｃ）の面内方向に移動することが可能な構成となっている。更に、各々の認識マークに対して焦点位置が調整できるように、基板Ｓの垂直方向（Ｚ方向）の移動も可能な構成となっている。
　実装ヘッド４は独立して基板Ｓと垂直方向に移動させることが可能な構成となっており、実装ヘッド４が垂直方向に移動しても、ヘッド空間４０Ｖに進入した認識機構５が干渉しない寸法でヘッド空間４０Ｖは設計されている。
　制御部１０は、実装装置１の動作を制御するものであり、実装ステージ２、昇降加圧ユニット３、実装ヘッド４、認識機構５と接続している。
　制御部１０は、実体的にはＣＰＵと記憶装置を主要な構成要素とし、必要に応じてインターフェイスを介して各装置と接続されており、プログラムを内蔵することにより、取得データを用いて演算を行ない、演算結果に応じた出力を行なうことも出来る。
　制御部１０は、基板ステージ２と接続し、基板ステージ２による基板Ｓの保持および解除の制御や、基板Ｓの面内方向への移動を制御する機能を有している。
　制御部１０は、昇降加圧ユニット３と接続し、実装ヘッド４の基板Ｓと垂直方向（Ｚ方向）の駆動およびＺ方向を軸とした回転方向の駆動、ならびに加圧力を制御する機能を有している。
　制御部１０は、実装ヘッド４と接続し、アタッチメントツール４２によるチップ部品Ｃの吸着保持及び解除や、ヒーター部４１の加熱温度を制御する機能を有している。
　制御部１０は、認識機構５と接続し、基板Ｓ（およびチップ部品Ｃ）の面内方向への駆動および基板Ｓと垂直方向（Ｚ方向）の駆動を制御するとともに、撮像手段５３を制御して画像データを取得する機能を有している。更に、制御部１０は画像処理機能を有しており、撮像手段５３が取得した画像内における認識対象の位置を求める機能を有している。
　以下、図１に示した実装装置１による、基板Ｓとチップ部品Ｃの位置合わせ工程から実装精度測定検査工程について説明する。
　まず、位置合わせの前工程において、制御部１０は、基板ステージ２に基板Ｓを保持させるとともに、実装ヘッド４にチップ部品Ｃを保持させている。その際、基板Ｓは基板ステージ２の所定範囲内に配置され、チップ部品Ｃはアタッチメントツール４２の所定範囲内に保持されている。すなわち、チップ部品Ｃ、基板Ｓは大まかに位置合わせされている。このため、ヒーター４１の貫通孔４１Ｈおよびアタッチメントツール４２を通して、基板認識第１マークＡＳ１、基板認識第２マークＡＳ２、チップ認識第１マークＡＣ１、およびチップ認識第２マークＡＣ２の何れもが、実装ヘッド４越に観察可能な状態になっている。
　図３から図６は、位置合わせ工程について説明するもので、基板認識マークおよびチップ認識マークの位置情報を得る過程を示す図である。
　まず図３は、基板Ｓの基板認識第１マークＡＳ１の位置情報を取得する過程を示すものである。ここで、図３（ａ）は実装装置１をＹ方向から見た図であり、図３（ｂ）は実装装置１をＸ方向から見た（一部透視）図である。なお、図３（ａ）と図３（ｂ）に示した関係は、図４から図６についても同様である（更に、図７から図１２、および図１４から図１５、図１７から図１９についても同様である）。
　図３では、制御部１０により、実装ヘッド４を降下して基板Ｓにチップ部品Ｃを近接させた状態としている。この状態では、図２に示すように、基板Ｓとチップ部品Ｃには、両者が干渉することなく面内方向に相対移動ができるだけの隙間Ｄが確保されている。
　図３では、制御部１０は、認識機構５に対して、画像取込部５０の光軸中心近傍に基板認識第１マークＡＳ１が位置するように、駆動手段を制御している。この状態において、画像取込部５０のＸＹ位置情報は制御部１０に記憶される。また、制御部１０は、撮像手段５３を制御して、基板認識第１マークＡＳ１を焦点を合わせた状態で撮像し、画像処理機能により、視野内における基板認識第１マークＡＳ１のＸＹ位置情報を求め記憶する。
　次に、制御部１０は認識機構５の駆動手段を制御して、図４のように、画像取込部５０の視野中心近傍にチップ認識第１マークＡＣ１が位置されるように、認識機構５をＸＹ面内で移動させる。その際、画像取込部５０からチップ認識第１マークＡＣ１までの距離は、基板認識第１マークＡＳ１までの距離と異なるため、撮像手段５３が取得する画像の焦点が合わなくなる。そこで、本実施形態では、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の高さの差分だけ、認識機構５を基板Ｓと垂直方向（Ｚ方向）に移動させている。
　図４の状態において、画像取込部５０のＸＹ位置情報は制御部１０に記憶される。また、制御部１０は、撮像手段５３を制御してチップ認識第１マークＡＣ１を焦点を合わせた状態で撮像し、画像処理機能により、視野内におけるチップ認識第１マークＡＣ１のＸＹ位置情報を求め記憶する。
　次に、制御部１０は認識機構５の駆動手段を制御して、図５のように、画像取込部５０の視野中心近傍にチップ認識第２マークＡＣ２が位置されるように、認識機構５をＸＹ面内で移動させる。その際、画像取込部５０からチップ認識第２マークＡＣ２までの距離は、チップ認識第１マークＡＣ１までの距離と変わらないので、焦点調整のために認識機構５を基板Ｓと垂直方向（Ｚ方向）に移動させる必要はない。
　図５の状態において、画像取込部５０のＸＹ位置情報は制御部１０に記憶される。また、制御部１０は、撮像手段５３を制御してチップ認識第２マークＡＣ２を焦点を合わせた状態で撮像し、画像処理機能により、視野内におけるチップ認識第２マークＡＣ２のＸＹ位置情報を求め記憶する。
　この後、制御部１０は認識機構５の駆動手段を制御して、図６のように、画像取込部５０の視野中心近傍に基板認識第２マークＡＳ２が位置されるように、認識機構５をＸＹ面内で移動させる。その際、焦点を合わせるためにチップ認識第２マークＡＣ２と基板認識第２マークＡＳ２との高さの差分だけ、認識機構５を基板Ｓと垂直方向（Ｚ方向）に移動させている。
　図６の状態において、画像取込部５０のＸＹ位置情報は制御部１０に記憶される。また、制御部１０は、撮像手段５３を制御して基板認識第２マークＡＳ２を焦点を合わせた状態で撮像し、画像処理機能により、視野内における基板認識第２マークＡＳ２のＸＹ位置情報を求め記憶する。
　このように、本実施形態では、認識機構５のＸＹ位置情報と撮像手段５３が取得する画像の視野内における認識マークのＸＹ位置情報により、基板認識マークとチップ認識マークの相対位置関係を得ることが出来る。また、個々の基板認識マークおよびチップ認識マークに焦点を合わせた状態で撮像認識して位置情報を得ているため、精度の高い位置情報を得ることができる。
　前記で得られた相対位置情報から、制御部１０は基板Ｓとチップ部品Ｃとの位置ズレ量を演算して求める。
　その後、制御部１０は、この位置ズレを修正するために基板面内における基板Ｓとチップ部品Ｃの補正移動量を算出し、基板ステージ２および／または実装ヘッド４を基板面内方向に駆動して、基板Ｓとチップ部品Ｃの位置ズレ量が許容範囲となるように位置合わせを行う。
　基板Ｓとチップ部品Ｃの位置合わせが完了した後、実装工程が開始される。実装工程において、制御部１０は、実装ヘッド４を下降させて、基板Ｓにチップ部品Ｃを密着させ、所定の加圧力にて実装を行う。その際、基板Ｓとチップ部品Ｃの間に熱硬化性接着剤を、実装ヘッド４のヒーター部４１で加熱することで、基板Ｓにチップ部品Ｃが固定される。所定時間の加圧加熱を行った後、実装ヘッド４はチップ部品Ｃの吸着保持を解除して上昇し、実装工程は完了する。
　ところで、品質管理の観点から、実装工程完了後には、全数実装位置精度測定検査を行うことが求められるようになってきている。しかし、実装工程完了後に別装置で実装位置精度測定を行うことは、コストの上昇を伴う。また、実装位置精度の不良が発生した時に、気付くまでに時間を要するため修正処置の遅れを伴う。そこで、図７に示すように、実装装置１の認識機構５を使用して、実装工程完了後に位置合わせ工程と同様、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の位置情報と、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の位置情報を得て、チップ部品Ｃを基板Ｓに実装した状態の実装位置精度を求める機能を追加している。この方法であれば、実装装置と別の装置は不要であり、コストの上昇は伴わない。
　しかし、実装工程完了後に実装装置１の認識機構５を使用して実装位置精度を測定検査することは、実装位置精度測定の動作の時間が増加するため、特に全数の実装位置精度測定検査する場合には生産性の著しい低下を伴う。
　そこで、本発明では、実装ヘッド４越しにチップ認識マークおよび基板認識マークが認識できる構成であることと、基板Ｓとチップ部品Ｃとの位置関係は、チップ部品Ｃが基板Ｓに密着した段階で決定されることに着目し、実装工程中の段階で、各々の基板認識マークおよびチップ認識マークの位置情報を得て、実装位置精度の測定検査を行うことを実現させている。すなわち、基板ステージ２に保持された基板Ｓに、実装ヘッド４に保持され加圧されたチップ部品Ｃは、密着した段階で固定され、その状態は接着剤硬化により維持されることを根拠とし、実装工程中の段階で実装位置精度の測定検査を開始させ、両工程を並行させることでにより、コストの上昇や生産能力の低下を伴うことなく、全数の実装精度測定検査を行うことを実現させるものである。
　以後、実装装置１を用い、実装工程と並行して実装位置精度測定を行なう実施形態について説明する。図８は、実装装置１が、実装工程において実装ヘッド４を下降させて、チップ部品Ｃを基板Ｓに密着させた状態を示すものである。本実施形態における実装精度測定検査工程は、実装ヘッド４が下降し、チップ部品Ｃが基板Ｓに密着した直後から開始することができる。ここで、チップ部品Ｃが基板Ｓに密着したか否かは、図示していない圧力センサーまたは変位センサー等により判断できるようにしている。
　図９は、実装装置１がチップ部品Ｃが基板Ｓに密着させた実装工程において、基板Ｓの基板認識第１マークＡＳ１の位置情報を取得する過程を示すものであり、認識機構５の動作は図３に示した位置合わせ工程と同様である。
　以降の実装精度測定検査工程の動作は、図１０から図１２に示すように、位置合わせ工程と同様であり、図９から図１２の状態で得られた基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置関係と、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置関係から実装位置精度を求める。すなわち、制御部１０は、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置関係および基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の位置関係について、基板Ｓの所定位置にチップ部品Ｃが正確に実装されている場合と、認識機構５を用いた認識で実際に得られた位置情報とを比較して、基板Ｓに対するチップ部品Ｃの実装位置精度を演算して求める。
　図３から図６の位置合わせ工程では、認識機構５は基板認識第２マークＡＳ２を認識する状態で終わっているので、実装位置精度測定検査工程を基板認識第２マークＡＳ２から始めるのが最も効率的である。また、認識機構５は実装ヘッド４と独立しているため、位置合わせ工程と実装工程の間で実装ヘッド４が降下しても、画像取込部５０と基板認識第２マークＡＳ２の位置関係に何ら変化はないので、焦点調整は不要である。
　なお、実装工程に要する時間よりも、実装精度測定検査工程に要する時間が長い場合、実装精度測定工程中に実装ヘッド４が上昇することになるが、認識機構５は実装ヘッド４と独立しているため、画像取込部５０と各認識対象までの距離に何ら変化はないので、認識機構５の動作は実装ヘッド４の位置に関する影響を受けない。すなわち、実装工程の時間（実装ヘッド４が下降し、チップ部品Cが基板Ｓに密着した直後から実装ヘッド４の上昇が完了するまでの時間）≧実装位置精度測定検査工程の時間が成立する場合、生産性の低下を伴わずに全数の実装位置測定検査が可能となる。
　ところで、チップ部品Ｃが基板Ｓに密着した状態は、図２における隙間Ｄがゼロになり、基板認識マークとチップ認識マークの上下方向高低差は「チップ部品Ｃの厚みＴＣ」となる。すなわち、チップ厚みＴＣが小さくなれば、基板認識マークとチップ認識マークの垂直方向の高低差も小さくなる。ここで、基板認識マークとチップ認識マークの垂直方向の高低差が撮像手段５３の被写界深度以内であれば、図１３に示すように基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の両方を明瞭かつ同時に撮像できることを意味するものである。
　すなわち、チップ厚みＴＣが小さく、実装状態の基板認識マークとチップ認識マークの垂直方向の高低差が撮像手段５３の被写界深度以内の場合には、図１４に示すように、画像取込部５０を基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の中点近傍位置とし、撮像手段５３が両方の認識マークを焦点深度内かつ同一視野内で同時に撮像して認識することが可能となる。更に、図１５のように、基板認識第２マークＡ２とチップ認識第２マークＡＣ２も同様に同時に撮像して認識すれば、撮像回数を半減することが出来るため、実装位置精度測定検査工程に要する時間を大幅に短縮することが出来る。したがって、このような機能を追加しておくことで、実装工程の時間（実装ヘッド４が下降し、チップ部品Cが基板Ｓに密着した直後から実装ヘッド４の上昇が完了するまでの時間）≧実装位置精度測定検査工程の時間を成立させ、生産性の低下を伴わずに全数の実装位置精度測定検査できる可能性が極めて高くなる。
　撮像手段５３を用いて実装工程中に実装位置精度を求めることが可能となれば、環境変化に伴う撮像手段５３の光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット３の傾斜の変化などに起因する実装位置のシフトに対して、校正演算させることが可能である。すなわち、撮像手段５３が基板認識マークとチップ認識マークを撮像して位置合わせを行う位置合わせ工程において、演算結果の位置ズレ量が許容範囲であっても、撮像手段５３を用いて基板認識マークとチップ認識マークを撮像する実装位置精度測定結果で位置ズレがある場合、撮像手段５３の光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット３の傾斜に変化が生じていることが容易に判り、常時自動で校正演算することにより、チップ部品Ｃの基板Ｓに対する実装位置をシフトさせることなく、常に安定して所定位置の許容範囲内に実装することが可能となる。
　このように、実装工程中の段階で実装位置精度を演算して求め、実装位置にフィードバックして、常時自動で実装位置を校正調整することにより、コストの上昇や生産能力の低下を伴うことなく、非常に安定した高い精度での実装が可能となる。
　特に、部品埋めこみ基板（エンベデッド基板）へのチップ部品Ｃの実装においては、基板認識マークとチップ認識マークを焦点深度内かつ同一視野内で同時に撮像する機能は極めて有効である。すなわち、図１６（ａ）および図１７に示すような凹部ＳＣを有する基板Ｓの凹部ＳＣにチップ部品Ｃを実装する場合、基板Ｓの上面とチップ部品Ｃの上面とは、図１６（ｂ）のようにほぼ同一高さとなる。このため、図１８に示すように、認識機構の画像取込部５０から、基板認識第１マークＡＳ１までと、チップ認識第１マークＡＣ１までは、ほぼ同一垂直距離となり、同一視野内で両方の認識マークに焦点が合った状態で同時に撮像することが容易となる。これは、図１９に示す基板認識第２マークＡ２とチップ認識第２マークＡＣ２を撮像する場合においても同様である。
　また、基板Ｓの上面とチップ部品Ｃの上面が同一高さになるような条件であれば、基板認識マークとチップ認識マークの上下方向高低差はゼロとなり、より明瞭な画像を取得できるため、撮像手段５３の光軸位置の変化や光軸傾斜の変化、または昇降加圧ユニット３の傾斜の変化などを把握し、実装位置を常時自動で校正調整する機能にも最適であり、更に安定性、信頼性の高い、高精度な実装装置を実現することが可能である。
　ところで、これまで説明の実施形態においてアタッチメントツール４２は透明部材によって形成されているため、実装ヘッド４越しにチップ認識マークおよび基板認識マークが観察可能としているが、高精度な実装を実現しようとすると透明部材として高品質なものが必要となる。すなわち、透明部材に光学的欠陥や幾何学的公差がある場合、画像の滲み、画像の歪、屈折率変化等により位置情報に僅かながら誤差を生じる。ここで、光学的欠陥は、微小ボイド、不純物混入、熱変形等であり、幾何学的公差は、表面粗さ、寸法公差、平行度等である。このため、アタッチメントツール４２を透明部材で構成する場合、高精度（具体的にはサブミクロン精度）位置合わせに対応するためには、透明部材として光学的欠陥や幾何学的公差を抑えた高品質なもの、すなわち高価なものが必要となる。
　そこで、本発明の別な実施形態として、比較的安価にサブミクロン精度の位置合わせが可能なアタッチメントツール４２の構成を図２０に示す。図２０におけるアタッチメントツール４２は基板認識マークおよびチップ認識マークの観察が出来るような貫通孔を設けたものであり、図２０（ａ）は個々の認識マークに対応した貫通孔を設けたものであり、図２０（ｂ）は近接する基板認識マークとチップ認識マークの両方を包含する形状の貫通穴を有している。図２０（ａ）および図２０（ｂ）に対応したアタッチメントツール４２のみの外観図を示したのが図２１（ａ）および図２１（ｂ）であり、図２１（ａ）は基板認識マークの位置に合わせた貫通孔４２ＨＳとチップ認識マークの位置に合わせた貫通孔４２ＨＣを別に設けており、図２１（ｂ）は近接する基板認識マークとチップ認識マークを包含する形状の貫通孔４２Ｈが設けてある。
　ここで、ヒーター部４１についても個々の基板認識マークおよびチップ認識マークの位置に合わせて設けることも可能であり、その例を図２０（ａ）に示してある。図２０（ａ）では、ヒーター部４１に基板認識マークの位置に合わせた貫通孔４１ＨＳとチップ認識マークの位置に合わせた貫通孔４１ＨＣが別に設けてある。
　なお、アタッチメントツール４２に貫通孔を設ける場合でも、アタッチメントツール４２は光透過性を有していることが望ましい。仮に、アタッチメントツール４２が光を透過しない場合、図２０（ｂ）の例では、チップ認識第１マークＡＣ１およびチップ認識第２マークＡＣ２、基板認識第１マークＡＳ１、基板認識第２マークＡＳ２は、貫通孔４２Ｈを通過する光のみで撮像することになるため、光量が十分に得られず、明瞭な画像を得ることが難しくなり、結果として位置合わせ精度に悪影響を及ぼす。一方、アタッチメントツール４２が光透過性を有していれば、貫通孔４２Ｈを通過する光に加え、貫通孔４２Ｈ内壁を経た周辺からの光も得られるので、明瞭な画像を得るための光量を得やすい。さらに、貫通孔４２Ｈを透過した画像が得られるので、アタッチメントツール４２の部材の光学的欠陥や幾何学的公差の影響を受けることなく、明瞭な画像を得ることが可能となる。
　ところで、アタッチメントツール４２が必要とする光透過性とは、一般的な透明性を意味するものではなく、光の屈折や散乱による濁りがあっても、光の明るさを透過させるものであればよい。このため、材質もガラスや石英に限られるものではなく、アルミナ等の光透過性セラミックス等であっても良い。ただし、チップ認識マークや基板認識マークを明瞭かつ正確に撮像するのに適した光量を伝達するため、１ｍｍ厚での可視光および赤外光の透過率が５０％以上ある材料が望ましく、可視光または赤外光の透過率が８０％以上ある材料が更に好適である。
　以上のような光透過性アタッチメントツールに貫通孔を設ける構成は、図１に示した実装装置１に設けることによりサブミクロン精度の位置合わせが可能となるが、実装装置１とは異なる構成の実装装置に適用してもよい。光透過性材料に貫通孔を設ける構成であり、高価な透明材料を用いるのと同等以上の撮像を比較的安価に得ることが出来るので、実装装置１において行ったような実装時の実装精度算出を行わないような場合であっても、実装精度の向上が図れる。
　　　１　　　実装装置
　　　２　　　基板ステージ
　　　３　　　昇降加圧ユニット
　　　４　　　実装ヘッド
　　　５　　　認識機構
　　１０　　　制御部
　　４０　　　ヘッド本体
　　４０Ｖ　　ヘッド空間
　　４１　　　ヒーター部
　　４１Ｈ、４１HC、４１ＨＳ　　貫通孔
　　４２　　　アタッチメントツール
　　４２Ｈ、４２ＨＣ、４２ＨＳ　貫通穴
　　５０　　　画像取込部
　　５２　　　光学系
　　５３　　　撮像手段
　５１０　　　反射手段
　　　Ｃ　　　チップ部品
　　　Ｓ　　　基板
　　　ＡＣ１、ＡＣ２　　チップ認識マーク
　　　ＡＳ１、ＡＳ２　　基板認識マーク
　　　Ｄ　　　　　位置合わせ時の、チップ部品と基板の隙間
　　　ＴＣ　　　　チップ部品の厚み
　　　ＴＳ　　　　基板の厚み
　　　ＳＣ　　　　基板の凹部

Claims (8)

  1. 位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが上面を向く姿勢でフェイスアップ実装する実装装置であって、
    前記基板を保持する基板ステージと、
    チップを保持する実装ヘッドと、
    前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
    前記実装ヘッドの上側から前記実装ヘッド越しに、前記チップ認識マークと前記基板認識マークを認識し、前記基板面内方向に移動可能な認識機構と、
    前記認識機構と接続し、前記認識機構から得た、前記チップ部品認識マークおよび前記基板認識マークの位置情報から、前記チップ部品と前記基板の位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部または／および前記基板ステージを駆動して位置合わせを行う機能とを有する制御部とを備え、
    前記チップ部品と前記基板の位置合わせを前記認識機構で行った後に、前記チップ部品を保持した前記実装ヘッドを前記基板に対して垂直方向に下降させ、前記チップ部品が前記基板に密着してから、
    前記制御部が、前記認識機構に前記チップ認識マークおよび前記基板認識マークの認識動作を並行して開始させ、前記チップ部品が前記基板に密着した実装状態における前記チップ認識マークと前記基板認識マークを前記実装ヘッド越しに認識し、前記チップ部品と前記基板の実装位置精度を算出する機能を有する実装装置。
  2. 請求項１に記載の実装装置であって、
    前記チップ部品が前記基板に密着してから、並行して開始される実装位置精度を算出するための、前記ヘッド越しに行われる前記チップ認識マークと前記基板認識マークの認識動作において、
    前記認識機構の光軸中心が、前記チップ認識マークと前記基板認識マークの中点近傍位置で前記チップ認識マークと前記基板認識マークとを同時に認識する機能を有する実装装置。
  3. 請求項２に記載の実装装置であって、
    算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する機能を有する実装装置。
  4. 位置合わせ用のチップ認識マークを有するチップ部品と、位置合わせ用の基板認識マークを有する基板とを、前記チップ認識マークと前記基板認識マークが上面を向く姿勢でフェイスアップ実装する実装装置であって、
    前記基板を保持する基板ステージと、
    前記チップ部品を保持して前記基板に圧着させる実装ヘッドと、
    前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
    前記実装ヘッドの上側から前記実装ヘッド越しに、前記チップ認識マークと前記基板認識マークを認識し、前記基板の面内方向に移動可能な認識機構とを備え、
    前記実装ヘッドの構成要素で前記チップ部品を保持するチップ保持部が、光透過性を有する材料を用い、前記チップ認識マークと前記基板認識マークを認識するための貫通孔を有している実装装置。
  5. 請求項４に記載の実装装置であって、
    前記チップを保持する前記チップ保持部は、ガラスまたはセラミックスによって形成され、１ｍｍ厚での可視光および赤外光の透過率が５０％以上である実装装置。
  6. 位置合わせ用のチップ認識マークを有するチップ部品を、位置合わせ用の基板認識マークを有する基板に実装する実装方法であって、前記チップ部品を前記基板と隙間を設けて配置した状態で、前記チップ認識マークと前記基板認識マークを前記実装ヘッド越しに同一方向から認識して、前記チップ部品と前記基板の相対位置関係を合わせる位置合わせ工程と、前記チップ部品を前記基板に密着させ加圧して実装する実装工程と、前記チップ部品が前記基板に密着した実装状態にあるときに、前記チップ認識マークと前記基板認識マークを前記実装ヘッド越しに同一方向から認識して、前記チップ部品と前記基板の相対位置関係を算出する実装精度測定検査工程とを備え、
    前記チップ部品が前記基板に密着してから、前記実装工程と前記実装精度測定検査工程を並行して実施する実装方法。
  7. 請求項６に記載の実装方法であって、
    前記実装精度測定検査工程において、前記認識機構の光軸中心が前記チップ認識マークと前記基板認識マークの中点近傍位置で、前記チップ認識マークと前記基板認識マークを同時に認識する実装方法。
  8. 請求項７に記載の実装方法であって、
    前記実装精度測定検査工程で算出した実装位置精度の結果を、実装位置にフィードバックし、自動で実装位置を校正調整する実装方法。
PCT/JP2020/001153 2019-01-23 2020-01-16 実装装置および実装方法 WO2020153203A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080009673.7A CN113302725A (zh) 2019-01-23 2020-01-16 安装装置和安装方法
US17/381,823 US20210351057A1 (en) 2019-01-23 2021-07-21 Mounting device and mounting method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-009086 2019-01-23
JP2019009086A JP7013400B2 (ja) 2019-01-23 2019-01-23 実装装置および実装方法
JP2019-008997 2019-01-23
JP2019008997A JP7013399B2 (ja) 2019-01-23 2019-01-23 実装装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/381,823 Continuation US20210351057A1 (en) 2019-01-23 2021-07-21 Mounting device and mounting method

Publications (1)

Publication Number Publication Date
WO2020153203A1 true WO2020153203A1 (ja) 2020-07-30

Family

ID=71736060

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/001153 WO2020153203A1 (ja) 2019-01-23 2020-01-16 実装装置および実装方法

Country Status (3)

Country Link
US (1) US20210351057A1 (ja)
CN (1) CN113302725A (ja)
WO (1) WO2020153203A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136076A1 (ja) * 2022-01-11 2023-07-20 東レエンジニアリング株式会社 位置決め装置およびこれを用いた実装装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11468590B2 (en) * 2018-04-24 2022-10-11 Cyberoptics Corporation Wireless substrate-like teaching sensor for semiconductor processing
TWI790747B (zh) * 2021-09-15 2023-01-21 日商新川股份有限公司 基板保持具以及接合系統和接合方法
US20230274987A1 (en) * 2022-02-25 2023-08-31 Applied Materials, Inc. Machine learning & integrated metrology for run-to-run optimization of chip-to-wafer alignment accuracy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208522A (ja) * 2016-05-11 2017-11-24 パナソニックＩｐマネジメント株式会社 部品実装装置
JP2018056481A (ja) * 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145094A (ja) * 1996-11-14 1998-05-29 Nec Corp 部品装着装置
JPH11330109A (ja) * 1998-05-20 1999-11-30 Nec Corp 素子実装装置及び素子実装方法
WO2003041478A1 (fr) * 2001-11-05 2003-05-15 Toray Engineering Co., Ltd. Procede et dispositif de montage
JP2004146776A (ja) * 2002-08-29 2004-05-20 Shinko Electric Ind Co Ltd フリップチップ実装装置及びフリップチップ実装方法
JP4046030B2 (ja) * 2002-08-30 2008-02-13 株式会社村田製作所 部品装着方法および部品装着装置
JP5839170B2 (ja) * 2011-09-03 2016-01-06 Tdk株式会社 ワーク搬送装置、並びにワーク処理装置及びワーク処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208522A (ja) * 2016-05-11 2017-11-24 パナソニックＩｐマネジメント株式会社 部品実装装置
JP2018056481A (ja) * 2016-09-30 2018-04-05 ボンドテック株式会社 アライメント装置およびアライメント方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136076A1 (ja) * 2022-01-11 2023-07-20 東レエンジニアリング株式会社 位置決め装置およびこれを用いた実装装置

Also Published As

Publication number Publication date
US20210351057A1 (en) 2021-11-11
CN113302725A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
WO2020153203A1 (ja) 実装装置および実装方法
KR101897088B1 (ko) 본딩 장치 및 본딩 방법
JP4128540B2 (ja) ボンディング装置
CN112185870B (zh) 高精度键合头定位方法及设备
US11823938B2 (en) Mounting device and mounting method
US5764366A (en) Method and apparatus for alignment and bonding
JP5288411B2 (ja) アライメント装置
KR100696211B1 (ko) 본딩 장치
KR100672227B1 (ko) 본딩 장치
JP7293477B2 (ja) 実装装置
JP7013400B2 (ja) 実装装置および実装方法
JP2009130028A (ja) 画像認識カメラのキャリブレーション方法、部品接合方法、部品接合装置および校正用マスク
JP7013399B2 (ja) 実装装置
TWI839448B (zh) 安裝裝置及安裝方法
JP5663869B2 (ja) 素子、実装装置および方法
WO2024057887A1 (ja) 実装装置
US20240120219A1 (en) Bonding apparatus and bonding method
JP2024085339A (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20744811

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20744811

Country of ref document: EP

Kind code of ref document: A1