JP7293477B2 - 実装装置 - Google Patents

実装装置 Download PDF

Info

Publication number
JP7293477B2
JP7293477B2 JP2022151400A JP2022151400A JP7293477B2 JP 7293477 B2 JP7293477 B2 JP 7293477B2 JP 2022151400 A JP2022151400 A JP 2022151400A JP 2022151400 A JP2022151400 A JP 2022151400A JP 7293477 B2 JP7293477 B2 JP 7293477B2
Authority
JP
Japan
Prior art keywords
chip
mounting
recognition mark
substrate
recognition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022151400A
Other languages
English (en)
Other versions
JP2023051804A (ja
Inventor
勝美 寺田
健史 濱川
孝志 晴
泰司 田村
見祐 田島
高志 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of JP2023051804A publication Critical patent/JP2023051804A/ja
Application granted granted Critical
Publication of JP7293477B2 publication Critical patent/JP7293477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0815—Controlling of component placement on the substrate during or after manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Operations Research (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明はチップ部品を基板に実装する実装装置および実装方法に関する。特に、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装を行う実装装置に係る。
配線基板等の基板に半導体チップ等のチップ部品を実装する一つの形態として、基板の電極面とチップ部品の電極面を同方向にして実装するフェイスアップ実装がある。
フェイスアップ実装では基板の電極とチップ部品の電極を直接接合することはないが、基板の所定位置にチップ部品を実装するための位置合わせが必要であり、位置合わせのための認識マークがチップ部品および基板には付されている。ここで、チップ部品を基板の所定位置に位置合わせするのは、基板の電極とチップ部品の電極の位置関係を所定の精度内で実装するためであり、基板およびチップ部品ともに、認識マーク位置は電極位置を基準として配置され、相対位置が明確な電極面側に付されているのが一般的である。
また、フェイスアップ実装で、基板にチップ部品を位置合わせするのに際しては、実装ヘッドのチップ部品を保持する部分に透明部材を用いる等の工夫をして、実装ヘッド越しに各認識マークを観察できる手法が提案されている（例えば特許文献１、特許文献２）。
国際公開第２００３／０４１４７８号公報 特開２０１７－２０８５２２号公報 特願２０１９－００９１７４号
半導体部品の高密度化、多電極化、狭ピッチ化は著しく進んでおり、フェイスアップ実装を行う実装装置も、大幅なコスト上昇を伴わずに、従来よりも高精度な位置合わせを高速に行い、実装することが求められる。特許文献２に記されているような装置においては、位置合わせ段階でチップ認識マークと基板認識マークの高さに差が有るため、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１（およびチップ認識第２マークＡＣ２と基板認識第２マークＡＳ２）の光路長が異なり、チップ認識マークと基板認識マークの画像を高解像度かつ同時に取得する事は被写界深度の関係により困難であり、各々の認識マークに焦点をあわせるための撮像ユニットの駆動が必要となり、実装精度の低下や生産性の低下という問題がある。さらに、反射光学系の構造が非常に複雑であり、コストが上昇するという問題もあった。
このような課題に対して本出願人は、チップ認識マークを認識するチップ認識撮像手段と基板認識マークを認識する基板認識撮像手段とが、独立して設けられ、共通の光軸経路を経て焦点位置が異なる様に設けることで、チップ認識マークと基板認識マークを同時に認識することが可能な認識機構を備えた実装装置を発明し（特許文献３）、大幅なコスト上昇を伴わずに高速で高精度な位置合わせを実現した。
ところで、実装の高精度化に対する要求レベルは日々高まっており、サブミクロンレベルの精度を有する実装装置の必要性が生じている。しかし、現状において、サブミクロンレベルの位置合わせを行なっても、実装精度が１μを超えることがある。すなわち、実装ヘッドが、位置合わせ高さから実装高さに降下する際の真直度のばらつき等の影響により、位置合わせから実装の過程で生じる誤差が無視出来なくなっている。
一方、昨今では、エンベデッド基板（部品内蔵基板）にチップ部品を埋め込み実装するという形態が増えている。すなわち、図２７（ａ）のように基板Ｓの実装箇所ＳＣが凹部にあって、図２７（ｂ）のように埋め込む実装形態であり、このような実装形態に適した位置合わせ手法も求められている。
本発明は、前記の課題を鑑みてなされたものであり、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、サブミクロンレベルの高精度な実装を可能とする実装装置を提供するものである。
上記の課題を解決するために、請求項１に記載の発明は、
位置合わせ用のチップ認識マークを有するチップ部品を、表面に凹部を有する基板の前記凹部内にある実装箇所に、前記凹部の外側に設けた基板認識マークと前記チップ認識マークが同方向を向く姿勢で埋め込み実装する実装装置であって、
前記基板を保持する基板ステージと、前記チップ部品を保持する実装ヘッドと、前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
撮像手段を用いて前記チップ認識マークと前記基板認識マークの位置情報を取得する機能を有する認識機構と、前記認識機構と接続し、前記認識機構から得た、前記チップ認識マークおよび前記基板認識マークの位置情報から、前記チップ部品の前記実装箇所に対する位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッドと前記基板ステージの少なくとも何れか一方を駆動して位置合わせを行う機能とを有する制御部とを備え、
前記チップ部品と前記基板を接近させ、前記認識機構が有する撮像手段が前記チップ認識マークと前記基板認識マークが被写界深度内で撮像される状態で位置合わせを行ってから、前記基板に前記チップ部品を密着させる実装装置である。
請求項２に記載の発明は、請求項１に記載の実装装置であって、
前記制御部が、前記認識機構で前記基板ステージに保持された前記基板の基板認識マークの位置情報を取得し、前記基板認識マークの位置情報に基づき、前記実装ヘッドの直下に前記基板の実装箇所を配置するよう制御を行なう実装装置である。
請求項３に記載の発明は、請求項２に記載の実装装置であって、
前記実装ヘッドに前記チップ部品を受け渡すチップスライダを有するチップ搬送手段を更に備え、
前記チップスライダから前記実装ヘッドに受け渡された前記チップ部品を前記撮像手段で撮像して得た、前記チップ認識マークの位置情報から、前記チップ部品の前記実装箇所に対する位置ズレ量を算出し、前記位置ズレ量が許容範囲内であれば前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置である。
請求項４に記載の発明は、請求項１に記載の実装装置であって、
前記撮像手段として、前記チップ認識マークに焦点を合わせるチップ認識撮像手段と、前記基板認識マークに焦点を合わせる基板認識撮像手段が、共通の光軸を有して分岐した光路に設けられた実装装置。
請求項５に記載の発明は、請求項４に記載の実装装置であって、
前記チップ認識撮像手段を用いて得た前記チップ認識マークの位置情報と、前記基板認識撮像手段を用いて得た前記基板認識マークの位置情報を用いて演算した前記チップ部品の前記実装箇所に対する位置ズレ量が許容範囲内であれば、前記チップ部品と前記基板を、前記チップ認識撮像手段と前記基板認識撮像手段の何れか一方が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置である。
請求項６に記載の発明は、請求項３に記載の実装装置であって、
前記位置ズレ量が許容範囲外であれば、許容範囲内とするために必要な前記チップ部品の移動量を計算して、許容範囲に入るまで前記チップ部品を移動させてから、前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置である。
請求項７に記載の発明は、請求項５に記載の実装装置であって、
前記位置ズレ量が許容範囲外であれば、許容範囲内とするために必要な前記チップ部品の移動量を計算して、許容範囲に入るまで前記チップ部品を移動させてから、前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記チップ認識撮像手段と前記基板認識撮像手段の何れか一方が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置である。
請求項８に記載の発明は、請求項３または請求項５から請求項７の何れかに記載の実装装置であって、
前記位置ズレ量が許容範囲内の状態で前記実装ヘッドを降下すれば、前記チップ部品は前記凹部の開口部内に入る実装装置である。
本発明により、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、サブミクロンレベルの高精度な実装が可能となる。特に、エンベデッド基板へのチップ部品の高精度実装に好適である。
本発明の実施形態に係る実装装置の概略図である。 （ａ）本発明の実施形態に係る実装装置の構成要素を示す図であり、（ｂ）同実装装置を側面方向から見た構成要素を示す図である。 本発明の実施形態に係る実装装置の制御系を示すブロック図である。 複数のチップ部品を実装する基板の個々のチップ部品を実装する実装箇所と個々の基板認識マークについて説明する図である。 複数のチップ部品を実装する基板の個々の基板認識マークの位置情報を取得する例を示す図である。 （ａ）本発明の実施形態に係る実装装置でチップ部品をチップスライダからアタッチメントツールに受け渡す状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う予備位置合わせ工程について説明するもので、（ａ）チップ部品をチップスライダからアタッチメントツールに受け渡した直後にチップ認識第１マークの位置情報を取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う予備位置合わせを工程においてチップ認識第１マークの位置情報を取得している状態を示す拡大図である。 本発明の実施形態に係る実装装置で行う予備位置合わせ工程について説明するもので、（ａ）チップスライダが退避している状態でチップ認識第２マークの位置情報を取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態の予備位置合わせ工程においてチップ第１認識マークの位置情報を取得して、（ａ）位置ズレ量が許容範囲を超えている状態を示す図であり、（ｂ）位置ズレ量が許容範囲内である状態を示す図である。 本発明の実施形態に係る予備位置合わせの必要性について説明するもので、（ａ）埋め込み基板の凹部の開口からチップ部品がはみ出した状態を示す図であり、（ｂ）同状態でチップ部品を基板の凹部に埋め込もうとしたときの状態を示す図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程について説明するもので、（ａ）基板認識第２マークの位置情報とチップ認識第２マークの位置情報を同時に同視野内に取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程について説明するもので、（ａ）基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に同視野内に取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程において、基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に同視野内に取得している状態を示す拡大図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程において、基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に同視野内に取得している撮像手段の画像例を示す図である。 本発明の実施形態に係る実装装置で行う圧着工程について説明するもので、（ａ）チップ部品を基板に密着させて接合している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う圧着工程段階の実装位置精度測定について説明するもので、（ａ）基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に同視野内に取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う圧着工程段階の実装位置精度測定について説明するもので、（ａ）基板認識第２マークの位置情報とチップ認識第２マークの位置情報を同時に同視野内に取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 （ａ）本発明の実施形態の係る実装装置の変形例の構成要素を示す図であり、（ｂ）同実装装置を側面方向から見た構成要素を示す図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程について説明するもので、（ａ）基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程について説明するもので、（ａ）基板認識第２マークの位置情報とチップ認識第２マークの位置情報を同時に取得している状態を示す図であり、（ｂ）同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程において、基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に同視野内に取得している状態を示す拡大図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程でチップ部品と基板の予備位置合わせを行なうときに基板認識第１マークの位置情報とチップ認識第１マークの位置情報を同時に取得している状態において、（ａ）基板認識第１マークに焦点を合わせた基板撮像手段の画像例を示す図であり、（ｂ）チップ認識第１マークに焦点を合わせた基板撮像手段の画像例を示す図である。 平坦な基板にチップ部品をフェイスアップ実装する例について説明するもので、（ａ）チップ部品が基板から離れた状態を示す図であり、（ｂ）実装状態を示す図である。 本発明の実施形態における実装装置が、平坦な基板を用いた実装にも適用される条件を説明するための図である。 本発明の実施形態における変位センサの機能を説明するための図である。 埋め込み基板へのフェイスアップ実装について説明するもので、（ａ）チップ部品の底部が基板の凹部の底から離れた状態を示す図であり、（ｂ）実装状態を示す図である。
本発明の実施形態について、図を用いて説明する。図１は本発明の実施形態における実装装置１の概略図である。
実装装置はチップ部品を配線基板等の基板に実装するものであるが、図１の実装装置１は、チップ部品の電極面と基板の電極面が同じ方向の状態で実装するフェイスアップ実装に適した構成となっている。
実装装置１は基板ステージ２、昇降加圧ユニット３、ボンディングヘッド４、認識機構５およびチップ搬送手段６を構成要素としている。
図１の実装装置１において、基板ステージ２は、ステージ移動制御手段２０と吸着テーブル２３によって構成される。吸着テーブル２３は表面上に配置した基板を吸着保持するものであり、吸着テーブル２３は、ステージ移動制御手段２０により、基板を保持した状態で、基板面の面内方向に移動することが可能である。
ステージ移動制御手段２０は、吸着テーブル２３をＹ方向に直線移動可能なＹ方向ステージ移動制御手段２２と、Ｙ方向ステージ移動制御手段２２をＸ方向に直線移動可能で基台２００上に設けられたＸ方向ステージ移動制御手段２１によって構成されている。 Ｙ方向移動制御手段２２はスライドレール上に配置した可動部に吸着テーブル２３を搭載しており、可動部はＹ方向サーボ２２１により移動および位置制御される。また、Ｘ方向移動制御手段２１はスライドレール上に配置した可動部にＹ方向移動制御手段２２を搭載しており、可動部はＸ方向サーボ２１１により移動および位置制御される。
昇降加圧ユニット３は図示していない門型フレームに固定されており、上下駆動軸が吸着テーブル２３に対して垂直方向に設けられており、上下駆動軸に実装ヘッド４を連結している。昇降加圧ユニット３は実装ヘッド４を上下駆動するとともに、設定に応じた加圧力を印加する機能を有している。また、実装装置１では、昇降加圧ユニット３を２方向から支持するとともに、実装ヘッド４に直線的に連結しているため、加圧時に実装ヘッド４への横方向の力は加わり難くなっている。
実装ヘッド４は、チップ部品Cを保持して（基板ステージ２の吸着テーブル２３に保持された）基板と平行な状態で圧着するものである。実装ヘッド４は、ヘッド本体４０、ヒーター部４１、アタッチメントツール４２およびツール位置制御手段４３を構成要素としている。ヘッド本体４０はツール位置制御手段４３を介して昇降加圧ユニット３と連結しており、下側にヒーター部４１を固定配置している。ヒーター部４１は発熱機能を有し、アタッチメントツール４２を介してチップ部品Cを加熱するものである。また、ヒーター部４１は減圧流路を用いてアタッチメントツール４２を吸着保持する機能を有している。アタッチメントツール４２はチップ部品Cを吸着保持するものであり、チップ部品Cの形状に応じて交換される。ツール位置制御手段４３は、昇降加圧ユニット３の上下駆動軸を垂線とする面内方向にヘッド本体４０の位置を微調整するものであり、これに応じてアタッチメントツール４２および、アタッチメントツール４２が保持するチップ部品Ｃの（図のＸＹ面内における）位置が調整される。
ツール位置制御手段４３は、Ｘ方向ツール位置制御手段４３１、Ｙ方向ツール位置制御手段４３２、ツール回転制御手段４３３を構成要素としている。図１に示す実施形態では、ツール回転制御手段４３３がヘッド本体４０の回転方向を調整し、Ｙ方向ツール位置制御手段４３２がツール回転制御手段４３３のＹ方向位置を調整し、Ｘ方向ツール位置制御手段４３１がＹ方向位置制御手段のＸ方向位置を調整する構成となっているが、これに限定されるものではなく、ヘッド本体４０（およびこれよ下の構成要素）のＸ方向位置、Ｙ方向位置、回転角の調整ができればよい。
図２にはヘッド本体４０の周辺を主とした図を示すが（図２（ａ）に正面図、図２（ｂ）に側面図）、本実施形態のフェイスアップ実装において、図２７に示したようにチップ部品Ｃ電極面の対角位置にチップ認識マークＡＣ（チップ認識第１マークＡＣ１およびチップ認識第２マークＡＣ２）、基板Ｓ電極面のチップ部品実装箇所対角の目安位置に基板認識マークＡＳ（基板認識第１マークＡＳ１および基板認識第２マークＡＳ２）が設けられており、いずれも実装ヘッド４の方向を向いている。
そこで、実装装置１では、チップ認識マークＡＣを実装ヘッド４越しに観察することが可能な構成としており、アタッチメントツール４２を透明部材で形成するか、チップ認識マークＡＣの位置に合わせた貫通孔を設けている。また、ヒーター部４１についてもチップ認識マークＡＣが観察できるように透明部材を用いるか開口部を設ける必要があり、本実施形態では図２のように貫通孔４１Ｈを設けている。ここで、貫通孔４１Ｈは、個々のチップ認識マークＡＣの位置に合わせて設けてもよいが、チップ部品Ｃの形状による交換を不要とするため、仕様寸法範囲が全て対応できる孔形状としてもよい。また、実装ヘッド４は、チップ認識マークＡＣまたは／および基板認識マークＡＳを観察するため、認識機構５の画像取込部５０が侵入できる空間が必要であり、本実施形態では図２に示すようにヘッド空間４０Ｖを設けている。すなわち、ヘッド本体４０は、ヒーター４１上で連結した側板、両側板を連結する天板にて構成される構造となっている。
認識機構５は、（アタッチメントツール４２およびヒーター部４１を透過して）実装ヘッド４越しに焦点を合わせて撮像される、チップ認識マークＡＣまたは／および基板認識マークＡＳの位置情報を取得するものである。本実施形態において、認識機構５は、画像取込部５０、光路５２、ならびに光路５２に連結する撮像手段５３を構成要素としている。
画像取込部５０は、撮像手段５３が画像を取得する認識対象の上部に配置され、認識対象を視野内に納めるものである。
また、認識機構５は図示していない駆動機構により、ヘッド空間４０Ｖ内で、基板Ｓ（およびチップ部品Ｃ）の面内方向で移動することが可能な構成となっている。更に、焦点位置が調整できるように、基板Ｓの垂直方向（Ｚ方向）の移動も可能であることが望ましい。
実装ヘッド４は昇降加圧ユニット３により基板Ｓと垂直方向に移動するが、この動作は認識機構５の動作と独立して行うことが可能である。このため、実装ヘッド４が垂直方向に移動しても、ヘッド空間４０Ｖに進入した認識機構５が干渉しない寸法にヘッド空間４０Ｖを設計する必要がある。
なお、認識機構５の画像取込部５０の可動範囲は、ヘッド空間４０Ｖ内に限られたものではなく、ヘッド空間４０Ｖから外れて基板Ｓ上を移動して基板認識マークＡＳの位置情報を取得することも可能である。
チップ搬送手段６は、搬送レール６０とチップスライダ６１によって構成されており、図示しないチップ供給部から供給されたチップ部品Ｃをチップスライダ６１が保持してアタッチメントツール４２の直下までスライドして搬送するものである。
ここで、図示しないチップ供給部は、チップスライダ６１上の定まった位置にチップ部品Ｃを配置する。必要に応じて、チップスライダ６１に配置されたチップ部品Ｃは図示しない認識機構で配置位置を認識してもよい。このように、チップスライダ６１およびチップスライダ６１に配置するチップ部品Ｃの位置を制御することで、アタッチメントツール４２の所定範囲内にチップ部品Ｃを受け渡すことが可能である。アタッチメントツール４２がチップ部品Ｃを保持した後に、チップ部品Ｃの保持を解除したチップスライダ６１は退避位置に移動する。
実装装置１は図３のブロック図で示すように、基板ステージ２、昇降加圧ユニット３、実装ヘッド４、認識機構５、およびチップ搬送手段６と接続する制御部１０を備えている。
制御部１０は、実体的にはＣＰＵと記憶装置を主要な構成要素とし、必要に応じてインターフェイスを各装置と介在させている。また、制御部１０はプログラムを内蔵することにより、取得データを用いた演算を行い、演算結果に応じた出力を行うこともできる。更に、取得データや演算結果を記録して新たな演算用のデータとして用いる機能も備えていることが望ましい。
制御部１０は、基板ステージ２と接続し、Ｘ方向ステージ移動制御手段２１とＹ方向ステージ移動制御手段２２の動作制御を行って吸着テーブル２３の面内移動制御を行う。また、制御部１０は、吸着テーブル２３を制御して、基板Ｓの吸着保持および解除の制御を行う。
制御部１０は、昇降加圧ユニット３と接続し、実装ヘッド４の上下方向（Ｚ方向）の位置制御を行うとともに、チップ部品Ｃを基板Ｓに圧着する際の加圧力を制御する機能を有している。
制御部１０は実装ヘッド４と接続し、アタッチメントツール４２によるチップ部品Ｃの吸着保持および解除、ヒーター部４１の加熱温度、ヘッド本体４０（およびヒーター部４１、アタッチメントツール４２）のＸＹ面内での位置をツール位置制御手段４３を用いて制御する機能を有している。
制御部１０は認識機構５と接続し、水平（ＸＹ面内）方向および垂直方向（Ｚ方向）の駆動を制御するとともに、撮像手段５３を制御して画像データを取得する機能を有している。更に制御部１０は画像処理機能を有しており、撮像手段５３が取得した画像からチップ認識マークＡＣまたは／および基板認識マークＡＳの位置を算出する機能を有している。
制御部１０はチップ搬送手段６と接続し、搬送レール６０に沿って移動するチップスライダ６１の位置を制御する機能を有している。
以下、実装装置１が、チップ部品Ｃを基板Ｓに実装するまでの工程について説明するが、図４に本発明の実施形態において扱う基板Ｓの一例を示す。図４に示すように、基板Ｓには複数の実装箇所ＳＣがあり、夫々に実装箇所ＳＣに基板認識第１マークＡＳ１と基板認識第２マークＡＳ２が設けられている。また、基板全体の配置を確認するための基準マーク（基板基準マークＡＳ０）として基板基準第１マークＡＳ０１と基板基準第２マークＡＳ０２を設けてもよく、個々の実装箇所ＳＣ（および基板認識マークＡＳ）は、基準マークに対して高精度に配置されている。
このような基板Ｓに対して、実装装置１の制御部１０は、吸着テーブル２３に配置された基板Ｓの各実装箇所ＳＣの位置情報を算出して記憶する機能を有している。その例を示したのが図５であり、基板Ｓを保持した吸着テーブル２３をステージ移動手段２０で移動させながら、認識機構５によって基板Ｓに配置された各基板認識マークＡＳを撮像して位置情報を取得している様子を示しており、各実装箇所ＳＣの位置情報を算出して記憶している。また、基板基準第１マークＡＳ０１と基板基準第２マークＡＳ０２が設けられている場合は、事前に制御部１０が基板Ｓにおける実装箇所ＳＣのマップを記憶しておくことで、基板基準第１マークＡＳ０１と基板基準第２マークＡＳ０２を認識して取得した位置情報から、基板Ｓ内の各実装箇所ＳＣの位置情報を算出して記憶することも可能である。なお、各基板認識マークＡＳあるいは各基板基準マークＡＳ０を認識するのに際して、ステージ移動手段２０により基板Ｓを移動する例について説明したが、認識機構５を移動させてもよい。
以上のように吸着テーブル２３に配置された各実装箇所ＳＣの位置情報を得たら、個々の実装箇所ＳＣにチップ部品Ｃを実装する。
以下、実装装置１が個々の実装箇所ＳＣにチップ部品Ｃを実装する工程について図を用いて説明するが、基板Ｓについては、実装箇所ＳＣの１か所分のみを記している。
図６は、実装ヘッド４のアタッチメントツール４２がチップ部品Ｃを保持するとともに、実装ヘッド４の直下に基板Ｓの次にチップ部品Ｃを実装する実装箇所ＳＣを配置する実装準備工程を示している。この実装準備工程では、後の工程の時間を短縮するため、アタッチメントツール４２に保持されるチップ部品Ｃの位置精度および実装箇所ＳＣの位置精度を高めておくことが望ましい。
このために、図示しないチップ供給部からチップ部品Ｃをチップスライダ６１の所定位置に高精度に配置するとともに、チップ搬送手段６によりチップスライダ６１を高精度に搬送する機構を採用するのが望ましい。また、基板Ｓの実装箇所ＳＣを実装ヘッド４直下に高精度に配置するために、先に入手した各実装箇所ＳＣの位置情報に基づいて吸着テーブル２３の位置を高精度に制御するステージ移動制御手段２０を採用するのが望ましい。
実装準備工程において、基板Ｓの実装箇所ＳＣは実装ヘッド４の直下に高精度に配置されている。このため、次に行う予備位置合わせ工程では、基板Ｓの実装箇所ＳＣは実装ヘッド４直下の所定範囲内に存在しているという前提で、チップ部品Ｃの位置情報のみを認識機構５によって入手する。
予備位置合わせ工程の様子を示したのが図７であるが、チップスライダ６１を退避させる際にチップ部品Ｃの下面との間に隙間を設ける。このため、予備位置合わせ工程に際して実装ヘッド４を僅かに上昇させる。すなわち、吸着テーブル２３の表面を基準にした実装ヘッド４のアタッチメントツール４２下面の距離を実装ヘッド高さＢＨＺとすると、予備位置合わせ工程の実装ヘッド高さＢＨＺは、実装準備工程のＤｚからΔｚ上昇してＤｚ＋Δｚとなる。ここで、Δｚはチップスライダ６１がチップ部品Ｃ下面と干渉せずに退避できる必要かつ最少の距離であり、１ｍｍ以上２ｍｍ以下程度である。なお、チップスライダ６１側にチップ部品Cを昇降させてアタッチメントツール４２に受け渡す機能があれば Δｚ＝０ としてもよい。
予備位置合わせ工程は、図８にも示すようにチップ部品Ｃがアタッチメントツール４２に保持された状態で行うものであるが、認識機構５が観察するのはチップ認識マークＡＣのみであるので、チップスライダ６１が退避する途上であっても、チップ部品Ｃの位置情報を得ることができる。なお、認識機構５によるチップ認識マークＡＣの認識に際して、チップ認識第１マークＡＣ１を認識した後に、チップ認識第２マークＡＣ２を認識する。このため、図９のように、画像取込部５０を夫々に合わせるように認識機構５をＸＹ面内で移動させる。なお、図９では、チップ認識第２マークＡＣ２を認識する段階でチップスライダ６１が退避している例を示している。
本実施形態において、予備位置合わせ工程の段階で、事前に取得した実装箇所ＳＣの位置情報から、次に実装すべき実装箇所ＳＣを所定の精度内でボンディングヘッド４の直下に配置している。このため、チップ部品Ｃのチップ認識マークＡＣが位置すべき許容範囲ＰＡＣを定めることも可能である。そこで、認識手段５の撮像手段５３が取得したチップ認識第１マークＡＣ１と、チップ認識第１マークＡＣが１位置すべ許容範囲ＰＡＣの関係を示したのが図１０である。
ここで、図１０（ｂ）のように、チップ認識第１マークＡＣ１中心位置が許容範囲ＰＡＣ内に収まり、チップ認識第２マークＡＣ２中心位置も許容範囲ＰＡＣ内に収まっていたら（更にチップスライダ６１が退避した状態であったら）、次の工程に進む。
一方、図１０（ａ）のように、チップ認識第１マークＡＣ１中心位置が許容範囲ＰＡＣから外れていたら、チップ認識第２ークＡＣ２中心の位置情報も取得し、実装箇所ＳＣに対するチップ部品Ｃの位置ズレを修正するための基板面内における基板Ｓとチップ部品Ｃの補正移動量を算出し、「（相対位置を固定した）吸着テーブル２３と認識機構５」またはアタッチメントツール４２のＸＹ面内位置を調整して、図１０（ｂ）のようにチップ認識第１マークＡＣ１を許容範囲ＰＡＣ内に収める。ここで、通常は、吸着テーブル２３よりアタッチメントツール４２を移動させる方が重量的な負荷が小さいことから、予備位置合わせにおいて実装ヘッド４側で位置調整するのが望ましい。
ところで、予備位置合わせ工程は、図２７に示したようなエンデベッド基板（部品内蔵基板）にチップ部品を埋め込み実装する場合において重要である。すなわち、実装箇所ＳＣに対して凹部の開口面積の余裕がないケースが多く、図１１（ａ）のようにチップ部品Ｃの外縁ＥＣが凹部の淵部ＥＢより外側にある状態で、実装ヘッド４を降下すると、チップ部品Ｃが凹部より外側の基板Ｓ表面に接触し、この状態から更に後述の精密位置合わせを行なう高さまで実装ヘッド４を降下しようとすると（図１１（ｂ））、チップ部品Ｃの破損等のトラブルを生じる。
予備位置合わせ工程の後、ヘッド降下工程として、昇降加圧ユニット３により実装ヘッド４を下降させて。基板Ｓにチップ部品Ｃを接触させない範囲で極力接近させて停止する。このヘッド降下工程により、チップ認識第１マークＡＣ１（およびチップ認識第２マークＡＣ２）のあるチップ部品Ｃ上面と基板認識第１マークＡＳ１（および基板認識第２マークＡＳ２）のある基板Ｓ上面との垂直距離ｄＳが、認識機構５の被写界深度に入ることが望ましい。そこで、垂直距離ｄＳが、認識機構５の被写界深度に入る条件について以下に記す。
まず、図８に示した垂直距離ｄＳと、基板Ｓのチップ部品Ｃを実装する接合面までの距離（ギャップ）Ｇと、チップ部品Ｃの厚みＴＣと、基板Ｓの凹部の深さＤＳＣとの関係は、以下の式（１）で表すことができる。
ｄＳ＝Ｇ＋ＴＣ－ＤＳＣ ・・・・・（１）
ここで、「＋ＴＣ－ＤＳＣ」は、通常百μｍ以下であるチップ部品Ｃの厚みＴＣより小さくなり、数十μｍ以下になる。更に、チップ部品Cを基板Ｓに完全に埋め込む場合にはゼロ以下となる。このため、チップ部品Ｃが基板Ｓの凹部の底面に接触する寸前に、実装ヘッド４の降下を止めてギャップＧを小さく出来れば被写界深度内にチップ認識第１マークＡＣ１と基板認識第１マークＡＳ１（またはチップ認識第２マークＡＣ２と基板認識第２マークＡＳ２）を収めることは可能である。
この条件を満たす、具体的なギャップＧの距離としては、式（１）から、
Ｇ＝ｄＳ－（ＴＣ－ＤＳＣ）＝ｄＳ＋ＤＳＣ－ＴＣ ・・・・・・ （２）
となり、被写界深度ＤＯＦとの関係において、
ｄＳ≦ＤＯＦ ・・・・・・（３）
であることから、
０＜Ｇ≦ＤＯＦ＋ＤＳＣ－ＴＣ ・・・・・・ （４）
の条件を満たす必要がある。
そこで、実装装置１の制御部１０は、図示していない変位センサ７により、ステージ２の表面高さ（または基板Ｓの表面高さ）と実装ヘッド４の高さを測定し、チップ部品の厚みＴＣ、基板Ｓの厚みＴＳや凹部の深さＤＳＣ等の設計値を用いてギャップＧを算出し、式（４）の条件を満たす高さで実装ヘッド４の降下を停止する。なお、式（４）において、ギャップＧはゼロを超える値としているが、位置合わせのために、チップ部品Ｃと基板Ｓの相対移動のために数μｍ以上であることが望ましい。また、チップ部品Ｃの厚みＴＣ、基板Ｓの厚みＴＳ、熱硬化性接着剤の厚みや凹部の深さＤＳＣの実際の値は設計値に対して若干のバラツキがあるので、これらのバラツキも考慮することが望ましい。ここで、変位センサ７はボンディングヘッド４（のアタッチメントツール４２の下面）に対する基板Ｓ表面の垂直距離を求めるのが望ましく、そのためにボンディングヘッド４に固定して設けるのがよいが、これに限定されるものではなく画像取込部５０等に固定してもよい。
ヘッド降下工程の次に行うのが精密位置合わせ工程であり、図１２、図１３、図１４および図１５を用いて説明する。ここで、図１２は、図９の状態で予備位置合わせを行なった後に、ヘッド降下を行なった状態で、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の位置情報を取得している状態である。この後、制御部１０は認識機構５の駆動手段を制御し、図１３の状態まで認識機構５を移動して、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の位置情報を取得する。また、図１４は図１３（ａ）の部分的拡大図である。
精密位置合わせ工程では、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１（および基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２）を同時に被写界深度ＤＯＦ内で撮像することが出来る。これを、図１４を用いて説明すると、チップ認識第１マークＡＣ１のあるチップ部品Ｃ上面と基板認識第１マークＡＳ１のある基板Ｓ上面との垂直距離ｄＳは、撮像手段５３の被写界深度ＤＯＦ以下になるようなギャップＧとなっている。
このため、撮像手段５３は、図１５に示すように、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の両方を明瞭に撮像することが可能である。
同様に、図１２の状態では、撮像手段５３により、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の両方を明瞭に撮像されるので、制御部１０は、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置を正確に知ることが出来る。
この後、図１３の状態で得られた基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報と、図１２の状態で得られた基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報を用いて、基板Ｓとチップ部品Ｃの位置合わせを行う。すなわち、まず制御部１０は基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報と基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報から、基板Ｓとチップ部品Ｃとの位置ズレ量を演算して求める。それから、その位置ズレ量を修正するための基板面内における基板Ｓとチップ部品Ｃの補正移動量を算出し、制御部１０に制御され、基板ステージ２および／または実装ヘッド４を基板面内（ＸＹおよびθ）方向に駆動して、基板Ｓとチップ部品Ｃの位置ズレ量が許容範囲となるように精密な位置合わせを行う。
精密位置合わせ工程が完了したら、チップ部品Ｃを基板Ｓに熱圧着する圧着工程となる。圧着工程において、制御部１０は、実装ヘッド４を下降させて、基板Ｓにチップ部品Ｃを密着させ、所定の加圧力にて実装を行う（図１６）。ここで、実装ヘッド４の下降距離はギャップＧとなるが、式（７）に示すギャップＧは数μｍから数十μｍ程度である。このため、位置合わせ工程で得られた位置精度が実装工程でも維持され、高精度実装が実現する。
実装工程において、基板Ｓとチップ部品Ｃの間の熱硬化性接着剤を、実装ヘッド４のヒーター部４１で加熱することで、基板Ｓにチップ部品Ｃが固定される。所定時間の加圧加熱を行った後、実装ヘッド４はチップ部品Ｃの吸着保持を解除して上昇し、実装工程は完了する。
なお、品質管理の観点から、実装工程完了後の全数実装位置精度測定検査を行うことが求められるようになってきているが、本発明の実装装置１では全数実装位置精度測定をコスト上昇を伴うことなく代用することが出来る。すなわち、図１３において行った基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報取得と、図１２において行った基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報取得を、図１７と図１８に示すような圧着工程で行えば、チップ部品Ｃ毎に圧着工程での基板Ｓに対する位置情報、すなわち実装精度を得ることが出来る。しかも、圧着工程における熱圧着に要する時間は位置情報取得に要する時間に比べて長ければ、実装位置精度測定を圧着工程の時間内で行うことが出来、実装のタクトタイムに影響なく行うことが可能である。
所定時間の加圧後で圧着工程を終了し、新たに実装すべきチップ部品Ｃがある場合は、実装準備工程を開始する。
以上が本実施形態における一連の実装工程である。本実施形態では、予備位置合わせ工程以前に、基板Ｓの「次にチップ部品Ｃを実装する箇所」およびチップ部品Ｃが高精度に配置されていれば、予備位置合わせ工程でツール位置制御手段４３を稼動させることも少なく、実質的に精度確認のみを行なうため、タクトタイムも短縮されて生産性に優れた実装装置となる。ここで、各構成要素を高精度に仕上げた装置で、各機構に異常がない限り位置ズレが許容範囲から外れない場合においては、装置トラブル判定のみを行なってもよく、そのような場合にはチップ認識第１マークＡＣ１かチップ認識第２マークＡＣ２の何れか一方の位置情報を取得するだけでもよい。
一方において、予備位置合わせ工程前の高精度要求を満たすために、実装装置各部を精密加工、精密組立する必要があり、その分だけ装置コストはアップする。そこで、予備位置合わせ工程前の、基板Ｓの「次にチップ部品Ｃを実装する箇所」およびチップ部品Ｃの高精度配置が困難な場合にも対応可能な、本実施形態の変形例である実装装置の構成を図１９に示す。
図２に示した実装装置１が、予備位置合わせに際して、基板Ｓの実装箇所ＳＣが所定の精度で実装ヘッド４の下に配置されていることを前提に、チップ部品認識マークＡＣのみの位置情報を取得しているのに対して、図１９に示した変形例では予備位置合わせの際も基板認識マークＡＳの位置情報を取得する構成となっている。
このため、図１９に示す実装装置では、認識機構５が、画像取込部５０、光学系（共通）５１、光学系５１から光軸を共通として２つに分岐した光路５２ａおよび光路５２ｂ、ならびに光路５２ａに連結する撮像手段５３ａおよび光路５２ｂに連結する撮像手段５３ｂを構成要素としている。
また、「画像取込部５０から光学系５１、光路５２ａを経て撮像手段５３ａに至る経路」と「画像取込部５０から光学系５１、光路５２ｂを経て撮像手段５３ｂに至る経路」の光路長が異なるように設けることにより、撮像手段５３ａの焦点位置と撮像手段５３ｂの焦点位置が異なる構成となっている。ここで、光学系（共通）５１は、反射手段５００および反射手段５２０により、光路の方向を変更する機能を有しており、ハーフミラー５１１により光路が分岐される。光学系５２ａおよび光学系５２ｂは光学レンズを有し、高解像度を得るために画像を拡大する機能を有していてもよい。
以下、図１９に示した本発明の実施形態の変形例を用いた予備位置合わせ工程について、図２０、図２１、図２２および図２３を用いて説明する。この予備位置合わせ工程において、制御部１０は、基板ステージ２に基板Ｓを保持させるとともに、実装ヘッド４にチップ部品Ｃを保持させている。その際、基板Ｓは基板ステージ２の所定範囲内に配置され、チップ部品Ｃはアタッチメントツール４２下面の所定の面内位置で保持されている。すなわち、チップ部品Ｃ、基板Ｓは大まかに位置合わせされている。このため、ヒーター４１の貫通孔４１Ｈおよびアタッチメントツール４２を通して、基板認識第１マークＡＳ１、基板認識第２マークＡＳ２、チップ認識第１マークＡＣ１、およびチップ認識第２マークＡＣ２の何れもが、実装ヘッド４越しに観察可能な状態となっている。
変形例の予備位置合わせ工程は、基板認識マークＡＳとチップ認識マークＡＣに高低差があって、両認識マークを同時に被写界深度内に収めることが困難な状態において、基板Ｓとチップ部品Ｃの位置合わせを行なうものであり、基板認識マークとチップ認識マークを焦点距離の異なる別の撮像手段によって観察するものである。
ここで、両認識マークを同時に被写界深度内に収めることが困難な状態について、図２０（ａ）の部分的拡大図である図２２も用いて説明する。なお、以下の説明において、高さの基準は吸着テーブル２３の表面としている。
図２２において、チップ認識第１マークＡＣ１のあるチップ部品Ｃ上面と基板認識第１マークＡＳ１のある基板Ｓ上面との垂直距離であるｄＳは、基板Ｓの厚みＴＳと、（アタッチメントツール４２下面の高さである）実装ヘッド高さＢＨｚとの関係で、
ｄＳ＝ＢＨｚ－ＴＳ ・・・・・・・（５）
となる。
ここで、図５の状態における実装ヘッド高さＢＨｚは、チップ受け渡し時の実装ヘッド高さＤｚよりもΔｚだけ高く、
ＢＨｚ＝Ｄｚ＋Δｚ ・・・・・・・ （６）
となり、式（１）に代入して、
ｄＳ＝Ｄｚ＋Δｚ－ＴＳ ・・・・・・・（７）
となる。
ここで、Ｄｚはチップ部品Ｃを搭載したチップスライダ６１の厚みより大であることから１０ｍｍ程度であり、Δｚは前述のとおり１ｍｍ以上２ｍｍ以下であるのに対して、基板Ｓの厚みＴＳは一般的に２ｍｍ以下であることから、ｄＳは１０ｍｍ前後となる。
このため、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１を同時に観察するためには、被写界深度が１０ｍｍ前後である必要がある。しかし、チップ認識第１マークＡＣ１と基板認識第１マークＡＳ１の位置をμｍレベル以上の高精度に求める条件において被写界深度を１０ｍｍ前後にするのは事実上不可能である。
以上の理由により、予備位置合わせにおいて、基板認識マークＡＳとチップ認識マークＡＣは焦点距離の異なる撮像手段によって個別に観察する。
すなわち、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１を同時に認識して位置情報を得る図２０（および図２２）の状態において、図１９（ｂ）に示した撮像手段５３ａおよび撮像手段５３ｂの何れか一方が基板認識第１マークＡＳ１に焦点を合わせて撮像し、他方がチップ認識第１マークＡＣ１に焦点を合わせて撮像する。以下の説明では、撮像手段５３ａが基板認識第１マークＡＳ１を撮像し、撮像手段５３ｂがチップ認識第１マークＡＣ１を撮像する例について説明する。なお、撮像手段５３ａと撮像手段５３ｂおよび光学系５２ａと光学系５２ｂは、撮像素子数や光学レンズ倍率などを同一仕様とすることが望ましく、基板認識第１マークＡＳ１から撮像手段５３ａまでの光路長とチップ認識第１マークＡＣ１から撮像手段５３ｂまでの光路長が等しくなる構成が望ましい。
このような構成により、撮像手段５３ａでは図２３（ａ）に示すように基板認識第１マークＡＳ１に焦点を合わせた画像が得られ、撮像手段５３ｂでは図２３（ｂ）に示すようにチップ認識第１マークＡＣ１に焦点を合わせた画像が得られる。しかも、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１に焦点を合わせた画像とを共通する光軸経路を経て同時に得られる。ここで、両撮像手段が得る画像の座標位置関係を明確にしておけば、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報が得られる。
図２０の状態で基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１を認識して位置情報を得た後、制御部１０は認識機構５の駆動手段を制御し、画像取込部５０を図２１に示すように基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２が同一視野に入る位置に配置する。その際、基板（ＸＹ）面内方向の移動であれば、認識機構５を垂直方向（Ｚ方向）の位置調整なく、基板認識マークとチップ認識マークの各々に焦点が合った状態が維持される。
これで、撮像手段５３ａでは基板認識第２マークＡＳ１２焦点が合った画像が得られ、撮像手段５３ｂではチップ認識第２マークＡＣ２に焦点が合った画像が得られる。しかも、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１に焦点を合わせた画像とを共通する光軸経路を経て同時に得られる。ここで、両撮像手段が得る画像の座標位置関係を明確にしておけば、基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報が得られる。
次に、図２０の状態で得られた基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報と、図２１の状態で得られた基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報を用いて、基板Ｓとチップ部品Ｃの位置調整を行う。すなわち、まず制御部１０は基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の相対位置情報と基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の相対位置情報から、基板Ｓとチップ部品Ｃとの位置ズレ量を演算して求める。ここで、位置ズレ量が許容範囲を超えている場合は、その位置ズレを修正するための基板面内における基板Ｓとチップ部品Ｃの補正移動量を算出し、基板ステージ２および／または実装ヘッド４を基板面内（ＸＹ）方向に駆動して、基板Ｓとチップ部品Ｃの位置ズレ量が許容範囲となるように位置調整して予備位置合わせが完了する。
この後、ヘッド下降工程、精密位置合わせ工程、圧着工程と進む。なお、精密位置合わせ工程において、撮像手段として撮像手段５３ａと撮像手段５３ｂの何れを用いても良いが、基板認識第１マークＡＳ１（および基板認識第２マークＡＳ２）を観察する撮像手段は、実装ヘッド４が降下しても焦点を変更する必要がないので好適である。
以上、図１に示した実施形態の実装装置１またはその変形例（図１９）を用いて図２７に示したような埋め込み実装を行う例について説明したが、本発明は図２４（ａ）のように、凹部のない基板Ｓの実装箇所ＳＣに、図２４（ｂ）のようにチップ部品Ｃを実装する場合にも適用可能である。この場合、基板Ｓの凹部への実装ではないので、精密位置合わせ工程の段階で、基板認識第１マークＡＳ１とチップ認識第１マークＡＣ１の両方（および基板認識第２マークＡＳ２とチップ認識第２マークＡＣ２の両方）が撮像手段の同一視野内に入ればよいので、予備位置合わせの必要性は低下する。
ただし、図２５のような実装形態において、式（７）のＤＳＣをゼロとして、
０＜Ｇ≦ＤＯＦ－ＴＣ ・・・・・・ （８）
を満たすギャップＧが得られる必要がある。すなわち、チップ部品Ｃの厚みＴＣが被写界深度ＤＯＦよりも小さくなるような、薄厚チップ部品を用いた実装において可能である。 ところで、ヘッド降下工程で実装ヘッド４を降下させる際に、毎回、変位センサ７を用いた測定を行ってもよいが、基板ステージ２の表面高さまたは基板Ｓの表面高さの面内分布を事前に掌握しておいて、この高さ分布に基いて、位置合わせ工程毎の実装ヘッド４の高さを微修正してもよい。このようにすることで、予備位置合わせ工程から、位置合わせ工程までの時間の短縮が図れる。
なお、基板ステージ２の表面高さまたは基板Ｓの表面高さの面内分布の測定は、基準高さに設定した変位センサ７を用いて、変位センサ７に対して基板ステージ２をＸＹ面内方向に相対移動させながら表面高さ測定を行えばよい。図２６は、変位センサ７により、基板ステージ２の表面Ｆ２の高さ方向（Ｚ方向）分布を測定する例を示しており、（Ｚ方向）高さ一定の変位センサ７を用い、基板ステージ２をＸＹ方向に相対移動させながら、表面Ｆ２までのＺ方向距離ＬＺを測定する様子を示している。
ここまでの説明において、チップ部品Ｃの電極面側にチップ認識マークが付与されていることを前提としてフェイスアップ実装に本発明を適用する事例について記しているが、電極面と反対側にチップ認識マークが付与されているようなチップ部品を用いる場合は、本発明をフェイスダウン実装に適用することも可能である。
１ 実装装置
２ 基板ステージ
３ 昇降加圧ユニット
４ 実装ヘッド
５ 認識機構
６ チップ搬送手段
７ 変位センサ
１０ 制御部
２０ ステージ移動制御手段
２１ Ｘ方向ステージ移動制御手段
２２ Ｙ方向ステージ移動制御手段
２３ 吸着テーブル
４０ ヘッド本体
４１Ｖ ヘッド空間
４１ ヒーター部
４１Ｈ 貫通孔
４２ アタッチメントツール
４３ ツール位置制御手段
５０ 画像取込部
５１ 光学系（共通部）
５２、５２ａ、５２ｂ 光路
５３、５３ａ、５３ｂ 撮像手段
５２ａ、５２ｂ 光学系（分岐部）
５３ａ、５３ｂ 撮像手段
６０ 搬送レール
６１ チップスライダ
２００ 基台
２１１ Ｘ方向サーボ
２２１ Ｙ方向サーボ
４３１ Ｘ方向ツール位置制御手段
４３２ Ｙ方向ツール位置制御手段
４３３ ツール回転制御手段
５００、５２０ 反射手段
５１１ ハーフミラー
Ｃ チップ部品
Ｓ 基板
ＡＣ１、ＡＣ２ チップ認識マーク
ＡＳ１、ＡＳ２ 基板認識マーク
ＳＣ 実装箇所
ＢＨＺ 実装ヘッド高さ（基板ステージ表面に対するアタッチメントツール下面の垂直距離）
ｄＳ チップ認識マークと基板認識マークの垂直距離
ＤＳＣ 基板の凹部の深さ
Ｄｚ チップ部品受け渡し時の実装ヘッド高さ
Ｇ チップ部品と基板の隙間

Claims (8)

  1. 位置合わせ用のチップ認識マークを有するチップ部品を、
    表面に凹部を有する基板の前記凹部内にある実装箇所に、
    前記凹部の外側に設けた基板認識マークと前記チップ認識マークが同方向を向く姿勢で埋め込み実装する実装装置であって、
    前記基板を保持する基板ステージと、
    前記チップ部品を保持する実装ヘッドと、
    前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
    撮像手段を用いて前記チップ認識マークと前記基板認識マークの位置情報を取得する機能を有する認識機構と、
    前記認識機構と接続し、前記認識機構から得た、前記チップ認識マークおよび前記基板認識マークの位置情報から、前記チップ部品の前記実装箇所に対する位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッドと前記基板ステージの少なくとも何れか一方を駆動して位置合わせを行う機能とを有する制御部とを備え、
    前記チップ部品と前記基板を接近させ、前記認識機構が有する撮像手段が前記チップ認識マークと前記基板認識マークが被写界深度内で撮像される状態で位置合わせを行ってから、前記基板に前記チップ部品を密着させる実装装置。
  2. 請求項１に記載の実装装置であって、
    前記制御部が、前記認識機構で前記基板ステージに保持された前記基板の基板認識マークの位置情報を取得し、前記基板認識マークの位置情報に基づき、前記実装ヘッドの直下に前記基板の実装箇所を配置するよう制御を行なう実装装置。
  3. 請求項２に記載の実装装置であって、前記実装ヘッドに前記チップ部品を受け渡すチップスライダを有するチップ搬送手段を更に備え、
    前記チップスライダから前記実装ヘッドに受け渡された前記チップ部品を前記撮像手段で撮像して得た、前記チップ認識マークの位置情報から、前記チップ部品の前記実装箇所に対する位置ズレ量を算出し、
    前記位置ズレ量が許容範囲内であれば前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置。
  4. 請求項１に記載の実装装置であって、前記撮像手段として、前記チップ認識マークに焦点を合わせるチップ認識撮像手段と、前記基板認識マークに焦点を合わせる基板認識撮像手段が、共通の光軸を有して分岐した光路に設けられた実装装置。
  5. 請求項４に記載の実装装置であって、前記チップ認識撮像手段を用いて得た前記チップ認識マークの位置情報と、前記基板認識撮像手段を用いて得た前記基板認識マークの位置情報を用いて演算した前記チップ部品の前記実装箇所に対する位置ズレ量が許容範囲内であれば、前記チップ部品と前記基板を、前記チップ認識撮像手段と前記基板認識撮像手段の何れか一方が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置。
  6. 請求項３に記載の実装装置であって、前記位置ズレ量が許容範囲外であれば、許容範囲内とするために必要な前記チップ部品の移動量を計算して、許容範囲に入るまで前記チップ部品を移動させてから、
    前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置。
  7. 請求項５に記載の実装装置であって、前記位置ズレ量が許容範囲外であれば、許容範囲内とするために必要な前記チップ部品の移動量を計算して、許容範囲に入るまで前記チップ部品を移動させてから、
    前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記チップ認識撮像手段と前記基板認識撮像手段の何れか一方が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置。
  8. 請求項３または請求項５から請求項７の何れかに記載の実装装置であって、
    前記位置ズレ量が許容範囲内の状態で前記実装ヘッドを降下すれば、前記チップ部品は前記凹部の開口部内に入る実装装置。
JP2022151400A 2020-07-13 2022-09-22 実装装置 Active JP7293477B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020119622 2020-07-13
JP2020119622 2020-07-13
JP2021061465 2021-03-31
JP2021061465 2021-03-31
PCT/JP2021/025715 WO2022014451A1 (ja) 2020-07-13 2021-07-08 実装装置および実装方法
JP2022536302A JPWO2022014451A1 (ja) 2020-07-13 2021-07-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022536302A Division JPWO2022014451A1 (ja) 2020-07-13 2021-07-08

Publications (2)

Publication Number Publication Date
JP2023051804A JP2023051804A (ja) 2023-04-11
JP7293477B2 true JP7293477B2 (ja) 2023-06-19

Family

ID=79554833

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2022536302A Pending JPWO2022014451A1 (ja) 2020-07-13 2021-07-08
JP2022151400A Active JP7293477B2 (ja) 2020-07-13 2022-09-22 実装装置
JP2022151474A Active JP7417684B2 (ja) 2020-07-13 2022-09-22 実装装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022536302A Pending JPWO2022014451A1 (ja) 2020-07-13 2021-07-08

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022151474A Active JP7417684B2 (ja) 2020-07-13 2022-09-22 実装装置

Country Status (4)

Country Link
US (1) US20230163096A1 (ja)
JP (3) JPWO2022014451A1 (ja)
CN (1) CN115836383A (ja)
WO (1) WO2022014451A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230135654A (ko) * 2022-02-15 2023-09-25 가부시키가이샤 신가와 검사 장치, 실장 장치, 검사 방법, 및 기억 매체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276233A (ja) 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2007294611A (ja) 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2008109057A (ja) 2006-10-27 2008-05-08 Toray Eng Co Ltd 半導体チップの実装装置及び実装方法
JP2010283010A (ja) 2009-06-02 2010-12-16 Adwelds:Kk アライメント装置、この装置を備えた実装装置およびアライメント方法
WO2020044580A1 (ja) 2018-08-31 2020-03-05 ボンドテック株式会社 部品実装システムおよび部品実装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102771A (ja) 2017-12-08 2019-06-24 アスリートＦａ株式会社 電子部品実装装置及び電子部品実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276233A (ja) 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2007294611A (ja) 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2008109057A (ja) 2006-10-27 2008-05-08 Toray Eng Co Ltd 半導体チップの実装装置及び実装方法
JP2010283010A (ja) 2009-06-02 2010-12-16 Adwelds:Kk アライメント装置、この装置を備えた実装装置およびアライメント方法
WO2020044580A1 (ja) 2018-08-31 2020-03-05 ボンドテック株式会社 部品実装システムおよび部品実装方法

Also Published As

Publication number Publication date
JP2023058432A (ja) 2023-04-25
JP2023051804A (ja) 2023-04-11
CN115836383A (zh) 2023-03-21
JPWO2022014451A1 (ja) 2022-01-20
JP7417684B2 (ja) 2024-01-18
US20230163096A1 (en) 2023-05-25
WO2022014451A1 (ja) 2022-01-20

Similar Documents

Publication Publication Date Title
WO2020153203A1 (ja) 実装装置および実装方法
JP7293477B2 (ja) 実装装置
JP3276537B2 (ja) チップボンディング装置およびそれにおけるキャリブレーション方法
CN113348538B (zh) 安装装置和安装方法
KR100696211B1 (ko) 본딩 장치
KR100672227B1 (ko) 본딩 장치
CN112218517B (zh) 安装装置
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법
JPH03211849A (ja) フリップチップ用実装装置
WO2023140037A1 (ja) 実装装置および実装方法
WO2023136076A1 (ja) 位置決め装置およびこれを用いた実装装置
WO2024057887A1 (ja) 実装装置
TWI765549B (zh) 電子零件的安裝裝置
JP7013400B2 (ja) 実装装置および実装方法
TWI839448B (zh) 安裝裝置及安裝方法
JP2021121014A (ja) 電子部品の実装装置
JPH11176883A (ja) バンプ付電子部品の熱圧着装置および熱圧着方法
TW202422642A (zh) 安裝裝置
JPH10320054A (ja) チップ部品装着装置及び該チップ部品装着装置によるチップ部品と回路基板との位置合わせ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230607

R150 Certificate of patent or registration of utility model

Ref document number: 7293477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150