JP7417684B2 - 実装装置 - Google Patents

実装装置 Download PDF

Info

Publication number
JP7417684B2
JP7417684B2 JP2022151474A JP2022151474A JP7417684B2 JP 7417684 B2 JP7417684 B2 JP 7417684B2 JP 2022151474 A JP2022151474 A JP 2022151474A JP 2022151474 A JP2022151474 A JP 2022151474A JP 7417684 B2 JP7417684 B2 JP 7417684B2
Authority
JP
Japan
Prior art keywords
chip
recognition mark
board
mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022151474A
Other languages
English (en)
Other versions
JP2023058432A5 (ja
JP2023058432A (ja
Inventor
勝美 寺田
健史 濱川
孝志 晴
泰司 田村
見祐 田島
高志 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of JP2023058432A publication Critical patent/JP2023058432A/ja
Publication of JP2023058432A5 publication Critical patent/JP2023058432A5/ja
Application granted granted Critical
Publication of JP7417684B2 publication Critical patent/JP7417684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/081Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0404Pick-and-place heads or apparatus, e.g. with jaws
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/081Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0815Controlling of component placement on the substrate during or after manufacturing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75745Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758Means for moving parts
    • H01L2224/75801Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804Translational mechanism
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758Means for moving parts
    • H01L2224/75821Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824Translational mechanism
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Operations Research (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明はチップ部品を基板に実装する実装装置および実装方法に関する。特に、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装を行う実装装置に係る。
配線基板等の基板に半導体チップ等のチップ部品を実装する一つの形態として、基板の電極面とチップ部品の電極面を同方向にして実装するフェイスアップ実装がある。
フェイスアップ実装では基板の電極とチップ部品の電極を直接接合することはないが、基板の所定位置にチップ部品を実装するための位置合わせが必要であり、位置合わせのための認識マークがチップ部品および基板には付されている。ここで、チップ部品を基板の所定位置に位置合わせするのは、基板の電極とチップ部品の電極の位置関係を所定の精度内で実装するためであり、基板およびチップ部品ともに、認識マーク位置は電極位置を基準として配置され、相対位置が明確な電極面側に付されているのが一般的である。
また、フェイスアップ実装で、基板にチップ部品を位置合わせするのに際しては、実装ヘッドのチップ部品を保持する部分に透明部材を用いる等の工夫をして、実装ヘッド越しに各認識マークを観察できる手法が提案されている(例えば特許文献1、特許文献2)。
国際公開第2003/041478号公報 特開2017-208522号公報 特願2019-009174号
半導体部品の高密度化、多電極化、狭ピッチ化は著しく進んでおり、フェイスアップ実装を行う実装装置も、大幅なコスト上昇を伴わずに、従来よりも高精度な位置合わせを高速に行い、実装することが求められる。特許文献2に記されているような装置においては、位置合わせ段階でチップ認識マークと基板認識マークの高さに差が有るため、チップ認識第1マークAC1と基板認識第1マークAS1(およびチップ認識第2マークAC2と基板認識第2マークAS2)の光路長が異なり、チップ認識マークと基板認識マークの画像を高解像度かつ同時に取得する事は被写界深度の関係により困難であり、各々の認識マークに焦点をあわせるための撮像ユニットの駆動が必要となり、実装精度の低下や生産性の低下という問題がある。さらに、反射光学系の構造が非常に複雑であり、コストが上昇するという問題もあった。
このような課題に対して本出願人は、チップ認識マークを認識するチップ認識撮像手段と基板認識マークを認識する基板認識撮像手段とが、独立して設けられ、共通の光軸経路を経て焦点位置が異なる様に設けることで、チップ認識マークと基板認識マークを同時に認識することが可能な認識機構を備えた実装装置を発明し(特許文献3)、大幅なコスト上昇を伴わずに高速で高精度な位置合わせを実現した。
ところで、実装の高精度化に対する要求レベルは日々高まっており、サブミクロンレベルの精度を有する実装装置の必要性が生じている。しかし、現状において、サブミクロンレベルの位置合わせを行なっても、実装精度が1μを超えることがある。すなわち、実装ヘッドが、位置合わせ高さから実装高さに降下する際の真直度のばらつき等の影響により、位置合わせから実装の過程で生じる誤差が無視出来なくなっている。
一方、昨今では、エンベデッド基板(部品内蔵基板)にチップ部品を埋め込み実装するという形態が増えている。すなわち、図27(a)のように基板Sの実装箇所SCが凹部にあって、図27(b)のように埋め込む実装形態であり、このような実装形態に適した位置合わせ手法も求められている。
本発明は、前記の課題を鑑みてなされたものであり、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、サブミクロンレベルの高精度な実装を可能とする実装装置を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、
複数の実装箇所毎に位置合わせ用の基板認識マークと、前記基板認識マークを配置する基準となる基板基準マークを設けた基板の前記実装箇所に、位置合わせ用のチップ認識マークを有するチップ部品を、前記チップ認識マークと前記基板認識マークが同方向を向く姿勢で実装する実装装置であって、
前記基板を保持する基板ステージと、前記チップ部品を保持する実装ヘッドと、前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、前記チップ部品をチップ実装ヘッド直下に搬送するチップ搬送手段と、撮像手段を用いて前記チップ認識マークと前記基板認識マークの位置情報を取得する機能を有する認識機構と、前記基板ステージに保持された前記基板に複数組設けられた前記基板認識マークの位置情報を記憶する機能と、前記認識機構と接続して前記認識機構から得た前記チップ認識マークおよび前記基板認識マークの位置情報から前記チップ部品の前記実装箇所に対する位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部と前記基板ステージの少なくとも何れか一方を駆動して位置合わせを行う機能とを有する制御部とを備え、
前記チップ搬送手段は、前記チップ認識マークを設けた面の反対側から保持した前記チップ部品を記実装ヘッドに受け渡すチップスライダを有し、
前記基板の複数の実装箇所に前記チップ部品を順次実装するのに際して、前記制御部が記憶した、前記基板に設けられた前記基板認識マークと前記基板基準マークの少なくとも一方の位置情報に基づいて、次にチップ部品を実装する実装箇所を前記実装ヘッド直下に配置し、前記チップスライダから前記チップ部品が前記実装ヘッドに受け渡され、前記チップスライダが前記実装ヘッド直下から退避を開始する段階で、前記撮像手段が前記チップ認識マークの位置情報の取得を開始し、
前記チップ認識マークの位置が許容範囲内であれば前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させ、位置合わせを行ってから前記基板に前記チップ部品を密着させる実装装置である。
請求項2に記載の発明は、請求項1に記載の実装装置であって、
前記チップ認識マークの位置が許容範囲外であれば、許容範囲内とするために必要な前記チップ部品の移動量を計算して、許容範囲に入るまで前記チップ部品を移動させてから、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置である。
請求項に記載の発明は、請求項1または請求項2に記載の実装装置であって、
前記制御部が、前記基板面内方向に前記撮像手段の視野が移動するよう、前記基板ステージと前記認識機構を相対移動させて、複数組の前記基板認識マークを前記撮像手段により認識し、前記撮像手段から得た前記基板認識マークの位置情報に基づき、前記実装箇所の位置情報を記憶する機能を有する実装装置である。
本発明により、基板の電極面とチップ部品の電極面が同方向を向くフェイスアップ実装において、サブミクロンレベルの高精度な実装が可能となる。特に、同一基板内にある複数の実装箇所にチップ部品を高精度実装するのに好適である。
本発明の実施形態に係る実装装置の概略図である。 (a)本発明の実施形態に係る実装装置の構成要素を示す図であり、(b)同実装装置を側面方向から見た構成要素を示す図である。 本発明の実施形態に係る実装装置の制御系を示すブロック図である。 複数のチップ部品を実装する基板の個々のチップ部品を実装する実装箇所と個々の基板認識マークについて説明する図である。 複数のチップ部品を実装する基板の個々の基板認識マークの位置情報を取得する例を示す図である。 (a)本発明の実施形態に係る実装装置でチップ部品をチップスライダからアタッチメントツールに受け渡す状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う予備位置合わせ工程について説明するもので、(a)チップ部品をチップスライダからアタッチメントツールに受け渡した直後にチップ認識第1マークの位置情報を取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う予備位置合わせを工程においてチップ認識第1マークの位置情報を取得している状態を示す拡大図である。 本発明の実施形態に係る実装装置で行う予備位置合わせ工程について説明するもので、(a)チップスライダが退避している状態でチップ認識第2マークの位置情報を取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態の予備位置合わせ工程においてチップ第1認識マークの位置情報を取得して、(a)位置ズレ量が許容範囲を超えている状態を示す図であり、(b)位置ズレ量が許容範囲内である状態を示す図である。 本発明の実施形態に係る予備位置合わせの必要性について説明するもので、(a)埋め込み基板の凹部の開口からチップ部品がはみ出した状態を示す図であり、(b)同状態でチップ部品を基板の凹部に埋め込もうとしたときの状態を示す図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程について説明するもので、(a)基板認識第2マークの位置情報とチップ認識第2マークの位置情報を同時に同視野内に取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程について説明するもので、(a)基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に同視野内に取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程において、基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に同視野内に取得している状態を示す拡大図である。 本発明の実施形態に係る実装装置を用いて行う精密位置合わせ工程において、基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に同視野内に取得している撮像手段の画像例を示す図である。 本発明の実施形態に係る実装装置で行う圧着工程について説明するもので、(a)チップ部品を基板に密着させて接合している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う圧着工程段階の実装位置精度測定について説明するもので、(a)基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に同視野内に取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置で行う圧着工程段階の実装位置精度測定について説明するもので、(a)基板認識第2マークの位置情報とチップ認識第2マークの位置情報を同時に同視野内に取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 (a)本発明の実施形態の係る実装装置の変形例の構成要素を示す図であり、(b)同実装装置を側面方向から見た構成要素を示す図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程について説明するもので、(a)基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程について説明するもので、(a)基板認識第2マークの位置情報とチップ認識第2マークの位置情報を同時に取得している状態を示す図であり、(b)同状態を側面方向から見た図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程において、基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に同視野内に取得している状態を示す拡大図である。 本発明の実施形態に係る実装装置の変形例で行う予備位置合わせ工程でチップ部品と基板の予備位置合わせを行なうときに基板認識第1マークの位置情報とチップ認識第1マークの位置情報を同時に取得している状態において、(a)基板認識第1マークに焦点を合わせた基板撮像手段の画像例を示す図であり、(b)チップ認識第1マークに焦点を合わせた基板撮像手段の画像例を示す図である。 平坦な基板にチップ部品をフェイスアップ実装する例について説明するもので、(a)チップ部品が基板から離れた状態を示す図であり、(b)実装状態を示す図である。 本発明の実施形態における実装装置が、平坦な基板を用いた実装にも適用される条件を説明するための図である。 本発明の実施形態における変位センサの機能を説明するための図である。 埋め込み基板へのフェイスアップ実装について説明するもので、(a)チップ部品の底部が基板の凹部の底から離れた状態を示す図であり、(b)実装状態を示す図である。
本発明の実施形態について、図を用いて説明する。図1は本発明の実施形態における実装装置1の概略図である。
実装装置はチップ部品を配線基板等の基板に実装するものであるが、図1の実装装置1は、チップ部品の電極面と基板の電極面が同じ方向の状態で実装するフェイスアップ実装に適した構成となっている。
実装装置1は基板ステージ2、昇降加圧ユニット3、ボンディングヘッド4、認識機構5およびチップ搬送手段6を構成要素としている。
図1の実装装置1において、基板ステージ2は、ステージ移動制御手段20と吸着テーブル23によって構成される。吸着テーブル23は表面上に配置した基板を吸着保持するものであり、吸着テーブル23は、ステージ移動制御手段20により、基板を保持した状態で、基板面の面内方向に移動することが可能である。
ステージ移動制御手段20は、吸着テーブル23をY方向に直線移動可能なY方向ステージ移動制御手段22と、Y方向ステージ移動制御手段22をX方向に直線移動可能で基台200上に設けられたX方向ステージ移動制御手段21によって構成されている。 Y方向移動制御手段22はスライドレール上に配置した可動部に吸着テーブル23を搭載しており、可動部はY方向サーボ221により移動および位置制御される。また、X方向移動制御手段21はスライドレール上に配置した可動部にY方向移動制御手段22を搭載しており、可動部はX方向サーボ211により移動および位置制御される。
昇降加圧ユニット3は図示していない門型フレームに固定されており、上下駆動軸が吸着テーブル23に対して垂直方向に設けられており、上下駆動軸に実装ヘッド4を連結している。昇降加圧ユニット3は実装ヘッド4を上下駆動するとともに、設定に応じた加圧力を印加する機能を有している。また、実装装置1では、昇降加圧ユニット3を2方向から支持するとともに、実装ヘッド4に直線的に連結しているため、加圧時に実装ヘッド4への横方向の力は加わり難くなっている。
実装ヘッド4は、チップ部品Cを保持して(基板ステージ2の吸着テーブル23に保持された)基板と平行な状態で圧着するものである。実装ヘッド4は、ヘッド本体40、ヒーター部41、アタッチメントツール42およびツール位置制御手段43を構成要素としている。ヘッド本体40はツール位置制御手段43を介して昇降加圧ユニット3と連結しており、下側にヒーター部41を固定配置している。ヒーター部41は発熱機能を有し、アタッチメントツール42を介してチップ部品Cを加熱するものである。また、ヒーター部41は減圧流路を用いてアタッチメントツール42を吸着保持する機能を有している。アタッチメントツール42はチップ部品Cを吸着保持するものであり、チップ部品Cの形状に応じて交換される。ツール位置制御手段43は、昇降加圧ユニット3の上下駆動軸を垂線とする面内方向にヘッド本体40の位置を微調整するものであり、これに応じてアタッチメントツール42および、アタッチメントツール42が保持するチップ部品Cの(図のXY面内における)位置が調整される。
ツール位置制御手段43は、X方向ツール位置制御手段431、Y方向ツール位置制御手段432、ツール回転制御手段433を構成要素としている。図1に示す実施形態では、ツール回転制御手段433がヘッド本体40の回転方向を調整し、Y方向ツール位置制御手段432がツール回転制御手段433のY方向位置を調整し、X方向ツール位置制御手段431がY方向位置制御手段のX方向位置を調整する構成となっているが、これに限定されるものではなく、ヘッド本体40(およびこれよ下の構成要素)のX方向位置、Y方向位置、回転角の調整ができればよい。
図2にはヘッド本体40の周辺を主とした図を示すが(図2(a)に正面図、図2(b)に側面図)、本実施形態のフェイスアップ実装において、図27に示したようにチップ部品C電極面の対角位置にチップ認識マークAC(チップ認識第1マークAC1およびチップ認識第2マークAC2)、基板S電極面のチップ部品実装箇所対角の目安位置に基板認識マークAS(基板認識第1マークAS1および基板認識第2マークAS2)が設けられており、いずれも実装ヘッド4の方向を向いている。
そこで、実装装置1では、チップ認識マークACを実装ヘッド4越しに観察することが可能な構成としており、アタッチメントツール42を透明部材で形成するか、チップ認識マークACの位置に合わせた貫通孔を設けている。また、ヒーター部41についてもチップ認識マークACが観察できるように透明部材を用いるか開口部を設ける必要があり、本実施形態では図2のように貫通孔41Hを設けている。ここで、貫通孔41Hは、個々のチップ認識マークACの位置に合わせて設けてもよいが、チップ部品Cの形状による交換を不要とするため、仕様寸法範囲が全て対応できる孔形状としてもよい。また、実装ヘッド4は、チップ認識マークACまたは/および基板認識マークASを観察するため、認識機構5の画像取込部50が侵入できる空間が必要であり、本実施形態では図2に示すようにヘッド空間40Vを設けている。すなわち、ヘッド本体40は、ヒーター41上で連結した側板、両側板を連結する天板にて構成される構造となっている。
認識機構5は、(アタッチメントツール42およびヒーター部41を透過して)実装ヘッド4越しに焦点を合わせて撮像される、チップ認識マークACまたは/および基板認識マークASの位置情報を取得するものである。本実施形態において、認識機構5は、画像取込部50、光路52、ならびに光路52に連結する撮像手段53を構成要素としている。
画像取込部50は、撮像手段53が画像を取得する認識対象の上部に配置され、認識対象を視野内に納めるものである。
また、認識機構5は図示していない駆動機構により、ヘッド空間40V内で、基板S(およびチップ部品C)の面内方向で移動することが可能な構成となっている。更に、焦点位置が調整できるように、基板Sの垂直方向(Z方向)の移動も可能であることが望ましい。
実装ヘッド4は昇降加圧ユニット3により基板Sと垂直方向に移動するが、この動作は認識機構5の動作と独立して行うことが可能である。このため、実装ヘッド4が垂直方向に移動しても、ヘッド空間40Vに進入した認識機構5が干渉しない寸法にヘッド空間40Vを設計する必要がある。
なお、認識機構5の画像取込部50の可動範囲は、ヘッド空間40V内に限られたものではなく、ヘッド空間40Vから外れて基板S上を移動して基板認識マークASの位置情報を取得することも可能である。
チップ搬送手段6は、搬送レール60とチップスライダ61によって構成されており、図示しないチップ供給部から供給されたチップ部品Cをチップスライダ61が保持してアタッチメントツール42の直下までスライドして搬送するものである。
ここで、図示しないチップ供給部は、チップスライダ61上の定まった位置にチップ部品Cを配置する。必要に応じて、チップスライダ61に配置されたチップ部品Cは図示しない認識機構で配置位置を認識してもよい。このように、チップスライダ61およびチップスライダ61に配置するチップ部品Cの位置を制御することで、アタッチメントツール42の所定範囲内にチップ部品Cを受け渡すことが可能である。アタッチメントツール42がチップ部品Cを保持した後に、チップ部品Cの保持を解除したチップスライダ61は退避位置に移動する。
実装装置1は図3のブロック図で示すように、基板ステージ2、昇降加圧ユニット3、実装ヘッド4、認識機構5、およびチップ搬送手段6と接続する制御部10を備えている。
制御部10は、実体的にはCPUと記憶装置を主要な構成要素とし、必要に応じてインターフェイスを各装置と介在させている。また、制御部10はプログラムを内蔵することにより、取得データを用いた演算を行い、演算結果に応じた出力を行うこともできる。更に、取得データや演算結果を記録して新たな演算用のデータとして用いる機能も備えていることが望ましい。
制御部10は、基板ステージ2と接続し、X方向ステージ移動制御手段21とY方向ステージ移動制御手段22の動作制御を行って吸着テーブル23の面内移動制御を行う。また、制御部10は、吸着テーブル23を制御して、基板Sの吸着保持および解除の制御を行う。
制御部10は、昇降加圧ユニット3と接続し、実装ヘッド4の上下方向(Z方向)の位置制御を行うとともに、チップ部品Cを基板Sに圧着する際の加圧力を制御する機能を有している。
制御部10は実装ヘッド4と接続し、アタッチメントツール42によるチップ部品Cの吸着保持および解除、ヒーター部41の加熱温度、ヘッド本体40(およびヒーター部41、アタッチメントツール42)のXY面内での位置をツール位置制御手段43を用いて制御する機能を有している。
制御部10は認識機構5と接続し、水平(XY面内)方向および垂直方向(Z方向)の駆動を制御するとともに、撮像手段53を制御して画像データを取得する機能を有している。更に制御部10は画像処理機能を有しており、撮像手段53が取得した画像からチップ認識マークACまたは/および基板認識マークASの位置を算出する機能を有している。
制御部10はチップ搬送手段6と接続し、搬送レール60に沿って移動するチップスライダ61の位置を制御する機能を有している。
以下、実装装置1が、チップ部品Cを基板Sに実装するまでの工程について説明するが、図4に本発明の実施形態において扱う基板Sの一例を示す。図4に示すように、基板Sには複数の実装箇所SCがあり、夫々に実装箇所SCに基板認識第1マークAS1と基板認識第2マークAS2が設けられている。また、基板全体の配置を確認するための基準マーク(基板基準マークAS0)として基板基準第1マークAS01と基板基準第2マークAS02を設けてもよく、個々の実装箇所SC(および基板認識マークAS)は、基準マークに対して高精度に配置されている。
このような基板Sに対して、実装装置1の制御部10は、吸着テーブル23に配置された基板Sの各実装箇所SCの位置情報を算出して記憶する機能を有している。その例を示したのが図5であり、基板Sを保持した吸着テーブル23をステージ移動手段20で移動させながら、認識機構5によって基板Sに配置された各基板認識マークASを撮像して位置情報を取得している様子を示しており、各実装箇所SCの位置情報を算出して記憶している。また、基板基準第1マークAS01と基板基準第2マークAS02が設けられている場合は、事前に制御部10が基板Sにおける実装箇所SCのマップを記憶しておくことで、基板基準第1マークAS01と基板基準第2マークAS02を認識して取得した位置情報から、基板S内の各実装箇所SCの位置情報を算出して記憶することも可能である。なお、各基板認識マークASあるいは各基板基準マークAS0を認識するのに際して、ステージ移動手段20により基板Sを移動する例について説明したが、認識機構5を移動させてもよい。
以上のように吸着テーブル23に配置された各実装箇所SCの位置情報を得たら、個々の実装箇所SCにチップ部品Cを実装する。
以下、実装装置1が個々の実装箇所SCにチップ部品Cを実装する工程について図を用いて説明するが、基板Sについては、実装箇所SCの1か所分のみを記している。
図6は、実装ヘッド4のアタッチメントツール42がチップ部品Cを保持するとともに、実装ヘッド4の直下に基板Sの次にチップ部品Cを実装する実装箇所SCを配置する実装準備工程を示している。この実装準備工程では、後の工程の時間を短縮するため、アタッチメントツール42に保持されるチップ部品Cの位置精度および実装箇所SCの位置精度を高めておくことが望ましい。
このために、図示しないチップ供給部からチップ部品Cをチップスライダ61の所定位置に高精度に配置するとともに、チップ搬送手段6によりチップスライダ61を高精度に搬送する機構を採用するのが望ましい。また、基板Sの実装箇所SCを実装ヘッド4直下に高精度に配置するために、先に入手した各実装箇所SCの位置情報に基づいて吸着テーブル23の位置を高精度に制御するステージ移動制御手段20を採用するのが望ましい。
実装準備工程において、基板Sの実装箇所SCは実装ヘッド4の直下に高精度に配置されている。このため、次に行う予備位置合わせ工程では、基板Sの実装箇所SCは実装ヘッド4直下の所定範囲内に存在しているという前提で、チップ部品Cの位置情報のみを認識機構5によって入手する。
予備位置合わせ工程の様子を示したのが図7であるが、チップスライダ61を退避させる際にチップ部品Cの下面との間に隙間を設ける。このため、予備位置合わせ工程に際して実装ヘッド4を僅かに上昇させる。すなわち、吸着テーブル23の表面を基準にした実装ヘッド4のアタッチメントツール42下面の距離を実装ヘッド高さBHZとすると、予備位置合わせ工程の実装ヘッド高さBHZは、実装準備工程のDzからΔz上昇してDz+Δzとなる。ここで、Δzはチップスライダ61がチップ部品C下面と干渉せずに退避できる必要かつ最少の距離であり、1mm以上2mm以下程度である。なお、チップスライダ61側にチップ部品Cを昇降させてアタッチメントツール42に受け渡す機能があれば Δz=0 としてもよい。
予備位置合わせ工程は、図8にも示すようにチップ部品Cがアタッチメントツール42に保持された状態で行うものであるが、認識機構5が観察するのはチップ認識マークACのみであるので、チップスライダ61が退避する途上であっても、チップ部品Cの位置情報を得ることができる。なお、認識機構5によるチップ認識マークACの認識に際して、チップ認識第1マークAC1を認識した後に、チップ認識第2マークAC2を認識する。このため、図9のように、画像取込部50を夫々に合わせるように認識機構5をXY面内で移動させる。なお、図9では、チップ認識第2マークAC2を認識する段階でチップスライダ61が退避している例を示している。
本実施形態において、予備位置合わせ工程の段階で、事前に取得した実装箇所SCの位置情報から、次に実装すべき実装箇所SCを所定の精度内でボンディングヘッド4の直下に配置している。このため、チップ部品Cのチップ認識マークACが位置すべき許容範囲PACを定めることも可能である。そこで、認識手段5の撮像手段53が取得したチップ認識第1マークAC1と、チップ認識第1マークACが1位置すべ許容範囲PACの関係を示したのが図10である。
ここで、図10(b)のように、チップ認識第1マークAC1中心位置が許容範囲PAC内に収まり、チップ認識第2マークAC2中心位置も許容範囲PAC内に収まっていたら(更にチップスライダ61が退避した状態であったら)、次の工程に進む。
一方、図10(a)のように、チップ認識第1マークAC1中心位置が許容範囲PACから外れていたら、チップ認識第2ークAC2中心の位置情報も取得し、実装箇所SCに対するチップ部品Cの位置ズレを修正するための基板面内における基板Sとチップ部品Cの補正移動量を算出し、「(相対位置を固定した)吸着テーブル23と認識機構5」またはアタッチメントツール42のXY面内位置を調整して、図10(b)のようにチップ認識第1マークAC1を許容範囲PAC内に収める。ここで、通常は、吸着テーブル23よりアタッチメントツール42を移動させる方が重量的な負荷が小さいことから、予備位置合わせにおいて実装ヘッド4側で位置調整するのが望ましい。
ところで、予備位置合わせ工程は、図27に示したようなエンデベッド基板(部品内蔵基板)にチップ部品を埋め込み実装する場合において重要である。すなわち、実装箇所SCに対して凹部の開口面積の余裕がないケースが多く、図11(a)のようにチップ部品Cの外縁ECが凹部の淵部EBより外側にある状態で、実装ヘッド4を降下すると、チップ部品Cが凹部より外側の基板S表面に接触し、この状態から更に後述の精密位置合わせを行なう高さまで実装ヘッド4を降下しようとすると(図11(b))、チップ部品Cの破損等のトラブルを生じる。
予備位置合わせ工程の後、ヘッド降下工程として、昇降加圧ユニット3により実装ヘッド4を下降させて。基板Sにチップ部品Cを接触させない範囲で極力接近させて停止する。このヘッド降下工程により、チップ認識第1マークAC1(およびチップ認識第2マークAC2)のあるチップ部品C上面と基板認識第1マークAS1(および基板認識第2マークAS2)のある基板S上面との垂直距離dSが、認識機構5の被写界深度に入ることが望ましい。そこで、垂直距離dSが、認識機構5の被写界深度に入る条件について以下に記す。
まず、図8に示した垂直距離dSと、基板Sのチップ部品Cを実装する接合面までの距離(ギャップ)Gと、チップ部品Cの厚みTCと、基板Sの凹部の深さDSCとの関係は、以下の式(1)で表すことができる。
dS=G+TC-DSC ・・・・・(1)
ここで、「+TC-DSC」は、通常百μm以下であるチップ部品Cの厚みTCより小さくなり、数十μm以下になる。更に、チップ部品Cを基板Sに完全に埋め込む場合にはゼロ以下となる。このため、チップ部品Cが基板Sの凹部の底面に接触する寸前に、実装ヘッド4の降下を止めてギャップGを小さく出来れば被写界深度内にチップ認識第1マークAC1と基板認識第1マークAS1(またはチップ認識第2マークAC2と基板認識第2マークAS2)を収めることは可能である。
この条件を満たす、具体的なギャップGの距離としては、式(1)から、
G=dS-(TC-DSC)=dS+DSC-TC ・・・・・・ (2)
となり、被写界深度DOFとの関係において、
dS≦DOF ・・・・・・(3)
であることから、
0<G≦DOF+DSC-TC ・・・・・・ (4)
の条件を満たす必要がある。
そこで、実装装置1の制御部10は、図示していない変位センサ7により、ステージ2の表面高さ(または基板Sの表面高さ)と実装ヘッド4の高さを測定し、チップ部品の厚みTC、基板Sの厚みTSや凹部の深さDSC等の設計値を用いてギャップGを算出し、式(4)の条件を満たす高さで実装ヘッド4の降下を停止する。なお、式(4)において、ギャップGはゼロを超える値としているが、位置合わせのために、チップ部品Cと基板Sの相対移動のために数μm以上であることが望ましい。また、チップ部品Cの厚みTC、基板Sの厚みTS、熱硬化性接着剤の厚みや凹部の深さDSCの実際の値は設計値に対して若干のバラツキがあるので、これらのバラツキも考慮することが望ましい。ここで、変位センサ7はボンディングヘッド4(のアタッチメントツール42の下面)に対する基板S表面の垂直距離を求めるのが望ましく、そのためにボンディングヘッド4に固定して設けるのがよいが、これに限定されるものではなく画像取込部50等に固定してもよい。
ヘッド降下工程の次に行うのが精密位置合わせ工程であり、図12、図13、図14および図15を用いて説明する。ここで、図12は、図9の状態で予備位置合わせを行なった後に、ヘッド降下を行なった状態で、基板認識第2マークAS2とチップ認識第2マークAC2の位置情報を取得している状態である。この後、制御部10は認識機構5の駆動手段を制御し、図13の状態まで認識機構5を移動して、基板認識第1マークAS1とチップ認識第1マークAC1の位置情報を取得する。また、図14は図13(a)の部分的拡大図である。
精密位置合わせ工程では、基板認識第1マークAS1とチップ認識第1マークAC1(および基板認識第2マークAS2とチップ認識第2マークAC2)を同時に被写界深度DOF内で撮像することが出来る。これを、図14を用いて説明すると、チップ認識第1マークAC1のあるチップ部品C上面と基板認識第1マークAS1のある基板S上面との垂直距離dSは、撮像手段53の被写界深度DOF以下になるようなギャップGとなっている。
このため、撮像手段53は、図15に示すように、基板認識第1マークAS1とチップ認識第1マークAC1の両方を明瞭に撮像することが可能である。
同様に、図12の状態では、撮像手段53により、基板認識第2マークAS2とチップ認識第2マークAC2の両方を明瞭に撮像されるので、制御部10は、基板認識第2マークAS2とチップ認識第2マークAC2の相対位置を正確に知ることが出来る。
この後、図13の状態で得られた基板認識第1マークAS1とチップ認識第1マークAC1の相対位置情報と、図12の状態で得られた基板認識第2マークAS2とチップ認識第2マークAC2の相対位置情報を用いて、基板Sとチップ部品Cの位置合わせを行う。すなわち、まず制御部10は基板認識第1マークAS1とチップ認識第1マークAC1の相対位置情報と基板認識第2マークAS2とチップ認識第2マークAC2の相対位置情報から、基板Sとチップ部品Cとの位置ズレ量を演算して求める。それから、その位置ズレ量を修正するための基板面内における基板Sとチップ部品Cの補正移動量を算出し、制御部10に制御され、基板ステージ2および/または実装ヘッド4を基板面内(XYおよびθ)方向に駆動して、基板Sとチップ部品Cの位置ズレ量が許容範囲となるように精密な位置合わせを行う。
精密位置合わせ工程が完了したら、チップ部品Cを基板Sに熱圧着する圧着工程となる。圧着工程において、制御部10は、実装ヘッド4を下降させて、基板Sにチップ部品Cを密着させ、所定の加圧力にて実装を行う(図16)。ここで、実装ヘッド4の下降距離はギャップGとなるが、式(7)に示すギャップGは数μmから数十μm程度である。このため、位置合わせ工程で得られた位置精度が実装工程でも維持され、高精度実装が実現する。
実装工程において、基板Sとチップ部品Cの間の熱硬化性接着剤を、実装ヘッド4のヒーター部41で加熱することで、基板Sにチップ部品Cが固定される。所定時間の加圧加熱を行った後、実装ヘッド4はチップ部品Cの吸着保持を解除して上昇し、実装工程は完了する。
なお、品質管理の観点から、実装工程完了後の全数実装位置精度測定検査を行うことが求められるようになってきているが、本発明の実装装置1では全数実装位置精度測定をコスト上昇を伴うことなく代用することが出来る。すなわち、図13において行った基板認識第1マークAS1とチップ認識第1マークAC1の相対位置情報取得と、図12において行った基板認識第2マークAS2とチップ認識第2マークAC2の相対位置情報取得を、図17と図18に示すような圧着工程で行えば、チップ部品C毎に圧着工程での基板Sに対する位置情報、すなわち実装精度を得ることが出来る。しかも、圧着工程における熱圧着に要する時間は位置情報取得に要する時間に比べて長ければ、実装位置精度測定を圧着工程の時間内で行うことが出来、実装のタクトタイムに影響なく行うことが可能である。
所定時間の加圧後で圧着工程を終了し、新たに実装すべきチップ部品Cがある場合は、実装準備工程を開始する。
以上が本実施形態における一連の実装工程である。本実施形態では、予備位置合わせ工程以前に、基板Sの「次にチップ部品Cを実装する箇所」およびチップ部品Cが高精度に配置されていれば、予備位置合わせ工程でツール位置制御手段43を稼動させることも少なく、実質的に精度確認のみを行なうため、タクトタイムも短縮されて生産性に優れた実装装置となる。ここで、各構成要素を高精度に仕上げた装置で、各機構に異常がない限り位置ズレが許容範囲から外れない場合においては、装置トラブル判定のみを行なってもよく、そのような場合にはチップ認識第1マークAC1かチップ認識第2マークAC2の何れか一方の位置情報を取得するだけでもよい。
一方において、予備位置合わせ工程前の高精度要求を満たすために、実装装置各部を精密加工、精密組立する必要があり、その分だけ装置コストはアップする。そこで、予備位置合わせ工程前の、基板Sの「次にチップ部品Cを実装する箇所」およびチップ部品Cの高精度配置が困難な場合にも対応可能な、本実施形態の変形例である実装装置の構成を図19に示す。
図2に示した実装装置1が、予備位置合わせに際して、基板Sの実装箇所SCが所定の精度で実装ヘッド4の下に配置されていることを前提に、チップ部品認識マークACのみの位置情報を取得しているのに対して、図19に示した変形例では予備位置合わせの際も基板認識マークASの位置情報を取得する構成となっている。
このため、図19に示す実装装置では、認識機構5が、画像取込部50、光学系(共通)51、光学系51から光軸を共通として2つに分岐した光路52aおよび光路52b、ならびに光路52aに連結する撮像手段53aおよび光路52bに連結する撮像手段53bを構成要素としている。
また、「画像取込部50から光学系51、光路52aを経て撮像手段53aに至る経路」と「画像取込部50から光学系51、光路52bを経て撮像手段53bに至る経路」の光路長が異なるように設けることにより、撮像手段53aの焦点位置と撮像手段53bの焦点位置が異なる構成となっている。ここで、光学系(共通)51は、反射手段500および反射手段520により、光路の方向を変更する機能を有しており、ハーフミラー511により光路が分岐される。光学系52aおよび光学系52bは光学レンズを有し、高解像度を得るために画像を拡大する機能を有していてもよい。
以下、図19に示した本発明の実施形態の変形例を用いた予備位置合わせ工程について、図20、図21、図22および図23を用いて説明する。この予備位置合わせ工程において、制御部10は、基板ステージ2に基板Sを保持させるとともに、実装ヘッド4にチップ部品Cを保持させている。その際、基板Sは基板ステージ2の所定範囲内に配置され、チップ部品Cはアタッチメントツール42下面の所定の面内位置で保持されている。すなわち、チップ部品C、基板Sは大まかに位置合わせされている。このため、ヒーター41の貫通孔41Hおよびアタッチメントツール42を通して、基板認識第1マークAS1、基板認識第2マークAS2、チップ認識第1マークAC1、およびチップ認識第2マークAC2の何れもが、実装ヘッド4越しに観察可能な状態となっている。
変形例の予備位置合わせ工程は、基板認識マークASとチップ認識マークACに高低差があって、両認識マークを同時に被写界深度内に収めることが困難な状態において、基板Sとチップ部品Cの位置合わせを行なうものであり、基板認識マークとチップ認識マークを焦点距離の異なる別の撮像手段によって観察するものである。
ここで、両認識マークを同時に被写界深度内に収めることが困難な状態について、図20(a)の部分的拡大図である図22も用いて説明する。なお、以下の説明において、高さの基準は吸着テーブル23の表面としている。
図22において、チップ認識第1マークAC1のあるチップ部品C上面と基板認識第1マークAS1のある基板S上面との垂直距離であるdSは、基板Sの厚みTSと、(アタッチメントツール42下面の高さである)実装ヘッド高さBHzとの関係で、
dS=BHz-TS ・・・・・・・(5)
となる。
ここで、図5の状態における実装ヘッド高さBHzは、チップ受け渡し時の実装ヘッド高さDzよりもΔzだけ高く、
BHz=Dz+Δz ・・・・・・・ (6)
となり、式(1)に代入して、
dS=Dz+Δz-TS ・・・・・・・(7)
となる。
ここで、Dzはチップ部品Cを搭載したチップスライダ61の厚みより大であることから10mm程度であり、Δzは前述のとおり1mm以上2mm以下であるのに対して、基板Sの厚みTSは一般的に2mm以下であることから、dSは10mm前後となる。
このため、チップ認識第1マークAC1と基板認識第1マークAS1を同時に観察するためには、被写界深度が10mm前後である必要がある。しかし、チップ認識第1マークAC1と基板認識第1マークAS1の位置をμmレベル以上の高精度に求める条件において被写界深度を10mm前後にするのは事実上不可能である。
以上の理由により、予備位置合わせにおいて、基板認識マークASとチップ認識マークACは焦点距離の異なる撮像手段によって個別に観察する。
すなわち、基板認識第1マークAS1とチップ認識第1マークAC1を同時に認識して位置情報を得る図20(および図22)の状態において、図19(b)に示した撮像手段53aおよび撮像手段53bの何れか一方が基板認識第1マークAS1に焦点を合わせて撮像し、他方がチップ認識第1マークAC1に焦点を合わせて撮像する。以下の説明では、撮像手段53aが基板認識第1マークAS1を撮像し、撮像手段53bがチップ認識第1マークAC1を撮像する例について説明する。なお、撮像手段53aと撮像手段53bおよび光学系52aと光学系52bは、撮像素子数や光学レンズ倍率などを同一仕様とすることが望ましく、基板認識第1マークAS1から撮像手段53aまでの光路長とチップ認識第1マークAC1から撮像手段53bまでの光路長が等しくなる構成が望ましい。
このような構成により、撮像手段53aでは図23(a)に示すように基板認識第1マークAS1に焦点を合わせた画像が得られ、撮像手段53bでは図23(b)に示すようにチップ認識第1マークAC1に焦点を合わせた画像が得られる。しかも、基板認識第1マークAS1とチップ認識第1マークAC1に焦点を合わせた画像とを共通する光軸経路を経て同時に得られる。ここで、両撮像手段が得る画像の座標位置関係を明確にしておけば、基板認識第1マークAS1とチップ認識第1マークAC1の相対位置情報が得られる。
図20の状態で基板認識第1マークAS1とチップ認識第1マークAC1を認識して位置情報を得た後、制御部10は認識機構5の駆動手段を制御し、画像取込部50を図21に示すように基板認識第2マークAS2とチップ認識第2マークAC2が同一視野に入る位置に配置する。その際、基板(XY)面内方向の移動であれば、認識機構5を垂直方向(Z方向)の位置調整なく、基板認識マークとチップ認識マークの各々に焦点が合った状態が維持される。
これで、撮像手段53aでは基板認識第2マークAS12焦点が合った画像が得られ、撮像手段53bではチップ認識第2マークAC2に焦点が合った画像が得られる。しかも、基板認識第1マークAS1とチップ認識第1マークAC1に焦点を合わせた画像とを共通する光軸経路を経て同時に得られる。ここで、両撮像手段が得る画像の座標位置関係を明確にしておけば、基板認識第2マークAS2とチップ認識第2マークAC2の相対位置情報が得られる。
次に、図20の状態で得られた基板認識第1マークAS1とチップ認識第1マークAC1の相対位置情報と、図21の状態で得られた基板認識第2マークAS2とチップ認識第2マークAC2の相対位置情報を用いて、基板Sとチップ部品Cの位置調整を行う。すなわち、まず制御部10は基板認識第1マークAS1とチップ認識第1マークAC1の相対位置情報と基板認識第2マークAS2とチップ認識第2マークAC2の相対位置情報から、基板Sとチップ部品Cとの位置ズレ量を演算して求める。ここで、位置ズレ量が許容範囲を超えている場合は、その位置ズレを修正するための基板面内における基板Sとチップ部品Cの補正移動量を算出し、基板ステージ2および/または実装ヘッド4を基板面内(XY)方向に駆動して、基板Sとチップ部品Cの位置ズレ量が許容範囲となるように位置調整して予備位置合わせが完了する。
この後、ヘッド下降工程、精密位置合わせ工程、圧着工程と進む。なお、精密位置合わせ工程において、撮像手段として撮像手段53aと撮像手段53bの何れを用いても良いが、基板認識第1マークAS1(および基板認識第2マークAS2)を観察する撮像手段は、実装ヘッド4が降下しても焦点を変更する必要がないので好適である。
以上、図1に示した実施形態の実装装置1またはその変形例(図19)を用いて図27に示したような埋め込み実装を行う例について説明したが、本発明は図24(a)のように、凹部のない基板Sの実装箇所SCに、図24(b)のようにチップ部品Cを実装する場合にも適用可能である。この場合、基板Sの凹部への実装ではないので、精密位置合わせ工程の段階で、基板認識第1マークAS1とチップ認識第1マークAC1の両方(および基板認識第2マークAS2とチップ認識第2マークAC2の両方)が撮像手段の同一視野内に入ればよいので、予備位置合わせの必要性は低下する。
ただし、図25のような実装形態において、式(7)のDSCをゼロとして、
0<G≦DOF-TC ・・・・・・ (8)
を満たすギャップGが得られる必要がある。すなわち、チップ部品Cの厚みTCが被写界深度DOFよりも小さくなるような、薄厚チップ部品を用いた実装において可能である。 ところで、ヘッド降下工程で実装ヘッド4を降下させる際に、毎回、変位センサ7を用いた測定を行ってもよいが、基板ステージ2の表面高さまたは基板Sの表面高さの面内分布を事前に掌握しておいて、この高さ分布に基いて、位置合わせ工程毎の実装ヘッド4の高さを微修正してもよい。このようにすることで、予備位置合わせ工程から、位置合わせ工程までの時間の短縮が図れる。
なお、基板ステージ2の表面高さまたは基板Sの表面高さの面内分布の測定は、基準高さに設定した変位センサ7を用いて、変位センサ7に対して基板ステージ2をXY面内方向に相対移動させながら表面高さ測定を行えばよい。図26は、変位センサ7により、基板ステージ2の表面F2の高さ方向(Z方向)分布を測定する例を示しており、(Z方向)高さ一定の変位センサ7を用い、基板ステージ2をXY方向に相対移動させながら、表面F2までのZ方向距離LZを測定する様子を示している。
ここまでの説明において、チップ部品Cの電極面側にチップ認識マークが付与されていることを前提としてフェイスアップ実装に本発明を適用する事例について記しているが、電極面と反対側にチップ認識マークが付与されているようなチップ部品を用いる場合は、本発明をフェイスダウン実装に適用することも可能である。
1 実装装置
2 基板ステージ
3 昇降加圧ユニット
4 実装ヘッド
5 認識機構
6 チップ搬送手段
7 変位センサ
10 制御部
20 ステージ移動制御手段
21 X方向ステージ移動制御手段
22 Y方向ステージ移動制御手段
23 吸着テーブル
40 ヘッド本体
41V ヘッド空間
41 ヒーター部
41H 貫通孔
42 アタッチメントツール
43 ツール位置制御手段
50 画像取込部
51 光学系(共通部)
52、52a、52b 光路
53、53a、53b 撮像手段
52a、52b 光学系(分岐部)
53a、53b 撮像手段
60 搬送レール
61 チップスライダ
200 基台
211 X方向サーボ
221 Y方向サーボ
431 X方向ツール位置制御手段
432 Y方向ツール位置制御手段
433 ツール回転制御手段
500、520 反射手段
511 ハーフミラー
C チップ部品
S 基板
AC1、AC2 チップ認識マーク
AS1、AS2 基板認識マーク
SC 実装箇所
BHZ 実装ヘッド高さ(基板ステージ表面に対するアタッチメントツール下面の垂直距離)
dS チップ認識マークと基板認識マークの垂直距離
DSC 基板の凹部の深さ
Dz チップ部品受け渡し時の実装ヘッド高さ
G チップ部品と基板の隙間

Claims (3)

  1. 複数の実装箇所毎に位置合わせ用の基板認識マークと、前記基板認識マークを配置する基準となる基板基準マークを設けた基板の前記実装箇所に、
    位置合わせ用のチップ認識マークを有するチップ部品を、前記チップ認識マークと前記基板認識マークが同方向を向く姿勢で実装する実装装置であって、
    前記基板を保持する基板ステージと、
    前記チップ部品を保持する実装ヘッドと、
    前記基板に対して垂直方向に前記実装ヘッドを昇降させる昇降手段と、
    前記チップ部品をチップ実装ヘッド直下に搬送するチップ搬送手段と、
    撮像手段を用いて前記チップ認識マークと前記基板認識マークの位置情報を取得する機能を有する認識機構と、
    前記基板ステージに保持された前記基板に複数組設けられた前記基板認識マークの位置情報を記憶する機能と、前記認識機構と接続して前記認識機構から得た前記チップ認識マークおよび前記基板認識マークの位置情報から前記チップ部品の前記実装箇所に対する位置ズレ量を計算する機能と、前記位置ズレ量に応じて前記実装ヘッド部と前記基板ステージの少なくとも何れか一方を駆動して位置合わせを行う機能とを有する制御部とを備え、
    前記チップ搬送手段は、前記チップ認識マークを設けた面の反対側から保持した前記チップ部品を記実装ヘッドに受け渡すチップスライダを有し、
    前記基板の複数の実装箇所に前記チップ部品を順次実装するのに際して、
    前記制御部が記憶した、前記基板に設けられた前記基板認識マークと前記基板基準マークの少なくとも一方の位置情報に基づいて、次にチップ部品を実装する実装箇所を前記実装ヘッド直下に配置し、
    前記チップスライダから前記チップ部品が前記実装ヘッドに受け渡され、前記チップスライダが前記実装ヘッド直下から退避を開始する段階で、前記撮像手段が前記チップ認識マークの位置情報の取得を開始し、
    前記チップ認識マークの位置が許容範囲内であれば前記実装ヘッドを降下して、前記チップ部品と前記基板を、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させ、位置合わせを行ってから前記基板に前記チップ部品を密着させる実装装置。
  2. 請求項1に記載の実装装置であって、前記チップ認識マークの位置が許容範囲外であれば、許容範囲内とするために必要な前記チップ部品の移動量を計算して、許容範囲に入るまで前記チップ部品を移動させてから、前記撮像手段が前記チップ認識マークと前記基板認識マークを同時に被写界深度内で撮像出来る状態まで接近させる実装装置。
  3. 請求項1または請求項2に記載の実装装置であって、
    前記制御部が、前記基板面内方向に前記撮像手段の視野が移動するよう、
    前記基板ステージと前記認識機構を相対移動させて、
    複数組の前記基板認識マークを前記撮像手段により認識し、
    前記撮像手段から得た前記基板認識マークの位置情報に基づき、前記実装箇所の位置情報を記憶する機能を有する実装装置。
JP2022151474A 2020-07-13 2022-09-22 実装装置 Active JP7417684B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020119622 2020-07-13
JP2020119622 2020-07-13
JP2021061465 2021-03-31
JP2021061465 2021-03-31
PCT/JP2021/025715 WO2022014451A1 (ja) 2020-07-13 2021-07-08 実装装置および実装方法
JP2022536302A JPWO2022014451A1 (ja) 2020-07-13 2021-07-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022536302A Division JPWO2022014451A1 (ja) 2020-07-13 2021-07-08

Publications (3)

Publication Number Publication Date
JP2023058432A JP2023058432A (ja) 2023-04-25
JP2023058432A5 JP2023058432A5 (ja) 2023-06-05
JP7417684B2 true JP7417684B2 (ja) 2024-01-18

Family

ID=79554833

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2022536302A Pending JPWO2022014451A1 (ja) 2020-07-13 2021-07-08
JP2022151400A Active JP7293477B2 (ja) 2020-07-13 2022-09-22 実装装置
JP2022151474A Active JP7417684B2 (ja) 2020-07-13 2022-09-22 実装装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2022536302A Pending JPWO2022014451A1 (ja) 2020-07-13 2021-07-08
JP2022151400A Active JP7293477B2 (ja) 2020-07-13 2022-09-22 実装装置

Country Status (4)

Country Link
US (1) US20230163096A1 (ja)
JP (3) JPWO2022014451A1 (ja)
CN (1) CN115836383A (ja)
WO (1) WO2022014451A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7336814B1 (ja) * 2022-02-15 2023-09-01 株式会社新川 検査装置、実装装置、検査方法、及びプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276233A (ja) 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2007294611A (ja) 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2008109057A (ja) 2006-10-27 2008-05-08 Toray Eng Co Ltd 半導体チップの実装装置及び実装方法
JP2010283010A (ja) 2009-06-02 2010-12-16 Adwelds:Kk アライメント装置、この装置を備えた実装装置およびアライメント方法
JP2019102771A (ja) 2017-12-08 2019-06-24 アスリートFa株式会社 電子部品実装装置及び電子部品実装方法
WO2020044580A1 (ja) 2018-08-31 2020-03-05 ボンドテック株式会社 部品実装システムおよび部品実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276233A (ja) 1999-03-24 2000-10-06 Moritex Corp 位置ずれ検出装置及びそれを用いた位置決め装置
JP2007294611A (ja) 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2008109057A (ja) 2006-10-27 2008-05-08 Toray Eng Co Ltd 半導体チップの実装装置及び実装方法
JP2010283010A (ja) 2009-06-02 2010-12-16 Adwelds:Kk アライメント装置、この装置を備えた実装装置およびアライメント方法
JP2019102771A (ja) 2017-12-08 2019-06-24 アスリートFa株式会社 電子部品実装装置及び電子部品実装方法
WO2020044580A1 (ja) 2018-08-31 2020-03-05 ボンドテック株式会社 部品実装システムおよび部品実装方法

Also Published As

Publication number Publication date
CN115836383A (zh) 2023-03-21
JP2023051804A (ja) 2023-04-11
JP7293477B2 (ja) 2023-06-19
JPWO2022014451A1 (ja) 2022-01-20
JP2023058432A (ja) 2023-04-25
US20230163096A1 (en) 2023-05-25
WO2022014451A1 (ja) 2022-01-20

Similar Documents

Publication Publication Date Title
JP7417684B2 (ja) 実装装置
CN113348538B (zh) 安装装置和安装方法
KR100696211B1 (ko) 본딩 장치
KR100672227B1 (ko) 본딩 장치
JP3680785B2 (ja) 電子部品のボンディング装置およびボンディング方法
CN112218517B (zh) 安装装置
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법
WO2023140037A1 (ja) 実装装置および実装方法
WO2024057887A1 (ja) 実装装置
TWI765549B (zh) 電子零件的安裝裝置
JP7013400B2 (ja) 実装装置および実装方法
WO2023136076A1 (ja) 位置決め装置およびこれを用いた実装装置
WO2024203421A1 (ja) ツールスライダ、チップスライダおよび実装装置
JPH11176883A (ja) バンプ付電子部品の熱圧着装置および熱圧着方法
KR20210097622A (ko) 전자 부품의 실장 장치
JP2024139939A (ja) 実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240105

R150 Certificate of patent or registration of utility model

Ref document number: 7417684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150