JP7336814B1 - 検査装置、実装装置、検査方法、及びプログラム - Google Patents

検査装置、実装装置、検査方法、及びプログラム Download PDF

Info

Publication number
JP7336814B1
JP7336814B1 JP2022563228A JP2022563228A JP7336814B1 JP 7336814 B1 JP7336814 B1 JP 7336814B1 JP 2022563228 A JP2022563228 A JP 2022563228A JP 2022563228 A JP2022563228 A JP 2022563228A JP 7336814 B1 JP7336814 B1 JP 7336814B1
Authority
JP
Japan
Prior art keywords
mounting
semiconductor chip
section
mounting section
peripheral sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022563228A
Other languages
English (en)
Other versions
JPWO2023157061A1 (ja
Inventor
誠 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of JPWO2023157061A1 publication Critical patent/JPWO2023157061A1/ja
Application granted granted Critical
Publication of JP7336814B1 publication Critical patent/JP7336814B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

検査装置は、半導体チップの実装前の実装区画の基準位置、実装区画の周囲に位置する複数の周辺区画の基準位置、および、半導体チップの実装後の位置を測定する測定部と、測定部により測定された、実装区画の基準位置と複数の周辺区画の基準位置との距離、および、半導体チップの実装後における複数の周辺区画の基準位置と半導体チップの実装位置との距離に基づいて、実装区画に対する半導体チップの相対位置を検査する検査部と、を備える。このような検査装置は、半導体チップの実装位置を的確に検査することができる。

Description

本発明は、検査装置、実装装置、検査方法、及びプログラムに関する。
従来、基板に対する半導体チップの実装位置を検査する技術が知られている。例えば、特許文献１に記載の技術においては、画像処理により認識した、半導体チップのアライメントマークと半導体チップの角部との位置関係に基づいて、半導体チップの実装位置が所望の範囲内にあるか否かを検査していた。
国際公開第０６－１１８０１８号
しかしながら、特許文献１に記載の技術においては、半導体チップのエッジが必ずしも垂直とは限らないことから、半導体チップの角部を画像処理により正確に認識することが困難なことがあり、半導体チップの角部を基準として半導体チップの実装位置を的確に検査する上でなお改善の余地があった。
本発明は、このような問題を解決するためになされたものであり、半導体チップの実装位置を的確に検査することができる検査装置、実装装置、検査方法、及びプログラムを提供するものである。
本発明の一態様における検査装置は、半導体チップの実装前の実装区画の基準位置、前記実装区画の周囲に位置する複数の周辺区画の基準位置、および、前記半導体チップの実装後の位置を測定する測定部と、前記測定部により測定された、前記実装区画の基準位置と前記複数の周辺区画の基準位置との距離、および、前記半導体チップの実装後における前記複数の周辺区画の基準位置と前記半導体チップの実装位置との距離に基づいて、前記実装区画に対する前記半導体チップの相対位置を検査する検査部と、を備える。
本発明の一態様における検査方法は、半導体チップの実装前の実装区画の基準位置を測定するステップと、前記実装区画の周囲に位置する複数の周辺区画の基準位置を測定するステップと、前記半導体チップの実装後の位置を測定するステップと、前記実装区画の基準位置と前記複数の周辺区画の基準位置との距離、および、前記半導体チップの実装後における前記複数の周辺区画の基準位置と前記半導体チップの実装位置との距離に基づいて、前記実装区画に対する前記半導体チップの相対位置を検査するステップと、を含む。
本発明の一態様におけるプログラムは、コンピュータに、半導体チップの実装前の実装区画の基準位置を測定する処理と、前記実装区画の周囲に位置する複数の周辺区画の基準位置を測定する処理と、前記半導体チップの実装後の位置を測定する処理と、前記実装区画の基準位置と前記複数の周辺区画の基準位置との距離、および、前記半導体チップの実装後における前記複数の周辺区画の基準位置と前記半導体チップの実装位置との距離に基づいて、前記実装区画に対する前記半導体チップの相対位置を検査する処理とを実行させる。
本発明により、半導体チップの実装位置を的確に検査することができる。
本実施形態に係るボンディング装置の概略構成を示す側面図である。 実装区画と周辺区画の位置関係を示す図である。 半導体チップと周辺区画の位置関係を示す図である。 半導体チップの実装処理の処理の流れを示すフローチャートである。 半導体チップの位置測定の処理の流れを示すフローチャートである。
以下、本実施形態に係るボンディング装置の構成について説明する。
図１に示すように、ボンディング装置１００は、ウェハ保持部１２と、ハンドリングユニット１４と、ボンディングヘッド部２０と、ＸＹテーブル２６と、ボンディングステージ部４０と、ボンディング制御部６０と、を備える。以下の説明においては、ボンディング対象面に平行な方向をＸＹ軸方向とし、ボンディング対象面に垂直な方向をＺ軸方向とする。
ボンディング装置１００は、ウェハ７０の半導体チップ７２（「ダイ」ともいう）を基板８０に実装するための実装装置の一例である。半導体チップ７２の表面には、集積回路パターンが形成されている。ボンディング装置１００は、半導体チップ７２を基板８０に位置合わせし、半導体チップ７２の裏面が基板８０に対向するように半導体チップ７２を基板８０にボンディングする。このようなボンディング装置１００は、フリップチップボンダ、もしくはダイボンディング装置と呼ばれる。
ウェハ保持部１２は、ウェハ７０を保持する。ウェハ７０は、碁盤目状にダイシングされた複数の半導体チップ７２を含む。ウェハ保持部１２は、例えば、ウェハ７０を真空吸着することで複数の半導体チップ７２を保持する。ウェハ保持部１２は、例えば、フィルム上にウェハ７０を貼り付けることで複数の半導体チップ７２を保持してもよい。
ハンドリングユニット１４は、例えば、ステッピングモータ１５と、回転軸１６と、アーム１７と、ベース１８と、ピックアップツール１９とを備える。ステッピングモータ１５は、回転軸１６を回転させてベース１８及びピックアップツール１９を反転させる。アーム１７は、一端が回転軸１６に取り付けられて回転軸１６からＺ軸方向斜め下向きの方向に延びており、他端がベース１８のＺ軸方向の上面１８ａに取り付けられている。ベース１８は、アーム１７の先端にボルト等で固定されている。ベース１８のＺ軸方向の下面１８ｂには、ピックアップツール１９が取り付けられている。ピックアップツール１９は、Ｚ軸方向に移動可能に構成されている。
ハンドリングユニット１４は、ピックアップツール１９を下方に向けた状態で、ハンドリングユニット１４をウェハ保持部１２の上方まで移動させる。また、ハンドリングユニット１４は、ピックアップツール１９によって上方から半導体チップ７２を吸着する。一方、ステッピングモータ１５は、回転軸１６を回転させ、ベース１８及びピックアップツール１９を反転させることで、ベース１８の下面１８ｂをＺ方向上向きとし、ピックアップツール１９を上向きとする。これにより、ハンドリングユニット１４は、ピックアップした半導体チップ７２を反転させる。
ボンディングヘッド部２０は、ウェハ保持部１２からピックアップされた半導体チップ７２を吸着して基板８０の位置まで搬送し、半導体チップ７２を基板８０にボンディングする。
ボンディングヘッド部２０には、Ｚ軸駆動機構２１を介してボンディングツール２２が取り付けられている。また、ボンディングヘッド部２０には、カメラ２４が取り付けられている。ボンディングヘッド部２０は、ＸＹテーブル２６によってＸ軸方向及びＹ軸方向に移動可能に構成されている。ボンディングツール２２及びカメラ２４は、ボンディングヘッド部２０とともにＸ軸方向及びＹ軸方向に移動可能に構成されている。
ボンディングツール２２は、例えば、直方体形状又は円錐台形状に構成され、集積回路パターンが形成された半導体チップ７２の表面を保持する。ボンディングツール２２は、Ｚ軸方向と平行な中心軸を有しており、Ｚ軸駆動機構２１及びＸＹテーブル２６によって、Ｚ軸方向、Ｘ軸方向、及びＹ軸方向に、それぞれ移動可能に構成されている。
ボンディングツール２２は、図示しないθ軸駆動機構及びチルト駆動機構を介してボンディングヘッド部２０に取り付けられており、これらの駆動機構によってＺ軸回りの回転及びチルト方向（傾斜方向）に移動可能に構成されている。
カメラ２４は、例えば、レンズ等の光学系と、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の撮像素子と、を含んで構成されている。カメラ２４は、例えば、鉛直方向に沿う光軸を有しており、ボンディングステージ部４０の上方に位置する場合、ボンディングステージ部４０の上面を撮影する。
ボンディングステージ部４０は、基板８０に半導体チップ７２をボンディングするためのステージである。ボンディングステージ部４０は、基板８０をＸ軸方向及びＹ軸方向に移動させる移動機構と、基板８０を加熱する加熱機構とを有している。
ボンディング制御部６０は、例えば、ＣＰＵ（Central Processing Unit）などのハードウェアプロセッサがプログラム（ソフトウェア）を実行することにより実現される。また、これらの構成要素のうち一部または全部は、ＬＳＩ（Large Scale Integration）やＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＧＰＵ（Graphics Processing Unit）などのハードウェア（回路部：circuitryを含む）によって実現されてもよいし、ソフトウェアとハードウェアの協働によって実現されてもよい。プログラムは、予めボンディング制御部６０のＨＤＤやフラッシュメモリなどの記憶装置に格納されていてもよいし、ＤＶＤやＣＤ－ＲＯＭなどの着脱可能な記憶媒体に格納されており、記憶媒体がドライブ装置に装着されることでボンディング制御部６０のＨＤＤやフラッシュメモリにインストールされてもよい。
ボンディング制御部６０は、例えば、測定部６１と、検査部６２と、実装部６３とを備える。
測定部６１は、カメラ２４により撮影された基板８０の画像データに基づいて、基板８０の基準位置を測定する。測定部６１は、例えば、カメラ２４により撮影された基板８０の画像データに対して画像認識処理を行うことで、基板８０の特徴点の位置を特定し、特定した特徴点の位置に基づいて、基板８０の基準位置を測定する。基板８０は、半導体チップ７２の実装の対象となる実装区画と、実装区画の周囲に位置する周辺区画とを含む。また、実装区画及び周辺区画は、ウェハ上に形成された半導体チップ７２が実装される基板であってもよい。さらに、周辺区画には、半導体チップ７２が実装される前の区画と、半導体チップ７２が実装された後の区画とが混在してもよい。
また、測定部６１は、カメラ２４により撮影された、基板８０に実装された半導体チップ７２の画像データに基づいて、半導体チップ７２の実装位置を測定する。測定部６１は、例えば、カメラ２４により撮影された半導体チップ７２の画像データに対して画像認識処理を行うことで、半導体チップ７２の特徴点の位置を特定し、特定した特徴点の位置に基づいて、半導体チップ７２の実装位置を特定する。半導体チップ７２の特徴点は、実装後の半導体チップ７２における実装面とは反対側の面に露出した特徴点であり、例えば、半導体チップ７２を厚み方向に貫通する電極の端部を含む。
検査部６２は、測定部６１により測定された、実装区画の基準位置と複数の周辺区画の基準位置との距離を算出する。また、検査部６２は、半導体チップ７２の実装後における複数の周辺区画と半導体チップ７２の実装位置との距離を算出する。また、検査部６２は、測定部６１により測定された、実装区画の基準位置と複数の周辺区画の基準位置との距離、および、半導体チップ７２の実装後における複数の周辺区画の基準位置と半導体チップ７２の実装位置との距離に基づいて、実装区画に対する半導体チップ７２の相対位置を検査する。
実装部６３は、検査部６２により検査された実装区画に対する半導体チップ７２の相対位置に基づいて、実装区画に対して半導体チップ７２を実装する。実装部６３は、例えば、検査部６２により検査された半導体チップ７２の相対位置の目標位置からのずれ量に基づいて、実装区画に対する半導体チップ７２の実装位置を補正する。
本実施形態に係るボンディング装置１００が実行する検査方法は、半導体チップ７２の実装前の実装区画の基準位置を測定するステップ（第１ステップ）と、実装の周囲に位置する複数の周辺区画の基準位置を測定するステップ（第２ステップ）と、半導体チップ７２の実装後の位置を測定するステップ（第３ステップ）と、実装区画の基準位置と複数の周辺区画の基準位置との距離、および、半導体チップ７２の実装後における複数の周辺区画の基準位置と半導体チップ７２の実装位置との距離に基づいて、実装区画に対する半導体チップ７２の相対位置を検査するステップ（第４ステップ）と、を含む。
図２は、半導体チップ７２の実装前の状態の一例を示しており、上述した第１ステップ及び第２ステップを説明するための図である。図２に示す例では、複数の基板８０が縦方向（第１方向）及び横方向（第２方向）に並列して配置されており、これらの基板８０のうち、中央に位置する基板８０が実装区画８０Ａとして設定され、実装区画８０Ａに対して縦方向の両側において隣り合う基板８０が第１周辺区画８０Ｂ及び第２周辺区画８０Ｃとして設定され、実装区画８０Ａに対して横方向の両側において隣り合う基板８０が第３周辺区画８０Ｄ及び第４周辺区画８０Ｅとして設定されている。基板８０の特徴点は、例えば、基板８０の位置を示すアライメントマークＭ１を含む。アライメントマークＭ１は、基板８０の上面のうち、対角に位置する２つの角部の近傍に設けられている。測定部６１は、例えば、基板８０の２つの特徴点の位置情報に基づいて、２つの特徴点の中間位置を基板８０の基準位置として測定する。
そして、検査部６２は、実装区画８０Ａの基準位置ＰＡと第１周辺区画８０Ｂの基準位置ＰＢとの距離Ｌ１、実装区画８０Ａの基準位置ＰＡと第２周辺区画８０Ｃの基準位置ＰＣとの距離Ｌ２、実装区画８０Ａの基準位置ＰＡと第３周辺区画８０Ｄの基準位置ＰＤとの距離Ｌ３、および、実装区画８０Ａの基準位置ＰＡと第４周辺区画８０Ｅの基準位置ＰＥとの距離Ｌ４をそれぞれ算出する。
図３は、半導体チップ７２の実装後の状態の一例を示しており、上述した第３ステップ及び第４ステップを説明するための図である。
図３に示す例では、検査部６２は、半導体チップ７２の実装位置ＰＸと第１周辺区画８０Ｂの基準位置ＰＢとの距離Ｌ１ａ、半導体チップ７２の実装位置ＰＸと第２周辺区画８０Ｃの基準位置ＰＣとの距離Ｌ２ａ、半導体チップ７２の実装位置ＰＸと第３周辺区画８０Ｄの基準位置ＰＤとの距離Ｌ３ａ、半導体チップ７２の実装位置ＰＸと第４周辺区画８０Ｅの基準位置ＰＥとの距離Ｌ４ａをそれぞれ算出する。
そして、検査部６２は、例えば、半導体チップ７２の実装前における実装区画８０Ａの基準位置ＰＡと複数の周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥとの距離Ｌ１，Ｌ２，Ｌ３，Ｌ４に基づいて、実装区画８０Ａと周辺区画８０Ｂ～８０Ｅとの相対位置を特定する。また、検査部６２は、半導体チップ７２の実装後における複数の周辺区画８０Ｂ～８０Ｅと半導体チップ７２の実装位置ＰＸとの距離Ｌ１ａ，Ｌ２ａ，Ｌ３ａ，Ｌ４ａに基づいて、半導体チップ７２と周辺区画８０Ｂ～８０Ｅとの相対位置を特定する。そして、検査部６２は、実装区画８０Ａと周辺区画８０Ｂ～８０Ｅとの相対位置、および、半導体チップ７２の実装後における半導体チップ７２と周辺区画８０Ｂ～８０Ｅとの相対位置に基づいて、実装区画８０Ａに対する半導体チップ７２の相対位置を検査する。
次に、本実施形態に係るボンディング装置１００が実行する半導体チップ７２の実装処理について説明する。
図４に示すように、まず、ボンディング制御部６０は、ボンディングヘッド部２０を移動させ、ボンディングツール２２をハンドリングユニット１４の上方に配置させる（Ｓ１０）。
次に、ボンディング制御部６０は、Ｚ軸駆動機構２１を駆動してボンディングツール２２を下降させ、ボンディングツール２２の先端において半導体チップ７２を保持させる（Ｓ１１）。
次に、ボンディング制御部６０は、Ｚ軸駆動機構２１を駆動してボンディングツール２２を予め設定した高さまで上昇させた後、ボンディングヘッド部２０を移動させ、カメラ２４をボンディングステージ部４０の上方に配置させる。そして、ボンディング制御部６０は、半導体チップ７２の位置測定の処理を実行する（Ｓ１２）。
図５に示すように、ボンディング制御部６０は、半導体チップ７２の位置測定の処理においては、まず、カメラ２４により撮影された実装区画８０Ａの画像データに基づいて、実装区画８０Ａの基準位置を測定する（Ｓ２０）。
次に、ボンディング制御部６０は、カメラ２４により撮影された周辺区画８０Ｂ～８０Ｅの画像データに基づいて、複数の周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥを測定する（Ｓ２１）。
次に、ボンディング制御部６０は、ボンディングツール２２を駆動することで、ボンディングステージ部４０において、実装区画８０Ａに対して半導体チップ７２を実装する（Ｓ２２）。
次に、ボンディング制御部６０は、カメラ２４により撮影された周辺区画８０Ｂ～８０Ｅの画像データに基づいて、複数の周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥを測定する（Ｓ２３）。
次に、ボンディング制御部６０は、カメラ２４により撮影された半導体チップ７２の画像データに基づいて、実装後の半導体チップ７２の位置を測定する（Ｓ２４）。
次に、ボンディング制御部６０は、先のステップＳ２０において測定した実装区画８０Ａの基準位置ＰＡと、先のステップＳ２１において測定した複数の周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥとの距離Ｌ１～Ｌ４と、先のステップＳ２３において測定した複数の周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥと、先のステップＳ２４において測定した実装後の半導体チップ７２の実装位置ＰＸとの距離Ｌ１ａ～Ｌ４ａとに基づいて、実装区画８０Ａに対する半導体チップ７２の相対位置を測定する（Ｓ２５）。
次に、図４に戻り、ボンディング制御部６０は、先のステップＳ２５において測定された、実装区画８０Ａに対する半導体チップ７２の相対位置に基づいて、半導体チップ７２の実装位置を補正する（Ｓ１３）。
次に、ボンディング制御部６０は、ボンディングヘッド部２０を移動させ、ボンディングツール２２を実装区画８０Ａの上方に配置させる（Ｓ１４）。
次に、ボンディング制御部６０は、ボンディングツール２２を実装区画８０Ａの近傍まで下降させ、半導体チップ７２を実装区画８０Ａに実装する（Ｓ１５）。
次に、本実施形態に係るボンディング装置１００の作用効果について説明する。
実装区画８０Ａに対して半導体チップ７２を実装する際、半導体チップ７２において実装区画８０Ａに対向する面にアライメントマークＭＡが設けられている場合には、半導体チップ７２のアライメントマークＭＡを可視光カメラにより撮影することが困難となる。特に、実装区画８０Ａと半導体チップ７２との間に、赤外光に対して非透過性を示す材料が介在している場合には、赤外カメラを用いた場合であっても、半導体チップ７２のアライメントマークＭＡを撮影することが困難となる。
この点、本実施形態に係るボンディング装置１００は、実装区画８０Ａに対して半導体チップ７２を実装する際、半導体チップ７２において実装区画８０Ａに対向する面とは反対側の面の特徴点をカメラ２４により撮影し、特徴点の位置を半導体チップ７２の実装位置ＰＸとして測定している。
ここで、半導体チップ７２を実装する前後において、実装区画８０Ａと周辺区画８０Ｂ～８０Ｅとの位置関係は変化しない。そのため、ボンディング装置１００は、半導体チップ７２の実装前における実装区画８０Ａの基準位置ＰＡと周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥとの位置関係を基準として、半導体チップ７２の実装位置ＰＸと複数の周辺区画８０Ｂ～８０Ｅの基準位置ＰＢ～ＰＥとの位置関係を参照して、実装区画８０Ａに対する半導体チップ７２の相対位置を測定することが可能となる。これにより、半導体チップ７２の実装位置を的確に検査することができる。
なお、上記実施形態は、以下のような形態にて実施することもできる。
上記実施形態においては、複数の周辺区画８０Ｂ～８０Ｅは、実装区画８０Ａに対して縦方向の両側において隣り合う基板８０、および、実装区画８０Ａに対して横方向の両側において隣り合う基板８０を周辺区画８０Ｂ～８０Ｅとした。これに代えて、実装区画８０Ａの周囲に位置する基板８０であれば、必ずしも、縦方向または横方向において隣り合う基板８０でなくてもよい。また、周辺区画の数は、必ずしも４つである必要はなく、２つ以上であればよい。
上記実施形態においては、一つの実装区画８０Ａに対して半導体チップ７２を実装する毎に、実装区画８０Ａに対する半導体チップ７２の相対位置を検査した。これに代えて、複数の実装区画８０Ａに対して半導体チップ７２の実装処理を行った後、これらの実装区画８０Ａに対する半導体チップ７２の相対位置を並行して検査するようにしてもよい。
上記実施形態においては、実装区画８０Ａに対する半導体チップ７２の相対位置を検査する毎に、実装区画８０Ａに対する半導体チップ７２の相対位置に基づいて、実装区画８０Ａに対する半導体チップ７２の実装位置を補正した。これに代えて、半導体チップ７２が実装される実装区画８０Ａが複数である場合、一部の実装区画８０Ａに対する半導体チップ７２の相対位置に基づく半導体チップ７２の実装位置の補正条件を、他の実装区画８０Ａに対する半導体チップ７２の実装時に適用してもよい。
なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１２…ウェハ保持部、１４…ハンドリングユニット、１５…ステッピングモータ、１６…回転軸、１７…アーム、１８…ベース、１９…ピックアップツール、２０…ボンディングヘッド部、２１…Ｚ軸駆動機構、２２…ボンディングツール、２４…カメラ、２６…ＸＹテーブル、４０…ボンディングステージ部、６０…ボンディング制御部、６１…測定部、６２…検査部、６３…実装部、７０…ウェハ、７２…半導体チップ、８０…基板、１００…ボンディング装置。

Claims (6)

  1. 半導体チップの実装前の実装区画の基準位置、前記実装区画の周囲に位置する複数の周辺区画の基準位置、および、前記半導体チップの実装後の位置を測定する測定部と、
    前記測定部により測定された、前記実装区画の基準位置と前記複数の周辺区画の基準位置との距離、および、前記半導体チップの実装後における前記複数の周辺区画の基準位置と前記半導体チップの実装位置との距離に基づいて、前記実装区画に対する前記半導体チップの相対位置を検査する検査部と、
    を備える、
    検査装置。
  2. 前記測定部は、実装後の前記半導体チップにおける実装面とは反対側の面に露出した特徴点の位置に基づいて、前記半導体チップの実装位置を測定する、
    請求項１に記載の検査装置。
  3. 前記実装区画は、第１方向及び前記第１方向と交差する第２方向において並列して配置された複数の区画の中から選択された区画であり、
    前記複数の周辺区画は、前記実装区画に対して前記第１方向において隣り合う区画、及び、前記実装区画に対して前記第２方向において隣り合う区画を含む、
    請求項１または２に記載の検査装置。
  4. 請求項１～３のいずれか１項に記載の検査装置と、
    前記実装区画に対して前記半導体チップを実装する実装部と
    を備え、
    前記実装部は、前記検査装置により検査された前記半導体チップの相対位置の目標位置からのずれ量に基づいて、前記実装区画に対する前記半導体チップの実装位置を補正する、
    実装装置。
  5. 半導体チップの実装前の実装区画の基準位置を測定するステップと、
    前記実装区画の周囲に位置する複数の周辺区画の基準位置を測定するステップと、
    前記半導体チップの実装後の位置を測定するステップと、
    前記実装区画の基準位置と前記複数の周辺区画の基準位置との距離、および、前記半導体チップの実装後における前記複数の周辺区画の基準位置と前記半導体チップの実装位置との距離に基づいて、前記実装区画に対する前記半導体チップの相対位置を検査するステップと、
    を含む、
    検査方法。
  6. コンピュータに、
    半導体チップの実装前の実装区画の基準位置を測定する処理と、
    前記実装区画の周囲に位置する複数の周辺区画の基準位置を測定する処理と、
    前記半導体チップの実装後の位置を測定する処理と、
    前記実装区画の基準位置と前記複数の周辺区画の基準位置との距離、および、前記半導体チップの実装後における前記複数の周辺区画の基準位置と前記半導体チップの実装位置との距離に基づいて、前記実装区画に対する前記半導体チップの相対位置を検査する処理と
    を実行させる、
    プログラム。
JP2022563228A 2022-02-15 2022-02-15 検査装置、実装装置、検査方法、及びプログラム Active JP7336814B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/005883 WO2023157061A1 (ja) 2022-02-15 2022-02-15 検査装置、実装装置、検査方法、及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2023157061A1 JPWO2023157061A1 (ja) 2023-08-24
JP7336814B1 true JP7336814B1 (ja) 2023-09-01

Family

ID=87577733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022563228A Active JP7336814B1 (ja) 2022-02-15 2022-02-15 検査装置、実装装置、検査方法、及びプログラム

Country Status (5)

Country Link
JP (1) JP7336814B1 (ja)
KR (1) KR20230135654A (ja)
CN (1) CN116918046A (ja)
TW (1) TW202334610A (ja)
WO (1) WO2023157061A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524884A (ja) 1998-09-02 2002-08-06 シーメンス プロダクション アンド ロジスティクス システムズ アクチエンゲゼルシャフト 電気的な構成群の製作装置に設けられた保持装置の移動距離及び／又は角度位置を校正するための方法及び装置並びに校正基板
JP2003051700A (ja) 2001-08-06 2003-02-21 Matsushita Electric Ind Co Ltd オフセット測定方法及びそれに用いる測定治具
JP2016063230A (ja) 2014-09-16 2016-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップボンディング装置及びその動作方法
JP2021027171A (ja) 2019-08-05 2021-02-22 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
WO2022014451A1 (ja) 2020-07-13 2022-01-20 東レエンジニアリング株式会社 実装装置および実装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118018A (ja) 1992-10-01 1994-04-28 Sekisui Chem Co Ltd 品質検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524884A (ja) 1998-09-02 2002-08-06 シーメンス プロダクション アンド ロジスティクス システムズ アクチエンゲゼルシャフト 電気的な構成群の製作装置に設けられた保持装置の移動距離及び／又は角度位置を校正するための方法及び装置並びに校正基板
JP2003051700A (ja) 2001-08-06 2003-02-21 Matsushita Electric Ind Co Ltd オフセット測定方法及びそれに用いる測定治具
JP2016063230A (ja) 2014-09-16 2016-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップボンディング装置及びその動作方法
JP2021027171A (ja) 2019-08-05 2021-02-22 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
WO2022014451A1 (ja) 2020-07-13 2022-01-20 東レエンジニアリング株式会社 実装装置および実装方法

Also Published As

Publication number Publication date
JPWO2023157061A1 (ja) 2023-08-24
WO2023157061A1 (ja) 2023-08-24
CN116918046A (zh) 2023-10-20
KR20230135654A (ko) 2023-09-25
TW202334610A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
TWI420095B (zh) A substrate inspection method, a substrate inspection apparatus, and a memory medium
TWI333543B (en) Inspecting method for wiring board,manufacturing method for wiring board and inspecting device for wiring board
TWI444631B (zh) A detection device, a detection method and a recording medium
TW201709416A (zh) 剝離裝置、剝離系統、剝離方法及資訊記憶媒體
JP5346759B2 (ja) 基板位置決め方法
JP2018004378A (ja) 自動撮像装置
TWI795563B (zh) 檢查治具及檢查方法
US20190164853A1 (en) Method for inspecting sensor package structure, inspection apparatus, and focus assistant loader of inspection apparatus
JP7336814B1 (ja) 検査装置、実装装置、検査方法、及びプログラム
TW201937176A (zh) 探針儀
JPWO2019016978A1 (ja) 撮像装置、バンプ検査装置、及び撮像方法
TWI738413B (zh) 安裝裝置
JP2008124336A (ja) 半導体チップの外形認識方法および位置補正方法
JP7191473B2 (ja) キーパターンの検出方法、及び装置
JP2011181675A (ja) 回路部品の実装装置
JP2007294815A (ja) 外観検査方法および外観検査装置
JP2002098513A (ja) レーザ光を利用した画像認識による計測方法および計測装置
US20240120219A1 (en) Bonding apparatus and bonding method
US20210162536A1 (en) Method of adjusting laser processing apparatus
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
JP7377655B2 (ja) ダイボンディング装置および半導体装置の製造方法
WO2023188500A1 (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法
TWI784051B (zh) 半導體材料附接方法
JP2952126B2 (ja) ボンディングワイヤ検査装置
JP2007292683A (ja) 試料測定装置および試料測定装置の試料台調節方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230815

R150 Certificate of patent or registration of utility model

Ref document number: 7336814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150