KR20230135654A - 검사 장치, 실장 장치, 검사 방법, 및 기억 매체 - Google Patents

검사 장치, 실장 장치, 검사 방법, 및 기억 매체 Download PDF

Info

Publication number
KR20230135654A
KR20230135654A KR1020237029104A KR20237029104A KR20230135654A KR 20230135654 A KR20230135654 A KR 20230135654A KR 1020237029104 A KR1020237029104 A KR 1020237029104A KR 20237029104 A KR20237029104 A KR 20237029104A KR 20230135654 A KR20230135654 A KR 20230135654A
Authority
KR
South Korea
Prior art keywords
mounting
semiconductor chip
section
reference position
mounting section
Prior art date
Application number
KR1020237029104A
Other languages
English (en)
Inventor
마코토 타카하시
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20230135654A publication Critical patent/KR20230135654A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

검사 장치는, 반도체 칩의 실장 전의 실장 구획의 기준 위치, 상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치, 및 반도체 칩의 실장 후의 위치를 측정하는 측정부와, 측정부에 의해 측정된, 실장 구획의 기준 위치와 복수의 주변 구획의 기준 위치 간의 거리, 및 반도체 칩의 실장 후에 있어서의 복수의 주변 구획의 기준 위치와 반도체 칩의 실장 위치 간의 거리에 기초하여, 실장 구획에 대한 반도체 칩의 상대 위치를 검사하는 검사부를 구비한다. 이와 같은 검사 장치는, 반도체 칩의 실장 위치를 적확하게 검사할 수 있다.

Description

검사 장치, 실장 장치, 검사 방법, 및 프로그램
본 발명은, 검사 장치, 실장 장치, 검사 방법, 및 프로그램에 관한 것이다.
종래, 기판에 대한 반도체 칩의 실장 위치를 검사하는 기술이 알려져 있다. 예를 들면, 특허 문헌 1에 기재된 기술에서는, 화상 처리에 의해 인식한, 반도체 칩의 얼라이먼트 마크와 반도체 칩의 모서리부 간의 위치 관계에 기초하여, 반도체 칩의 실장 위치가 원하는 범위 내에 있는지 여부를 검사한다.
특허 문헌 1: 국제공개 제06-118018호
그러나 특허 문헌 1에 기재된 기술에서는, 반도체 칩의 에지가 반드시 수직으로 한정되지 않기 때문에, 반도체 칩의 모서리부를 화상 처리에 의해 정확하게 인식함에 있어서 어려움이 있으며, 반도체 칩의 모서리부를 기준으로 하여 반도체 칩의 실장 위치를 적확하게 검사함에 있어서 더욱 개선의 여지가 있었다.
본 발명은, 이러한 문제를 해결하기 위해 이루어진 것으로서, 반도체 칩의 실장 위치를 적확하게 검사할 수 있는 검사 장치, 실장 장치, 검사 방법 및 프로그램을 제공하는 것이다.
본 발명의 일 형태에서의 검사 장치는, 반도체 칩의 실장 전의 실장 구획의 기준 위치, 상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치, 및 상기 반도체 칩의 실장 후의 위치를 측정하는 측정부와, 상기 측정부에 의해 측정된, 상기 실장 구획의 기준 위치와 상기 복수의 주변 구획의 기준 위치 간의 거리, 및 상기 반도체 칩의 실장 후에 있어서의 상기 복수의 주변 구획의 기준 위치와 상기 반도체 칩의 실장 위치 간의 거리에 기초하여, 상기 실장 구획에 대한 상기 반도체 칩의 상대 위치를 검사하는 검사부를 구비한다.
본 발명의 일 형태에서의 검사 방법은, 반도체 칩의 실장 전의 실장 구획의 기준 위치를 측정하는 단계와, 상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치를 측정하는 단계와, 상기 반도체 칩의 실장 후의 위치를 측정하는 단계와, 상기 실장 구획의 기준 위치와 상기 복수의 주변 구획의 기준 위치 간의 거리, 및 상기 반도체 칩의 실장 후에 있어서의 상기 복수의 주변 구획의 기준 위치와 상기 반도체 칩의 실장 위치 간의 거리에 기초하여, 상기 실장 구획에 대한 상기 반도체 칩의 상대 위치를 검사하는 단계를 포함한다.
본 발명의 일 형태에서의 프로그램은, 컴퓨터에, 반도체 칩의 실장 전의 실장 구획의 기준 위치를 측정하는 처리와, 상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치를 측정하는 처리와, 상기 반도체 칩의 실장 후의 위치를 측정하는 처리와, 상기 실장 구획의 기준 위치와 상기 복수의 주변 구획의 기준 위치 간의 거리, 및 상기 반도체 칩의 실장 후에 있어서의 상기 복수의 주변 구획의 기준 위치와 상기 반도체 칩의 실장 위치 간의 거리에 기초하여 상기 실장 구획에 대한 상기 반도체 칩의 상대 위치를 검사하는 처리를 실행시킨다.
본 발명에 의해, 반도체 칩의 실장 위치를 적확하게 검사할 수 있다.
[도 1] 본 실시 형태에 관한 본딩 장치의 개략 구성을 도시한 측면도이다.
[도 2] 실장 구획과 주변 구획의 위치 관계를 도시한 도면이다.
[도 3] 반도체 칩과 주변 구획의 위치 관계를 도시한 도면이다.
[도 4] 반도체 칩의 실장 처리의 처리 흐름을 도시한 흐름도이다.
[도 5] 반도체 칩의 위치 측정의 처리 흐름을 도시한 흐름도이다.
이하, 본 실시 형태에 관한 본딩 장치의 구성에 대해 설명하기로 한다.
도 1에 도시한 바와 같이, 본딩 장치(100)는, 웨이퍼 보유지지부(12)와, 핸들링 유닛(14)과, 본딩 헤드부(20)와, XY 테이블(26)과, 본딩 스테이지부(40)와, 본딩 제어부(60)를 구비한다. 이하의 설명에서는, 본딩 대상면에 평행한 방향을 XY축 방향이라고 하고, 본딩 대상면에 수직인 방향을 Z축 방향이라고 한다.
본딩 장치(100)는, 웨이퍼(70)의 반도체 칩(72)(「다이」라고도 한다)을 기판(80)에 실장하기 위한 실장 장치의 일례이다. 반도체 칩(72)의 표면에는, 집적 회로 패턴이 형성되어 있다. 본딩 장치(100)는, 반도체 칩(72)을 기판(80)에 위치를 맞춤하고, 반도체 칩(72)의 이면이 기판(80)에 대향하도록 반도체 칩(72)을 기판(80)에 본딩한다. 이러한 본딩 장치(100)는, 플립칩 본더, 혹은 다이본딩 장치로 불린다.
웨이퍼 보유지지부(12)는, 웨이퍼(70)를 보유지지한다. 웨이퍼(70)는, 바둑판 상면의 격자 형상으로 다이싱된 복수의 반도체 칩(72)을 포함한다. 웨이퍼 보유지지부(12)는, 예를 들면, 웨이퍼(70)를 진공 흡착함으로써 복수의 반도체 칩(72)을 보유지지한다. 웨이퍼 보유지지부(12)는, 예를 들면, 필름상에 웨이퍼(70)를 첩부함으로써 복수의 반도체 칩(72)을 보유지지해도 된다.
핸들링 유닛(14)은, 예를 들면, 스테핑 모터(15)와, 회전축(16)과, 아암(17)과, 베이스(18)와, 픽업 툴(19)을 구비한다. 스테핑 모터(15)는, 회전축(16)을 회전시켜 베이스(18) 및 픽업 툴(19)을 반전시킨다. 아암(17)은, 일단이 회전축(16)에 장착되어 회전축(16)으로부터 Z축 방향으로 대각선 하방으로 연장되어 있으며, 타단이 베이스(18)의 Z축 방향의 상면(18a)에 장착되어 있다. 베이스(18)는, 아암(17)의 선단에 볼트 등으로 고정되어 있다. 베이스(18)의 Z축 방향의 하면(18b)에는, 픽업 툴(19)이 장착되어 있다. 픽업 툴(19)은, Z축 방향으로 이동 가능하게 구성되어 있다.
핸들링 유닛(14)은, 픽업 툴(19)을 아래쪽으로 향하게 한 상태에서 핸들링 유닛(14)을 웨이퍼 보유지지부(12)의 위쪽까지 이동시킨다. 또, 핸들링 유닛(14)은, 픽업 툴(19)에 의해 위쪽에서부터 반도체 칩(72)을 흡착한다. 한편, 스테핑 모터(15)는, 회전축(16)을 회전시켜 베이스(18) 및 픽업 툴(19)을 반전시킴으로써 베이스(18)의 하면(18b)을 Z방향 위쪽을 향하게 하여, 픽업 툴(19)을 위쪽을 향하게 한다. 이와 같이 함으로써, 핸들링 유닛(14)은, 픽업한 반도체 칩(72)을 반전시킨다.
본딩 헤드부(20)는, 웨이퍼 보유지지부(12)로부터 픽업된 반도체 칩(72)을 흡착하여 기판(80)의 위치까지 반송하고, 반도체 칩(72)을 기판(80)에 본딩한다.
본딩 헤드부(20)에는, Z축 구동 기구(21)를 개재하여 본딩 툴(22)이 장착되어 있다. 또, 본딩 헤드부(20)에는, 카메라(24)가 장착되어 있다. 본딩 헤드부(20)는, XY 테이블(26)에 의해 X축 방향 및 Y축 방향으로 이동 가능하게 구성되어 있다. 본딩 툴(22) 및 카메라(24)는, 본딩 헤드부(20)와 함께 X축 방향 및 Y축 방향으로 이동 가능하게 구성되어 있다.
본딩 툴(22)은, 예를 들면, 직육면체 형상 또는 원뿔대 형상으로 구성되고, 집적 회로 패턴이 형성된 반도체 칩(72)의 표면을 보유지지한다. 본딩 툴(22)은, Z축 방향과 평행한 중심축을 가지고 있고, Z축 구동 기구(21) 및 XY 테이블(26)에 의해, Z축 방향, X축 방향, 및 Y축 방향으로 각각 이동 가능하게 구성되어 있다.
본딩 툴(22)은, 미도시된 θ축 구동 기구 및 틸트 구동 기구를 개재하여 본딩 헤드부(20)에 장착되어 있고, 이러한 구동 기구에 의해 Z축 둘레의 회전 및 틸트 방향(경사 방향)으로 이동 가능하게 구성되어 있다.
카메라(24)는, 예를 들면, 렌즈 등의 광학계와 CCD(Charge Coupled Device) 이미지 센서, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 촬상 소자를 포함하여 구성되어 있다. 카메라(24)는, 예를 들면, 연직 방향을 따르는 광축을 가지고 있고, 본딩 스테이지부(40)의 위쪽에 위치하는 경우, 본딩 스테이지부(40)의 상면을 촬영한다.
본딩 스테이지부(40)는, 기판(80)에 반도체 칩(72)을 본딩하기 위한 스테이지이다. 본딩 스테이지부(40)는, 기판(80)을 X축 방향 및 Y축 방향으로 이동시키는 이동 기구와, 기판(80)을 가열하는 가열 기구를 가지고 있다.
본딩 제어부(60)는, 예를 들면, CPU(Central Processing Unit) 등의 하드웨어 프로세서가 프로그램(소프트웨어)을 실행시킴으로써 실현된다. 또, 이러한 구성요소 중 일부 또는 전부는 LSI(Large Scale Integration)나 ASIC(Application Specific Integrated Circuit), FPGA(Field-Programmable Gate Array), GPU(Graphics Processing Unit) 등의 하드웨어(회로부: circuitry를 포함)에 의해 실현되어도 되고, 소프트웨어와 하드웨어의 협동에 의해 실현되어도 된다. 프로그램은, 미리 본딩 제어 장치(60)의 HDD나 플래쉬 메모리 등의 기억 장치에 저장되어 있어도 되고, DVD나 CD-ROM 등의 착탈 가능한 기억 매체에 저장되어서, 기억 매체가 드라이브 장치에 장착됨으로써 본딩 제어 장치(60)의 HDD나 플래쉬 메모리에 인스톨되어도 된다.
본딩 제어부(60)는, 예를 들면, 측정부(61)와 검사부(62)와 실장부(63)를 구비한다.
측정부(61)는, 카메라(24)에 의해 촬영된 기판(80)의 화상 데이터에 기초하여 기판(80)의 기준 위치를 측정한다. 측정부(61)는, 예를 들면, 카메라(24)에 의해 촬영된 기판(80)의 화상 데이터에 대해 화상 인식 처리를 행함으로써 기판(80)의 특징점의 위치를 특정하고, 특정한 특징점의 위치에 기초하여 기판(80)의 기준 위치를 측정한다. 기판(80)은, 반도체 칩(72)의 실장 대상이 되는 실장 구획과, 실장 구획의 주위에 위치하는 주변 구획을 포함한다. 또, 실장 구획 및 주변 구획은, 웨이퍼상에 형성된 반도체 칩(72)이 실장되는 기판이어도 된다. 또한 주변 구획에는, 반도체 칩(72)이 실장되기 전의 구획과 반도체 칩(72)이 실장된 후의 구획이 혼재되어도 된다.
또, 측정부(61)는, 카메라(24)에 의해 촬영된, 기판(80)에 실장된 반도체 칩(72)의 화상 데이터에 기초하여 반도체 칩(72)의 실장 위치를 측정한다. 측정부(61)는, 예를 들면, 카메라(24)에 의해 촬영된 반도체 칩(72)의 화상 데이터에 대해 화상 인식 처리를 행함으로써 반도체 칩(72)의 특징점의 위치를 특정하고, 특정한 특징점의 위치에 기초하여 반도체 칩(72)의 실장 위치를 특정한다. 반도체 칩(72)의 특징점은, 실장 후의 반도체 칩(72)에서의 실장면과는 반대쪽 면에 노출된 특징점이며, 예를 들면, 반도체 칩(72)을 두께 방향으로 관통하는 전극의 단부를 포함한다.
검사부(62)는, 측정부(61)에 의해 측정된, 실장 구획의 기준 위치와 복수의 주변 구획의 기준 위치 간의 거리를 산출한다. 또, 검사부(62)는, 반도체 칩(72)의 실장 후에 있어서의 복수의 주변 구획과 반도체 칩(72)의 실장 위치 간의 거리를 산출한다. 또, 검사부(62)는, 측정부(61)에 의해 측정된, 실장 구획의 기준 위치와 복수의 주변 구획의 기준 위치 간의 거리, 및 반도체 칩(72)의 실장 후에 있어서의 복수의 주변 구획의 기준 위치와 반도체 칩(72)의 실장 위치 간의 거리에 기초하여 실장 구획에 대한 반도체 칩(72)의 상대 위치를 검사한다.
실장부(63)는, 검사부(62)에 의해 검사된 실장 구획에 대한 반도체 칩(72)의 상대 위치에 기초하여, 실장 구획에 대해 반도체 칩(72)을 실장한다. 실장부(63)는, 예를 들면, 검사부(62)에 의해 검사된 반도체 칩(72)의 상대 위치의 목표 위치로부터의 어긋남량에 기초하여, 실장 구획에 대한 반도체 칩(72)의 실장 위치를 보정한다.
본 실시 형태에 관한 본딩 장치(100)가 실행하는 검사 방법은, 반도체 칩(72)의 실장 전의 실장 구획의 기준 위치를 측정하는 단계(제1 단계)와, 실장의 주위에 위치하는 복수의 주변 구획의 기준 위치를 측정하는 단계(제2 단계)와, 반도체 칩(72)의 실장 후의 위치를 측정하는 단계(제3 단계)와, 실장 구획의 기준 위치와 복수의 주변 구획의 기준 위치 간의 거리, 및 반도체 칩(72)의 실장 후에 있어서의 복수의 주변 구획의 기준 위치와 반도체 칩(72)의 실장 위치 간의 거리에 기초하여, 실장 구획에 대한 반도체 칩(72)의 상대 위치를 검사하는 단계(제4 단계)를 포함한다.
도 2는, 반도체 칩(72)의 실장 전 상태의 일례를 도시하고 있으며, 상술한 제1 단계 및 제2 단계를 설명하기 위한 도면이다. 도 2에 도시한 예에서는, 복수의 기판(80)이 세로 방향(제1 방향) 및 가로 방향(제2 방향)으로 병렬로 배치되어 있으며, 이들 기판(80) 중, 중앙에 위치하는 기판(80)이 실장 구획(80A)으로서 설정되고, 실장 구획(80A)에 대해 세로 방향의 양측에서 서로 이웃하는 기판(80)이 제1 주변 구획(80B) 및 제2 주변 구획(80C)으로서 설정되고, 실장 구획(80A)에 대해 가로 방향의 양측에서 서로 이웃하는 기판(80)이 제3 주변 구획(80D) 및 제4 주변 구획(80E)으로서 설정되어 있다. 기판(80)의 특징점은, 예를 들면, 기판(80)의 위치를 나타내는 얼라이먼트 마크(M1)를 포함한다. 얼라이먼트 마크(M1)는, 기판(80)의 상면 중, 대각에 위치하는 2개의 모서리부 근방에 마련되어 있다. 측정부(61)는, 예를 들면, 기판(80)의 2개의 특징점의 위치 정보에 기초하여, 2개의 특징점의 중간 위치를 기판(80)의 기준 위치로서 측정한다.
그리고 검사부(62)는, 실장 구획(80A)의 기준 위치(PA)와 제1 주변 구획(80B)의 기준 위치(PB) 간의 거리(L1), 실장 구획(80A)의 기준 위치(PA)와 제2 주변 구획(80C)의 기준 위치(PC) 간의 거리(L2), 실장 구획(80A)의 기준 위치(PA)와 제3 주변 구획(80D)의 기준 위치(PD) 간의 거리(L3), 및 실장 구획(80A)의 기준 위치(PA)와 제4 주변 구획(80E)의 기준 위치(PE) 간의 거리(L4)를 각각 산출한다.
도 3은, 반도체 칩(72)의 실장 후 상태의 일례를 도시하고 있으며, 상술한 제3 단계 및 제4 단계를 설명하기 위한 도면이다.
도 3에 도시한 예에서는, 검사부(62)는, 반도체 칩(72)의 실장 위치(PX)와 제1 주변 구획(80B)의 기준 위치(PB) 간의 거리(L1a), 반도체 칩(72)의 실장 위치(PX)와 제2 주변 구획(80C)의 기준 위치(PC) 간의 거리(L2a), 반도체 칩(72)의 실장 위치(PX)와 제3 주변 구획(80D)의 기준 위치(PD) 간의 거리(L3a), 반도체 칩(72)의 실장 위치(PX)와 제4 주변 구획(80E)의 기준 위치(PE) 간의 거리(L4a)를 각각 산출한다.
그리고 검사부(62)는, 예를 들면, 반도체 칩(72)의 실장 전의 실장 구획(80A)의 기준 위치(PA)와 복수의 주변 구획(80B∼80E)의 기준 위치(PB∼PE) 간의 거리(L1, L2, L3, L4)에 기초하여, 실장 구획(80A)과 주변 구획(80B∼80E) 간의 상대 위치를 특정한다. 또, 검사부(62)는, 반도체 칩(72)의 실장 후에 있어서의 복수의 주변 구획(80B∼80E)과 반도체 칩(72)의 실장 위치(PX) 간의 거리(L1a, L2a, L3a, L4a)에 기초하여, 반도체 칩(72)과 주변 구획(80B∼80E) 간의 상대 위치를 특정한다. 그리고 검사부(62)는, 실장 구획(80A)과 주변 구획(80B∼80E) 간의 상대 위치, 및 반도체 칩(72)의 실장 후의 반도체 칩(72)과 주변 구획(80B∼80E) 간의 상대 위치에 기초하여, 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치를 검사한다.
다음으로, 본 실시 형태에 관한 본딩 장치(100)가 실행하는 반도체 칩(72)의 실장 처리에 대해 설명하기로 한다.
도 4에 도시한 바와 같이, 우선, 본딩 제어부(60)는, 본딩 헤드부(20)를 이동시키고 본딩 툴(22)을 핸들링 유닛(14)의 위쪽에 배치시킨다(S10).
다음으로, 본딩 제어부(60)는, Z축 구동 기구(21)를 구동하여 본딩 툴(22)을 하강시키고, 본딩 툴(22)의 선단에서 반도체 칩(72)을 보유지지시킨다(S11).
다음으로, 본딩 제어부(60)는, Z축 구동 기구(21)를 구동하여 본딩 툴(22)을 미리 설정한 높이까지 상승시킨 후, 본딩 헤드부(20)를 이동시켜, 카메라(24)를 본딩 스테이지부(40)의 위쪽에 배치시킨다. 그리고, 본딩 제어부(60)는 반도체 칩(72)의 위치 측정의 처리를 실행한다(S12).
도 5에 도시한 바와 같이, 본딩 제어부(60)는, 반도체 칩(72)의 위치 측정의 처리에서는, 우선, 카메라(24)에 의해 촬영된 실장 구획(80A)의 화상 데이터에 기초하여 실장 구획(80A)의 기준 위치를 측정한다(S20).
다음으로, 본딩 제어부(60)는, 카메라(24)에 의해 촬영된 주변 구획(80B∼80E)의 화상 데이터에 기초하여, 복수의 주변 구획(80B∼80E)의 기준 위치(PB∼PE)를 측정한다(S21).
다음으로, 본딩 제어부(60)는, 본딩 툴(22)을 구동함으로써 본딩 스테이지부(40)에서 실장 구획(80A)에 대해 반도체 칩(72)을 실장한다(S22).
다음으로, 본딩 제어부(60)는, 카메라(24)에 의해 촬영된 주변 구획(80B∼80E)의 화상 데이터에 기초하여, 복수의 주변 구획(80B∼80E)의 기준 위치(PB∼PE)를 측정한다(S23).
다음으로, 본딩 제어부(60)는, 카메라(24)에 의해 촬영된 반도체 칩(72)의 화상 데이터에 기초하여 실장 후의 반도체 칩(72)의 위치를 측정한다(S24).
다음으로, 본딩 제어부(60)는, 상기 단계 S20에서 측정한 실장 구획(80A)의 기준 위치(PA)와, 상기 단계 S21에서 측정한 복수의 주변 구획(80B∼80E)의 기준 위치(PB∼PE) 간의 거리(L1∼L4)와, 상기 단계 S23에서 측정한 복수의 주변 구획(80B∼80E)의 기준 위치(PB∼PE)와, 상기 단계 S24에서 측정한 실장 후의 반도체 칩(72)의 실장 위치(PX) 간의 거리(L1a∼L4a)에 기초하여, 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치를 측정한다(S25).
다음으로, 도 4로 돌아와, 본딩 제어부(60)는, 상기 단계 S25에서 측정된, 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치에 기초하여 반도체 칩(72)의 실장 위치를 보정한다(S13).
다음으로, 본딩 제어부(60)는 본딩 헤드부(20)를 이동시켜, 본딩 툴(22)을 실장 구획(80A)의 위쪽에 배치시킨다(S14).
다음으로, 본딩 제어부(60)는, 본딩 툴(22)을 실장 구획(80A)의 근방까지 하강시켜, 반도체 칩(72)을 실장 구획(80A)에 실장한다(S15).
다음으로, 본 실시 형태에 관한 본딩 장치(100)의 작용 효과에 대해 설명하기로 한다.
실장 구획(80A)에 대해 반도체 칩(72)을 실장할 때, 반도체 칩(72)에서 실장 구획(80A)에 대향하는 면에 얼라이먼트 마크(MA)가 마련되어 있는 경우에는, 반도체 칩(72)의 얼라이먼트 마크(MA)를 가시광선 카메라에 의해 촬영하기가 어렵다. 특히, 실장 구획(80A)과 반도체 칩(72) 사이에, 적외광에 대해 비투과성을 나타내는 재료가 개재되어 있는 경우에는, 적외 카메라를 이용한 경우라 해도, 반도체 칩(72)의 얼라이먼트 마크(MA)를 촬영하기 어렵다.
이 점, 본 실시 형태에 관한 본딩 장치(100)는, 실장 구획(80A)에 대해 반도체 칩(72)을 실장할 때, 반도체 칩(72)에 대해 실장 구획(80A)에 대향하는 면과는 반대쪽 면의 특징점을 카메라(24)에 의해 촬영하고, 특징점의 위치를 반도체 칩(72)의 실장 위치(PX)로서 측정한다.
여기서, 반도체 칩(72)의 실장 전후에, 실장 구획(80A)과 주변 구획(80B∼80E) 간의 위치 관계는 변화하지 않는다. 따라서 본딩 장치(100)는, 반도체 칩(72)의 실장 전의 실장 구획(80A)의 기준 위치(PA)와 주변 구획(80B∼80E)의 기준 위치(PB∼PE) 간의 위치 관계를 기준으로 하여, 반도체 칩(72)의 실장 위치(PX)와 복수의 주변 구획(80B∼80E)의 기준 위치(PB∼PE) 간의 위치 관계를 참조하여, 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치를 측정할 수 있게 된다. 이로써, 반도체 칩(72)의 실장 위치를 적확하게 검사할 수 있다.
상기 실시 형태는, 이하와 같은 형태로 실시할 수도 있다.
상기 실시 형태에서는, 복수의 주변 구획(80B∼80E)은, 실장 구획(80A)에 대해 세로 방향의 양측에서 서로 이웃하는 기판(80), 및 실장 구획(80A)에 대해 가로 방향의 양측에서 서로 이웃하는 기판(80)을 주변 구획(80B∼80E)으로 하였다. 그 대신에, 실장 구획(80A)의 주위에 위치하는 기판(80)이라면, 반드시 세로 방향 또는 가로 방향에서 서로 이웃하는 기판(80)이 아니어도 된다. 또, 주변 구획의 수는 반드시 4개일 필요는 없고, 2개 이상이면 된다.
상기 실시 형태에서는, 하나의 실장 구획(80A)에 대해 반도체 칩(72)을 실장할 때마다 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치를 검사하였다. 그 대신에, 복수의 실장 구획(80A)에 대해 반도체 칩(72)의 실장 처리를 행한 후, 이들 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치를 병행하여 검사하도록 해도 된다.
상기 실시 형태에서는, 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치를 검사할 때마다, 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치에 기초하여, 실장 구획(80A)에 대한 반도체 칩(72)의 실장 위치를 보정하였다. 그 대신에, 반도체 칩(72)이 실장되는 실장 구획(80A)이 복수인 경우, 일부의 실장 구획(80A)에 대한 반도체 칩(72)의 상대 위치에 기초한 반도체 칩(72)의 실장 위치의 보정 조건을, 다른 실장 구획(80A)에 대한 반도체 칩(72)의 실장시에 적용해도 된다.
이상 설명한 실시 형태는, 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 벗어나지 않고 변경, 개량될 수 있음과 동시에, 본 발명에는 그 등가물도 포함된다. 즉, 각 실시 형태에 당업자가 적절히 설계 변경을 가한 것도, 본 발명의 특징을 가지고 있는 한, 본 발명의 범위에 포함된다. 예를 들면, 각 실시 형태가 구비한 각 요소 및 그 배치, 재료, 조건, 형상 및 사이즈 등은 예시한 것으로 한정되지는 않으며 적절히 변경할 수 있다. 또, 각 실시 형태는 예시이며, 다른 실시 형태에서 나타낸 구성의 부분적인 치환 또는 조합이 가능하다는 것은 말할 필요도 없고, 이들도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.
12…웨이퍼 보유지지부, 14…핸들링 유닛, 15…스테핑 모터, 16…회전축, 17…암, 18…베이스, 19…픽업 툴, 20…본딩 헤드부, 21…축 구동 기구, 22…본딩 툴, 24…카메라, 26…테이블, 40…본딩 스테이지부, 60…본딩 제어부, 61…측정부, 62…검사부, 63…실장부, 70…웨이퍼, 72…반도체 칩, 80…기판, 100…본딩 장치.

Claims (6)

  1. 반도체 칩의 실장 전의 실장 구획의 기준 위치, 상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치, 및 상기 반도체 칩의 실장 후의 위치를 측정하는 측정부와,
    상기 측정부에 의해 측정된, 상기 실장 구획의 기준 위치와 상기 복수의 주변 구획의 기준 위치 간의 거리, 및 상기 반도체 칩의 실장 후에 있어서의 상기 복수의 주변 구획의 기준 위치와 상기 반도체 칩의 실장 위치 간의 거리에 기초하여, 상기 실장 구획에 대한 상기 반도체 칩의 상대 위치를 검사하는 검사부를 구비한 검사 장치.
  2. 청구항 1에 있어서,
    상기 측정부는, 실장 후의 상기 반도체 칩에서의 실장면과는 반대쪽 면에 노출된 특징점의 위치에 기초하여 상기 반도체 칩의 실장 위치를 측정하는 검사 장치.
  3. 청구항 1 또는 2에 있어서,
    상기 실장 구획은, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향에서 병렬로 배치된 복수의 구획 중에서 선택된 구획이며,
    상기 복수의 주변 구획은, 상기 실장 구획에 대해 상기 제1 방향에서 서로 이웃하는 구획, 및 상기 실장 구획에 대해 상기 제2 방향에 대해 서로 이웃하는 구획을 포함한 검사 장치.
  4. 청구항 1 내지 3 중 어느 한 항에 기재된 검사 장치와,
    상기 실장 구획에 대해 상기 반도체 칩을 실장하는 실장부를 구비하고,
    상기 실장부는, 상기 검사 장치에 의해 검사된 상기 반도체 칩의 상대 위치의 목표 위치로부터의 어긋남량에 기초하여, 상기 실장 구획에 대한 상기 반도체 칩의 실장 위치를 보정하는 실장 장치.
  5. 반도체 칩의 실장 전의 실장 구획의 기준 위치를 측정하는 단계와,
    상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치를 측정하는 단계와,
    상기 반도체 칩의 실장 후의 위치를 측정하는 단계와,
    상기 실장 구획의 기준 위치와 상기 복수의 주변 구획의 기준 위치 간의 거리, 및 상기 반도체 칩의 실장 후에 있어서의 상기 복수의 주변 구획의 기준 위치와 상기 반도체 칩의 실장 위치 간의 거리에 기초하여, 상기 실장 구획에 대한 상기 반도체 칩의 상대 위치를 검사하는 단계를 포함하는 검사 방법.
  6. 컴퓨터에,
    반도체 칩의 실장 전의 실장 구획의 기준 위치를 측정하는 처리와,
    상기 실장 구획의 주위에 위치하는 복수의 주변 구획의 기준 위치를 측정하는 처리와,
    상기 반도체 칩의 실장 후의 위치를 측정하는 처리와,
    상기 실장 구획의 기준 위치와 상기 복수의 주변 구획의 기준 위치 간의 거리, 및 상기 반도체 칩의 실장 후에 있어서의 상기 복수의 주변 구획의 기준 위치와 상기 반도체 칩의 실장 위치 간의 거리에 기초하여, 상기 실장 구획에 대한 상기 반도체 칩의 상대 위치를 검사하는 처리를 실행시키는 프로그램.
KR1020237029104A 2022-02-15 2022-02-15 검사 장치, 실장 장치, 검사 방법, 및 기억 매체 KR20230135654A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/005883 WO2023157061A1 (ja) 2022-02-15 2022-02-15 検査装置、実装装置、検査方法、及びプログラム

Publications (1)

Publication Number Publication Date
KR20230135654A true KR20230135654A (ko) 2023-09-25

Family

ID=87577733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237029104A KR20230135654A (ko) 2022-02-15 2022-02-15 검사 장치, 실장 장치, 검사 방법, 및 기억 매체

Country Status (5)

Country Link
JP (1) JP7336814B1 (ko)
KR (1) KR20230135654A (ko)
CN (1) CN116918046A (ko)
TW (1) TWI848555B (ko)
WO (1) WO2023157061A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118018A (ja) 1992-10-01 1994-04-28 Sekisui Chem Co Ltd 品質検査装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19839999C1 (de) * 1998-09-02 2000-05-04 Siemens Ag Verfahren und Vorrichtung zum Kalibrieren eines Verfahrwegs und/oder einer Winkellage einer Haltevorrichtung in einer Einrichtung zur Herstellung von elektrischen Baugruppen sowie Kalibriersubstrat
JP4798888B2 (ja) * 2001-08-06 2011-10-19 パナソニック株式会社 オフセット測定方法
US20040156539A1 (en) * 2003-02-10 2004-08-12 Asm Assembly Automation Ltd Inspecting an array of electronic components
JP4768731B2 (ja) * 2005-04-28 2011-09-07 東レエンジニアリング株式会社 フリップチップ実装ずれ検査方法および実装装置
JP6176789B2 (ja) * 2014-01-31 2017-08-09 有限会社共同設計企画 電子部品検査装置
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
KR20210099172A (ko) * 2015-06-05 2021-08-11 케이엘에이 코포레이션 반도체 디바이스들의 적어도 측면들의 검사를 위한 장치, 방법 및 컴퓨터 프로그램 제품
CN109427609B (zh) * 2017-08-30 2022-03-01 台湾积体电路制造股份有限公司 半导体晶片在线检验的系统及方法
JP7285162B2 (ja) * 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7465197B2 (ja) * 2019-12-17 2024-04-10 芝浦メカトロニクス株式会社 素子実装装置
TW202142863A (zh) * 2020-04-10 2021-11-16 荷蘭商Ａｓｍｌ荷蘭公司 處理用於晶圓檢測之參考資料
JPWO2022014451A1 (ko) * 2020-07-13 2022-01-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118018A (ja) 1992-10-01 1994-04-28 Sekisui Chem Co Ltd 品質検査装置

Also Published As

Publication number Publication date
TWI848555B (zh) 2024-07-11
WO2023157061A1 (ja) 2023-08-24
JPWO2023157061A1 (ko) 2023-08-24
JP7336814B1 (ja) 2023-09-01
CN116918046A (zh) 2023-10-20
TW202334610A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
TWI442494B (zh) Probe device and detection method
JP2012248728A (ja) ダイボンダ及びボンディング方法
KR102645229B1 (ko) 검사 지그 및 검사 방법
US10727141B2 (en) Method for inspecting sensor package structure, inspection apparatus, and focus assistant loader of inspection apparatus
JP2020017654A (ja) アライメント方法
KR20230135654A (ko) 검사 장치, 실장 장치, 검사 방법, 및 기억 매체
TWI836687B (zh) 安裝裝置、安裝方法及電腦可讀取記錄媒體
TWI758383B (zh) 攝影裝置、凸塊檢查裝置以及攝影方法
KR102401710B1 (ko) 실장 장치
JP2008124336A (ja) 半導体チップの外形認識方法および位置補正方法
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2011181675A (ja) 回路部品の実装装置
TW202029312A (zh) 關鍵圖案檢測方法及裝置
US20240120219A1 (en) Bonding apparatus and bonding method
TW477021B (en) Method of precisely accessing and placing chip to align the substrate during flip chip bonding process
CN218769420U (zh) 一种键合芯片及晶圆的光学对准装置
TWI841852B (zh) 安裝裝置及安裝方法
TWI449119B (zh) Circuit board placement method
KR20080102061A (ko) 얼라인먼트 비전 방법 및 장치
CN116581072A (zh) 对准方法
JPH0536768A (ja) プローブ装置
JPH06334022A (ja) 半導体位置決め方法
JPH05152421A (ja) 半導体ウエハの位置合せ方法
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2023146172A (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法