CN116918046A - 检查装置、安装装置、检查方法、及程序 - Google Patents
检查装置、安装装置、检查方法、及程序 Download PDFInfo
- Publication number
- CN116918046A CN116918046A CN202280004560.7A CN202280004560A CN116918046A CN 116918046 A CN116918046 A CN 116918046A CN 202280004560 A CN202280004560 A CN 202280004560A CN 116918046 A CN116918046 A CN 116918046A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- mounting
- mounting block
- peripheral blocks
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 146
- 230000002093 peripheral effect Effects 0.000 claims abstract description 64
- 238000005259 measurement Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 description 33
- 235000012431 wafers Nutrition 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 241000309551 Arthraxon hispidus Species 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
检查装置包括：测定部，测定安装半导体芯片前的安装区块的基准位置、位于安装区块的周围的多个周边区块的基准位置、及安装半导体芯片后的位置；以及检查部，基于由测定部测得的安装区块的基准位置与多个周边区块的基准位置的距离、及安装半导体芯片后的多个周边区块的基准位置与半导体芯片的安装位置的距离，来检查半导体芯片相对于安装区块的相对位置。这种检查装置能够确切地检查半导体芯片的安装位置。
Description
技术领域
本发明涉及一种检查装置、安装装置、检查方法、及程序。
背景技术
以往，已知有对半导体芯片在基板上的安装位置进行检查的技术。例如，在专利文献1所记载的技术中，基于通过图像处理所识别到的半导体芯片的对准标记与半导体芯片的角部的位置关系，对半导体芯片的安装位置是否处于所需范围内进行检查。
现有技术文献
专利文献
专利文献1：国际公开第06-118018号
发明内容
发明所要解决的问题
但是，在专利文献1所记载的技术中，半导体芯片的边缘未必垂直，因此存在难以通过图像处理准确地识别半导体芯片的角部的情况，在以半导体芯片的角部为基准确切地检查半导体芯片的安装位置方面尚有改善的余地。
本发明是为了解决这种问题而完成，其提供一种能够确切地检查半导体芯片的安装位置的检查装置、安装装置、检查方法、及程序。
解决问题的技术手段
本发明的一实施例中的检查装置包括：测定部，对安装半导体芯片前的安装区块的基准位置、位于所述安装区块的周围的多个周边区块的基准位置、及安装所述半导体芯片后的位置进行测定；以及检查部，基于由所述测定部所测得的所述安装区块的基准位置与所述多个周边区块的基准位置的距离、及安装所述半导体芯片后的所述多个周边区块的基准位置与所述半导体芯片的安装位置的距离，对所述半导体芯片相对于所述安装区块的相对位置进行检查。
本发明的一实施例中的检查方法包括：测定安装半导体芯片前的安装区块的基准位置的工序；测定位于所述安装区块的周围的多个周边区块的基准位置的工序；测定安装所述半导体芯片后的位置的工序；以及基于所述安装区块的基准位置与所述多个周边区块的基准位置的距离、及安装所述半导体芯片后的所述多个周边区块的基准位置与所述半导体芯片的安装位置的距离，对所述半导体芯片相对于所述安装区块的相对位置进行检查的工序。
本发明的一实施例中的程序是使计算机执行如下处理：测定安装半导体芯片前的安装区块的基准位置的处理；测定位于所述安装区块的周围的多个周边区块的基准位置的处理；测定安装所述半导体芯片后的位置的处理；以及基于所述安装区块的基准位置与所述多个周边区块的基准位置的距离、及安装所述半导体芯片后的所述多个周边区块的基准位置与所述半导体芯片的安装位置的距离，对所述半导体芯片相对于所述安装区块的相对位置进行检查的处理。
发明的效果
根据本发明，能够确切地检查半导体芯片的安装位置。
附图说明
[图1]是表示本实施方式的接合装置的概略结构的侧面图。
[图2]是表示安装区块与周边区块的位置关系的图。
[图3]是表示半导体芯片与周边区块的位置关系的图。
[图4]是表示半导体芯片的安装处理的处理流程的流程图。
[图5]是表示半导体芯片的位置测定的处理流程的流程图。
具体实施方式
以下，对本实施方式的接合装置的结构进行说明。
如图1所示，接合装置100包括晶圆保持部12、操作单元14、接合头部20、XY平台26、接合载台部40、及接合控制部60。在以下说明中，将与接合对象面平行的方向设为XY轴方向，将与接合对象面垂直的方向设为Z轴方向。
接合装置100是用来将晶圆70的半导体芯片72(也称为“晶粒”)安装于基板80的安装装置的一例。在半导体芯片72的表面形成有集成电路图案。接合装置100使半导体芯片72与基板80的位置对准，以半导体芯片72的背面与基板80相向的方式将半导体芯片72接合于基板80。这种接合装置100称为倒装芯片接合器、或晶粒接合装置。
晶圆保持部12保持晶圆70。晶圆70包括切割成网格状的多个半导体芯片72。晶圆保持部12例如通过真空吸附晶圆70来保持多个半导体芯片72。晶圆保持部12例如也可以通过将晶圆70贴附于膜上来保持多个半导体芯片72。
操作单元14例如包括步进电机15、旋转轴16、臂17、基座18、及拾取工具19。步进电机15使旋转轴16旋转而使基座18及拾取工具19反转。臂17的一端安装于旋转轴16，从旋转轴16向Z轴方向斜下的方向延伸，另一端安装于基座18的Z轴方向的上表面18a。基座18是利用螺栓等被固定于臂17的前端。在基座18的Z轴方向的下表面18b安装有拾取工具19。拾取工具19以能够沿着Z轴方向移动的方式构成。
操作单元14在使拾取工具19朝向下方的状态下使操作单元14移动至晶圆保持部12的上方。而且，操作单元14通过拾取工具19从上方吸附半导体芯片72。另一方面，步进电机15使旋转轴16旋转，而使基座18及拾取工具19反转，由此使基座18的下表面18b朝向Z方向上方，使拾取工具19朝上。由此，操作单元14使所拾取的半导体芯片72反转。
接合头部20吸附从晶圆保持部12拾取的半导体芯片72，将其搬送至基板80的位置，并将半导体芯片72接合于基板80。
经由Z轴驱动机构21而在接合头部20安装有接合工具22。而且，在接合头部20安装有相机24。接合头部20以能够通过XY平台26而沿着X轴方向及Y轴方向移动的方式构成。接合工具22及相机24以能够与接合头部20一起沿着X轴方向及Y轴方向移动的方式构成。
接合工具22例如构成为长方体形状或圆锥台形状，保持形成有集成电路图案的半导体芯片72的表面。接合工具22具有与Z轴方向平行的中心轴，以能够通过Z轴驱动机构21及XY平台26而沿着Z轴方向、X轴方向、及Y轴方向分别移动的方式构成。
接合工具22经由未图示的θ轴驱动机构及倾斜驱动机构安装于接合头部20，以能够通过这些驱动机构而沿着绕Z轴的旋转及倾斜方向(tilt direction)移动的方式构成。
相机24例如包括透镜等光学系统与电荷耦合元件(Charge Coupled Device，CCD)图像传感器、互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器等摄像元件而构成。相机24例如具有沿着竖直方向的光轴，在位于接合载台部40的上方的情况下，拍摄接合载台部40的上表面。
接合载台部40是用来将半导体芯片72接合于基板80的载台。接合载台部40包括使基板80沿着X轴方向及Y轴方向移动的移动机构、及对基板80进行加热的加热机构。
接合控制部60例如通过中央处理器(Central Processing Unit，CPU)等硬件处理器执行程序(软件)而实现。而且，这些构成要素中的一部分或全部可通过大规模集成电路(Large Scale Integration，LSI)或专用集成电路(Application Specific IntegratedCircuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、图形处理单元(Graphics Processing Unit，GPU)等硬件(包括电路部：circuitry)来实现，也可以通过软件与硬件的协同动作来实现。程序可预先储存于接合控制部60的硬盘驱动器(hard diskdrive，HDD)或快闪存储器等存储装置中，也可以储存于数字多功能光盘(digitalversatile disc，DVD)或只读光盘(compact disc-read only memory，CD-ROM)等能够拆装的存储媒体中，通过将存储媒体装配于驱动装置而安装于接合控制部60的HDD或快闪存储器中。
接合控制部60例如包括测定部61、检查部62、及安装部63。
测定部61基于由相机24拍摄到的基板80的图像数据，对基板80的基准位置进行测定。测定部61例如通过对由相机24拍摄到的基板80的图像数据进行图像识别处理，来确定基板80的特征点的位置，并基于所确定的特征点的位置对基板80的基准位置进行测定。基板80包括成为半导体芯片72的安装对象的安装区块、及位于安装区块的周围的周边区块。而且，安装区块及周边区块可为安装有形成于晶圆上的半导体芯片72的基板。进而，在周边区块可混合存在安装半导体芯片72前的区块、及安装半导体芯片72后的区块。
而且，测定部61基于由相机24拍摄到的安装于基板80的半导体芯片72的图像数据，对半导体芯片72的安装位置进行测定。测定部61例如通过对由相机24拍摄到的半导体芯片72的图像数据进行图像识别处理，来确定半导体芯片72的特征点的位置，并基于所确定的特征点的位置，而确定半导体芯片72的安装位置。半导体芯片72的特征点是安装后的半导体芯片72中露出至安装面的相反侧的面的特征点，例如包括沿着厚度方向贯穿半导体芯片72的电极的端部。
检查部62算出由测定部61测得的安装区块的基准位置与多个周边区块的基准位置的距离。而且，检查部62算出安装半导体芯片72后的多个周边区块与半导体芯片72的安装位置的距离。而且，检查部62基于由测定部61测得的安装区块的基准位置与多个周边区块的基准位置的距离、及安装半导体芯片72后的多个周边区块的基准位置与半导体芯片72的安装位置的距离，对半导体芯片72相对于安装区块的相对位置进行检查。
安装部63基于由检查部62检查的半导体芯片72相对于安装区块的相对位置，将半导体芯片72安装于安装区块。安装部63例如基于由检查部62检查的半导体芯片72的相对位置相对于目标位置的偏移量，对半导体芯片72在安装区块上的安装位置进行修正。
本实施方式的接合装置100所执行的检查方法包括：测定安装半导体芯片72前的安装区块的基准位置的工序(第一工序)；测定位于安装周围的多个周边区块的基准位置的工序(第二工序)；测定安装半导体芯片72后的位置的工序(第三工序)；以及基于安装区块的基准位置与多个周边区块的基准位置的距离、及安装半导体芯片72后的多个周边区块的基准位置与半导体芯片72的安装位置的距离，对半导体芯片72相对于安装区块的相对位置进行检查的工序(第四工序)。
图2表示安装半导体芯片72前的状态的一例，是用来对所述第一工序及第二工序进行说明的图。在图2所示的例子中，多个基板80沿着纵向(第一方向)及横向(第二方向)并列配置，这些基板80中，将位于中央的基板80设定为安装区块80A，将相对于安装区块80A而在纵向的两侧相邻的基板80设定为第一周边区块80B及第二周边区块80C，将相对于安装区块80A而在横向的两侧相邻的基板80设定为第三周边区块80D及第四周边区块80E。基板80的特征点例如包括表示基板80的位置的对准标记M1。对准标记M1设置于基板80的上表面中位于对角的两个角部的附近。测定部61例如基于基板80的两个特征点的位置信息，测定两个特征点的中间位置作为基板80的基准位置。
并且，检查部62分别算出安装区块80A的基准位置PA与第一周边区块80B的基准位置PB的距离L1、安装区块80A的基准位置PA与第二周边区块80C的基准位置PC的距离L2、安装区块80A的基准位置PA与第三周边区块80D的基准位置PD的距离L3、及安装区块80A的基准位置PA与第四周边区块80E的基准位置PE的距离L4。
图3表示安装半导体芯片72后的状态的一例，是用来对所述第三工序及第四工序进行说明的图。
在图3所示的例子中，检查部62分别算出半导体芯片72的安装位置PX与第一周边区块80B的基准位置PB的距离L1a、半导体芯片72的安装位置PX与第二周边区块80C的基准位置PC的距离L2a、半导体芯片72的安装位置PX与第三周边区块80D的基准位置PD的距离L3a、半导体芯片72的安装位置PX与第四周边区块80E的基准位置PE的距离L4a。
然后，检查部62例如基于安装半导体芯片72前的安装区块80A的基准位置PA与多个周边区块80B～周边区块80E的基准位置PB～基准位置PE的距离L1、距离L2、距离L3、距离L4，来确定安装区块80A与周边区块80B～周边区块80E的相对位置。而且，检查部62基于安装半导体芯片72后的多个周边区块80B～周边区块80E与半导体芯片72的安装位置PX的距离L1a、距离L2a、距离L3a、距离L4a，来确定半导体芯片72与周边区块80B～周边区块80E的相对位置。然后，检查部62基于安装区块80A与周边区块80B～周边区块80E的相对位置、及安装半导体芯片72后的半导体芯片72与周边区块80B～周边区块80E的相对位置，对半导体芯片72相对于安装区块80A的相对位置进行检查。
接着，对本实施方式的接合装置100所执行的半导体芯片72的安装处理进行说明。
如图4所示，首先，接合控制部60使接合头部20移动，将接合工具22配置于操作单元14的上方(S10)。
其次，接合控制部60驱动Z轴驱动机构21使接合工具22下降，在接合工具22的前端保持半导体芯片72(S11)。
接着，接合控制部60驱动Z轴驱动机构21使接合工具22上升至预先设定的高度后，使接合头部20移动，将相机24配置于接合载台部40的上方。然后，接合控制部60执行半导体芯片72的位置测定的处理(S12)。
如图5所示，接合控制部60在半导体芯片72的位置测定的处理中，首先基于由相机24拍摄到的安装区块80A的图像数据，测定安装区块80A的基准位置(S20)。
其次，接合控制部60基于由相机24拍摄到的周边区块80B～周边区块80E的图像数据，测定多个周边区块80B～周边区块80E的基准位置PB～基准位置PE(S21)。
接着，接合控制部60通过驱动接合工具22，而在接合载台部40中将半导体芯片72安装于安装区块80A(S22)。
接着，接合控制部60基于由相机24拍摄到的周边区块80B～周边区块80E的图像数据，测定多个周边区块80B～周边区块80E的基准位置PB～基准位置PE(S23)。
接着，接合控制部60基于由相机24拍摄到的半导体芯片72的图像数据，测定安装后的半导体芯片72的位置(S24)。
接着，接合控制部60基于之前的工序S20中所测得的安装区块80A的基准位置PA、之前的工序S21中所测得的多个周边区块80B～周边区块80E与基准位置PB～基准位置PE的距离L1～距离L4、之前的工序S23中所测得的多个周边区块80B～周边区块80E的基准位置PB～基准位置PE、及之前的工序S24中所测得的安装后的半导体芯片72与安装位置PX的距离L1a～距离L4a，对半导体芯片72相对于安装区块80A的相对位置进行测定(S25)。
接着，返回图4，接合控制部60基于之前的工序S25中所测得的半导体芯片72相对于安装区块80A的相对位置，对半导体芯片72的安装位置进行修正(S13)。
接着，接合控制部60使接合头部20移动，将接合工具22配置于安装区块80A的上方(S14)。
接着，接合控制部60使接合工具22下降至安装区块80A的附近，将半导体芯片72安装于安装区块80A(S15)。
接下来，对本实施方式的接合装置100的作用效果进行说明。
在将半导体芯片72安装于安装区块80A时，在半导体芯片72中在与安装区块80A相向的面上设置有对准标记MA的情况下，难以通过可见光相机拍摄半导体芯片72的对准标记MA。尤其是于在安装区块80A与半导体芯片72之间介置有对红外光表现出非透过性的材料的情况下，即使在使用红外相机的情况下，也难以拍摄半导体芯片72的对准标记MA。
这一方面，本实施方式的接合装置100在将半导体芯片72安装于安装区块80A时，利用相机24拍摄半导体芯片72中与安装区块80A相向的面的相反侧的面的特征点，并测定特征点的位置作为半导体芯片72的安装位置PX。
此处，在安装半导体芯片72的前后，安装区块80A与周边区块80B～周边区块80E的位置关系不发生变化。因此，接合装置100能够以安装半导体芯片72前的安装区块80A的基准位置PA与周边区块80B～周边区块80E的基准位置PB～基准位置PE的位置关系为基准，参照半导体芯片72的安装位置PX与多个周边区块80B～周边区块80E的基准位置PB～基准位置PE的位置关系，对半导体芯片72相对于安装区块80A的相对位置进行测定。由此，能够确切地检查半导体芯片72的安装位置。
此外，所述实施方式也可以通过如下实施例来实施。
在所述实施方式中，多个周边区块80B～周边区块80E是将相对于安装区块80A而在纵向的两侧相邻的基板80、及相对于安装区块80A而在横向的两侧相邻的基板80设为周边区块80B～周边区块80E。除此以外，只要是位于安装区块80A的周围的基板80，则可未必为在纵向或横向上相邻的基板80。而且，周边区块的数量无需一定为四个，为两个以上即可。
在所述实施方式中，每对一个安装区块80A安装半导体芯片72，就对半导体芯片72相对于安装区块80A的相对位置进行检查。除此以外，也可以在对多个安装区块80A进行半导体芯片72的安装处理后，同时对半导体芯片72相对于这些安装区块80A的相对位置进行检查。
在所述实施方式中，每检查半导体芯片72相对于安装区块80A的相对位置一次，就基于半导体芯片72相对于安装区块80A的相对位置，对半导体芯片72相对于安装区块80A的安装位置进行修正。除此以外，在安装半导体芯片72的安装区块80A为多个的情况下，可将基于半导体芯片72相对于一部分安装区块80A的相对位置的半导体芯片72的安装位置的修正条件应用于将半导体芯片72安装于其他安装区块80A时。
此外，以上所说明的实施方式是为了使本发明容易理解，并不限定解释本发明。本发明可在不脱离其主旨的情况下经变更/改良，同时本发明也包括其等效物。即，只要具有本发明的特征，则本领域技术人员对各实施方式适当施加设计变更而成者也包含于本发明的范围内。例如，各实施方式所包括的各要素及其配置、材料、条件、形状、尺寸等并不限定于所例示者，可适当变更。而且，各实施方式为例示，当然可将不同的实施方式中所示出的结构进行局部置换或组合，这些只要具有本发明的特征，则也包含于本发明的范围内。
符号的说明
12：晶圆保持部
14：操作单元
15：步进电机
16：旋转轴
17：臂
18：基座
19：拾取工具
20：接合头部
21：Z轴驱动机构
22：接合工具
24：相机
26：XY平台
40：接合载台部
60：接合控制部
61：测定部
62：检查部
63：安装部
70：晶圆
72：半导体芯片
80：基板
100：接合装置
Claims (6)
1.一种检查装置，包括：
测定部，对安装半导体芯片前的安装区块的基准位置、位于所述安装区块的周围的多个周边区块的基准位置、及安装所述半导体芯片后的位置进行测定；以及
检查部，基于由所述测定部所测得的所述安装区块的基准位置与所述多个周边区块的基准位置的距离、及安装所述半导体芯片后的所述多个周边区块的基准位置与所述半导体芯片的安装位置的距离，对所述半导体芯片相对于所述安装区块的相对位置进行检查。
2.根据权利要求1所述的检查装置，其中
所述测定部基于安装后的所述半导体芯片中露出至安装面的相反侧的面的特征点的位置，来测定所述半导体芯片的安装位置。
3.根据权利要求1或2所述的检查装置，其中
所述安装区块是从第一方向及与所述第一方向交叉的第二方向上并列配置的多个区块中选择的区块，
所述多个周边区块包括相对于所述安装区块在所述第一方向上相邻的区块、及相对于所述安装区块在所述第二方向上相邻的区块。
4.一种安装装置，包括：
如权利要求1至3中任一项所述的检查装置；以及
安装部，将所述半导体芯片安装于所述安装区块，
所述安装部基于由所述检查装置检查的所述半导体芯片的相对位置相对于目标位置的偏移量，对所述半导体芯片相对于所述安装区块的安装位置进行修正。
5.一种检查方法，包括：
测定安装半导体芯片前的安装区块的基准位置的工序；
测定位于所述安装区块的周围的多个周边区块的基准位置的工序；
测定安装所述半导体芯片后的位置的工序；以及
基于所述安装区块的基准位置与所述多个周边区块的基准位置的距离、及安装所述半导体芯片后的所述多个周边区块的基准位置与所述半导体芯片的安装位置的距离，对所述半导体芯片相对于所述安装区块的相对位置进行检查的工序。
6.一种程序，使计算机执行如下处理：
测定安装半导体芯片前的安装区块的基准位置的处理；
测定位于所述安装区块的周围的多个周边区块的基准位置的处理；
测定安装所述半导体芯片后的位置的处理；以及
基于所述安装区块的基准位置与所述多个周边区块的基准位置的距离、及安装所述半导体芯片后的所述多个周边区块的基准位置与所述半导体芯片的安装位置的距离，对所述半导体芯片相对于所述安装区块的相对位置进行检查的处理。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/005883 WO2023157061A1 (ja) | 2022-02-15 | 2022-02-15 | 検査装置、実装装置、検査方法、及びプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116918046A true CN116918046A (zh) | 2023-10-20 |
Family
ID=87577733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280004560.7A Pending CN116918046A (zh) | 2022-02-15 | 2022-02-15 | 检查装置、安装装置、检查方法、及程序 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7336814B1 (zh) |
| KR (1) | KR20230135654A (zh) |
| CN (1) | CN116918046A (zh) |
| TW (1) | TWI848555B (zh) |
| WO (1) | WO2023157061A1 (zh) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06118018A (ja) | 1992-10-01 | 1994-04-28 | Sekisui Chem Co Ltd | 品質検査装置 |
| DE19839999C1 (de) * | 1998-09-02 | 2000-05-04 | Siemens Ag | Verfahren und Vorrichtung zum Kalibrieren eines Verfahrwegs und/oder einer Winkellage einer Haltevorrichtung in einer Einrichtung zur Herstellung von elektrischen Baugruppen sowie Kalibriersubstrat |
| JP4798888B2 (ja) * | 2001-08-06 | 2011-10-19 | パナソニック株式会社 | オフセット測定方法 |
| US20040156539A1 (en) * | 2003-02-10 | 2004-08-12 | Asm Assembly Automation Ltd | Inspecting an array of electronic components |
| JP4768731B2 (ja) * | 2005-04-28 | 2011-09-07 | 東レエンジニアリング株式会社 | フリップチップ実装ずれ検査方法および実装装置 |
| JP6176789B2 (ja) * | 2014-01-31 | 2017-08-09 | 有限会社共同設計企画 | 電子部品検査装置 |
| KR102238649B1 (ko) * | 2014-09-16 | 2021-04-09 | 삼성전자주식회사 | 반도체 칩 본딩 장치 |
| KR20210099172A (ko) * | 2015-06-05 | 2021-08-11 | 케이엘에이 코포레이션 | 반도체 디바이스들의 적어도 측면들의 검사를 위한 장치, 방법 및 컴퓨터 프로그램 제품 |
| CN109427609B (zh) * | 2017-08-30 | 2022-03-01 | 台湾积体电路制造股份有限公司 | 半导体晶片在线检验的系统及方法 |
| JP7285162B2 (ja) * | 2019-08-05 | 2023-06-01 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| JP7465197B2 (ja) * | 2019-12-17 | 2024-04-10 | 芝浦メカトロニクス株式会社 | 素子実装装置 |
| TW202142863A (zh) * | 2020-04-10 | 2021-11-16 | 荷蘭商Ａｓｍｌ荷蘭公司 | 處理用於晶圓檢測之參考資料 |
| JPWO2022014451A1 (zh) * | 2020-07-13 | 2022-01-20 |
-
2022
- 2022-02-15 KR KR1020237029104A patent/KR20230135654A/ko unknown
- 2022-02-15 CN CN202280004560.7A patent/CN116918046A/zh active Pending
- 2022-02-15 WO PCT/JP2022/005883 patent/WO2023157061A1/ja active Application Filing
- 2022-02-15 JP JP2022563228A patent/JP7336814B1/ja active Active
-
2023
- 2023-02-10 TW TW112104674A patent/TWI848555B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI848555B (zh) | 2024-07-11 |
| WO2023157061A1 (ja) | 2023-08-24 |
| JPWO2023157061A1 (zh) | 2023-08-24 |
| JP7336814B1 (ja) | 2023-09-01 |
| KR20230135654A (ko) | 2023-09-25 |
| TW202334610A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102680413B1 (ko) | 반도체 장치의 제조 장치, 및 반도체 장치의 제조 방법 | |
| TW202107657A (zh) | 晶片拾取方法 | |
| CN116918046A (zh) | 检查装置、安装装置、检查方法、及程序 | |
| CN117012688A (zh) | 晶圆检测定位校正方法及系统 | |
| TWI758383B (zh) | 攝影裝置、凸塊檢查裝置以及攝影方法 | |
| JP3993044B2 (ja) | 外観検査方法、外観検査装置 | |
| TWI752558B (zh) | 晶粒接合裝置及半導體裝置之製造方法 | |
| KR102401710B1 (ko) | 실장 장치 | |
| JP7191473B2 (ja) | キーパターンの検出方法、及び装置 | |
| JP2011181675A (ja) | 回路部品の実装装置 | |
| US20240120219A1 (en) | Bonding apparatus and bonding method | |
| TWI841852B (zh) | 安裝裝置及安裝方法 | |
| KR102153168B1 (ko) | 반도체 자재 어태칭 방법 | |
| JP2005123293A (ja) | プローブ検査方法 | |
| TWI835495B (zh) | 電性檢查裝置及電性檢查方法 | |
| KR101325634B1 (ko) | 반도체 패키지용 회로기판의 검사방법 | |
| CN109616427B (zh) | 半导体材料附接方法 | |
| TWI449119B (zh) | Circuit board placement method | |
| WO2023188500A1 (ja) | 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法 | |
| JP2009170586A (ja) | 電子部品認識方法及び装置 | |
| JPH05152421A (ja) | 半導体ウエハの位置合せ方法 | |
| JP2024070012A (ja) | 半導体素子の画像検査 | |
| JP3996101B2 (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
| JP2005101084A (ja) | 部品浮き検査方法および部品浮き検査装置 | |
| JP2023152601A (ja) | 検査方法及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |