JP2021027171A - ダイボンディング装置および半導体装置の製造方法 - Google Patents
ダイボンディング装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021027171A JP2021027171A JP2019143899A JP2019143899A JP2021027171A JP 2021027171 A JP2021027171 A JP 2021027171A JP 2019143899 A JP2019143899 A JP 2019143899A JP 2019143899 A JP2019143899 A JP 2019143899A JP 2021027171 A JP2021027171 A JP 2021027171A
- Authority
- JP
- Japan
- Prior art keywords
- die
- substrate
- bonding
- bond
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 215
- 238000003384 imaging method Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 description 32
- 230000004048 modification Effects 0.000 description 32
- 238000012546 transfer Methods 0.000 description 22
- 238000012937 correction Methods 0.000 description 12
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 11
- 102100035793 CD83 antigen Human genes 0.000 description 11
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 11
- 238000007789 sealing Methods 0.000 description 11
- 101001093025 Geobacillus stearothermophilus 50S ribosomal protein L7/L12 Proteins 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 101710135913 50S ribosomal protein L27 Proteins 0.000 description 5
- 101710190981 50S ribosomal protein L6 Proteins 0.000 description 5
- -1 BL21 Proteins 0.000 description 5
- 101001101476 Bacillus subtilis (strain 168) 50S ribosomal protein L21 Proteins 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 101000592939 Bacillus subtilis (strain 168) 50S ribosomal protein L24 Proteins 0.000 description 3
- 101001070329 Geobacillus stearothermophilus 50S ribosomal protein L18 Proteins 0.000 description 3
- 230000004886 head movement Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101001105315 Bacillus subtilis (strain 168) 50S ribosomal protein L17 Proteins 0.000 description 1
- 101000682328 Bacillus subtilis (strain 168) 50S ribosomal protein L18 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
本開示の課題は、マークが施されていない仮基板に、位置決め精度良く、半導体チップ(ダイ)を仮基板に取り付けるダイボンディング装置を提供することである。
すなわち、ダイボンディング装置は、ピックアップしたダイを複数の領域を有する基板の上面に載置するボンディングヘッドと、前記ボンディングヘッドを移動させる駆動部と、前記ダイを撮像する撮像装置と、前記駆動部と前記撮像装置とを制御する制御装置と、
を備える。前記制御装置は、前記基板に第一ダイおよび第二ダイをボンドし、前記第一ダイおよび前記第二ダイを基準として第三ダイをボンドし、前記第一ダイまたは前記第二ダイ、および前記第三ダイを基準としてダイをボンドするよう構成される。
上記ボンドずれを低減する実施形態について図1、4〜8を用いて説明する。図4は実施形態におけるボンド方法を示すフローチャートである。図5は実施形態における基板基準ダイがボンドされた基板を示す上面図である。図6は図5の基板基準ダイを基準位置としてブロック基準ダイがボンドされた基板を示す上面図である。図7は図6の基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。図8は最初のブロック内の全てのダイがボンドされた基板を示す上面図である。
図5に示すように、まず、制御装置CNTは、比較例と同様に基板Pに全体の基準となる二点を定義し、その位置にボンディングヘッドBHにより第一ダイとしての基板基準ダイRD1および第二ダイとしての基板基準ダイRD2をボンドする。ここで、基板基準ダイRD1と基板基準ダイRD2とはできるだけ離れているのが好ましく、例えば基板P上の領域DRの対角における右上端と左下端にボンドする。ここで、基板Pは、平面視で、第一辺SD1と当該第一辺SD1と交差する第二辺SD2と、当該第二辺SD2と交差し前記第一辺SD1と対向する第三辺SD3と、当該第三辺SD3と交差し前記第二辺SD2と対向する第四辺SD4と、で矩形状に構成されている。第一辺SD1および第三辺SD3はY軸方向に延在し、第二辺SD2および第四辺SD4はX軸方向に延在する。
ボンド後、制御装置CNTは、基板基準ダイRD1,RD2を撮像装置CMで撮像して、その位置を認識(計測)し、左下の基板基準ダイRD1の位置(X0,Y0)および右上の基板基準ダイRD2の位置(Xn,Yn)、およびそれらの間の距離を記憶装置MMに保存する。なお、基板基準ダイRD1,RD2はダイDと同様に製品ダイである。
次に、図6に示すように、制御装置CNTは、ボンディングヘッドBHにより上述の各ブロックの基準とするブロック基準ダイBRDをステップS1でボンドした基板基準ダイRD1,RD2を基準にボンドする。ここで、ブロック基準ダイBRDは後述する複数のブロック基準ダイの総称である。このときも、制御装置CNTは、ボンドした各ブロック基準ダイBRDの位置を撮像装置CMで撮像して、ステップS1でボンドした基板基準ダイRD1,RD2を基準に位置を認識して距離を計測し、各ブロック基準ダイBRDの位置(距離)を記憶装置MMに保存する。なお、ブロック基準ダイBRDはダイDと同様に製品ダイである。ここでは、基板Pの領域DRは、9個のブロックBLに分割され、14個のブロック基準ダイBRDがボンドされている。各ブロックBLは矩形状の領域であり、同じ大きさ(面積)である。
次に、図7に示すように、制御装置CNTは、ボンディングヘッドBHにより各ブロック内のダイDを、ステップS1でボンドした基板基準ダイRD1,RD2のいずれかとステップS2でボンドした各ブロック基準ダイBRDを基準位置にしてボンドする(ステップS3)。
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施形態の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
第一変形例のボンド方法について図9を用いて説明する。図9は第一変形例におけるボンド方法を説明する図であり、最初のブロック内の全てのダイがボンドされた基板を示す上面図である。
第二変形例のボンド方法について図10を用いて説明する。図10は第二変形例におけるボンド方法を説明する図であり、最初のブロック内の四列のダイがボンドされた基板を示す上面図である。
第一変形例ではブロック内のボンド開始時、第二変形例ではブロック内の列のボンド開始時、とボンド位置によって、ステップS31,S32のボンド位置補正の実施時期を決定しているが、ボンド経過個数、経過時間などを設定し、設定を超えるところで所定間隔ごとにステップS31,S32のボンド位置補正を実施するようにしてもよい。第三変形例のボンド方法の他のステップは実施形態のボンド方法と同様である。
図11は第四変形例における基板基準ダイおよびブロック基準ダイがボンドされた基板を示す上面図である。
図12は第五変形例における基板基準ダイおよびブロック基準ダイがボンドされた基板を示す上面図である。
図17は第六変形例における基板基準ダイおよびブロック基準ダイを基準位置としてダイがボンドされた基板を示す上面図である。
制御装置7はピックアップするダイDが突上げユニット13の真上に位置するようにウェハ保持台12を移動し、剥離対象ダイを突上げユニット13とコレット22に位置決めする。ダイシングテープ16の裏面に突上げユニット13の上面が接触するように突上げユニット13を移動する。このとき、制御装置7は、ダイシングテープ16を突上げユニット13の上面に吸着する。制御装置7は、コレット22を真空引きしながら下降させ、剥離対象のダイDの上に着地させ、ダイDを吸着する。制御装置7はコレット22を上昇させ、ダイDをダイシングテープ16から剥離する。これにより、ダイDはピックアップフリップヘッド21によりピックアップされる。ステップS1における基板基準ダイRD1,RD2およびステップS2におけるブロック基準ダイBRDはダイDと同様にピックアップフリップヘッド21によりピックアップされる。
制御装置7はピックアップフリップヘッド21をピックアップ位置から反転位置に移動させる。
制御装置7はピックアップフリップヘッド21を180度回転させ、ダイDのバンプ面(表面)を反転させて下面に向け、ダイDをトランスファヘッド81に渡す姿勢にする。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様にピックアップフリップヘッド21により反転される。
制御装置7はピックアップフリップヘッド21のコレット22からトランスファヘッド81のコレット82によりダイDをピックアップして、ダイDの受渡しが行われる。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様に受渡しが行われる。
制御装置7は、ピックアップフリップヘッド21を反転し、コレット22の吸着面を下に向ける。
ステップS25の前または並行して、制御装置7はトランスファヘッド81を中間ステージ31に移動する。
制御装置7はトランスファヘッド81に保持しているダイDを中間ステージ31に載置する。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様に中間ステージに載置される。
制御装置7はトランスファヘッド81をダイD基板基準ダイRD1,RD2、ブロック基準ダイBRD)の受渡し位置に移動させる。
ステップS28の後または並行して、制御装置7は中間ステージ31をボンディングヘッド41との受渡し位置に移動させる。
制御装置7は中間ステージ31からボンディングヘッド41のコレットによりダイDをピックアップして、ダイDの受渡しが行われる。基板基準ダイRD1,RD2およびブロック基準ダイBRDもダイDと同様に受渡しが行われる。
制御装置7は中間ステージ31をトランスファヘッド81との受渡し位置に移動させる。
制御装置7は、ボンディングヘッド41のコレット42が保持しているダイDを基板P上に移動する。
制御装置7は、中間ステージ31からボンディングヘッド41のコレット42でピックアップしたダイD(基板基準ダイRD1,RD2、ブロック基準ダイBRD)を粘着性の基剤(粘着層)が塗布された基板P上にボンドする。より具体的には、制御装置7は、ステップS1により基板基準ダイRD1,RD2を基板P上にボンドし、ステップS2によりブロック基準ダイBRDを基板P上にボンドし、ステップS3によりダイDを基板P上にボンドする。
制御装置7はボンディングヘッド41を中間ステージ31との受渡し位置に移動させる。
BD:ダイボンディング装置
CM:撮像装置
CNT:制御装置
MM:記憶装置
D:ダイ
RD1:基板基準ダイ(第一ダイ)
RD2:基板基準ダイ(第二ダイ)
BRD:ブロック基準ダイ(第三ダイ)
P:基板
10:フリップチップボンダ(ダイボンディング装置)
41:ボンディングヘッド
43:Yビーム(駆動部)
44:基板認識カメラ(撮像装置)
7:制御装置
Claims (19)
- ピックアップしたダイを複数の領域を有する基板の上面に載置するボンディングヘッドと、
前記ボンディングヘッドを移動させる駆動部と、
前記ダイを撮像する撮像装置と、
前記駆動部と前記撮像装置とを制御する制御装置と、
を備え、
前記制御装置は、
前記基板に第一ダイおよび第二ダイをボンドし、
前記第一ダイおよび前記第二ダイを基準として第三ダイをボンドし、
前記第一ダイまたは前記第二ダイ、および前記第三ダイを基準としてダイをボンドするよう構成されるダイボンディング装置。 - 請求項1のダイボンディング装置において、
前記制御装置は、
(a)前記ボンディングヘッドを用いて前記基板の第一箇所に前記第一ダイをボンドし、
(b)前記ボンディングヘッドを用いて前記基板の中央部に対して前記第一箇所とは反対側に位置する第二箇所に前記第二ダイをボンドし、
(c)前記撮像装置を用いて前記第一ダイおよび前記第二ダイの位置を計測して、当該位置を保存し、
(d)前記ボンディングヘッドを用いて前記第一ダイおよび前記第二ダイを基準として、前記複数の領域ごとに基準となる前記第三ダイをボンドし、
(e)前記撮像装置を用いて前記第三ダイの位置を計測して、当該位置を保存し、
(f)前記撮像装置を用いて前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置を計測し、
(g)計測された前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、の差に基づいてボンド位置を補正して、
(h)前記ボンディングヘッドを用いて前記領域内にダイをボンドするよう構成されるダイボンディング装置。 - 請求項2のダイボンディング装置において、
前記基板は、平面視で、第一辺と当該第一辺と交差する第二辺と、当該第二辺と交差し前記第一辺と対向する第三辺と、当該第三辺と交差し前記第二辺と対向する第四辺と、で矩形状に構成され、
前記複数の領域のそれぞれは平面視で矩形状であり、
前記制御装置は、
前記複数の領域のうち、前記第一辺と前記第二辺とで構成する第一角部に最も近い第一の領域に前記第一ダイをボンドし、
前記第三辺と前記第四辺とで構成する第二角部に最も近い第二の領域に前記第二ダイをボンドするよう構成されるダイボンディング装置。 - 請求項3のダイボンディング装置において、
前記制御装置は、前記(f)の位置の計測を前記ダイのボンドごとに行うよう構成されるダイボンディング装置。 - 請求項3のダイボンディング装置において、
前記制御装置は、前記(f)の位置の計測を前記領域ごとに1回行うよう構成されるダイボンディング装置。 - 請求項3のダイボンディング装置において、
前記制御装置は、前記(f)の位置の計測を前記領域の列ごとに1回行うよう構成されるダイボンディング装置。 - 請求項3のダイボンディング装置において、
前記制御装置は、前記(f)の位置の計測をボンド経過個数または経過時間で設定された間隔ごとに1回行うよう構成されるダイボンディング装置。 - 請求項3のダイボンディング装置において、
前記制御装置は、前記第一の領域および前記第二の領域には前記第三ダイをボンドしないよう構成されるダイボンディング装置。 - 請求項1から8の何れか一つのダイボンディング装置において、さらに、
ダイ供給部と、
前記ダイ供給部からダイをピックアップし上下反転するピックアップヘッドと、
を備え、
前記ボンディングヘッドは、前記ピックアップヘッドから前記ダイをピックアップし前記ダイの回路形成面を下にして前記基板の上面に前記ダイを載置するダイボンディング装置。 - 請求項9のダイボンディング装置において、
さらに、前記ピックアップヘッドがピックアップしたダイが載置される中間ステージを備え、
前記ボンディングヘッドは、前記中間ステージから前記ダイをピックアップし前記ダイの回路形成面を上にして前記基板の上面に前記ダイを載置するダイボンディング装置。 - 請求項10のダイボンディング装置において、
前記ピックアップヘッド、前記中間ステージ、前記駆動部をそれぞれ二組備えるダイボンディング装置。 - (a)ダイを有するダイシングテープを保持するウェハリングを搬入する工程と、
(b)複数の領域を有する基板を搬入する工程と、
(c)前記ウェハリングから前記ダイをピックアップし、前記ピックアップされたダイを前記基板に載置する工程と、
を備え、
前記(c)工程は、
前記基板に第一ダイおよび第二ダイをボンドし、
前記第一ダイおよび前記第二ダイを基準として第三ダイをボンドし、
前記第一ダイまたは前記第二ダイ、および前記第三ダイを基準としてダイをボンドする半導体装置の製造方法。 - 請求項12の半導体装置の製造方法において、
前記(c)工程は、
(c1)前記基板の第一箇所に前記第一ダイをボンドする工程と、
(c2)前記基板の中央部に対して前記第一箇所とは反対側に位置する第二箇所に前記第二ダイをボンドする工程と、
(c3)前記第一ダイおよび前記第二ダイの位置を計測して、当該位置を保存する工程と、
(c4)前記第一ダイおよび前記第二ダイを基準として、前記複数の領域ごとに基準となる前記第三ダイをボンドする工程と、
(c5)前記第三ダイの位置を計測して、当該位置を保存する工程と、
(c6)前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置を計測する工程と、
(c7)計測された前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、前記保存された前記第一ダイまたは前記第二ダイ、および前記第三ダイの位置と、の差に基づいてボンド位置を補正する工程と、
(c8)前記領域内にダイをボンドする工程と、
を有する半導体装置の製造方法。 - 請求項13の半導体装置の製造方法において、
前記(c6)工程は前記(c8)工程の前記ダイのボンドごとに行う半導体装置の製造方法。 - 請求項13の半導体装置の製造方法において、
前記(c6)工程は前記領域ごとに1回行う半導体装置の製造方法。 - 請求項13の半導体装置の製造方法において、
前記(c6)工程は前記領域の列ごとに1回行う半導体装置の製造方法。 - 請求項13の半導体装置の製造方法において、
前記(c6)工程はボンド経過個数または経過時間で設定された間隔ごとに1回行う半導体装置の製造方法。 - 請求項13の半導体装置の製造方法において、
前記(c)工程はさらに前記ピックアップしたダイを上下反転する工程を有し、
前記(d)工程は反転した前記ダイをピックアップし、前記ダイの回路形成面を下に前記基板に載置する半導体装置の製造方法。 - 請求項13の半導体装置の製造方法において、
前記(c)工程はさらに前記ピックアップしたダイを中間ステージに載置する工程を有し、
前記(d)工程は前記中間ステージから前記ダイをピックアップし、前記ダイの回路形成面を上に前記基板に載置する半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019143899A JP7285162B2 (ja) | 2019-08-05 | 2019-08-05 | ダイボンディング装置および半導体装置の製造方法 |
TW109114860A TWI768337B (zh) | 2019-08-05 | 2020-05-05 | 黏晶裝置及半導體裝置的製造方法 |
KR1020200080009A KR102415798B1 (ko) | 2019-08-05 | 2020-06-30 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
CN202311720652.8A CN117497459A (zh) | 2019-08-05 | 2020-08-04 | 芯片贴装装置以及半导体器件的制造方法 |
CN202010773696.7A CN112331582B (zh) | 2019-08-05 | 2020-08-04 | 芯片贴装装置以及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019143899A JP7285162B2 (ja) | 2019-08-05 | 2019-08-05 | ダイボンディング装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021027171A true JP2021027171A (ja) | 2021-02-22 |
JP7285162B2 JP7285162B2 (ja) | 2023-06-01 |
Family
ID=74303619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019143899A Active JP7285162B2 (ja) | 2019-08-05 | 2019-08-05 | ダイボンディング装置および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7285162B2 (ja) |
KR (1) | KR102415798B1 (ja) |
CN (2) | CN112331582B (ja) |
TW (1) | TWI768337B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157061A1 (ja) * | 2022-02-15 | 2023-08-24 | 株式会社新川 | 検査装置、実装装置、検査方法、及びプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175263A (ja) * | 2003-12-12 | 2005-06-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電子機器 |
JP2006019330A (ja) * | 2004-06-30 | 2006-01-19 | Nidec Tosok Corp | ボンディング装置 |
JP2007266425A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 実装装置および実装方法 |
JP2014187220A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法 |
WO2015079991A1 (ja) * | 2013-11-27 | 2015-06-04 | 東レエンジニアリング株式会社 | 3次元実装方法および3次元実装装置 |
JP2019121721A (ja) * | 2018-01-10 | 2019-07-22 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置および実装方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154799A (ja) * | 1997-11-21 | 1999-06-08 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置および実装方法 |
JP2003279998A (ja) | 2002-03-22 | 2003-10-02 | Hitachi Ltd | 液晶表示装置 |
JP2004119535A (ja) * | 2002-09-25 | 2004-04-15 | Sony Corp | 電子部品の実装方法 |
JP5406480B2 (ja) * | 2008-08-08 | 2014-02-05 | 東京エレクトロン株式会社 | プローブ方法及びプローブ用プログラム |
CN102834910B (zh) * | 2010-04-13 | 2015-07-22 | 日本先锋公司 | 元件移送装置及方法 |
JP2013004794A (ja) * | 2011-06-17 | 2013-01-07 | Renesas Electronics Corp | 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法 |
CN103108537B (zh) * | 2011-10-07 | 2017-03-15 | Juki株式会社 | 电子部件安装装置以及电子部件安装方法 |
JP6043939B2 (ja) | 2012-08-24 | 2016-12-14 | ボンドテック株式会社 | 基板上への対象物の位置決め方法及び装置 |
TWI567859B (zh) * | 2014-02-10 | 2017-01-21 | 新川股份有限公司 | 安裝裝置及其偏移量修正方法 |
JP6584234B2 (ja) * | 2015-08-31 | 2019-10-02 | ファスフォードテクノロジ株式会社 | ダイボンダ、ボンディング方法および半導体装置の製造方法 |
CN108352308B (zh) * | 2016-01-28 | 2022-05-10 | 雅马哈发动机株式会社 | 晶片拾取装置 |
JP6849468B2 (ja) * | 2017-02-13 | 2021-03-24 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP6902974B2 (ja) * | 2017-09-19 | 2021-07-14 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置および実装方法 |
CN108766894B (zh) * | 2018-06-07 | 2019-11-05 | 湖南大学 | 一种机器人视觉引导的芯片贴装方法及系统 |
-
2019
- 2019-08-05 JP JP2019143899A patent/JP7285162B2/ja active Active
-
2020
- 2020-05-05 TW TW109114860A patent/TWI768337B/zh active
- 2020-06-30 KR KR1020200080009A patent/KR102415798B1/ko active IP Right Grant
- 2020-08-04 CN CN202010773696.7A patent/CN112331582B/zh active Active
- 2020-08-04 CN CN202311720652.8A patent/CN117497459A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175263A (ja) * | 2003-12-12 | 2005-06-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電子機器 |
JP2006019330A (ja) * | 2004-06-30 | 2006-01-19 | Nidec Tosok Corp | ボンディング装置 |
JP2007266425A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 実装装置および実装方法 |
JP2014187220A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法 |
WO2015079991A1 (ja) * | 2013-11-27 | 2015-06-04 | 東レエンジニアリング株式会社 | 3次元実装方法および3次元実装装置 |
JP2019121721A (ja) * | 2018-01-10 | 2019-07-22 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置および実装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157061A1 (ja) * | 2022-02-15 | 2023-08-24 | 株式会社新川 | 検査装置、実装装置、検査方法、及びプログラム |
JP7336814B1 (ja) * | 2022-02-15 | 2023-09-01 | 株式会社新川 | 検査装置、実装装置、検査方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
KR102415798B1 (ko) | 2022-07-04 |
TW202107575A (zh) | 2021-02-16 |
TWI768337B (zh) | 2022-06-21 |
CN117497459A (zh) | 2024-02-02 |
CN112331582B (zh) | 2024-01-02 |
KR20210018031A (ko) | 2021-02-17 |
CN112331582A (zh) | 2021-02-05 |
JP7285162B2 (ja) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7108739B2 (ja) | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 | |
TWI698952B (zh) | 電子部件的實裝裝置與實裝方法,及封裝部件的製造方法 | |
JP2007173801A (ja) | フリップチップを基板に取り付ける方法 | |
KR102186384B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
CN112331582B (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
JP7436251B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
TWI752603B (zh) | 電子零件的安裝裝置 | |
JP5362404B2 (ja) | 半導体集積回路装置の製造方法 | |
JP7350696B2 (ja) | 電子部品の実装装置 | |
JP5647312B2 (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7285162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |