JP2007266425A - 実装装置および実装方法 - Google Patents

実装装置および実装方法 Download PDF

Info

Publication number
JP2007266425A
JP2007266425A JP2006091203A JP2006091203A JP2007266425A JP 2007266425 A JP2007266425 A JP 2007266425A JP 2006091203 A JP2006091203 A JP 2006091203A JP 2006091203 A JP2006091203 A JP 2006091203A JP 2007266425 A JP2007266425 A JP 2007266425A
Authority
JP
Japan
Prior art keywords
chip
mounting
substrate
side electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006091203A
Other languages
English (en)
Inventor
Takatoshi Ishikawa
隆稔 石川
Kazuhiro Noda
和宏 野田
Hitoshi Mukojima
仁 向島
Satoshi Watanabe
聡 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006091203A priority Critical patent/JP2007266425A/ja
Publication of JP2007266425A publication Critical patent/JP2007266425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】基板上に設定された複数の実装箇所にチップを順次実装する際に、チップ間の相対位置のばらつきを排除する。
【解決手段】基板１上に設定された複数の実装箇所１ａ、１ｂに板状の透光性基材からなるチップ２を順次実装する際に、カメラ１１により先に実装されたチップ２のチップ基材を透過する光によりチップ基板の上面側から下面側の電極２ｅを撮像し、先に実装されたチップ２のチップ側電極２ｅの位置を基準として後に実装するチップ２の実装位置の位置決めを行う。
【選択図】図１

Description

本発明は、基板上に設定された複数の実装箇所にチップを順次実装する実装装置および実装方法に関するものである。
近年、電子機器の小型軽量化、高性能化に伴って、これに搭載される電子装置における各パーツには高い実装精度が要求されている。そのため、従来、例えばチップを基板に実装する際には、チップと基板の間に配置したカメラにより両者を撮像し、撮像された画像を解析することによりチップと基板間の位置ずれを認識し、位置ずれを補正した後に実装を行うことにより高い実装精度を確保している（特許文献１参照）。
特許第３３９９３３４号公報
ところで、複数のチップを基板上に設定された複数の実装箇所に順次実装を行う場合、特に、チップが表面実装型ＬＥＤである場合には、実装後の各ＬＥＤが相互に整列されていることが求められる。しかしながら、このような場合に上述した特許文献に開示された技術を適用し、基板の実装箇所に形成された電極を基準に次のチップの位置決めを順次行うと、一般にパターン形成される電極は位置精度が比較的低いため、各チップの相対位置にばらつきが生じることがある。
そこで本発明は、基板上に設定された複数の実装箇所にチップを順次実装する際に、チップ間の相対位置のばらつきを排除する実装装置および実装方法を提供することを目的とする。
請求項１記載の発明は、基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する実装装置であって、前記複数の実装箇所のそれぞれに形成された基板側電極にチップの一方の面に形成されたチップ側電極を搭載するチップ搭載手段と、前記実装手段により実装されたチップのチップ側電極の位置を他方の面から認識する認識手段と、前記認識手段により認識された前記チップ側電極の位置に基づいて前記チップの後に実装するチップの実装位置を位置決めする位置決め手段と、を備えた。
請求項２記載の発明は、基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する実装方法であって、前記複数の実装箇所のそれぞれに形成された基板側電極に前記チップの一方の面に形成されたチップ側電極を搭載するチップ搭載工程と、前記チップ搭載工程において先に実装されたチップのチップ側電極の位置を他方の面から認識する認識工程と、前記認識工程において認識された前記チップ側電極の位置に基づいて後に実装するチップの実装位置を位置決めする位置決め工程と、を含む。
基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する際に、先に実装されたチップのチップ側電極の位置を基準として後に実装するチップの実装位置の位置決めを行うので、各チップ間の相対位置のばらつきを排除することができる。
本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態の実装装置の全体構成図、図２および図３は本発明の実施の形態の実装装置における実装動作を示す動作説明図、図４は本発明の実施の形態の実装装置におけるチップ側電極の位置を認識する方法を示す説明図である。
図１に示す装置は、基板１上に設定された複数の実装箇所に板状の透光性基材であるサファイアや窒化ガリウム等からなるチップ２を順次実装する実装装置である。なお、チップ２の寸法としては、０．２ｍｍ〜２ｍｍ角程度で厚さが０．０８〜０．４ｍｍ程度のものが一般的であるが、本実施の形態におけるチップ２はこれに限られるものではない。
基板１とチップ２はテーブル３上に載置されている。テーブル３はＸテーブル４とＹテーブル５を積層した移動テーブル６上に装着されており、移動テーブル６の駆動により水平移動する。基板１は、複数の電極（基板側電極）１ｅが形成された面を上向きにした状態でテーブル３上に載置されており、チップ２は、複数の電極（チップ側電極）２ｅが形成された面を下向きにした状態でチップホルダ７に複数配列されている。基板１には、チップ２を実装する複数の実装箇所１ａ、１ｂが形成されている。各実装箇所１ａ、１ｂには、チップ２に形成された電極２ｅの配列に対応する配列で電極１ｅが形成されており、本実施の形態においては、隣接する２つの電極１ｅが組となって１つの実装箇所１ａ、１ｂを構成している。基板１の複数の電極１ｅは、マスキングが施された基板１の表面にメッキした電極膜上に金や半田からなるスタンドバンプを設けることにより形成されている。チップ２の電極２ｅは、複数の薄膜が層状に重なった状態で形成されており、最表層は金のほかアルミニウム等を用いることができる。なお、電極１ｅ、２ｅは、以上の構成のものに限らず様々な構成のものを適用することができ、例えば、チップ２の電極２ｅにスタンドバンプを設けることも可能である。
テーブル３の上方には実装ヘッド８が配設されている。実装ヘッド８は昇降機構９に装着されており、昇降機構９の駆動によりテーブル３に対して接離する。また、実装ヘッド８は吸引機構および加熱機構が備えられており、実装ヘッド８の下部に装着された熱圧着ツール１０に吸着したチップ２を基板１に加熱押圧して実装する機能を有している。実装ヘッド８は、複数の実装箇所１ａ、１ｂのそれぞれに形成された基板側電極１ｅにチップ２の一方の面に形成されたチップ側電極２ｅを搭載するチップ搭載手段として機能する。
テーブル３と実装ヘッド８の間には、対象物を位置認識するためのカメラ１１等の認識手段が配設されている。カメラ１１は上下方向を同時に撮像することができ、撮像時には撮像対象物の上方または下方に移動するための移動機構１２に装着されている。
移動テーブル６、実装ヘッド８、昇降機構９、カメラ１１、移動機構１２等の各駆動部は制御部２０との間で通信可能に導通されており、制御部２０から送信される制御信号に基づいて動作制御される。制御部２０には演算領域２０ａ、記憶領域２０ｂ、画像処理領域２０ｃが含まれており、演算領域２０ａは、記憶領域２０ｂに予め記憶された制御プログラムや各種データに基づいて実装装置の各駆動部の駆動量や駆動時間等を演算する。画像処理領域２０ｃは、カメラ１１により撮像された撮像対象物の画像を処理して位置認識を行う。この位置認識結果に基づいて演算領域２０ａにおいてテーブル３の移動量を演算し、チップ２や基板１の位置決めが行われる。
本実施の形態においてカメラ１１による撮像対象物となるのは、チップ２および基板１、実装ヘッド８（熱圧着ツール１０）である。これらの撮像対象物は、カメラ１１により撮像された画像を画像処理領域２０ｃにおいてパターン認識による解析を行うことにより位置認識され、位置認識結果は記憶領域２０ｂに記憶される。
次に、実装装置における実装動作について説明する。図２（ａ）において、テーブル３上に載置された複数のチップ２のうち先に実装されるチップ２ａの上方にカメラ１１を移動させ、チップ２ａを上方から撮像する。撮像されたチップ２ａの画像は画像処理領域２０ｃに送信され、チップ２ａの外形のパターンマッチングによりチップ２ａの位置認識が行われる。チップ２ａの位置認識結果に基づいて実装ヘッド８（熱圧着ツール１０）とチップ２ａを位置合わせするためのテーブル３の移動量が演算領域２０ａにおいて演算される。
図２（ｂ）において、テーブル３を移動させて熱圧着ツール１０の鉛直下方にチップ２ａを位置決めした後、熱圧着ツール１０を下降させてチップ２ａを吸着する。カメラ１１は熱圧着ツール１０の下降を妨げない位置に移動させる。
図２（ｃ）において、テーブル３を移動させて熱圧着ツール１０に吸着されたチップ２ａの鉛直下方に基板１上に設定された複数の実装箇所１ａ、１ｂのうち先に実装される実装箇所１ａを位置決めする。チップ２ａと実装箇所１ａの間にカメラ１１を移動させ、チップ２ａを下方から、実装箇所１ａを上方から撮像する。画像処理領域２０ｃにおいてチップ２ａの電極２ｅと実装箇所１ａに形成されている電極１ｅの外形のパターンマッチングによりチップ２ａと実装箇所１ａの位置ずれが認識される。この位置ずれ認識結果に基づいてチップ２ａと実装箇所１ａを位置合わせするためのテーブル３の移動量が演算領域２０ａにおいて演算される。
図２（ｄ）において、テーブル３を移動させてチップ２ａと実装箇所１ａを位置合わせした後、熱圧着ツール１０を下降させてチップ２ａの電極２ｅを実装箇所１ａに形成されている電極１ｅに搭載して加熱するとともに押圧する。これにより、チップ２ａが基板１に形成された実装箇所１ａに搭載されて実装される（チップ搭載工程）。カメラ１１は、後に実装されるチップ２ｂの上方に移動させる。
チップ２ａの実装を終えると、次にチップ２ｂを実装箇所１ａに隣接する実装箇所１ｂに実装する。チップ２ｂは、先に実装されたチップ２ａの実装位置を基準として実装される。なぜなら、チップ２ａの実装の場合と同様に基板１上に形成された電極１ｅの位置を基準としてチップ２ｂの実装を行うと、電極１ｅの位置精度の影響がチップ２ａとチップ２ｂとの相対位置における誤差として顕在化するからであり、基板１に複数実装するチップ２間の相対位置にばらつきが生じるのを防止するためである。また、先に実装されたチップ２ａの実装位置の基準となるのは電極２ｅである。なぜなら、先に実装されたチップ２ａのチップ基材２ｄ（図４参照）を基準にチップ２ｂの位置決めを行うと、チップ基材２ｄのダイシングの際に生じたチップ基板縁部の不整面の存在により誤ったパターンマッチングが行われるおそれがあるが、電極２ｅにはこのような不具合がないからである。
従って、図３（ａ）において、上述したチップ２ａの場合と同様に熱圧着ツール１０にチップ２ｂを吸着した後、図３（ｂ）において、先に実装されたチップ２ａの上方にカメラ１１を移動させ、チップ２ａを上方から撮像する。図４（ｂ）に示すように、チップ基材２ｄは板状の透光性基材から構成されているので、カメラ１１はチップ基材２ｄを透過する光によりチップ基板２ｄの上面側から下面側の電極２ｅを撮像することができる。撮像された電極２ｅの画像は画像処理領域２０ｃに送信され、電極２ｅの外形のパターンマッチングによりチップ２ａの位置認識が行われる（認識工程）。カメラ１１は、実装ヘッド８により実装されたチップ２ａの電極２ｅの位置を他方の面から認識する認識手段として機能する。
図３（ｃ）において、熱圧着ツール１０に吸着されたチップ２ｂの下方にカメラ１１を移動させ、チップ２ｂを下方から撮像する。画像処理領域２０ｃにおいてチップ２ｂの電
極２ｅの外形のパターンマッチングによりチップ２ｂの位置認識が行われる。記憶領域２０ｂには、基板１に形成された実装箇所間のピッチデータが予め記憶されており、チップ２ｂの位置認識結果および実装箇所１ａに搭載されたチップ１ａの電極２ｅの位置認識結果、実装箇所１ａと実装箇所１ｂ間のピッチデータに基づいてチップ２ｂと実装箇所１ｂを位置合わせするためのテーブル３の移動量が演算領域２ａにより演算される。
図３（ｄ）において、テーブル３を移動させてチップ２ｂと実装箇所１ｂの位置合わせを行い（位置決め工程）、その後熱圧着ツール１０を下降させてチップ２ｂの電極２ｅを実装箇所１ｂに形成されている電極１ｅに搭載して加熱するとともに押圧する。これにより、チップ２ｂが基板１に形成された実装箇所１ｂに搭載されて実装される。カメラ１１は、熱圧着ツール１０の下降を妨げない位置に移動させる。なお、制御部２０および移動テーブル６は、チップ２ａのチップ側電極２ｅの位置に基づいて後に実装するチップ２ｂの実装位置を位置決めする位置決め手段として機能する。
このように、基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する際に、先に実装されたチップのチップ側電極の位置を基準として後に実装するチップの実装位置の位置決めを行うので、各チップ間の相対位置のばらつきを排除することが可能になる。特に、チップが表面実装型ＬＥＤである場合には、各ＬＥＤ間の位置や姿勢のばらつきを排除して整列した状態で実装することができる。
基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する際に、各チップ間の相対位置のばらつきを排除することができるので、高い位置精度を要求する実装分野において有用である。
本発明の実施の形態の実装装置の全体構成図 本発明の実施の形態の実装装置における実装動作を示す動作説明図 本発明の実施の形態の実装装置における実装動作を示す動作説明図 本発明の実施の形態の実装装置におけるチップ側電極の位置を認識する方法を示す説明図
符号の説明
１ 基板
１ａ、１ｂ 実装箇所
１ｅ 基板側電極
２、２ａ、２ｂ チップ
２ｅ チップ側電極
６ 移動テーブル
８ 実装ヘッド
１１ カメラ
２０ 制御部

Claims (2)

  1. 基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する実装装置であって、
    前記複数の実装箇所のそれぞれに形成された基板側電極にチップの一方の面に形成されたチップ側電極を搭載するチップ搭載手段と、前記実装手段により実装されたチップのチップ側電極の位置を他方の面から認識する認識手段と、前記認識手段により認識された前記チップ側電極の位置に基づいて前記チップの後に実装するチップの実装位置を位置決めする位置決め手段と、
    を備えた実装装置。
  2. 基板上に設定された複数の実装箇所に板状の透光性基材からなるチップを順次実装する実装方法であって、
    前記複数の実装箇所のそれぞれに形成された基板側電極に前記チップの一方の面に形成されたチップ側電極を搭載するチップ搭載工程と、前記チップ搭載工程において先に実装されたチップのチップ側電極の位置を他方の面から認識する認識工程と、前記認識工程において認識された前記チップ側電極の位置に基づいて後に実装するチップの実装位置を位置決めする位置決め工程と、
    を含む実装方法。
JP2006091203A 2006-03-29 2006-03-29 実装装置および実装方法 Pending JP2007266425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006091203A JP2007266425A (ja) 2006-03-29 2006-03-29 実装装置および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091203A JP2007266425A (ja) 2006-03-29 2006-03-29 実装装置および実装方法

Publications (1)

Publication Number Publication Date
JP2007266425A true JP2007266425A (ja) 2007-10-11

Family

ID=38639101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091203A Pending JP2007266425A (ja) 2006-03-29 2006-03-29 実装装置および実装方法

Country Status (1)

Country Link
JP (1) JP2007266425A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
WO2015119274A1 (ja) * 2014-02-10 2015-08-13 株式会社新川 実装装置及びそのオフセット量補正方法
JP2016143729A (ja) * 2015-01-30 2016-08-08 Tdk株式会社 電子部品の実装システムと実装方法
JP2020096114A (ja) * 2018-12-14 2020-06-18 パナソニックＩｐマネジメント株式会社 部品実装装置および実装基板の製造方法
JP2021027171A (ja) * 2019-08-05 2021-02-22 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096454A1 (ja) * 2008-01-30 2009-08-06 Toray Engineering Co., Ltd. チップ搭載方法およびチップ搭載装置
JP5385794B2 (ja) * 2008-01-30 2014-01-08 東レエンジニアリング株式会社 チップ搭載方法およびチップ搭載装置
WO2015119274A1 (ja) * 2014-02-10 2015-08-13 株式会社新川 実装装置及びそのオフセット量補正方法
CN106165075A (zh) * 2014-02-10 2016-11-23 株式会社新川 安装装置及其偏移量修正方法
JPWO2015119274A1 (ja) * 2014-02-10 2017-03-30 株式会社新川 実装装置及びそのオフセット量補正方法
KR101783424B1 (ko) 2014-02-10 2017-09-29 가부시키가이샤 신가와 실장 장치 및 그 오프셋량 보정 방법
US10068872B2 (en) 2014-02-10 2018-09-04 Shinkawa Ltd. Mounting apparatus and method of correcting offset amount of the same
JP2016143729A (ja) * 2015-01-30 2016-08-08 Tdk株式会社 電子部品の実装システムと実装方法
JP2020096114A (ja) * 2018-12-14 2020-06-18 パナソニックＩｐマネジメント株式会社 部品実装装置および実装基板の製造方法
JP7281614B2 (ja) 2018-12-14 2023-05-26 パナソニックＩｐマネジメント株式会社 部品実装装置および実装基板の製造方法
JP2021027171A (ja) * 2019-08-05 2021-02-22 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7285162B2 (ja) 2019-08-05 2023-06-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CN106413375B (zh) 电子部件安装方法以及电子部件安装装置
JP2009044044A (ja) 電子部品実装方法及び装置
JP4372605B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP2007019207A (ja) 部品実装装置および部品実装方法
JP2007158102A (ja) ボンディング装置
JP2007019208A (ja) 部品実装装置および部品実装方法
JP2007266425A (ja) 実装装置および実装方法
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP3301347B2 (ja) 導電性ボールの搭載装置および搭載方法
JP2008153324A (ja) マイクロボール搭載方法および搭載装置
JP2000150970A (ja) 発光素子のボンディング方法および装置
JP6849468B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2004207655A (ja) 金属ベース基板および発光ユニット
EP1378932A2 (en) Semiconductor chip mounting apparatus and mounting method
US10784130B2 (en) Bonding apparatus
JP2003045825A (ja) 半導体ウェハのダイシング装置およびダイシング方法
JP2013093509A (ja) 半導体装置の製造方法、及び半導体製造装置
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
JP4949114B2 (ja) 接続材料塗布装置および半導体装置の製造方法
JP2011181675A (ja) 回路部品の実装装置
KR102646798B1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP4001106B2 (ja) 電子部品ピックアップ装置および電子部品ピックアップ方法
JP2014123683A (ja) 基板の製造方法、レーザー加工装置
JP4339726B2 (ja) 部品のボンディング方法およびボンディング装置