CN100444340C - 半导体器件的制造方法以及半导体器件 - Google Patents

半导体器件的制造方法以及半导体器件 Download PDF

Info

Publication number
CN100444340C
CN100444340C CNB2004100880135A CN200410088013A CN100444340C CN 100444340 C CN100444340 C CN 100444340C CN B2004100880135 A CNB2004100880135 A CN B2004100880135A CN 200410088013 A CN200410088013 A CN 200410088013A CN 100444340 C CN100444340 C CN 100444340C
Authority
CN
China
Prior art keywords
wiring board
semiconductor device
substrate
clamp
fulcrum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100880135A
Other languages
English (en)
Other versions
CN1612310A (zh
Inventor
小林义彦
佐藤劝
谷本弘毅
山田富男
中岛浩一
下石智明
盐川吉则
新津利治
伊田勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1612310A publication Critical patent/CN1612310A/zh
Application granted granted Critical
Publication of CN100444340C publication Critical patent/CN100444340C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302Bending a rigid substrate; Breaking rigid substrates by bending
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Abstract

本发明涉及半导体器件的制造方法以及半导体器件。在根据本发明的分割方法中,用夹钳的下夹钳使由陶瓷形成的线路板强制向上(上摆),从输送滑道伸出的伸出的线路板部分的一部分被压向一个支承体,从而在弯曲应力下进行第一分割。之后,将向上定位的夹钳向下旋转摆动(下摆),以使上夹钳向下压所述伸出的线路板部分,从而在所述第一分割部分进行反向的分割,作为第二分割。由于第二分割允许张力作用于剩下的薄的未被分割的树脂部分,所述未被分割的树脂部分被分开。这样,就能够实现完全分割。通过单列分割和个体分割完成最终分割,从而形成每一个半导体器件。

Description

半导体器件的制造方法以及半导体器件
相关申请的引用
本发明基于日本专利申请2003-367435(申请日2003年10月28日)要求优先权,该申请的内容在此引为参考。
技术领域
本发明涉及制造半导体器件比如混合集成电路器件(混合IC)的方法以及半导体制造设备,并涉及例如能够有效地应用于内置于蜂窝电话中的半导体器件的制造的技术。
背景技术
作为制造半导体器件比如混合集成电路器件的方法,已知有例如在封装基础衬底的单元部分上安装裸芯片或者其他部件的技术,可以采用或者挑选多联形式(multi form),之后用绝缘树脂密封所述裸芯片和其他部件,形成密封树脂,然后切割所述封装基础衬底连同所述树脂,从而制造出基于所述单元部分的半导体器件(例如见专利文献1(日本待审专利公开No.Hei 11(1999)-31704))。
该专利文献1指出了一个问题:当用填充法形成所述密封树脂时,密封树脂的表面难以平整,当将该工艺制造出来的半导体器件表面安装到电路衬底上时,基于真空吸附嘴的吸附性能被降低了。
另一方面,已知有一种半导体器件具有这样的结构:半导体芯片和芯片部件被安装在模块衬底的一个表面上,并被覆盖以绝缘树脂,形成被密封或者封装部分。在这种情况下,当将半导体器件(其中用焊料连接将芯片部件固定到模块衬底上,并且用高弹性树脂形成封装部分)用回流焊(重熔焊,solder reflow)连接到安装板上时,封装部分中的焊料连接部分的焊料被重新熔化,因而会发生故障比如短路。短路的发生是引为,例如,当焊料重新熔化时,由于熔化导致的膨胀压力会剥离每一个芯片部件和用于形成封装部分的树脂之间的界面,或者树脂与模块衬底之间的界面,并且焊料流入其中,因而使得芯片部件两端的电极端子被焊料连接起来。因此,已经提出了一种半导体器件,其中,取代高弹性树脂,使用具有低弹性模量的树脂(例如在150摄氏度或者更高温度下的弹性模量为200MPa或者以下的树脂,例如硅树脂)来形成封装部分。这样的半导体器件能防止短路,因为即使封装部分中的焊料在回流(重熔)安装时重新熔化,由于其熔化膨胀导致的压力被低弹性树脂缓解了(例如见专利文献2(日本待审专利公开No.2000-208668))。
同样,该专利文献2描述了用印刷方法将树脂施加到多联衬底(multi-pickup)的整个表面上,通过烘烤硬化,形成一个批封装部分,之后对所述多联衬底进行主分割,包括所述批封装部分,以制造出半导体器件。作为所述树脂,使用硅树脂或者低弹性环氧树脂。至于所述分割,将单列分割(one-row division)(主分割,primary division)和个体分割(fractionalization)(二次分割,secondary division)进行两次,从而制造出模块(半导体器件)。
专利文献2描述了当在分割线上使用软硅树脂时,分割的进行不够,会发生未能分割开的点,因此用激光或者切片机进行分割。
另一方面,作为安装在蜂窝电话的安装板上的半导体器件,例如有用在发射装置中的高频功率放大器件。目前的半导体器件具有这样的结构,例如,包括有源部件(有源元件)比如晶体管等以及无源部件(无源元件)比如电阻、电容等的电子部件被安装在具有线路板结构的模块衬底的上表面上。在所述模块衬底的背面上提供了多个电极端子(外部电极端子),从而当前的半导体器件形成表面安装半导体器件。所述模块衬底由低温煅烧衬底(低温煅烧多层布线板)形成,该衬底由陶瓷形成(例如见专利文献3(日本待审专利公开No.Hei9(1997)-116091))。
发明内容
内置于蜂窝电话中的半导体器件在高频区使用。在包括滤波器高频电路的半导体器件(混合集成电路器件)中,通过在制造时进行煅烧在衬底中形成滤波器线路。在这种情况下,阻抗低的材料比如铜、银用来形成所述滤波器线路。由于铜和银的熔点低,有必要用低温煅烧来制造所述衬底。这样,所述衬底利用低温煅烧衬底(低温煅烧多层布线板)。
在混合集成电路器件中,无源元件比如芯片电阻、芯片电容等通过焊接被安装在模块衬底的布线(焊盘,land)上。在用重熔法(回流法,reflow)(临时热处理)将半导体器件连接到安装板上时,所述焊料重新熔化,这样就导致如上所述的短路。因此,为了防止封装体中重熔的焊料导致短路,本申请的申请人使用如专利文献2所述的硅树脂或者低弹性环氧树脂作为形成所述封装体的树脂。然后,将多联(multi-pickup)衬底(线路板)连同所述树脂层一起分割,形成所述封装体(基于主分割的单列分割,以及通过二次分割进行的个体分割),从而制造出半导体器件。
在这种情况下,分割是使用形成在线路板的下表面中、用于分割的小槽(分割线)进行的。但是,如专利文献2所述,当形成在线路板150的整个表面上的树脂层是如图34所示由硅树脂层形成时,会出现分割不开的树脂部分152。
本发明的一个目的是提供一种使用硅树脂或者低弹性环氧树脂作为封装材料的制造半导体器件的方法,能够可靠的进行分割,从而不会留下没有分割开的树脂部分。本发明的目的还在于提供一种半导体制造设备。
本发明的另一个目的是提供一种制造半导体器件的方法,其中,覆盖线路板的整个表面的封装体的是通过印刷硅树脂或者低弹性环氧树脂形成的,该方法能够检查封装体的表面的平整度的好坏。本发明的目的还在于提供一种半导体制造设备。
从下面对本发明的详细说明和附图,可以明了本发明的其他目的和新颖的特征。
下面简要描述在本申请中公开的本发明的各个方面的概要。
(1)根据本发明的制造半导体器件的方法包括下列步骤:
(a)准备在第一表面的多个区域具有器件安装部分和导体层、在与第一表面相反的第二表面上具有外部电极端子的线路板,其中,在最后的制造阶段,所述各个区域将通过分割被分割为个体;
(b)在所述多个区域中安装电子部件,包括焊接;
(c)用绝缘树脂覆盖所述多个区域,形成一个树脂层;
(d)准备一个具有基座(输送滑道)、面对所述输送滑道的上表面的第一装置部分(支承体)(它们之间有预定的间隔)以及第二装置部分(夹钳)的分割机构,该第二装置部分这样安排,使得上夹钳和下夹钳分别位于被置于所述输送滑道上方的线路板的伸出的线路板部分的上表面一侧和下表面一侧,所述线路板被放置为使得其一部分伸出所述输送滑道的一个边缘而到达分割位置一侧;
(e)将所述线路板设置到所述输送滑道的上表面,使得线路板的被分割部分与所述分割位置一致;
(f)作为第一分割步骤,相对于支承体旋转所述夹钳,以在向上的方向上摇动所述伸出的线路板部分,从而将线路板在其接触一个支点的位置分割开,所述支点设置在所述支承体中;以及
(g)作为第二分割步骤,在与步骤(f)的旋转方向相反的方向上旋转所述夹钳,向下摆动所述伸出的线路板部分,将所述线路板压向所述输送滑道,以再次在所述第一分割步骤分割的位置分割所述线路板,
其中,按照基于步骤(e)到(g)的主分割工艺,所述线路板形成多个条状体,在每一个条状体中,所述区域排为列,并且,
其中,在前述之后,按照基于步骤(e)到(g)的二次分割工艺,将所述条状体分割为每一个区域,从而制造出半导体器件。
所述树脂层是通过在线路板上印刷在150摄氏度或者更高的温度下弹性模量为200Mpa或者以下的树脂(硅树脂),然后对其进行去泡处理和硬化处理而形成的。在步骤(f),在从上方和下方以非接触状态夹住置于输送滑道的上表面上的线路板的伸出线路板部分的状态下置于起始位置的夹钳在向上的方向上绕着所述支点被旋转约80度到120度。在下一个步骤(g),在与步骤(f)的旋转方向相反的方向上将所述夹钳旋转一个角度,该角度是在步骤(f)的旋转角度上加上一个从10度到45度的旋转角度而获得的。
一种半导体制造设备具有这样的配置:在支承体的下表面和置于输送滑道上的线路板的树脂层的表面之间有预定的空间。夹钳置于这样的起始位置,使得上夹钳和下夹钳位于在设置好的状态下的伸出线路板部分的上表面一侧和下表面一侧,该伸出线路板部分位于输送滑道上方,从输送滑道的一个边缘伸出。在该夹钳中,上夹钳和下夹钳的定位在所述伸出的线路板部分与上夹钳和下夹钳分别形成预定的间隙。在步骤(f),当所述夹钳相对于支承体在向上的方向旋转时,所述伸出的线路板部分在不与上夹钳接触的状态下被所述夹钳的下夹钳强制向上,从而分割所述线路板。在步骤(g),当所述夹钳相对于所述支承体向下被旋转时,所述伸出的线路板衬底部分在不与所述上夹钳接触的状态下被所述夹钳的上夹钳强制向上,从而完全分割所述线路板。
下述的半导体制造设备在这样的制造半导体设备的方法中使用。该半导体设备分割这样的线路板:其具有分别安装在第一表面的多个区域中的电子部件,并具有对应于所述每一个区域并对应于与所述第一表面相对的表面的第二表面中的外部电极端子,其中所述多个区域被覆盖以绝缘树脂层,根据基于控制系统的控制的主分割工艺形成所述区域排为列的条状体,之后按照二次分割工艺将所述条状体分割为每一个区域,从而制造出半导体器件。用于进行主分割工艺的单列分割机构和用于进行二次分割工艺的个体分割机构分别具有将所述线路板置于其上表面上而使得所述树脂层具有一个上表面的输送滑道、面对所述输送滑道的上表面并面对置于所述输送滑道上方的线路板的树脂层的支承体,以及夹钳。所述夹钳设置为:上夹钳和下夹钳分别置于置于所述输送滑道上的线路板的伸出的线路板部分的上表面一侧和下表面一侧,所述线路板的放置使得其一部分伸出所述输送滑道的一个边缘而到达所述分割位置一侧,对所述上夹钳和下夹钳分别在向上和向下的方向进行旋转控制。在所述主分割工艺和所述二次分割工艺中,所述线路板被置于所述输送滑道的上表面上方并被设置到该上表面上,使得线路板的每一个分割部分与分割位置一致。另外,从所述输送滑道伸出的所述伸出的线路板部分被置于所述上夹钳和下夹钳之间。接下来,相对于所述支承体在向上的方向上旋转所述夹钳,以使所述伸出的线路板部分向上摇动而允许其接触设置在所述支承体中的支点,从而进行分割所述线路板的第一分割。然后在与第一分割的旋转方向相反的方向上旋转所述夹钳,使所述伸出的线路板部分摆动到所述输送滑道的上表面的下方,从而进行第二次分割,在被所述第一次分割分割的相应位置分割所述线路板。
所述分割机构的夹钳开始工作的起始位置对应于这样的位置:在所述线路板被设置到所述输送滑道的上表面的状态下,所述上夹钳和所述下夹钳以非接触状态位于所述伸出的线路板部分的上方和下方并保持夹持的状态。所述夹钳的结构被设计为能够从起始位置绕着所述支点在向上的方向旋转至少80度到120度,在向下的方向在正向和反向旋转过至少约10度到45度。
所述半导体制造机构包括一个控制全体的控制系统、将所述线路板提供给所述单列分割机构的装载装置、将由所述单列分割机构分割和形成的条状体在其纵向上输送并提供给个体分割机构的输送机构、顺序地和单个地将所述个体分割机构分割和形成个体的半导体器件输送到一个或者多个台,以及拾取机构,它在最后阶段用真空吸附工具将所述半导体器件保持住,并在控制系统的控制下将每一个无缺陷的产品输送到无缺陷存储单元,将每一个缺陷产品输送到缺陷产品存储单元。
该拾取机构具有将半导体器件真空吸附到下端表面的工具、保持所述工具并三维移动和控制该工具的驱动单元、通过管道连接到该工具的真空源、以连通状态连接到所述管道、由控制系统进行开关操作的电磁阀以及连接在所述电磁阀和所述工具之间、测量所述工具中的真空度的数字真空计。关于所述数字真空计测量的真空度的信息被传送给所述控制系统。所述控制系统根据关于真空度的所述信息控制所述拾取机构。当真空度大于或等于参考真空度时,控制系统将每一个半导体器件输送给无缺陷存储单元。当真空度小于参考真空度时,控制系统将每一个半导体器件输送到缺陷产品存储单元。
在本申请中公开的本发明的代表性实施例所获得优点概述如下:
(1)用印刷硅树脂的方法形成的树脂层在印刷之后经过去泡处理和硬化处理(烘烤处理)。重物质比如包含在树脂中的填料在处理时间长的去泡工艺中从上表面一侧下沉到其下表面的线路板一侧。结果,树脂层的表面变为难以撕裂的树脂成份的一个层。这样,在将线路板折回到树脂层一侧的分割的情况下,即使在分割线路板时,压力之作用于树脂层的表面层中的树脂成份层。因此,树脂部分仍然保留了没有将线路板分割开(留下来为分割开的树脂部分)。在根据本发明的分割方法中,通过夹钳的下夹钳将陶瓷形成的线路板强制向上(上摆),将从输送滑道伸出的部分伸出的线路板部分压向支承体以进行弯曲应力下的第一分割。之后,将位于上方的夹钳向下旋转摆动(下摆),以使上夹钳将所述伸出的线路板部分向下压,从而再次在所述第一分割部分进行反向分割,作为第二次分割。由于第二次分割允许张力作用于剩下的、薄的未分割开的树脂部分,所述未分割开的树脂部分就被撕开了。
这样,就能进行完全的分割。通过单列分割和个体分割完成单体的分割,从而制造出每一个半导体器件。
(2)输送通过个体分割成为半导体器件的产品的拾取机构在最后阶段通过一个工具真空吸附和保持半导体器件,从测量其保持状态下的真空度。容纳后,基于关于真空度的信息控制所述拾取机构。当测量到的真空度大于等于参考真空度时,拾取机构将半导体器件输送到相应的无缺陷产品存储单元。当真空度小于参考真空度时,拾取机构将半导体器件输送到相应的缺陷产品存储单元。这样,只有封装体的表的平整度令人满意的产品才能出货。结果,由用户进行按照半导体器件的工作时,能够可靠地拾取每一个半导体器件,从而能够进行合格的安装。
附图说明
图1(a)到1(c)是根据本发明的第一实施例,图示半导体器件的制造方法的典型视图;
图2的立体图图解了用本发明第一实施例的半导体器件制造方法制造的半导体器件的外观;
图3是半导体器件的典型放大剖面图;
图4是半导体器件的典型放大底视图;
图5的框图图示了其中内置有半导体器件的蜂窝电话的部件的电路配置;
图6的流程图用于描述根据本发明的第一实施例制造半导体器件的方法;
图7(a)到7(c)的剖面图用于描述表示制造半导体器件的方法的各个步骤;
图8的流程图图示了制造半导体器件时的衬底分割方法;
图9的立体图图示了根据本发明的第一实施例用于制造半导体器件的半导体制造设备的外观;
图10的典型平面图图解了所述半导体制造设备的工作级及其相关机构;
图11的典型平面图图示了所述半导体制造设备的单列分割机构的典型平面图;
图12是沿着图1的线A-A线的典型剖面图;
图13(a)到13(d)的典型视图图示了所述单列分割机构的各工作级;
图14的典型视图描绘了用于说明第一实施例的变形的衬底分割;
图15的典型平面图用于图解所述半导体制造设备的用于进行衬底的个体分割的个体分割机构;
图16是沿着图15的B-B线的典型剖图;
图17的典型平面图图解了在所述个体分割机构中,用于消除缺陷产品的滑动方式;
图18是沿着图17的线C-C线的典型剖面图;
图19的曲线图图解了对于硅树脂在单列分割时的上摆角和覆盖衬底的树脂剩余量(未分割开的树脂部分的厚度)之间的关系;
图20的曲线图图解了在个体分割时衬底分割位置及其位置处的切割角(下摆角)之间的关系;
图21的曲线图图解了对于低弹性环氧树脂在单列分割时的上摆角和覆盖衬底的树脂剩余量(未分割开的树脂部分的厚度)之间的关系;
图22(a)到22(d)的典型视图图解了个体分割机构的各工作级;
图23的典型侧视图示意性地图解了半导体制造设备的厚度检查级的厚度检查机构;
图24的典型侧视图示意性地图解了半导体制造设备的定位级的定位机构;
图25的典型侧视图图解了半导体制造设备的尺寸检查级的尺寸加查机构;
图26(a)到26(c)的典型视图图解了所述尺度检查机构的操作;
图27的典型视图示意性地图解了用在半导体制造设备中的用于检查每一个产品的平面化的好坏的拾取机构;
图28(a)和28(b)的典型视图图解了被拾取机构判断为无缺陷产品的产品的真空吸附状态,以及覆盖有树脂层的分割前衬底的平坦度状态;
图29(a)和29(b)的典型视图图解了被拾取机构判断为缺陷产品的产品的真空吸附状态,以及覆盖有树脂层的分割前衬底的平坦度状态;
图30(a)和30(b)的典型视图图解了用在表示本发明的第二实施例的半导体制造设备中的分割机构,以及用该分割机构进行分割的状态;
图31的典型视图图示了不能确定衬底的分割位置的状态;
图32的典型视图图示了图解说明本发明的第二实施例的改进的分割机构进行的分割的状态;
图33(a)到33(c)的典型视图图解了在每一个衬底位置对条状体的分割状态;以及
图34的典型视图用于说明覆以传统的硅树脂的衬底的被分割的状态。
具体实施方式
下面结合附图详细描述本发明的优选实施例。在所有用于描述本发明的实施例的附图中,具有相同功能的部件用相同的附图标记表示,不对它们进行重复说明。
第一优选实施例
第一实施例将说明这样一个例子:其中,本发明应用于制造内置于蜂窝电话中的半导体器件(混合集成电路器件)。图1到图29是与制造半导体器件的方法相关的附图,图示了本发明的第一实施例,以及半导体制造设备。图2到图7的附图与第一实施例制造的半导体器件相关。图1(a)到1(c)和图8到29是与半导体制造设备相关的附图。
如图2所示,由本实施例的半导体器件制造方法制造的半导体器件(混合集成电路器件)在外观上包括一个模块衬底2和封装物或者封装体3,所述模块衬底2由方形的低温煅烧层叠衬底构成,所述封装体由覆盖所述模块衬底2的上表面的绝缘树脂组成。
低弹性树脂被用作形成所述封装体的树脂。作为低弹性树脂,可以使用在150摄氏度或者更高温度下弹性模量小于等于200MPa的树脂,或者在150摄氏度或者更高温度下弹性模量在1MPa以上200MPa以下、在25摄氏度的温度下弹性模量为200MPa以上的树脂。已知硅树脂是在150摄氏度或者更高温度下弹性模量在200MPa或者以下的树脂。已知环氧树脂是在150摄氏度或者更高温度下弹性模量在1MPa以上200MPa以下、在25摄氏度的温度下弹性模量为200MPa以上的树脂。在本实施例中,封装体3由硅树脂形成。
如图3所示,在封装体3的背面上设置多个外部电极端子4。图4的视图图示了半导体器件1的背面。大大小小的方块部分分别对应于外部电极端子4。外部电极端子4的边缘被覆以绝缘膜5,包括设置在封装体3的背面上的氧化铝镀膜。没有被绝缘膜5覆盖的部分用作用于连接的实质性外部电极端子部分。在图4中,在由虚线框围绕的区域中的外部电极端子4分别对应于接地电极。
例如,半导体器件1的厚度约为1.6mm,模块衬底2的厚度约为0.75mm。模块衬底2是低温煅烧衬底(低温煅烧氧化铝陶瓷衬底),对应于如图3所示具有层叠结构的衬底。在模块衬底2的上表面、中间层和下表面分别设置导体层7a、7b和7c。设置来导体7d来延伸穿过模块衬底2的各层、电连接任何导体层7a、7b和7c。另外,在模块衬底2的上表面中,在预定的点,设置了凹槽8。即使在这些凹槽的每一个的底部,也设置了一个器件安装导体层7e。通过未图示的被夹在半导体芯片和相应的导体层7e之间的粘合剂,将半导体芯片(有源部件:有源元件)9固定(安装)到相应的导体层7e上。置于每一个半导体芯片9的上表面上的电极以及置于模块衬底2的上表面中的预定导体层7a通过导线10分别相互电连接。各对导体层7a被设置在模块衬底2的上表面中。芯片型电子部件11的电极部分通过焊料12被分别电连接到这些导体层7a对。所述芯片型电子部件11是无源部件(无源元件)比如芯片电阻、芯片电容、芯片电感等。如上所述,电路元件,比如有源元件、无源层等被安装到模块衬底2的第一表面上。
另一方面,绝缘膜5被选择性地形成在模块衬底2的下表面中。所述绝缘膜5部分覆盖相应的单体层7c。形成电源端子、信号端子等的方形外部电极端子沿着模块衬底2的边缘按列设置,尽管它们在中途是不连续的。
如图4所示,从模块衬底2的内部部分地到其每一个边缘设置了也用作外部电极端子的多个接地电极4f。所述接地电极4f等效于使通过绝缘膜5在广大的区域上在模块衬底2的下表面中形成的导体层7c以分区的形式暴露出来而获得的电极。在从绝缘膜5暴露出来的每一个外部电极端子4的表面形成镀膜15(见图3)。尽管在图中内有图示,镀膜15包括对应于下层的第一镀膜和在第一镀膜上形成的第二镀膜。例如,导体层7c等效于在Ag上印刷含Pt的糊状物并对质煅烧而形成的导体层。所述第一镀膜是Au,第二镀膜是Ni。该结构甚至与接地电极4f类似。
如果具体地描述,根据本实施例的半导体器件1是包含功率放大器件(高频功率放大器件)、双工器等的混合集成电路器件1,其工作频率为800MHz或者更高。这样,下面先描述包含本发明的半导体器件1(高频功率放大器件)的蜂窝电话。图5的框图图示了双波段无线通信设备的一部分。该框图图示了在无线通信系统中具有用于GSM系统的放大系统和用于DCS系统的放大系统的高频功率放大器件,以及能够用于这两种同学系统的双波段系统蜂窝电话的一部分。
图5的框图图示了从高频信号处理IC(RF线性)20到天线39的一部分。如图所示,从高频信号处理IC 20发出的GSM信号被发送给用于GSM的放大器(PA)21,该放大器21的输出被耦合器22检测到。耦合器22检测到的信号被反馈给自动功率控制电路(APC电路)23。该APC电路23基于检测到的信号来工作以控制放大器21。类似地,从高频信号处理IC 20发出的DCS信号被发送给用于DCS的放大器(PA)24,该放大器24的输出被耦合器25检测到。耦合器25检测到的信号被反馈给自动功率控制电路(APC电路)23。该APC电路23基于检测到的信号来工作以控制放大器24。
放大器21的输出通过一个输出端子Pout1发送到滤波器26,并通过一个收发切换开关27输入到一个双工器38。天线39被连接到该双工器38的输出端子。类似地,放大器24的输出通过一个输出端子Pout2发送到滤波器35,并通过一个收发切换开关36输入到一个双工器38。
所述收发切换开关27和36响应于来自控制端子cont1和cont2的控制信号而切换,以将天线39收到的信号发到接收端子RX1和RX2。这些信号通过滤波器30和37以及低噪放大器(LNA)31和38被发送到高频信号处理IC 20。该无线通信设备能够进行GSM和DCS通信。
如图5所示,根据本实施例的半导体器件1具有这样的结构:其中,放大器(PA)21和24、耦合器22和25、滤波器26和35、收发切换开关27和36以及双工器38整体形成。
如图6所示,这样的半导体器件1用下述加工步骤制造:准备衬底(S1)、安装电子部件(S2)、形成树脂层(S3)和进行分割(S4)。图7(a)到7(c)分别是典型的剖面图,图示了在各个步骤的衬底的状态。首先准备衬底2a(S1),其包括低温煅烧陶瓷线路板,用于形成半导体器件1的结构的如说明书所示的模块衬底2。
衬底2a被配置为这样的图案:其中,将用于制造半导体器件的方形区域(产品形成部分)按行排列为矩阵形式。图7(a)到图7(c)图示了衬底2a的一部分,也就是单个区域(产品形成部分)2c。一个模块衬底是通过分割和个体分割单个区域形成的。由于单个区域2c的布线结构对应于模块衬底的已经描述过的结构,在此省略其说明。
如图7(a)所示,在每一个区域(产品形成部分)2c的第一表面中形成凹槽8。在每一个凹槽8的底部形成导体层7e。在所述第一表面上形成用于连接每一个芯片型电子部件的两端的电极的导体层7a和线路。在衬底2a的每一个区域2c的相对表面也就是第二表面上的预定点,设置外部电极端子4。除了所述外部电极端子4之外的区域被绝缘膜5覆盖。
这样,如图7(b)所示,进行电子部件的安装。也就是,将半导体芯片9固定到在每一个凹槽8的底部的与之相应的导体层7e上。另外,用导线10将设置在每一个半导体芯片9的上表面上的相应电极以及半导体芯片9的外围导电层7a连接起来。同样,将每一个芯片型电子部件11的两个的电极部分用焊料12与导体层7a对连接起来。电子部件的安装(S2)被包含在半导体芯片9和芯片型电子部件11的安装中,还包括衬底2a的导体层7a和7e、半导体芯片9和芯片型电子部件11之间的电连接。
下面,如图7(c)所示,在衬底2a的第一表面上形成树脂层3a(S3)。树脂层3a这样形成:印刷在150摄氏度或者更高温度下的弹性模量小于等于200MPa的树脂,使之达到预定厚度(例如从0.75mm到0.8mm),然后对其进行去泡工艺和硬化工艺(烘烤处理)。具体地说,印刷硅树脂。在印刷之后,对树脂层中包含的气泡进行去泡处理(去气泡处理)。该去泡处理是这样进行的:将衬底2a置于真空氛围(53hPa)下10到20分钟。烘烤处理这样进行:将衬底2a置于150摄氏度的环境下90分钟。
用硅树脂来防止在安装板上用重熔法安装半导体器件时,封装体中的焊料重熔导致短路。为此,还可以使用在150摄氏度或者更高温度下的弹性模量在1MPa以上、200MPa以下、在25摄氏度的温度下弹性模量大于200MPa的树脂。低弹性环氧树脂就是这样的树脂。
接下来,用喷墨方法或者类似方法,对于缺陷产品,在树脂3a形成的衬底2a的暴露表面也就是第二表面上施加失效标记。在随后的处理中检测该失效标记,从而取消上面做了失效标记的产品。在图6的步骤S3的印刷之前,在通过识别检测到在衬底的上表面上施加的失效标记(预先对衬底的初始缺陷和组装缺陷施加的失效标记)之后,用喷墨方法或者类似方法在与衬底2a的第二表面相同的位置施加失效标记。
接下来,与树脂层3a一起分割衬底2a(S4),以形成如图3所示的半导体器件1。该分割过程是按照主分割工艺和二次分割工艺完成的。主分割工艺是单列分割工艺,也就是将衬底2a分割为条状体,在条状体中,所述区域排为列。所述二次分割工艺是个体分割工艺,也就是依次将所述条状体在所述各区域之间的边界处进行分割,使之被分割为个体而形成半导体器件1。
在本实施例中,主分割工艺(单列分割)和二次分割工艺(个体分割)中的分割是由如图9所示的半导体制造设备43进行的。该半导体制造设备43具有正面和多个可开关的门54。在其正面设置有控制面板46。尽管图中没有具体图示,在该半导体制造设备43内部设置有控制系统,例如能够对各机构部分的驱动控制和通过各种检测获得的检测到的信息(测量到的信息)进行数学处理,并基于所述信息驱动和控制各个部分。
如图8的流程图所示,半导体制造设备43能够进行各种步骤操作,比如下述步骤:准备封装后衬底(S11),单列分割(S12),个体分割(S13),选择缺陷产品(S14),厚度检测(S15)、尺寸检测(S16)、平整度检测(S17)以及选择无缺陷/缺陷产品(S18)。
图10的典型平面图图示了半导体制造设备43的各个工作级及其相关机构。在图10中,设置了单列分割级A、失效标记监测级B、个体分割级C、厚度检测级D、定位级E、尺寸检测级F、无缺陷产品保持级G以及缺陷产品保持级H。这些工作级部分分别由预定的单元加以配置。
在单列分割级A,依次按间距喂送具有树脂层的衬底(线路板)2a(其中,产品形成部分(区域)被布置为矩阵形式),对每一列进行分割。附图标记51和51所指的搁架通过手工依次被设置到一个衬底装载器。衬底2a被放置为堆叠状态,被设置到所述衬底装载器50上,通过一个衬底供应机构52被依次一个一个送出到单列分割级A。尽管图中未图示,所述衬底供应机构52采用推送器结构。衬底2a被所述推送器一个一个送出。然后,通过一个未图示的输送机构,衬底2a被按照间距喂送到所述单列分割级A。在该单列分割级A,每一个衬底2a被一列一列分割,从而形成细长的条状体2g。条状体2g的结构是这样的:其中,所述产品形成部分(区域)排列为一列。
在本实施例中,在分割衬底2a的情况下,进行两个分割,也就是形成条状体2g的主分割工艺(单列分割),以及在个区域(产品形成部分)之间的边界处分割所述条状体2g以形成个体化的区域的二次分割工艺(个体分割)。这些分割是由分割机构比如如图1(a)和图1(b)所示的机构完成的。附带说明,即使在下文中将上文所说明的简称为“衬底2a”,在知道个体分割的说明中,它的意思仍然是指具有树脂层3a的衬底2a。
所述分割机构包括一个用于将衬底2a(线路板)置于其上表面而使得树脂层3a用作上表面的基座(输送滑道)55,以及与输送滑道55的上表面和置于该输送滑道55上的衬底2a的树脂层3a相面对的第一装置部分(支承体)56。设置第二装置部分(夹钳)59,其这样设置,使得上夹钳57和下夹钳58被定位在衬底2a的伸出的线路板部分2j的上表面一侧和下表面一侧,所述衬底2a被放置在所述输送滑道55上,使得其一部分向分割位置一侧伸出所述输送滑道55的一个边缘(图中为右边缘)。如图1(a)所示,夹钳59具有这样的姿态:夹住衬底2a的伸出的线路板部分2j。该夹钳包括从侧面以不接触衬底2a和树脂层3a的状态(非接触状态)以平坦状态置于输送滑道55上方的平板,它在起始位置称为“夹钳”。该夹钳59在起始位置被设置为:上夹钳57和下夹钳58被保持在伸出的线路板部分2j的对面,在它们之间有一个从约0.2mm到0.3mm的间隙。
在衬底置于输送滑道55上的状态下,在衬底2a的上侧的树脂层3a和支承体56的下表面之间形成有预定大小的间隙。这是为了:当向上转动夹钳以用其下夹钳58抬高所述伸出的线路板部分2j时,首先使置于衬底2a的上表面上的树脂层3a与支承体56的右边缘接触,从而在其接触位置分割衬底2a(以及树脂层3a)。衬底2a的上表面上的树脂层3a首先与支承体56接触的部分,也就是右边缘,被称为支点或者支承点56a。
支承体56的下表面被制为平坦的,使得,当伸出的线路板部分2j被强制向上时,具有树脂层的衬底2a首先与支点56a接触。树脂层3a和支承体56的下表面之间的间隙也被设置为从约0.2mm到0.3mm。
随着夹钳59在向上的方向上的旋转,下夹钳58使伸出的线路板部分2j被强制向上。因此,以支点56a为中心,对衬底2a施加了弯曲应力,从而在与支点56a接触的衬底部分发生分离作用。这样,所述支点和从该支点向下延伸的线段的位置被称为分割位置。
为了方便衬底2a的分割,如图1(a)所示在衬底2a的第二表面(图1中的下表面)中形成槽(分割槽)2p。分割槽2p按照预定的间隔设置。尽管在图1(a)中用实线指出了在右端一侧首先要被分割的部分(线段),即使在衬底2a的下表面一侧也提供了槽(分割槽)2p,它与这样的线段一致。每一个槽2p被形成为具有V形断面的槽,这样,其中容易发生应力集中。在随后用于说明分割的附图包括图1中,只在图1(a)中图示了分割槽2p,而在图1(b)以及随后的图面中都省略了。
图示于左侧的输送爪60按间距喂送躺在输送滑道55上的衬底2a。在首次分割操作时,首先要被分割的部分与其相应的分割位置对准。在此设置之后,通过所述按间距的喂送(pitch-feeding),每一个分割槽2p总是被置于对应的分割位置。
所述夹钳59可以分别在上下方向从置于所述起始位置的状态开始被旋转。对于夹钳59的旋转,可以将夹钳59配置为这样:以所述支点为中心,能够在向上的方向上从起始位置旋转至少80度到120度,在向下的方向上,能够在正向和反向旋转超过至少约10度到45度。
在这样的分割机构中,如图1(b)所示,以支点56a为中心,向上旋转置于初始位置的夹钳59,从而使伸出的线路板部分2j上摆而使之接触设置在支承体56处的支点56a,从而分割衬底2a(第一分割)。但是,在这样的单回程方向的旋转中,如后面所述,即使由陶瓷指出的衬底2a被分开了,衬底2a的上表面上的树脂层的表面层部分仍然没有被分开,如图1(b)右侧的放大图所示,因此发生了未被分开的树脂部分3s的情况。也就是,分割部分(分割线)62产生了在树脂层3a当中停下来的状态。
这样,如图1(c)所示,在与第一分割的旋转方向相反的方向旋转夹钳59,使伸出的线路板部分2j摆动到输送滑道55的上表面以下,从而在被第一分割分开的位置(分割部分62)处将衬底2a完全分割开(第二分割)。在第二分割中,与图1(c)下方的放大图中的上图的情况所示,由陶瓷构成的被分割开的衬底的断面首先相互碰在一起,从而有张应力作用于未分割开的树脂部分3s。结果,分割部分(分割线)62的前端继续扩展到未被分割开的树脂部分3s,如图1(c)下方的放大图所示,从而,未被分割开的树脂部分3s最终也被完全分割开。附带说明,将在说明单列分割机构详细说明第一分割和第二分割使用的旋转角度等。
单列分割机构和个体分割机构的基本配置如图1所示。但是,单列分割机构与个体分割机构的不同之处在于,例如,由于前者的分割宽度与后者相比较大,因此在结构上输送滑道55和支承体56要做得宽大一些,需要使支承体56具有刚性,因为有较大的力作用于支承体56,并且第一分割角度较大。附带说明,在说明对单列分割机构和个体分割机构的说明中,用相同的命名和附图表记来说明执行相同的动作的部分。
下面沿着半导体制造设备43的各级的布置的方向来说明各个部分。如图11和图12所示,用于在其上表面放置每一个衬底2a的输送滑道55被设置在单列分割级A部分。由衬底装载器50将一张衬底2a送到输送滑道55。该衬底2a由图11和图12中的输送爪60按间距喂送到右侧。输送爪60由支承臂61支承。支承臂61连接到一个未图示的驱动单元,执行按间距喂送和间歇操作,以依次将衬底2a输送到其对应的分割位置。一个支承体56位于输送滑道55右端的上方。支承体56包括具有支点或者支承点56a的下部部分和一个连接到该下部部分的板形部分65。一个可垂直运动的缸66的活塞杆66b固定到该板形部分65的上端,用来通过活塞杆66b的竖直运动上下移动支承体56。
当将衬底2a放置到输送滑道55上时,将支承体56升高。
上面所说的夹钳59被置于输送滑道55右端的延长线上。下夹钳58被固定到一个支承块68上,后者可以关于旋转中心67竖直旋转(见图11)。另外,上夹钳57的两端用螺栓69固定。支承块68的两端被固定到其相应的可旋转的轴71a和71b,所述轴由支承件70a和70b分别支承。一个旋转轴71a的一端被固定到支承块68,一个从动轮72被固定到其另一端。同样,另一个旋转轴71b通过一个轴承由支承件70b可旋转地支承。
从动轮72被安装在一个驱动带76上,或者被安装到分割摆动马达73的旋转轴74上的驱动轮75。这样,在单列分割摆动马达73的正反旋转驱动下,所述旋转轴71在正反方向被旋转。结果,夹钳59被竖直旋转。如图12所示,旋转中心被设置在与支承体56的支点56a重合的位置。
下面描述单列分割机构和个体分割机构中所述夹钳的上下摆动的旋转角度。图19和图20图示了由发明人进行的试验和分析所获得的数据。图19的曲线图图解了衬底的单列分割的上摆角和覆盖衬底的剩余树脂量(未被分割的树脂部分的厚度)之间的关系。当树脂层3a的厚度被设定为800微米时,例如,从图19的曲线可以看到,由陶瓷形成的衬底2a在约20度的上摆角被分割(见曲线图中点P所示)。当上摆角为70度时,未被分开的树脂部分的厚度(剩余树脂量)为约250微米。当上摆角为80度时,剩余树脂量(厚度)变为大约220微米。可以理解,当依次增大上摆角时,剩余树脂量依次变薄。当上摆角被设置为180度时,大多数情况下都能完全分割开,但是由于各机构部分之间的布局关系,难以采用180度的上摆角。
这样,在将上摆角设置为120度的情况下,在分割条状体2g时检查在二次分割时何时完全分开。图20的曲线图图解了进行衬底个体分割时衬底分割位置和在这些位置的切割角(下摆角)之间的关系。
衬底2a中所述各区域(产品形成部分)被布置为矩形的矩阵形式,具有一个未被使用的框形部分2s,该框形部分围绕着以矩阵形式布置的所述各区域(产品形成部分)2c,如图10所示。这样做是考虑到了产品的可靠性。这样,当进行主分割工艺以形成条状体2g时,在第一分割时伸向所述夹钳59一侧的框部分80的存在形式是:如图20所示,在对应于衬底位置的7个点(编号0到6)处依次进行分割。图33(a)到33(c)图示了在各衬底位置处的分割(分割位置0,1和6)。附带说明,下面对分割工艺的说是按照图1的配置。图33(a)图示了框部分80被夹钳59强制抬起从而在分割位置0被分割的状态。图33(b)图示了第一区域(产品形成部分)2c在分割位置1被向上摆动(旋转)而实现其分割的状态。图33(c)图示了将最后一个区域(产品形成部分)2c向下摆而将其与框部分81(在分割位置6)分割开的状态。框部分81被置于输送滑道55上。由于这些长度不大的框部分80和81的存在,在第一分割的情况下,相对于夹钳被置于起始位置的状态,以向下的26度的下摆角就能完全分割开条状体。在最后分割的情况下,在28度的下摆角就能完全分开。图中的角度被标以负号(-)是因为置于起始位置的夹钳被向下摆动(旋转)。可以理解,在衬底位置1到5的各个分割的情况下,可以在-11度到-15度的下摆角范围实现条状体的完全分割。这些数据对应于树脂层由硅树脂形成的情况。
根据发明人的其它试验的结果,可以知道,当在单列长度被设定为约75mm的情况下上摆角为80度和90度时,分别在大约40度和50度的下摆角能够分割衬底。
从上述实验结果,发明人发现,当在分割衬底时增加上摆角时,可以使下摆角较小,而如果相反,使上摆角变小,则需要增加下摆角。
第一实施例显示了这样的例子:其中,在每一个单列分割和个体分割进行第一分割的情况下,置于起始位置的夹钳59被旋转到90度的上摆角;在随后的第二分割的情况下,夹钳59在相反的方向被旋转,被旋转到从起始位置向下到达20度的角位置。这里,如果将第一分割的树脂剩余量(厚度)设定为0.1mm或者更小,则在第二分割时,可以在较小的角度可靠地分割衬底。
下面描述树脂层3a由低弹性环氧树脂组成的情况。图21的曲线图图解了在分割衬底(其中的树脂层由具有低弹性模量的环氧树脂组成)时上摆角和覆盖衬底的剩余树脂量(未被分割的树脂部分的厚度)之间的关系。
根据发明人的实验结果,可以知道,当在单列长度被设定为约75mm的条件下上摆角为30度和40度时,可以在大约30度的下摆角分割所述衬底。
从上述实验结果,发明人发现,如果在分割衬底时增加上摆角,则可以使下摆角较小,而相反地,如果上摆角较小,则需要增大下摆角。
当树脂层3a由低弹性环氧树脂形成时,在每一个单列分割和个体分割进行的第一分割中,置于起始位置的夹钳59被旋转到40度的上摆角;在随后的第二分割中,夹钳59在相反的方向被旋转,被旋转到从起始位置向下到达30度的角位置。这样就可以实现完全分割。
图13(a)到图13(d)图示了在单列分割机构中通过第一分割和第二分割形成条状体2g的方法。如图13(a)所示,将衬底2a定位和置于输送滑道55的上表面上。
接下来,如图13(b)所示,将夹钳59关于支点56a向上旋转90度(正向旋转),进行第一分割。通过这个旋转,从所述输送滑道55的一个边缘(右边缘)伸出的伸出的线路板部分2j被所述下夹钳58强制向上,从而使要被分割的部分与支承体56的支点56a接触。如图13(c)所示,进一步抬高夹钳59,使得关于支点56a有弯曲应力作用于所述伸出的线路板部分2j。这样,如上所述,衬底2a被完全分开,从而使分割部分62切入树脂层3a。但是,此时,如上所述,在树脂层3a中仍然留有未被分割的树脂部分3s,从而衬底2a处于尚未被完全分开的状态。附带说明,在图13(a)到图13(d)中,用黑圈表示旋转中心67。旋转中心67与支点56a重合。
接下来,如图13(d)所示,在反方向旋转夹钳59,使上夹钳57向下推动伸出的线路板部分2j以进行第二分割。关于支点56a从夹钳59的起始位置将其旋转和向下移动约35度的角度。也就是,从起始位置将夹钳59正向旋转90度,然后反向旋转125度。结果,衬底2a进入被输送滑道55的右边缘和输送爪60或者支承体56保持的状态。然后,进一步在反方向旋转夹钳59,从而使张应力作用于所述未被分割的树脂部分3s,如图13(d)的右下角的放大图所示。也就是,由于弯曲,由陶瓷构成的被分割开的衬底2a的端面首先相互接触,从而张应力作用于所述未被分割的树脂部分3s。这样,分割部分(分割线)62的前端继续扩展到未被分割的树脂部分3s,从而,所述未被分割的树脂部分3s最终也被完全分割开。这个过程是瞬间完成的。这样,就如图10所示形成了条状体2g。条状体2g导致这样的结构:其中的多个区域(产品形成部分)被排为一列。
图14的典型视图图示了衬底的单列分割,图解了第一实施例的改进。在图14中,即使在树脂层3a的表面中都形成了槽(分割槽)3p,与分割槽2p一起使得更容易进行分割。这样在树脂层3a的表面中形成分割槽3p使得有可能与分割槽2p的存在一起精确地确定每一个分割位置(分割线),从而使得最终形成的半导体器件1的大小恒定。
下面结合图15到图18以及图22(a)到图22(d)说明失效标记检测级B和个体分割级C。在单列分割级A中通过单列分割形成的条状体2g通过未图示的输送机构被输送到输送滑道55上,其中设置有失效标记检测级B和个体分割级C。所述输送机构例如用作马达驱动的输送爪,它是一般常用的喂送机构。在图15和图16中图示了包括输送滑道55、置于输送滑道55的右边缘的具有支点56a的支承体56以及置于输送滑道55的右边缘的延长线一侧的夹钳59的机构。由于个体分割机构在结构上类似于单列分割机构,类似的部件使用与单列分割机构相同的名称,附图标记则标以撇号(’)。特别是,省略了结构和操作与单列分割机构相同的部件的说明。
个体分割机构的输送滑道55中设置有失效标记检测机构,用于检测条状体2g的下表面上是否存在失效标记。个体分割机构中的夹钳59中设置有一个具有选择机构的结构,用于取消在个体分割时具有失效标记的产品(半导体器件)。所述夹钳59的结构是这样的(滑动结构),使得,当接收到具有失效标记的半导体器件时,夹钳59就滑动到侧面并切换。图15和图16的附图图解了夹钳接收到没有失效标记的半导体器件的姿态。图17和图18图解了夹钳接收到具有失效标记并使之被忽略而允许缺陷产品存储盒88保存相应的缺陷半导体器件的姿态。
如图15所示,夹钳59′具有上夹钳57′和下夹钳58′,位于在水平方向延伸的输送滑道55’右端延长线一侧。如图16所示,一个支承体56’置于输送滑道55’右端的上方少许。
为了使输送滑道55’引导细长的条状体2g,在输送滑道55’的上表面上设置了以对引导件83,在其之间具有一个间隔,允许一个条状体2g通过并引导之。所述引导件83用螺栓84被固定到所述输送滑道55’上。输送滑道55’的由所述条状体2g通过的部分的结构形成为透明体85,通过设置在输送滑道55’下方的失效标记检测机构来探测在条状体2g的每一个区域(产品形成部分)是否存在失效标记。该失效标记检测机构包括一个将光线作用于该透明体85上的投影仪86,以及检测所述条状体2g的下表面的监视摄像机87。失效标记检测机构的信息被传送给控制系统进行处理。根据该信息操纵一个选择机构来允许将缺陷产品分出并送到如图18所示位于夹钳59’下方的缺陷产品存储盒88中。
所述个体分割机构的支承体56’的分割力小于单列分割机构的支承体56。这样,支承体56’的刚度可以小于用在单列分割机构中的支承体的刚度。支承体56’结构可以设计为薄至大约3.5mm,例如。所述支承体56’的优点是可以有效利用该支承体56’上方的空间区域。支承体56’的两端用螺栓84分别固定到引导件83上。支承体56’可以是单层结构或者可以是双层结构等。
被分割摆动马达73’控制为可以正反旋转的支承块68’可滑动地在垂直于条状体2g的输送方向的方向(横向)控制所述下夹钳58’。该下夹钳58’被固定到一个滑动部分89,该滑动部分89在所述支承块68’上滑动。图中省略了滑动机构。所述个体分割机构被配置为将所述分割摆动马达73’的驱动轮75’通过耦合95’直接连接到旋转轴71a’,以正反旋转支承块68’。
三个细长的引导件90用螺钉被固定到所述下夹钳58’上。例如,由中继引导件90和从条状体2g的运动方向看设置在右侧的引导件90形成缺陷产品滑道92。图15的状态显示了无缺陷产品滑道91能够接收每一个无缺陷产品的方式。所述无缺陷产品滑道91设置有一个阻挡器93,后者设置在所述无缺陷产品滑道91上,以接收在倾斜的无缺陷产品滑道91中滑动的半导体器件1。
在接收每一个缺陷产品的姿态下,所述下夹钳58’滑向左侧(在条状体2g的运动方向上看)。这样,缺陷产品滑动92如图17所示接收被分割和个体化的半导体器件1。缺陷产品滑动92没有设置阻挡器。这样,通过在倾斜的无缺陷产品滑道91上滑动而被分出的半导体器件1被容纳到缺陷产品存储盒88中,如图18所示。
如图15所示,上夹钳57’在下夹钳58’滑动的方向上延伸得比下夹钳58’长,使得上夹钳57’总是面对滑动的下夹钳58’,上夹钳57’的两端用螺钉被固定到支承块68’上。
图15图示了接纳每一个无缺陷产品的夹钳59’的姿态,图16图解了在开始个体分割之前或者在完成分割之后返回到起始位置的夹钳59’的状态,图17图示了接纳或者取出每一个缺陷产品的夹钳59’的姿态,图18图解了进行个体分割并被保持在倾斜状态的夹钳59’的状态。
图22(a)到22(d)图示了在个体分割机构中用第一分割和第二分割完成的个体化分割,也就是形成每一个半导体器件1的方法。如图22(a)所示,将一个条状体2g定位并置于其相应的输送滑道55’的上表面上。
接下来,如图22(b)所示,将夹钳59’关于支点56a’向上旋转大约120度(正向旋转),进行第一分割。通过这个旋转,从所述输送滑道55’的一个边缘(右边缘)伸出的伸出的线路板部分2j’被其相应的下夹钳58强制向上,从而使要被分割的部分与支承体56’的支点56a’接触。如图22(c)所示,进一步抬高夹钳59’,使得关于支点56a’有弯曲应力作用于所述伸出的线路板部分2j’。这样,如上所述,条状体2g被完全分开,从而使分割部分62’切入树脂层3a。但是,此时,如上所述,在树脂层3a中仍然留有未被分割的树脂部分3s’,从而条状体2g处于尚未被完全分开的状态。附带说明,在图22(a)到图22(d)中,用黑圈表示旋转中心67’。旋转中心67’与支点56a’重合。
接下来,如图22(d)所示,在反方向旋转夹钳59’,使上夹钳57’向下推动伸出的线路板部分2j’以进行第二分割。关于支点56a’从夹钳59’的起始位置将其旋转和向下移动约30度的角度。也就是,从起始位置将夹钳59’正向旋转120度,然后反向旋转150度。结果,条状体2g进入被输送滑道55’的右边缘和相应的输送爪60’或者支承体56’保持的状态。然后,进一步在反方向旋转夹钳59’,从而使张应力作用于所述未被分割的树脂部分3s’,如图22(d)的右下角的放大图所示。也就是,由于弯曲,由陶瓷构成的被分割开的衬底2a的端面首先相互接触,从而张应力作用于所述未被分割的树脂部分3s’。这样,分割部分(分割线)62’的前端继续扩展到未被分割的树脂部分3s’,从而,所述未被分割的树脂部分3s’最终也被完全分割开。所述分割部分(分割线)62’的扩展是瞬间发生的。这样,每一个衬底2a通过个体分割形成模块衬底2,树脂层3a形成封装体3。
所述下夹钳58’的滑动部分基于所述失效标记检测机构的信息被控制。这样,被当作无缺陷产品的每一个半导体器件1被置于所述下夹钳58’的无缺陷产品滑道91上,而被视为缺陷产品的每一个半导体器件1被回收到所述缺陷产品存储盒88中。
尽管在本实施例中只有下夹钳58具有在取消具有失效标记的每一个产品时向侧面滑动的结构,但是,无论是上夹钳57还是下夹钳58都可以具有这样的向侧面滑动的结构。
置于所述个体分割级C的半导体器件1被个体输送机构97依次拾取输送到接下来的多个级。在图10中,个体输送机构97被配置为使五个臂98延伸在所述各级上,通过连接到其前端(但是未图示)的下方的部分的真空吸附工具用真空吸附和保持所述半导体器件1,从而将半导体器件1输送到下一级。
在厚度检测级D设置有厚度检测机构。如图23所示,在厚度检测级D的台100的侧面设置有激光传感器101a和光接收器101b。根据激光102的照射和接收到的光量,测量置于台100上的半导体器件1的厚度。这样测量到的信息被传输到控制系统进行处理。与之有关的计算处理由控制系统进行,以对缺陷产品或者无缺陷产品作出判断。将该信息存储起来。最后的级设置有拾取机构,拾取半导体器件1并将无缺陷产品输送到无缺陷产品存储单元,将缺陷产品输送到缺陷产品输送到一。厚度检测信息也等效于由拾取机构判断每一个产品的好坏的信息。如果产品被判断为有缺陷,那么,即使其它的检测信息将其判断为无缺陷,它也要被输送到缺陷产品存储单元。
在定位级E中设置有一个定位机构。如图24所示,与所述半导体器件1相关,设置了逼近置于定位级E的台105上的方形半导体器件1并在该方形半导体器件1的对角线24上与之间隔开的一对定位爪106。在所述一对定位爪106的相对的前端表面上分别提供凹槽107,其底部形成为直角凹槽,对应于方形半导体器件1的一对角部。这样,所述一对定位爪106与置于台105上的半导体器件1相关地相对于中心灵活移动,使得半导体器件1的中心被定位到台100的中心,从而完成其定位。尽管在本实施例中所述定位使用所述一对定位爪完成的,但是本发明不限于此。例如,可以采用使用四个定位爪进行定位的方法。
在尺寸检测级F设置了用于检测每一个半导体器件1的尺度的尺寸检测机构。如图25和图26(a)到26(c)所示,尺寸检测级F的台110具有从上到下穿过台110的预定尺寸的检测孔111。一个被控制为可以上下运动的竖直轴112被插入该检测孔111中。该竖直轴112的上端用作基础113,将半导体器件1置于其上。
在所述检测孔111的上端部分设置一个将所述半导体器件1向中心引导的槽穴部分114。所述检测孔111用作与半导体器件1相似的孔,半导体器件1可以以轻微的间隙插入。检测孔111例如用作比半导体器件1的规定尺寸大大约170微米的孔。不能被插入检测孔111中而如图26(c)所示在检测孔111中倾斜的半导体器件1就被判断为在尺寸上有缺陷。
所述槽穴部分114形成为与半导体器件1相似的四边棱锥形凹槽,用于将被输送到台111的半导体器件1引导到检测孔111中。
台110的性质被形成为圆柱体的形式,其上部在两级上变薄。在上一级的上部圆柱形部分115上,设置了多个通光孔116与检测孔111交叉。在图26(a)到26(c)中,设置了三个通光孔116。在外侧通光孔处设置投影仪(光发射器)117,在其它的外侧通光孔处设置接收从投影仪117发射的光118的光检测器19。一个通光孔111设置在一个方形,两个通光孔111在垂直于它的发过那些平行设置,从而增强尺寸检测的可靠性。所述投影仪117和光检测器119安装在形成于中间圆柱部分120中的安装孔121上方。连接到投影仪117和光检测器119的电源线117a和119a通过所述安装孔121被连接到控制系统,比如预定的控制器。
在进行尺寸检测时,将半导体器件1输送到尺寸检测级110的槽穴部分114。如图26(a)所示,接纳半导体器件1的竖直轴112被升高,并在预定高度停止,在这里其上端被定位到槽穴部分114的下部。因此,被输送到槽穴部分114内的半导体器件1被引导到槽穴部分114,使得半导体器件1被置于竖直轴112的上端。
接下来,如图26(b)所示,将竖直轴112降低到预定高度(参考位置)。在此状态下,在半导体器件1紧密地置于竖直轴112的平坦基部113的上方的情况下,光118在半导体器件1上方通过。因此,光118能够被对应的光检测器119接收到。这个可接收到光的状态被定义为无缺陷产品。当半导体器件1不能被插入检测孔111而如图26(c)所示在基部113上方倾斜时,从对应的投影仪117发出的光118射到半导体器件1上而不能到达对应的光检测器119。这个结果产生尺寸缺陷信息。
关于尺寸测量到的信息被输送到控制系统进行处理。与之相关的计算处理由控制系统进行以对无缺陷/缺陷产品进行判断。存储该信息。这样产生了由在最后级拾取半导体器件1的拾取机构对无缺陷/缺陷产品进行分离的指定信息。这样,尺寸检测信息还等效于由拾取机构判断每一个产品的好坏的信息。如果产品被判断为有缺陷,则即使其它的检测信息将产品判断为无缺陷,所述产品也要被输送到缺陷产品存储单元。
所述拾取机构被设置在所述尺寸检测级F、无缺陷产品保持级G和缺陷产品保持级H上。所述拾取机构被配置为:根据尺寸检测级F对拾取的半导体器件1的平整度的好坏的判断信息(该信息基于后面将要描述的由拾取机构对产品的平整度进行的检测)以及厚度检测/尺寸检测的通过/不通过信息,将被保持的半导体器件1输送到无缺陷产品保持级G的无缺陷产品存储单元或者缺陷产品保持级H的缺陷产品存储单元。
如图27所示,拾取机构124具有将半导体器件1真空吸附到其下端表面上的工具(吸附嘴)125。该工具125由一个驱动单元126如图10所示三维移动和控制。也就是,工具125被连接到对应于驱动单元126的一部分的一个臂127的前端下表面。该臂127由驱动单元126三维移动。如图27所示,管道或者管道系统128被连接到该工具125,一个真空源129连接到该管道128。有控制系统进行开关操作的电磁阀130,以及节流阀131,被以连通状态连接到管道128的中间点。用于测量工具125中的真空度的数字真空计132连接到所述电磁阀130和所述工具125直角的管道128。
当在所述尺寸检测级F拾取所述半导体器件1时,测量所述工具125中的真空度。在图27中,简单地用线指示尺寸检测级F的台10。该工具125在真空状态下吸附和保持由半导体器件1的由树脂形成的封装体3的表面一侧。因此,由数字真空计132测量的真空度在硅树脂的表面起伏或者呈波浪形时会有极大的变化。
图28(a)和28(b)的典型视图图解了被拾取机构124判断为无缺陷产品的产品的真空吸附状态,以及封装体的表面的平整度的状态。图28(b)图示了封装体3在预定厚度时的平整度。低点和高点之间的差小于或等于100微米。附带说明,在图28(b)中,封装体的尺度a和b为a=7mm,b=7mm,例如。
当对应于封装体3的表面的硅树脂表面的平整度如图28(b)所示令人满意时,由工具125的下端的真空吸附表面真空吸附半导体器件1,在所述真空吸附表面上的由弹性体形成的环125a基本上在整个圆周上接触所述封装体3,真空的泄漏减少了,因而增加了工具125的真空度(真空压强)。
图29(a)和29(b)的典型视图图解了被拾取机构124判断为缺陷产品的产品的真空吸附状态,以及封装体3的表面的平整度的状态。图29(b)图示了封装体3在预定厚度时的平整度。低点和高点之间的差达到了150微米。
当对应于封装体3的表面的硅树脂表面的平整度如图29(b)所示不令人满意时,由工具125的下端的真空吸附表面真空吸附半导体器件1,在所述环125a的一部分不与封装体3接触,在它们之间形成的间隙133变大。这样,空气进入工具125,因而工具125的真空度(真空压强)降低。
因此测量工具125中的真空度。关于所测量的真空度的信息被送往控制系统。该控制系统在真空度地狱预定参考真空度时将半导体器件1判断为平整度不合格的产品开裆真空度大于或等于参考真空度时将半导体器件1判断为无缺陷的产品,并根据上面所说的判断结果控制拾取机构。
另一方面,在所述无缺陷产品保持级G中设置一个托盘135作为无缺陷产品存储单元。在所述缺陷产品保持级H中设置一个缺陷产品存储盒作为缺陷产品存储单元。这样,当厚度检测信息、尺寸检测信息和平整度检测信息中的任何信息被视为有缺陷时,拾取机构124就在控制系统的控制下将相应的半导体器件1输送到缺陷产品存储盒136。当所有的信息都被判断为令人满意时,对应的半导体器件1被装到托盘125中,作为无缺陷产品。如图10所示,用于保持和容纳托盘135的搁架138被置于所述无缺陷产品保持级G中。所述托盘135被按照间距从搁架喂送到无缺陷产品存储位置。当托盘135装满时,其被送到托盘回收台139。在托盘回收台139上的托盘135被输送到预定的位置。
根据第一实施例,带来了以下优点:
(1)印刷硅树脂形成树脂层3a,之后使之接受去泡处理和硬化处理(烘烤处理)。在处理时间长的去泡工艺中,树脂中包含的重物质比如填料从上表面一侧下沉到在其下表面的衬底(线路板)2a一侧。结果,树脂层3a的表面成为难以撕裂的树脂成份的一个层。这样,在将衬底折回树脂层3a一侧进行分割的情况下,即使分割衬底2a时,压力仅仅作用于树脂层3a的表面层中的树脂成份层。因此,树脂部分仍然保留而没有分割衬底2a(留下了未被分割的树脂部分)。在本发明的分割方法和半导体制造设备中,通过将其59的下夹钳58使陶瓷形成的线路板(衬底2a,条状体2g)的伸出的线路板部分2j强制向上(上摆),将某些伸出的线路板部分2j压向一个支承体,从而在弯曲应力的作用下进行第一分割。之后,将位于上方的夹钳59向下旋转摆动(下部),以使上夹钳57向下压所述伸出的线路板部分2j,从而再次在第一分割部分进行反向分割,作为第二分割。由于第二分割允许张力作用于剩余的薄的未被分割的树脂部分3s,未被分割的树脂部分3s被撕开。这样,就能够进行完全的分割。通过单列分割和个体分割完成个体化,从而制造出每一个半导体器件1。
(2)在单列分割和个体分割中,每一个线路板的分割位置确定在支点56a,由形成在线路板中的分割槽2p确定所述分割位置(分割线)。因此,可以使得最终形成的半导体器件1的尺寸恒定。这样,就正确了用户端的安装可靠性。
(3)由于在上摆时树脂层3a的切割残余被设定为小于等于0.1mm,在下摆时,不需要对线路板施加必需的荷载之外的荷载就能分离线路板。因此,能提供质量稳定的树脂封装产品。
(4)根据本实施例的半导体制造设备的结构中,强制伸出的线路板部分2j的向上或者下压伸出的线路板部分2j的夹钳59保持伸出的线路板部分2j时不是直接夹住所述伸出的线路板部分2j。尽管置于所述输送滑道55上的线路板被保持时也是被夹在输送滑道55和支承体56的支点56a之间,在该分割部分并不存在电子部件。因此,分割的进行不会损坏线路板和安装部件,因此可以得到质量优异的树脂封装产品。
根据第一实施例,从上述(1)到(4)明显可见,不容易发生分割故障,可以得到高度可靠的半导体器件。还可以提高合格率。结果,可以以低成本提供质量优异的半导体器件。还可以,例如,为蜂窝电话提供半导体器件。
(5)在根据第一实施例的半导体制造设备中,输送通过个体分割形成为半导体器件1的产品的拾取机构124在最后级用工具125真空吸附和保持半导体器件1,但是在保持状态下测量真空度。然后,基于关于真空度的信息,控制拾取机构124。当测得的真空度大于或等于参考真空度时,拾取机构124将半导体器件1输送到相应的无缺陷产品存储单元。当真空度小于参考真空度时,拾取机构124将半导体器件1输送到相应的缺陷产品存储单元。这样,只有封装体3的表面的平整度令人满意的产品才能出货。结果,在用户进行安装半导体器件1的工作时,可以可靠地拾取每一个半导体器件1,从而可以进行令人满意的安装。
(6)根据本实施例的半导体制造设备在下述方面具有优异的特征:在条状体2g的状态下,检测在形成树脂层3a时在表面上设置了失效标记的衬底2a,当分割和个体化条状体2g时,可以选择和淘汰被个体化的产品。
(7)根据本实施例的半导体制造设备具有另外一个优异的特征:由于可以检测每一个个体化的半导体器件1的厚度,可以由拾取机构124淘汰每一个有缺陷的产品,只有无缺陷产品才能被装入托盘135。
(8)根据本实施例的半导体制造设备具有另外一个优异的特征:由于可以检测每一个个体化的半导体器件1的尺寸,可以由拾取机构124淘汰每一个有缺陷的产品,只有无缺陷产品才能被装入托盘135。
(9)根据本实施例的半导体制造设备能够精确可靠地分割衬底2a和条状体2g。预先设置了失效标记的半导体器件1在进行个体化分割时可以被淘汰。另外,拾取机构124能够根据在各个检测级检测的厚度检测信息、尺寸检测信息和平整度检测信息来进行缺陷产品的淘汰。这样,根据本实施例的半导体制造设备还有一个优异的特征:可以以高合格率制造高质量的半导体器件1。
(10)自动分割的实现使得可以批量生产树脂封装产品,使得容易扩大围绕衬底的安装区并适应其尺寸,使得能够适应尺寸的缩小和封装的多样化。
(11)使用根据本实施例的半导体制造设备,还可以制造低弹性树脂封装的产品,这样,在客户进行二次安装时,可以防止封装体3内的焊料重熔时导致短路。
(12)通过使用根据本实施例的半导体制造设备,可以提高半导体器件的质量,减少其加工成本。
(13)通过使用根据本实施例的半导体制造设备,还可以降低高频模块部件的成本。
(14)通过使用根据本实施例的半导体制造设备,可以缩短TAT(周转时间:产品开发周期)
(15)基于激光或者切片机的分割涉及的问题是,由于切割碎屑或者碎片的飞溅和粘附,以及所包含的石英的切割,切割部分变为白色的。相反,本实施例可以获得干净的分割面。
第二优选实施例
第二实施例图示了一个例子,其中,在半导体制造设备中,可以令人满意地进行线路板的分割,并能够精确地设定分割线路板的位置。图30(a)和30(b)的典型视图图解了切割覆有树脂层的衬底的切割机构及其切割状态。
如第一实施例所述,通过印刷形成的树脂层3a的表面由于存在波浪形等而具有低的平整度。当波浪形严重时,当衬底2a的伸出的线路板部分2j被强制向上时,树脂层3a不与支承体56的支点56a接触,而是一个波浪形141的顶部142与支承体56的下表面接触,如图31所示。结果,在这种情况下由于施加分割力的位置与支点56a的位置不一致,即使分割槽2p基本上位于支点56a的正下方,分割也不一定从每一个分割槽2p的位置开始,从而担心分割位置不规范。
第二实施例图示了解决上述分割失灵问题的技术。在第二实施例中,支承体56被设计为:其与输送滑道55面对面设置的下表面成为如图30(a)所示的平坦表面。向输送滑道55伸出的伸出条状体143被设置在支承体56的下表面的右端。所述伸出的条状体143采用这样的减缩断面:向下逐渐收细。将该伸出条状体143做得较宽,这样就能与较宽的衬底2a和条状体2g线性接触和支承之,以便对它们进行分割。所述伸出条状体143的前缘构成支点56a。
根据这样的分割机构,当夹钳59如图30(b)所示上摆时,下夹钳58强制伸出的线路板部分2j向上。随着其上摆,对应于伸出的条状体143的前端的支点56a首先与树脂层3a的表面接触。由于伸出的条状体143的前端是尖锐的,伸出的条状体143在某种程度上啮合到树脂层3a中。但是,其啮合的位置对应于与每一个分割槽2p面对的位置。因此,可以在分割槽2p处精确可靠地进行分割。这样,半导体器件1的尺寸总是保持恒定。
从上面的描述可以理解,伸出的条状体143的伸出长度被设定为这样的长度,使得在伸出的条状体143的前端与槽(分割槽)2p接触并啮合到其中的状态下,树脂层的表面不与支承体56的下表面接触。
图32图示了对本发明第二实施例的改进。该例子用作这样的机构:伸出的条状体143的伸出表面的一个表面被设定为垂直于输送滑道55的上表面的表面,使树脂层3a的波浪形的突出部分或者顶部难以接触连接到其竖直表面144的支承体56的下表面以及该竖直表面144,从而进行令人满意的分割。
上面基于实施例具体描述了本发明。但是本发明不限于这里的实施例。不用说,在不脱离本发明的实质的范围内,可以对本发明进行各种修改。

Claims (18)

1.一种制造半导体器件的方法,包括下列步骤:
(a)准备包括多个区域的线路板;
(b)分别在所述多个区域中安装电子部件;
(c)在所述步骤(b)之后用绝缘树脂密封所述多个区域;
(d)在所述步骤(c)之后将所述线路板置于一个基座之上;
(e)在所述步骤(d)之后,设置用作置于所述线路板上的彼此相邻的所述多个区域之间的支点的第一装置部分,向所述基座的上方移动所述线路板的一端,从而将所述线路板的一部分切开;以及
(f)在所述步骤(e)之后,将所述线路板的一端向所述基座的下方移动,从而切开树脂,将所述多个区域之一分离出来。
2.如权利要求1所述的方法,其中,在所述步骤(b),用焊料将所述电子部件安装到所述线路板上。
3.如权利要求2所述的方法,其中,所述绝缘树脂在大于等于150摄氏度的温度下的弹性模量小于等于200MPa。
4.如权利要求3所述的方法,其中,所述绝缘树脂包括硅树脂。
5.如权利要求4所述的方法,
其中,在所述步骤(e),覆盖所述线路板的所述一端的上表面和下表面的第二装置部分围绕所述支点从所述基座的上表面被向上旋转80度,并且,
其中,在所述步骤(f),围绕所述支点,所述第二装置部分从所述基座的上表面向下被旋转10度的角度。
6.如权利要求2所述的方法,其中,所述绝缘树脂在大于等于150摄氏度的温度下的弹性模量范围为1MPa以上200MPa以下,在25摄氏度的温度下的弹性模量为大于等于200MPa。
7.如权利要求6所述的方法,其中,所述绝缘树脂包括环氧树脂。
8.如权利要求4所述的方法,
其中,在所述步骤(e),围绕所述支点,所述第二装置部分从所述基座的上表面被向上旋转30度或者更大的角度,并且,
其中,在所述步骤(f),围绕所述支点,所述第二装置部分从所述基座的上表面向下被旋转10度或者更大的角度。
9.如权利要求2所述的方法,其中,对于所述线路板的上表面和用作支点的所述第一装置部分之间的最短距离,提供了一个预定间距。
10.如权利要求2所述的方法,
其中,所述步骤(e)包括,在对于所述线路板的上表面和所述第二装置部分之间的最短距离提供了一个预定间距的状态下,用覆盖所述线路板的所述一端的上下表面的所述第二装置部分向上移动所述线路板的所述一端,
其中,所述步骤(f)包括,在对于所述线路板的下表面和所述第二装置部分之间的最短距离提供了一个预定间距的状态下,向下移动所述线路板的所述一端。
11.如权利要求1所述的方法,其中,所述半导体器件包括工作频率为800MHz或者更高的功率放大器件。
12.如权利要求2所述的方法,其中,所述电子部件包括形成在半导体衬底上的无源元件和有源元件。
13.如权利要求2所述的方法,
其中,所述线路板上的所述多个区域被排列为矩阵形式,并且,
其中,在所述步骤(c)中,所述绝缘树脂用印刷方法形成。
14.如权利要求2所述的方法,其中,所述线路板包括陶瓷。
15.如权利要求2所述的方法,其中,在所述步骤(c)和步骤(e)之间,提供一个在彼此相邻的所述多个区域之间的树脂的表面中形成槽的步骤。
16.一种半导体制造设备,其中,将电子部件分别安装到多个区域中,按照每一个所述区域分割用绝缘树脂密封的、包括所述电子部件的线路板,该半导体制造设备包括:
包括置于其上的线路板的基座;
设置为用作所述线路板上的彼此相邻的所述多个区域之间的支点的第一装置部分;以及
第二装置部分,用于:在所述线路板置于所述基座上的状态下,以所述第一装置部分作为支点,从所述基座的上表面向上移动所述线路板的一端,之后,以所述第一装置部分作为支点,从所述基座的上表面向下移动所述线路板的所述一端,从而将所述线路板在彼此相邻的所述多个区域之间分割开。
17.如权利要求16所述的半导体制造设备,其中,所述绝缘树脂包括硅树脂,其在150摄氏度或者更高温度下的弹性模量小于等于200MPa,所述线路板包括陶瓷。
18.如权利要求17所述的半导体制造设备,还包括所述第二装置部分,用于:以所述第一装置部分作为支点,从所述基座的上表面向上移动所述线路板的一端到80度或者更大的角度,之后,以所述第一装置部分作为支点,从所述基座的上表面向下移动所述线路板的所述一端到10度或者更大的角度,从而将所述线路板在彼此相邻的所述多个区域之间分割开。
CNB2004100880135A 2003-10-28 2004-10-28 半导体器件的制造方法以及半导体器件 Expired - Fee Related CN100444340C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003367435A JP2005135977A (ja) 2003-10-28 2003-10-28 半導体装置の製造方法及び半導体製造装置
JP2003367435 2003-10-28

Publications (2)

Publication Number Publication Date
CN1612310A CN1612310A (zh) 2005-05-04
CN100444340C true CN100444340C (zh) 2008-12-17

Family

ID=34543767

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100880135A Expired - Fee Related CN100444340C (zh) 2003-10-28 2004-10-28 半导体器件的制造方法以及半导体器件

Country Status (3)

Country Link
US (2) US7223636B2 (zh)
JP (1) JP2005135977A (zh)
CN (1) CN100444340C (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
JP5055798B2 (ja) * 2006-03-17 2012-10-24 日立金属株式会社 半導体装置の製造方法
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
CN101902882B (zh) * 2010-07-05 2013-10-16 镇江市高等专科学校 分板机
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) * 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
CN102865939B (zh) * 2012-09-12 2014-07-09 上海大学 用于光电器件封装的激光键合温度采集系统及光电器件封装的方法
JP2015009331A (ja) * 2013-06-28 2015-01-19 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク工具
TWI513382B (zh) * 2013-12-06 2015-12-11 All Ring Tech Co Ltd Radiator placement method and device
CN104394650B (zh) * 2014-08-13 2018-08-07 中国船舶重工集团公司第七0九研究所 完成表贴元器件的拼装电路板的分板方法
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
DE102016205902A1 (de) * 2015-04-29 2016-11-03 Tridonic Jennersdorf Gmbh Trennvorrichtung für Leiterplatten
CN110089209B (zh) * 2016-09-29 2022-03-29 安必昂公司 部件放置装置及其驱动方法
WO2018079644A1 (ja) * 2016-10-27 2018-05-03 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
EP3410473B1 (de) * 2017-05-30 2021-02-24 Infineon Technologies AG Anordnung und verfahren zum vereinzeln von substraten
CN108023159A (zh) * 2018-01-02 2018-05-11 深圳顺络电子股份有限公司 一种三轴接收天线及其制作方法
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
JP7050627B2 (ja) * 2018-08-27 2022-04-08 三菱電機株式会社 プリント回路基板分割装置、プリント回路基板分割用押さえ治具、プリント回路基板分割方法及びプリント回路装置の製造方法
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0942947A (ja) * 1995-07-31 1997-02-14 Mitsubishi Materials Shilicon Corp 半導体ウェーハ表面の検査方法およびその装置
US20020089052A1 (en) * 2001-01-10 2002-07-11 Masashi Yamaura Semiconductor device and a method of manufacturing the same
JP2003133262A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578366B2 (ja) 1995-10-17 2004-10-20 株式会社ルネサステクノロジ 混成集積回路装置
JPH1131704A (ja) 1997-07-10 1999-02-02 Denso Corp 半導体装置の製造方法
JP4634045B2 (ja) * 2003-07-31 2011-02-16 富士通株式会社 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0942947A (ja) * 1995-07-31 1997-02-14 Mitsubishi Materials Shilicon Corp 半導体ウェーハ表面の検査方法およびその装置
US20020089052A1 (en) * 2001-01-10 2002-07-11 Masashi Yamaura Semiconductor device and a method of manufacturing the same
JP2003133262A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法

Also Published As

Publication number Publication date
US7223636B2 (en) 2007-05-29
US20070105283A1 (en) 2007-05-10
US20050101052A1 (en) 2005-05-12
CN1612310A (zh) 2005-05-04
JP2005135977A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
CN100444340C (zh) 半导体器件的制造方法以及半导体器件
US6210984B1 (en) Method and apparatus for automatically positioning electronic dice within component packages
US7022533B2 (en) Substrate mapping
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
US20050250254A1 (en) Method of manufacturing a semiconductor device and a fabrication apparatus for a semiconductor device
US7598729B2 (en) Semiconductor chip flipping assembly and apparatus for bonding semiconductor chip using the same
KR100400106B1 (ko) 멀티칩 본딩 방법 및 장치
US6820792B2 (en) Die bonding equipment
JPH08248095A (ja) 検査装置
KR100278603B1 (ko) 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법
US7950140B2 (en) Connection device for electric components
KR20010062291A (ko) 다이본딩 방법 및 그 장치
JPH10163274A (ja) チップの実装装置
KR100545374B1 (ko) 시에스피 다이 본더 장치
KR100671028B1 (ko) 반도체 칩 본딩 방법
CN117059519B (zh) 一种多功能芯片组装一体机
JPH09304464A (ja) 複数素子チップ部品の測定方法及び装置
JP3915477B2 (ja) 基板搬送キャリアおよび基板下受け装置ならびにボンディング装置
JPH07106394A (ja) マルチチップモジュールの製造方法
JPH0854442A (ja) 検査装置
JP2001324539A (ja) トレー水平搬送式ハンドラ装置
KR100218627B1 (ko) 반도체 제조용 후공정 일체화 시스템
JP2022013070A (ja) 物品の製造装置、物品の製造方法、プログラム、記録媒体
US20040252474A1 (en) Integrated circuit stack with lead frames
JPH0669365A (ja) 半導体容器のキャップ仮止め方法および搬送装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100812

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100812

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20131028