JP2005135977A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2005135977A
JP2005135977A JP2003367435A JP2003367435A JP2005135977A JP 2005135977 A JP2005135977 A JP 2005135977A JP 2003367435 A JP2003367435 A JP 2003367435A JP 2003367435 A JP2003367435 A JP 2003367435A JP 2005135977 A JP2005135977 A JP 2005135977A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
division
manufacturing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003367435A
Other languages
English (en)
Inventor
Yoshihiko Kobayashi
義彦 小林
Susumu Sato
勧 佐藤
Koki Tanimoto
弘毅 谷本
Tomio Yamada
富男 山田
Koichi Nakajima
浩一 中嶋
Tomoaki Shimoishi
智明 下石
Yoshinori Shiokawa
吉則 塩川
Toshiji Niitsu
利治 新津
Tsutomu Ida
勤 伊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003367435A priority Critical patent/JP2005135977A/ja
Priority to US10/961,041 priority patent/US7223636B2/en
Priority to CNB2004100880135A priority patent/CN100444340C/zh
Publication of JP2005135977A publication Critical patent/JP2005135977A/ja
Priority to US11/647,162 priority patent/US20070105283A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302Bending a rigid substrate; Breaking rigid substrates by bending
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 配線基板上をシリコーン樹脂で覆った基板を確実に分割する。
【解決手段】 本発明の分割方法では、セラミックからなる配線基板をクランパの下クランプ爪で押し上げ(上揺動)、搬送シュートから突出する突出配線基板部分の一部を支持体に押し付けて曲げ応力によって第1の分割を行う。その後、第2の分割として上方に位置するクランパを下方に回転揺動(下揺動)させて上クランパ爪で突出配線基板部分を押し下げて第1の分割部分で再度逆方向の分割を行う。この第2の分割は残留した薄い分割されない樹脂部分に引張力を作用させるため、分割されない樹脂部分は千切れる。これにより、完全な分割が可能になる。1列分割と個別分割によって個片化が行われ半導体装置が形成される。
【選択図】 図1

Description

本発明は混成集積回路装置(ハイブリッドIC)等の半導体装置の製造方法及び半導体製造装置に係わり、例えば、携帯電話機に組み込む半導体装置の製造に適用して有効な技術に関する。
混成集積回路装置等の半導体装置の製造方法の一つとして、例えば、多数個取りされるパッケージ用ベース基板の単位区画にベアーチップや他の部品を搭載し、その後前記ベアーチップや他の部品を絶縁性の樹脂で覆って封止樹脂を形成し、ついで前記パッケージ用ベース基板を樹脂と共に切断して前記単位区画部分による半導体装置を製造する技術が知られている(例えば、特許文献1参照)。
この特許文献1には、前記封止樹脂をポッティング法で形成した場合、封止樹脂の表面が平坦になり難く、この結果製造された半導体装置を回路基板に表面実装する場合に、真空吸着ノズルによる吸着性が良くないという問題があることが指摘されている。
一方、モジュール基板の一面に半導体チップやチップ部品を搭載し、半導体チップやチップ部品を覆うように絶縁性の樹脂で覆って封止部を形成した構造の半導体装置が知られている。この場合、チップ部品を半田接続によってモジュール基板に固定し、高弾性樹脂で封止部を形成した半導体装置では、半導体装置を実装基板に半田リフローによって接続する際、封止部内の半田接続部分の半田が再溶融し、短絡などの不具合が発生する。前記短絡は、例えば、半田が再溶融すると、その溶融膨張圧力が、チップ部品と封止部を形成する樹脂(レジン)の界面またはレジンとモジュール基板の界面を剥離させ、そこに半田が流れ込み、チップ部品の両端の電極端子が半田で繋がることによって発生する。そこで、高弾性樹脂に代えて、低弾性率の樹脂(例えば、150℃以上の温度において200MPa以下の弾性率の樹脂:例えば、シリコーン樹脂)で封止部を形成する半導体装置が提案されている。この半導体装置では、実装リフローの際に封止部内の半田が再溶融しても、その溶融膨張による圧力を低弾性樹脂によって緩和するため短絡が防止できる(例えば、特許文献2参照)。
また、特許文献2には、多数個取り基板の一面に印刷方式で樹脂を塗布し、ベークによってレジン硬化を行って一括封止部を形成した後、一括封止部を含み多数個取り基板を1次分割して半導体装置を製造することが記載されている。樹脂としては、シリコーン樹脂または低弾性エポキシ樹脂が用いられる。分割は1列分割(1次分割)と個片化(2次分割)の2回が行われ、これによりモジュール(半導体装置)が製造される。
特許文献2には、分割において、柔らかなシリコーン樹脂の場合、分割が完全に行われず分割しきれない箇所が発生すること、分割をレーザやダイシングで行うことが記載されている。
一方、携帯電話機の実装基板に搭載する半導体装置として、送信部に用いる高周波電力増幅装置等の半導体装置が知られている。この半導体装置は、例えば、配線基板構造のモジュール基板の上面に、トランジスタ等の能動部品(能動素子)や、抵抗,コンデンサ等の受動部品(受動素子)からなる電子部品を搭載した構造になっている。モジュール基板の裏面には複数の電極端子(外部電極端子)が設けられ、表面実装型の半導体装置になっている。モジュール基板はセラミックからなる低温焼成基板(低温焼成多層配線基板)で形成されている(例えば、特許文献3参照)。
特開平11−31704号公報 特開2002−208668号公報 特開平9−116091号公報
携帯電話機に組み込まれる半導体装置は高周波域での使用になる。フィルター高周波回路を含む半導体装置(混成集積回路装置)では、その製造時基板にフィルター配線を焼成にて形成する。この場合、フィルター配線形成のために、銅(Cu)や銀(Ag)等のインピーダンスの低い材料が使用される。CuやAgはその融点が低いため、低温焼成によって基板を製造する必要がある。そこで、基板は、セラミックからなる低温焼成基板(低温焼成多層配線基板)が使用されている。
また、前記混成集積回路装置では、チップ抵抗、チップコンデンサ等の受動素子は、モジュール基板の配線(ランド)に半田接続によって実装されている。この半田は半導体装置を実装基板にリフロー(一時的な加熱処理)によって接続する際再溶融し、前述のような短絡の原因になる。そこで、封止体内で再溶融した半田に起因する短絡(ショート)を防ぐため、本出願人においては、封止体を形成する樹脂として、前記特許文献2に記載されているような、シリコーン樹脂や低弾性エポキシ樹脂を使用している。そして、多数個取りの基板(配線基板)を封止体を形成する樹脂層と共に分割(1次分割による1列分割と、2次分割による個片化)して半導体装置を製造している。
この場合、配線基板の下面に設けた分割用の小さな溝(分割ライン)を利用して分割を図っている。しかし、特許文献2にも記載されているように、図34に示すように、配線基板150の1面に設ける樹脂層をシリコーン樹脂層151で形成した場合、分割されない樹脂部分152が発生してしまう。
本発明の一つの目的は、シリコーン樹脂や低弾性エポキシ樹脂を封止材料として使用した半導体装置の製造方法において、分割されない樹脂部分が残らないように確実に分割ができる半導体装置の製造方法及び半導体製造装置を提供することにある。
本発明の一つの目的は、配線基板の一面を覆う封止体をシリコーン樹脂や低弾性エポキシ樹脂の印刷によって形成する半導体装置の製造方法において、封止体表面の平坦性の良否を検査できる製法及び半導体製造装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)本発明の半導体装置の製造方法は、
(a)第1の面の複数の領域に素子搭載部及び導体層を有し、前記各領域に対応しかつ前記第1の面と反対の面である第2の面に外部電極端子を有し、最終製造段階では前記各領域は分割によって個片にされる配線基板を準備する工程と、
(b)前記複数の領域に半田接続を含み電子部品を実装する工程と、
(c)前記複数の領域を絶縁性の樹脂で覆い樹脂層を形成する工程と、
(d)台座(搬送シュート)と、前記搬送シュートの上面に所定距離を隔てて対面する第1装置部品(支持体)と、前記搬送シュートの一方の縁から外れた分割位置側に一部を突出するように前記搬送シュート上に載置される配線基板の前記突出配線基板部分の上下面側にそれぞれ上クランプ爪及び下クランプ爪を位置させるように配置される第2装置部品(クランパ)とを有する分割機構を準備する工程と、
(e)前記配線基板の分割する部分を前記分割位置に一致するように前記配線基板を前記搬送シュートの上面に設定する工程と、
(f)前記クランパを前記支持体に対して回転させて前記突出配線基板部分を上方向に揺動させ、前記支持体に設けた支点に接触する箇所で前記配線基板を分割させる第1の分割工程と、
(g)前記クランパを前記工程(f)の回転方向とは逆の方向に回転させて前記突出配線基板部分を下方向に揺動させ、前記搬送シュートに前記配線基板を押し付けて前記第1の分割工程によって分割された箇所で再度分割させる第2の分割工程とを有し、
前記工程(e)〜工程(g)による第1次分割処理によって、前記配線基板を前記領域が一列に並ぶ短冊体を形成し、
その後前記短冊体を前記工程(e)〜工程(g)による第2次分割処理によって各領域毎に分割することによって半導体装置を製造する構成である。
また、前記樹脂層は、150℃以上の温度において200MPa以下の弾性率を有する樹脂(シリコーン樹脂)を前記配線基板に印刷し、脱泡処理及び硬化処理を行うことによって形成する。また、前記工程(f)において、前記搬送シュートの上面に載置された前記配線基板の前記突出配線基板部分を上下から非接触状態で挟む状態の原点位置にある前記クランパを前記支点を中心に前記上方向に80°から120°程度回転させ、次の前記工程(g)においては、前記工程(f)の回転方向とは逆の回転方向に前記工程(f)の回転角度に10°から45°程度の回転角度を加えた角度回転させる。
また、半導体製造装置は、前記支持体の下面と前記搬送シュート上の配線基板の樹脂層表面との間には所定の空間を有する構成になり、
前記搬送シュート上に載り前記搬送シュートの一方の縁から突出する設定状態の前記配線基板の前記突出配線基板部分の上下面側に上クランプ爪及び下クランプ爪を位置させる原点位置にあるクランプにおいては、
前記突出配線基板部分との間に所定の隙間を有して前記上クランプ爪及び前記下クランプ爪が位置するようになり、
前記工程(f)において、前記クランパを前記支持体に対して上方向に回転させる際、前記上クランプ爪を前記突出配線基板部分に接触させない状態で、前記クランパの下クランプ爪で前記突出配線基板部分を押し上げて前記配線基板を分割させ、
前記工程(g)において、前記クランパを前記支持体に対して下方向に回転させる際、前記下クランプ爪を前記突出配線基板部分に接触させない状態で、前記クランパの上クランプ爪で前記突出配線基板部分を押し下げて前記配線基板を完全に分割させる構成になっている。
このような半導体装置の製造方法には、以下の半導体製造装置が使用される。半導体製造装置は、第1の面の複数の領域にそれぞれ電子部品を実装し、前記各領域に対応しかつ前記第1の面と反対の面である第2の面に外部電極端子を有し、前記複数の領域を絶縁性の樹脂層で覆ってなる配線基板を、いずれも制御系の制御に基づき、第1次分割処理によって分割して前記領域が一列に並ぶ短冊体を形成し、その後前記短冊体を第2次分割処理によって各領域毎に分割して半導体装置を製造する半導体製造装置であって、
前記第1次分割処理を行う1列分割機構及び第2次分割処理を行う個別分割機構は、
上面に前記配線基板を前記樹脂層が上面となるように載置する搬送シュートと、前記搬送シュートの上面に対面しかつ前記搬送シュート上の前記配線基板の前記樹脂層に対面する支持体と、前記搬送シュートの一方の縁から外れた分割位置側に一部を突出するように前記搬送シュート上に載置された前記配線基板の突出配線基板部分の上下面側にそれぞれ上クランプ爪及び下クランプ爪を位置させるように配置されかつ上下方向にそれぞれ回転制御されるクランパとを有し、
前記第1次及び第2次分割処理においては、
前記配線基板の分割する部分を前記分割位置に一致するように前記配線基板を前記搬送シュートの上面に載置設定するとともに、前記搬送シュートから突出する突出配線基板部分を前記上クランプ爪及び下クランプ爪間に位置させ、
つぎに、前記クランパを前記支持体に対して上方向に回転させて前記突出配線基板部分を上方向に揺動させ、前記支持体に設けた支点に接触させて前記配線基板を分割させる第1の分割と、
前記クランパを前記第1分割における回転方向とは逆の方向に回転させて前記突出配線基板部分を前記搬送シュートの上面よりも下方に揺動させて前記第1の分割によって分割された箇所で前記配線基板を完全に分割させる第2の分割とを行う構成になっている。
また、前記分割機構の前記クランパの作業を開始する原点位置は、前記搬送シュートの上面に前記配線基板を設定した状態において、前記突出配線基板部分の上下に非接触状態で前記上クランプ爪及び下クランプ爪を位置させて挟む状態にある位置であり、
前記クランパは前記支点を中心に前記原点位置から上方に少なくとも80°から120°程度、下方に少なくとも10°から45°程度正逆回転できるように構成されている。
また、半導体製造装置は、全体を制御する制御系と、前記1列分割機構に前記配線基板を供給するローダと、前記1列分割機構で分割されて形成された前記短冊体をその長手方向に搬送して前記個別分割機構に供給する搬送機構と、前記個別分割機構で分割されて個片となった半導体装置を1乃至複数のステージに順次個別搬送する個別搬送機構と、前記最終ステージの前記半導体装置を真空吸着によるツールで保持し前記制御系の制御のもと良品を良品収容部に搬送し、不良品を不良品収容部に搬送するピックアップ機構とを有する。
前記ピックアップ機構は、半導体装置を下端面に真空吸着するツールと、ツールを保持してツールを3次元的に移動制御する駆動部と、ツールに配管を介して接続される真空源と、配管に連通状態で接続され、前記制御系によってオン・オフ動作を行う電磁弁と、電磁弁とツールとの間に接続されツール内の真空度を測定するデジタル真空計とを有し、デジタル真空計による真空度情報は前記制御系に送られる構成になっている。そして、制御系では前記真空度情報に基づいてピックアップ機構を制御し、基準真空度以上の場合は良品収容部へ半導体装置を搬送し、基準真空度に満たない場合は不良品収容部へ半導体装置を搬送する構成になっている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)シリコーン樹脂の印刷によって形成された樹脂層は、印刷後、脱泡処理、硬化処理(ベーク処理)が行われる。処理時間が長い脱泡処理の時点で樹脂中に含まれるフィラー等の重い物質は上面側から下面の配線基板側に沈下する。この結果、樹脂層の表面は引き千切れにくい樹脂成分の層となる。従って、配線基板を樹脂層側に折り返すような分割では、配線基板は分割されても樹脂層の表層の樹脂成分の層は圧縮力が作用されるだけであることから分割されずに残留(分割されない樹脂部分の残留)する。本発明の分割方法では、セラミックからなる配線基板をクランパの下クランプ爪で押し上げ(上揺動)、搬送シュートから突出する突出配線基板部分の一部を支持体に押し付けて曲げ応力によって第1の分割を行う。その後、第2の分割として上方に位置するクランパを下方に回転揺動(下揺動)させて上クランパ爪で突出配線基板部分を押し下げて第1の分割部分で再度逆方向の分割を行う。この第2の分割は残留した薄い分割されない樹脂部分に引張力を作用させるため、分割されない樹脂部分は千切れる。これにより、完全な分割が可能になる。1列分割と個別分割によって個片化が行われ半導体装置が形成される。
(2)個片化されて半導体装置となった製品を搬送するピックアップ機構は、最終ステージの半導体装置をツールで真空吸着保持するが、この保持状態の真空度を測定するようになっている。そして、この真空度情報に基づいてピックアップ機構は制御され、基準真空度以上の場合は良品収容部へ半導体装置を搬送し、基準真空度に満たない場合は不良品収容部へ半導体装置を搬送することになり、封止体の表面の平坦度の良好な製品のみを出荷できることになる。この結果、ユーザにおける半導体装置の実装作業において、半導体装置のピックアップが確実になり、良好な実装が可能になる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例1は、携帯電話機に組み込む半導体装置(混成集積回路装置)の製造に本発明を適用した例について説明する。図1乃至図29は本発明の実施例1である半導体装置の製造方法及び半導体製造装置に係わる図である。図2及び図7は本実施例1によって製造された半導体装置に係わる図であり、図1及び図8乃至29は半導体製造装置に係わる図である。
本実施例1の半導体装置の製造方法によって製造された半導体装置(混成集積回路装置)1は、外観的には、図2に示すように、四角形状の低温焼成積層基板からなるモジュール基板2と、このモジュール基板2の上面を被う絶縁性の樹脂(レジン)からなる封止体3とからなっている。
封止体3を形成する樹脂としては、低弾性樹脂が使用されている。低弾性樹脂としては、150℃以上の温度において200MPa以下の弾性率の樹脂、または150℃以上の温度において弾性率が1MPa以上で200MPa以下、かつ25℃の温度において弾性率が200MPa以上の樹脂を使用する。150℃以上の温度において200MPa以下の弾性率の樹脂としてはシリコーン樹脂がある。また、150℃以上の温度において弾性率が1MPa以上で200MPa以下、かつ25℃の温度において弾性率が200MPa以上の樹脂としてはエポキシ樹脂がある。本実施例1ではシリコーン樹脂によって封止体3が形成されている。
また、封止体3の裏面には、図3に示すように外部電極端子4が複数設けられている。図4は半導体装置1の裏面を示す図であり、大小の四角形部分が外部電極端子4である。外部電極端子4の縁は封止体3の裏面に設けたアルミナコート膜からなる絶縁膜5によって被われている。そして、絶縁膜5に被われない部分が接続に寄与する実質的な外部電極端子部分となる。図4において、点線枠で囲まれた領域の外部電極端子4はグランド電極である。
半導体装置1の厚さは1.6mm程度であり、モジュール基板2の厚さは、例えば0.75mm程度である。モジュール基板2は低温焼成基板(低温焼成アルミナセラミック基板)であり、図3に示すように積層構造の基板である。モジュール基板2の上面、中層及び下面にそれぞれ導体層7a,7b,7cが設けられている。また、モジュール基板2の各積層を貫いて導体層7a,7b,7cのいずれかの層を電気的に接続する導体7dが設けられている。さらに、モジュール基板2の上面には所定箇所に窪み8が設けられている。これら窪み8の底にも素子搭載用の導体層7eが設けられている。そして、この導体層7e上には図示しない接着材を介して半導体チップ9(能動部品:能動素子)が固定(搭載)されている。半導体チップ9の上面の電極とモジュール基板2の上面の所定の導体層7aは導電性のワイヤ10で電気的に接続されている。また、モジュール基板2の上面には一対の導体層7aが設けられ、これら一対の導体層7aにはチップ型電子部品11の電極部分が半田12を介して電気的に接続されている。チップ型電子部品11は、チップ抵抗、チップコンデンサ、チップインダクタ等の受動部品(受動素子)である。モジュール基板2の第1の面には前述のように能動素子や受動層等の回路素子が搭載されている。
一方、モジュール基板2の下面には選択的に絶縁膜5が設けられている。この絶縁膜5は部分的に各導体層7cを被う。モジュール基板2の縁に沿って、電源端子、信号端子等を形成する四角形状の外部電極端子が、途中途切れるが一列に配列されている。
また、図4に示すように、モジュール基板2の内側から部分的には縁にまで、これも外部電極端子となるグランド電極4fが複数設けられている。このグランド電極4fはモジュール基板2の下面に広い面積に亘って形成した導体層7cを絶縁膜5によって小分けに露出させてグランド電極4fとしたものである。また、絶縁膜5から露出する外部電極端子4の表面にはメッキ膜15が形成されている(図3参照)。メッキ膜15は、図示はしないが下層の第1メッキ膜と、この第1メッキ膜上に形成される第2メッキ膜とからなっている。例えば、導体層7cは、AgにPtを含むペーストを印刷し、かつ焼成して形成したものである。第1メッキ膜はAuであり、第2メッキ膜はNiである。この構造はグランド電極4fも同様である。
本実施例1の半導体装置1は、具体的には動作周波数800MHz以上で動作する電力増幅装置(高周波電力増幅装置)やデュプレクサー等を含む混成集積回路装置1である。そこで、本実施例による半導体装置1(高周波電力増幅装置)を組み込んだ携帯電話機(無線通信機)について説明する。図5はデュアルバンド無線通信機の一部を示すブロック図である。このブロック図は、無線通信システムにおけるGSM方式用の増幅系と、DCS方式用の増幅系を有する高周波電力増幅装置と、これら二つの通信システムが利用できるデュアルバンド方式の携帯電話機の一部を示すブロック図である。
図5のブロック図は、高周波信号処理IC(RFlinear)20からアンテナ39までの部分を示すものである。同図に示すように、高周波信号処理IC20からのGSM用の信号はGSM用の増幅器(PA)21に送られ、増幅器21の出力はカプラー22によって検出され、この検出信号は自動出力制御回路(APC回路)23にフィードバックされる。APC回路23は上記検出信号を基に動作して増幅器21を制御する。また、同様に高周波信号処理IC20からのDCS用の信号はDCS用の増幅器(PA)24に送られ、増幅器24の出力はカプラー25によって検出され、この検出信号はAPC回路23にフィードバックされる。APC回路23は上記検出信号を基に動作して増幅器24を制御する。
GSM用の増幅器21の出力は、出力端子Pout1からフィルター26に送られ、GSM用の送信受信切替スイッチ27を通ってデュプレクサー38に入力される。デュプレクサー38の出力端子にはアンテナ39が接続されている。同様にDCS用の増幅器24の出力は、出力端子Pout2からフィルター35に送られ、DCS用の送信受信切替スイッチ36を通ってデュプレクサー38に入力される。
送信受信切替スイッチ27,36は、制御端子cont1,cont2から制御信号を受けて切り替わり、アンテナ39で受信した受信信号を受信端子RX1,RX2に送り出す。これら信号はフィルター30,37及び低雑音アンプ(LNA)31,38を通して高周波信号処理IC20に送られる。この無線通信機によってGSM通信及びDCS通信が可能になる。
本実施例の半導体装置1は、図5に示すように、増幅器(PA)21,24、カプラー22,25、フィルター26,35、送信受信切替スイッチ27,36、デュプレクサー38を一体とした構造になっている。
このような半導体装置1は、図6に示すように、基板準備(S1)、電子部品実装(S2)、樹脂層形成(S3)、分割(S4)の各工程を経て製造される。図7(a)〜(c)は前記各工程の基板状態を示す模式的断面図である。半導体装置1の構造説明で示したモジュール基板2を形成するための低温焼成セラミック配線基板からなる基板2aを準備する(S1)。
この基板2aは、1個の半導体装置を製造する四角形状の領域(製品形成部)をマトリックス状に整列配置したパターンになっている。図7では、基板2aの一部、即ち単一の領域(製品形成部)2cを示すものであり、この単一の領域が分割されて個片化されることによってモジュール基板が形成される。単一の領域2cの配線構造は、既に説明済であるモジュール基板の構造であることから省略する。
図7(a)に示すように、各領域(製品形成部)2cの第1の面には窪み8が設けられ、この窪み8の底には導体層7eが設けられている。また、第1の面にはチップ型電子部品の両端の電極やワイヤを接続するための導体層7aが形成されている。基板2aの各領域2cの反対面、即ち第2の面の所定箇所には外部電極端子4が設けられている。外部電極端子4以外の領域は絶縁膜5によって覆われている。
そこで、図7(b)に示すように、電子部品の実装(搭載)を行う。即ち、窪み8の底の導体層7e上に半導体チップ9を固定するとともに、半導体チップ9の上面に設けられた各電極と周囲の導体層7aを導電性のワイヤ10で接続する。また、一対の導体層7aにチップ型電子部品11の両端の電極部分を半田12によって接続する。電子部品実装(S2)は、半導体チップ9の搭載やチップ型電子部品11の搭載に含め、基板2aの導体層7a,7eと半導体チップ9及びチップ型電子部品11のとの電気的接続も含む。
つぎに、図7(c)に示すように、基板2aの第1の面に樹脂層3aを形成する(S3)。樹脂層3aは、150℃以上の温度において200MPa以下の弾性率を有する樹脂を所定厚さ(例えば、0.75〜0.8mmの厚さ)に印刷し、脱泡処理を行い、さらに硬化処理(ベーク処理)を行うことによって形成する。具体的には、シリコーン樹脂を印刷する。印刷後は樹脂層中に含まれる気泡を脱泡(脱気)させる。この脱泡処理は基板2aを真空雰囲気(53hpa)下に10〜20分程度放置することによって行う。また、硬化処理は基板2aを150℃の雰囲気下に90分放置することによって行う。
シリコーン樹脂は、半導体装置を実装基板にリフローによって実装する際、封止体内の半田の再溶融に伴う短絡を防止するために使用する。このような目的のためには、150℃以上の温度において弾性率が1MPa以上で200MPa以下、かつ25℃の温度において弾性率が200MPa以上の樹脂も使用できる。この樹脂として低弾性のエポキシ樹脂を使用する。
つぎに、樹脂層3aを形成した基板2aにおいて、不良品となるものに対して、基板2aの露出面、即ち基板2aの第2の面にインクジエット法等によって不良マークを付ける。この不良マークを後工程で検出し、不良マークが付いているものは排除される。不良マークは図6S3の印刷前に基板上面の不良マーク(基板初期不良及び組立不良には予め不良マークを付けてある)を認識にて検出後基板2aの第2の面の同じ位置にインクジェット方等によって付ける。
つぎに、基板2aを樹脂層3aとともに、分割し(S4)、図3に示す半導体装置1を製造する。分割は第1次分割処理と第2次分割処理によって行われる。第1次分割処理は1列分割処理であり、基板2aを領域が一列に並ぶ短冊体を形成するような分割である。第2次分割処理は個別分割処理であり、短冊体を領域の境界で順次分割して個片化して半導体装置1を形成する分割である。
本実施例1では、前記第1次分割処理(1列分割)及び第2次分割処理(個別分割)における分割を、図9で示す半導体製造装置43で行う。半導体製造装置43はその正面と開閉自在の扉45を複数有するとともに、正面にはコントロールパネル46が設けられている。半導体製造装置43の内部には、特に図示しないが、機構各部の駆動制御や各種検出による検出情報(測定情報)を演算処理し、その情報によって各部を駆動制御する等が行える制御系が設けられている。
半導体製造装置43においては、図8のフローチャートで示すように、封止後基板準備(S11)、1列分割(S12)、個別分割(S13)、不良品選別(S14)、厚さ検出(S15)、サイズ検出(S16)、平坦度検出(S17)、良品・不良品選別(S18)の各工程作業を行うことかできる。
図10は半導体製造装置43の各作業ステージと関連機構を示す模式的平面図である。図10において、左から右に向かって1列分割ステージA、不良マーク検出ステージB、個別分割ステージC、厚さ検出ステージD、位置決めステージE、サイズ検出ステージF、良品収容ステージG、不良品収容ステージHが配置されている。これらのステージ部分はそれぞれ所定のユニットで構成されている。
1列分割ステージAには、製品形成部(領域)がマトリックス状に配置された樹脂層を有する基板(配線基板)2aが順次ピッチ送りされ、1列ごとの分割がなされる。基板ローダには50及び51のラックが手動で順次セットされるようになっている。基板ローダ50にセットされた積層状態の基板2aは、順次基板供給機構52によって一枚ずつ1列分割ステージAに向けて送り出される。基板供給機構52は、図示しないがプッシャ構成となり、このプッシャによって1枚ずつ基板2aが送り出される。そして、図示しない搬送機構によって基板2aは1列分割ステージAにピッチ送りされる。この1列分割ステージAでは、基板2aが1列ずつ分割されて細長い短冊体2gが形成される。短冊体2gには製品形成部(領域)が一列に並ぶ構造となる。
本実施例1では基板2aの分割は、短冊体2gを形成する第1次分割処理(1列分割)と、短冊体2gを各領域(製品形成部)の境界で分割して個片化する第2次分割処理(個別分割)の2回の分割を行う。これら分割は、図1(a)〜(b)に示すような機構の分割機構によって行う。なお、以下の説明で単に基板2aと呼称しても、個別分割されるまでの説明では樹脂層3aを有する基板2aを意味する。
分割機構は、上面に基板2a(配線基板)を樹脂層3aが上面となるように載置する台座(搬送シュート)55と、搬送シュート55の上面に対面しかつ搬送シュート55上の基板2aの樹脂層3aに対面する第1装置部品(支持体)56とを有している。また、搬送シュート55の一方の縁(図中右端縁)から外れた分割位置側に一部を突出するように搬送シュート55上に載置された基板2aの突出配線基板部分2jの上下面側にそれぞれ上クランプ爪57及び下クランプ爪58を位置させるように配置される第2装置部品(クランパ)59が配置されている。図1(a)に示すように、平坦な状態で搬送シュート55上に載置される平板からなる基板2aの突出配線基板部分2jを、側方から基板2a及び樹脂層3aに接触しない状態(非接触状態)で挟むような姿勢のクランパ59を原点位置のクランパと呼称する。原点位置のクランパ59は、突出配線基板部分2jに対して0.2〜0.3mm程度の隙間を介して上クランプ爪57と下クランプ爪58が臨むように設定されている。
搬送シュート55上に基板2aを載置した状態では、基板2aの上面側の樹脂層3aと支持体56の下面には所定の寸法の隙間が発生するようになっている。これは、クランパ59を上方向に回転させ、下クランプ爪58で突出配線基板部分2jを押し上げた際、基板2aの上面の樹脂層3aが最初に支持体56の右端縁に接触し、この接触する部分で基板2a(及び樹脂層3aが分割されるようにするためである。基板2aの上面の樹脂層3aが最初に支持体56に接触する部分、即ち前記右端縁を支点56aと呼称する。
また、突出配線基板部分2jを押し上げた際、支点56aに最初に樹脂層付き基板2aが接触するように、支持体56の下面は平坦になっている。また、樹脂層3aと支持体56の下面との隙間も0.2〜0.3mm程度となっている。
クランパ59を上方に回転させることによって、下クランプ爪58は突出配線基板部分2jを押し上げる。このため、基板2aは支点56aを中心に曲げ応力が作用し、支点56aに接触した基板部分で分割が起きる。そこで、支点とこの支点から下方に向かう線分の位置を分割位置と呼称する。
また、基板2aの分割を容易にするために、図1(a)に示すように、基板2aの第2の面(図1では下面)に溝(分割溝)2pが設けられている。分割溝2pは一定間隔に設けられている。図1(a)では、右端側の最初に分割する部分(線分)を太線で示してあるが、この線分に一致する基板2aの下面側にも溝(分割溝)2pが設けられている。溝2pは応力集中が起きやすいようにV字断面の溝になっている。なお、図1を含め以降の分断の説明の図では図(a)にのみ分割溝2pを示し、図(b)以降では省略する。
また、搬送シュート55上の基板2aは左端側に示す搬送爪60によって基板2aをピッチ送りする。分割動作の最初に、最初に分割する部分を分割位置に合わせる。この設定の後は、ピッチ送りにより、常に分割位置に分割溝2pが位置するようになる。
クランパ59は原点位置にある状態から上下方向にそれぞれ回転することができる。回転は、前記支点を中心に原点位置から上方に少なくとも80°から120°程度、下方に少なくとも10°から45°程度正逆回転できるように構成されている。
このような分割機構では、原点位置にあるクランパ59を、図1(b)に示すように、支点56aを中心に上方向に回転させて突出配線基板部分2jを上方向に揺動させ、支持体56に設けた支点56aに接触させて基板2aを分割させる(第1の分割)。しかし、後述するが、この一回の折り返し方向の回転では、図1(b)の右側に拡大して示すように、セラミックからなる基板2aは分割されても、基板2aの上面の樹脂層3aの表層部分は分割されず、分割されない樹脂部分3sが発生する。即ち、分割部(分割線)62は脂層3aの途中で止まった状態になる。
そこで、図1(c)に示すように、クランパ59を第1の分割における回転方向とは逆の方向に回転させて突出配線基板部分2jを搬送シュート55の上面よりも下方に揺動させて第1の分割によって分割された箇所(分割部62)で基板2aを完全に分割させる(第2の分割)。第2の分割では、図1(c)の下方に拡大して示す上の図のように、最初は分割されたセラミックからなる基板端面同士が当たり、分割されない樹脂部分3sには引張応力が作用する。この結果、図1(c)の下方に拡大して示す下の図のように、分割部(分割線)62の先端は分割されない樹脂部分3sに向かって伸び続け、ついには分割されない樹脂部分3sも完全に分割される。なお、前記第1の分割及び第2の分割における回転角度等については、1列分割機構の説明箇所で説明する。
1列分割機構及び個別分割機構も基本的には図1で示す構成になっている。しかし、1列分割機構は個別分割機構に比較して分割する幅が広いことから搬送シュート55及び支持体56を幅広の構造にする点、支持体56には大きな力が加わることから剛性を持たせる必要がある点、第1の分割角度を大きくする点等が異なる。なお、1列分割機構及び個別分割機構の説明において、同一作用を行う部分は同じ名称同じ符号で説明する。
つぎに、半導体製造装置43のステージの配列方向に沿って各部を説明する。1列分割ステージAの部分は、図11及び図12に示すように、基板2aをその上面に載置する搬送シュート55が配置されている。この搬送シュート55には、基板ローダ50によって一枚の基板2aが送り出される。この基板2aは、図11及び図12において、搬送爪60によって右側にピッチ送りされる。搬送爪60は支持アーム61に支持される。支持アーム61は図示しない駆動部に取り付けられ、ピッチ送りとタクト運動して順次基板2aを分割位置に移送するようになっている。
搬送シュート55の右端上部には支持体56が位置している。この支持体56は支点56aを有する下部と、この下部に連なる板状部65とからなっている。また、前記板状部65の上端には上下動シリンダ66のロッド66bが固定され、ロッド66bの上下動によって支持体56を上下動させるようになっている。搬送シュート55上に基板2aを載置する際は支持体56を上昇させる。
搬送シュート55の右端延長上には前述のクランパ59が配置されている。下クランプ爪58は回転中心67(図11参照)を中心に上下に回転する支持ブロック68に固定されている。また、上クランプ爪57はその両端部分がボルト69によって固定されている。支持ブロック68の両端は回転軸71a,71bが固定され、かつこの回転軸はそれぞれ支持部材70a,bに支持されている。一方の回転軸71aの一端は支持ブロック68に固定され、他端にはドリブンプーリ72が固定されている。また、他方の回転軸71bはベアリングを介して回転可能に支持部材70bに支持されている。
前記ドリブンプーリ72は分割揺動モータ73の回転軸74に固定されたドライブプーリ75に掛けられた駆動ベルト76に掛けられている。従って、1列分割揺動モータ73の正回転・逆回転駆動によって回転軸71は正回転・逆回転し、この結果、クランパ59が上下に回転する。回転中心67は、図12に示すように、支持体56の支点56aと一致した位置に設定されている。
ここで、1列分割機構及び個別分割機構におけるクランパの上揺動及び下揺動の回転角度について説明する。図19及び図20は、本発明者による実験及び分析によって得たデータである。図19は基板1列分割における上揺動角度と、基板を覆うレジン残り量(分割されない樹脂部分の厚さ)との相関を示すグラフである。図19のグラフで分かるように、例えば、樹脂層3aの厚さを800μmとした場合、上揺動20°程度でセラミックからなる基板2aが分割される(同グラフで示すP点)。上揺動角度が70°の場合、分割されない樹脂部分(レジン残り量)の厚さは250μm程度となり、上揺動角度80°ではレジン残り量(厚さ)は220μm程度となる。そして、上揺動角度を順次大きくするとレジン残り量は順次薄くなることが分かる。上揺動角度を180°にすれば、殆どのものは完全に分割されるが、上揺動角度を180°の採用は各機構部分の配置関係から難しい。
そこで、上揺動角度を120°とした場合の第2の分割における完全なる分割がどの時点で起きるかを、短冊体2gの分割において調べてみた。図20は基板個別分割における基板分割位置とその位置での切断角度(下揺動角度)との相関を示すグラフである。
マトリックス状に矩形に領域(製品形成部)を配置した基板2aは、図10に示すように、製品の信頼性を考慮してマトリックス状に配列される領域(製品形成部)2cの周囲に使用しない枠部2sが存在する。従って、第1次分割処理を行って短冊体2gを形成した場合、図20に示すように、基板位置の0乃至6の7箇所で順次分割を行う形態では、最初の分割時にクランパ59側に突出する、枠部80が存在するようになる。図33には各基板位置での分割(分割位置0,1,6)を示してある。なお、ここでは、図1の構成にて説明する。図33(a)は枠部80をクランパ59で押し上げて分割位置0で分割する状態を示す。図33(b)は分割位置1で最初の領域(製品形成部)2cを上揺動させて分割を図った状態を示す。また、図33(c)は、最後の領域(製品形成部)2cを下揺動させて枠部81から分割(分割位置6)する状態を示すものであり、搬送シュート55上に、枠部81が位置するようになる。これら長さが短い枠部80,81の存在から、最初の分割では下揺動角度はクランパが原点位置にある状態から下方に向かって26°で完全に分割され、最後の分割では下揺動角度は28°で完全に分割される。ここで、原点位置にあるクランパが下方に揺動することから、角度にはマイナス(−)を付してある。基板位置が1から5に至る各分割においては、−11°から−15°の下揺動角度域で完全に分割できることが分かる。これらのデータは樹脂層3aをシリコーン樹脂で形成した場合である。
また、本発明者らが行った他の実験結果によれば、1列の長さを75mm程度にした条件で、上揺動角度が80°、90°の場合、下揺動角度がそれぞれ40°、35°程度で基板を分割できることが分かった。
以上の実験結果から、基板を分割する際に、上揺動角度を大きくした場合は下揺動角度を小さくでき、逆に上揺動角度を小さくした場合は下揺動角度を大きくする必要があることを本発明者らは見出した。
実施例1では、1列分割及び個別分割における第1の分割では、原点位置にあるクランパ59を上揺動角度90°まで回転させ、その後の第2の分割ではクランパ59を逆方向に回転させ、原点位置から下方に20°の位置までクランパ59を回転させる例を示している。ここで、第1の分割でレジン残り量(厚さ)を0.1mm以下にすれば、第2の分割時小さい角度でかつ確実に分割できる。
ここで、樹脂層3aを低弾性エポキシ樹脂で形成した場合について説明する。図21は樹脂層を低弾性率エポキシ樹脂で形成した基板の分割における上揺動角度と基板を覆うレジン残り量(分割されない樹脂部分の厚さ)との相関を示すグラフである。
また、本発明者らが行った他の実験結果によれば、1列の長さを75mm程度にした条件で、上揺動角度が30°、40°の場合、下揺動角度が30°程度で基板を分割できることが分かった。
以上の実験結果から、基板を分割する際に、上揺動角度を大きくした場合は下揺動角度を小さくでき、逆に上揺動角度を小さくした場合は下揺動角度を大きくする必要があることを本発明者らは見出した。
樹脂層3aを低弾性エポキシ樹脂で形成した場合では、1列分割及び個別分割における第1の分割では、原点位置にあるクランパ59を上揺動角度40°まで回転させ、その後の第2の分割ではクランパ59を逆方向に回転させて原点位置から下方に30°の位置までクランパ59を回転させる。これにより完全な分割が行える。
図13(a)〜(d)は1列分割機構における第1の分割及び第2の分割による短冊体2gを形成する方法を示す。図13(a)に示すように、搬送シュート55の上面に基板2aを位置決め載置する。
図13(a)〜(d)は1列分割機構における第1の分割及び第2の分割による短冊体2gを形成する方法を示す。図13(a)に示すように、搬送シュート55の上面に基板2aを位置決め載置する。
つぎに、図13(b)に示すように、クランパ59を支点56aを中心に上方向に90°回転(正回転)させて、第1の分割を行う。この回転によって、搬送シュート55の一縁(右端縁)から突出する突出配線基板部分2jは下クランプ爪58によって押し上げられ、分割する部分が支持体56の支点56aに当接する。そして、図13(c)に示すように、クランパ59のさらなる上昇によって突出配線基板部分2jは支点56aを中心に曲げ応力が作用し、前述のように基板2aは完全に分割され、樹脂層3aには分割部62が入る。しかし、この時点では、前述したように樹脂層3aには分割されない樹脂部分3sが残り、基板2aは完全に分割されない状態になる。なお、図13では、回転中心67を黒丸で示してある。回転中心67は支点56aと重なる。
つぎに、図13(d)に示すように、クランパ59を逆回転させて上クランプ爪57で突出配線基板部分2jを下方に押しさげて第2の分割を行う。クランパ59は原点位置から支点56aを中心に35°程度の角度下方に回転移動する。即ち、クランパ59は正回転によって原点位置から90°回転した後、125°逆回転することになる。この結果、図13(d)に示すように、基板2aは搬送シュート55の右縁と搬送爪60または支持体56に保持される状態になる。そして、さらなるクランパ59の逆回転によって、図13(d)の右下の拡大図面で示すように、分割されない樹脂部分3sには引張応力が作用することになる。即ち、最初は分割されたセラミックからなる基板2a端面同士が曲げのため当たり、分割されない樹脂部分3sには引張応力が作用し、分割部(分割線)62の先端が分割されない樹脂部分3sに向かって伸び続け、ついには分割されない樹脂部分3sも完全に分割されることになる。これは瞬時に起きる。これにより、図10に示すように、短冊体2gが形成される。この短冊体2gには、領域(製品形成部)が一列に並ぶ構造となる。
図14は本実施例1の変形例である基板1列分割を示す模式図である。図14では、分割がし易いように、樹脂層3aの表面にも前記分割溝2pに対応して溝(分割溝)3pを設けておき、さらに分割を容易にするものである。このように樹脂層3aの表面に分割溝3pを形成しておくことによって、分割溝2pの存在とも相俟って分割位置(分割線)を正確に決めることができ、最終的に形成される半導体装置1のサイズの一定化が可能になる。
つぎに、不良マーク検出ステージB及び個別分割ステージCの部分を、図15乃至図18と図22を参照しながら説明する。1列分割ステージAで1列分割されて形成された短冊体2gは、図示しない搬送機構によって、不良マーク検出ステージB及び個別分割ステージCがある搬送シュート55上に搬送される。搬送機構は、例えば、一般によく使用されるモータ駆動による搬送爪送り機構となっている。図15及び図16には、この搬送シュート55と、この搬送シュート55の右端上に配置される支点56aを有する支持体56、さらには搬送シュート55の右端延長側に配設されるクランパ59を含む機構を有している。個別分割機構は1列分割機構とその構成が類似していることから、同様な構成部分は1列分割機構の名称と同じ名称を使用し、符号はダッシュ(’)を付けて説明する。特に1列分割機構の構成や作用が同じ箇所の説明は省略する。
個別分割機構の搬送シュート55部分には、短冊体2gの下面の不良マークの有無を検出する不良マーク検出機構が設けられている。また個別分割機構のクランパ59部分には、個別分割時不良マークが付いた製品(半導体装置)を排除する選別機構を有する構造が設けられている。クランパ59は不良マークが付いている半導体装置を受け入れるときは、側方に横滑りして切り替わる構成(スライド構成)になっている。図15及び図16は不良マークが付いていない半導体装置を受け入れる態勢の図面であり、図17及び図18は不良マークが付いている半導体装置を受け入れ、かつ通過させて不良品収容箱88に不良半導体装置を収容させる態勢の図である。
図15に示すように、左右方向に延在する搬送シュート55’の右端延長側には上クランプ爪57’及び下クランプ爪58’を有するクランパ59’が位置している。また、図16に示すように、搬送シュート55’の右端のわずか上方には支持体56’が配置されている。
搬送シュート55’が細い短冊体2gを案内するため、搬送シュート55’の上面には一対のガイド片83が1本の短冊体2gを通過案内できる間隔を有して配置されている。ガイド片83はボルト84で搬送シュート55’に固定されている。
短冊体2gが通過する搬送シュート55’の一部は、透明体85に形成され、搬送シュート55’の下方に配置される不良マーク検出機構によって、短冊体2gの各領域(製品形成部)に不良マークがあるか否かを検出する構造になっている。不良マーク検出機構は透明体85に向けて光を照射する投光器86と、短冊体2gの下面を検出するモニターカメラ87とからなっている。不良マーク検出機構の情報は制御系に送られて処理され、この情報に基づいて選別機構が動作して、不良品を、図18に示すようにクランパ59’の下方に位置する不良品収容箱88に落下投入するようになっている。
個別分割機構の支持体56’は1列分割機構の支持体56に比較して分割力は小さい。従って、支持体56’の剛性は1列分割機構の場合よりも小さくともよく、例えば、3.5mm程度と薄い構造とすることができ、支持体56’の上方の空間領域を有効に使用できる利点がある。支持体56’の両端部分はボルト84にそれぞれガイド片83に固定されている。支持体56’は一枚構造または2枚重ね構造等でもよい。
分割揺動モータ73’によって正逆回転制御される支持ブロック68’には下クランプ爪58’が短冊体2gの搬送方向に直交する方向(横方向)にスライド制御されるようになっている。下クランプ爪58’はスライド部89上に固定され、スライド部89は支持ブロック68’上をスライドする。スライド機構は省略する。個別分割機構では分割揺動モータ73’のドライブプーリ75’をカップリング95で直接回転軸71a’に連結して支持ブロック68’を正逆回転させる構成になっている。
下クランプ爪58’には3本の細長いガイド片90がねじにて固定されている。例えば、中央のガイド片90と短冊体2gの進行方向右側のガイド片90とによって不良品シュート92が形成されている。図15の状態が良品を良品シュート91に受け入れることができるようになっている。良品シュート91にはストッパ93が設けられ、傾斜した良品シュート91内を滑ってくる半導体装置1を受けて良品シュート91上に位置させるようになっている。
不良品を受け入れる態勢では、下クランプ爪58’は短冊体2gの進行方向左側にスライドし、図17に示すように、不良品シュート92が分割して個片化された半導体装置1を受け入れるようになっている。この不良品シュート92にはストッパは設けられていない。従って、傾斜した不良品シュート92上を滑って落下する半導体装置1は、図18に示すように、不良品収容箱88に収容される。
スライドする下クランプ爪58’に上クランプ爪57’が常に対面するように、図15に示すように、上クランプ爪57’は下クランプ爪58’よりも長く延在し、その両端を支持ブロック68’にねじ固定されている。
図15は良品を受け入れるクランパ59’の態勢であり、図16は個別分割開始前または個別分割終了後の原点位置に復帰したクランパ59’の状態を示す。また、図17は不良品を受け入れるクランパ59’の態勢であり、図18は個別分割がなされて傾斜した状態のクランパ59’の状態を示すものである。
図22(a)〜(d)は個別分割機構における第1の分割及び第2の分割による個片化、即ち半導体装置1を形成する方法を示す。図22(a)に示すように、搬送シュート55’の上面に短冊体2gを位置決め載置する。
つぎに、図22(b)に示すように、クランパ59’を支点56a’を中心に上方向に
120°程度回転(正回転)させて、第1の分割を行う。この回転によって、搬送シュート55’の一縁(右端縁)から突出する突出配線基板部分2j’は下クランプ爪58’によって押し上げられ、分割する部分が支持体56’の支点56a’に当接する。そして、図22(c)に示すように、クランパ59’のさらなる上昇によって突出配線基板部分2j’は支点56a’を中心に曲げ応力が作用し、前述のように短冊体2gは完全に分割され、樹脂層3aには分割部62’が入る。しかし、この時点では、前述したように樹脂層3aには分割されない樹脂部分3s’が残り、短冊体2gは完全に分割されない状態になる。なお、図22では、回転中心67’を黒丸で示してある。回転中心67’は支点56a’と重なる。
つぎに、図22(d)に示すように、クランパ59’を逆回転させて上クランプ爪57’で突出配線基板部分2j’を下方に押しさげて第2の分割を行う。クランパ59’は原点位置から支点56a’を中心に30°程度の角度下方に回転移動する。即ち、クランパ59’は正回転によって原点位置から120°回転した後、150度程度逆回転することになる。この結果、図22(d)に示すように、短冊体2gは搬送シュート55’の右縁と搬送爪60’または支持体56’に保持される状態になる。そして、さらなるクランパ59’の逆回転によって、図22(d)の右下の拡大図面で示すように、分割されない樹脂部分3s’には引張応力が作用することになる。即ち最初は分割されたセラミックからなる基板2a端面同士が曲げのため当たり、分割されない樹脂部分3s’には引張応力が作用し、分割部(分割線)62’の先端が分割されない樹脂部分3s’に向かって伸び続け、ついには分割されない樹脂部分3s’も完全に分割されることになる。この分割部(分割線)62’の伸びは瞬時に起きる。この個別分割によって基板2aはモジュール基板2になり、樹脂層3aは封止体3になる。
前記不良マーク検出機構の情報に基づいて、下クランプ爪58’のスライド位置が制御され、不良品とされない半導体装置1は下クランプ爪58’の良品シュート91上に載り、不良品とされた半導体装置1は不良品収容箱88に回収される。
実施例では、不良マーク品排除の際、下クランプ爪58だけが横にスライドする構造になるが、上クランプ爪57及び下クランプ爪58を共に横にスライドする構造としてもよい。
個別分割ステージCに置かれた半導体装置1は、その後続く複数のステージ上に個別搬送機構97によって順次ピックアップ搬送される。図10では、個別搬送機構97は5本のアーム98をステージ上に延在させ、図示しないがその先端の下部に取り付けられた真空吸着ツールで半導体装置1を真空吸着保持してつぎのステージに搬送するようになっている。
厚さ検出ステージDには、厚さ検出機構が配置されている。図23に示すように、厚さ検出ステージDのステージ100の側面には、レーザセンサ101a及び受光器101bが配置され、ステージ100上の半導体装置1の厚さをレーザ光102の照射とその受光量によって測定する。この測定情報は制御系に送られて処理される。制御系で演算処理され、良品・不良品の判定が行われ、この情報は記憶される。また、最終ステージには、半導体装置1をピックアップして良品を良品収容部に搬送し、不良品を不良品収容部に搬送するピックアップ機構が設けられている。厚さ検出情報もピックアップ機構による製品の良否を決定する情報の一つとされ、不良と判定されれば、他の検出情報で良品とされたものでも不良品収容部に搬送される。
位置決めステージEには、位置決め機構が配置されている。図24に示すように、位置決めステージEのステージ105上に載置された四角形状の半導体装置1に対して、前記四角形の1本の対角線項24上を半導体装置1に対して接近、離反する一対の位置決め爪106が設けられている。この一対の位置決め爪106の対面する先端面には、底が直角窪みとなり、四角形状の半導体装置1の一対の角部に対応する窪み107がそれぞれ設けられている。従って、ステージ105上の半導体装置1に対して、一対の位置決め爪106を中心に対して弾力的に移動させることによって、半導体装置1の中心がステージ105の中心に位置するようになり、位置決めが完了する。実施例では一対の2本の位置決め爪で位置決めを行うが、これに限定されるものではなく、例えば、4本の位置決め爪で位置決めを行う方式としてもよい。
サイズ検出ステージFには、半導体装置のサイズを検出するサイズ検出機構が設けられている。図25(a)及び図26(a)〜(c)に示すように、サイズ検出ステージFのステージ110には、ステージ110を上下に貫通する所定寸法の検出穴111を有している。この検出穴111内には上下に昇降制御される上下シャフト112が挿入されている。上下シャフト112の上端は台座113となり、半導体装置1を載置するようになっている。
また、検出穴111の上端部分には半導体装置1を中心に向かって案内するポケット部114が設けられている。検出穴111は半導体装置1と相似形の穴となるとともに、わずかな隙間を介して挿入できるようになっている。例えば、半導体装置1の設計寸法よりも170μm程度大きな穴になっている。そして、検出穴111内に挿入できず、図26(c)に示すように、検出穴111内で傾斜したものをサイズ不良とするものである。
ポケット部114は半導体装置1と相似形となる四角錐状の窪みで形成され、ステージ110に搬送されてきた半導体装置1を検出穴111に案内する。
また、ステージ110は2段に亘って上方が細くなる筒体になっている。上段の上筒部115には、検出穴111に交差するように複数本の光透過孔116が設けられている。図26では3本の光透過孔116が設けられている。そして、各光透過孔の外側の一方には投光器(発光器)117が設けられ、外側の他方には投光器117から出射される光118を受光する受光器119が設けられている。光透過孔116は1方向に1本、またこれと直交する方向に並列に2本設けられ、サイズ検出の信頼性を高めている。投光器117及び受光器119は中段筒部120に設けられた装着穴121の上部に取り付けられている。投光器117及び受光器119に繋がる電源線117a,119aは装着穴121から所定のコントローラ等の制御系に接続されている。
サイズ検出においては、半導体装置1はサイズ検出ステージ110のポケット部114に搬送される。図26(a)に示すように、半導体装置1を受け入れる上下シャフト112は上昇して所定高さで静止し、上端をポケット部114の下部に位置する。このため、ポケット部114内に搬送された半導体装置1はポケット部114に案内されて上下シャフト112の上端に載る。
つぎに、図26(b)に示すように、上下シャフト112は所定高さ(基準位置)まで降下する。この状態では、上下シャフト112の平坦な台座113上に密着するように載置された半導体装置1の場合、光118は半導体装置1の上方を通過するため、受光器119で受光できる。この受光できる状態を良品とする。また、図26(c)に示すように、半導体装置1が検出穴111に入れきれず、台座113上で傾斜する場合は、投光器117から発光された光118は半導体装置1に当たり、受光器119には到達しなくなる。これがサイズ不良の情報となる。
前記サイズの測定情報は制御系に送られて処理される。制御系で演算処理され、良品・不良品の判定が行われ、この情報は記憶される。そして、最終ステージの半導体装置1をピックアップするピックアップ機構での良品・不良品を振り分ける指示情報になる。従って、サイズ検出情報もピックアップ機構による製品の良否を決定する情報の一つとされ、不良と判定されれば、他の検出情報で良品とされたものでも不良品収容部に搬送されることになる。
サイズ検出ステージFと良品収容ステージG及び不良品収容ステージHに亘ってピックアップ機構が配設されている。このピックアップ機構はサイズ検出ステージFでピックアップした半導体装置1を後述するピックアップ機構による平坦度検出による平坦度良否の情報と、前記厚さ検出・サイズ検出の良否情報に基づいて、保持した半導体装置1を良品収容ステージGの良品収容部または不良品収容ステージHの不良品収容部に搬送するように構成されている。
ピックアップ機構124は、図27に示すように、半導体装置1を下端面に真空吸着するツール(ノズル)125を有している。このツール125は、図10に示すように、駆動部126によって3次元的に移動制御される。即ち、駆動部126の一部であるアーム127の先端下面にツール125が取り付けられ、駆動部126によってアーム127が3次元的に移動する。図27に示すように、ツール125には配管128が接続され、この配管128には真空源129が接続されている。また、配管128の途中には、制御系によってオン・オフ動作を行う電磁弁130、流量絞り弁131が連通状態で接続されている。また、ツール125内の真空度を測定するデジタル真空計132が、電磁弁130とツール125との間の配管128に接続されている。
サイズ検出ステージFで半導体装置1をピックアップした時点で、ツール125内の真空度を測定する。図27では、サイズ検出ステージFのステージ110は単に線で示してある。ツール125は、半導体装置1の樹脂による封止体3の表面側を真空吸着保持する。このため、デジタル真空計132によって測定される真空度は、表面がうねるようなシリコーン樹脂の場合では大きく変動する。
図28(a),(b)はピックアップ機構124によって良品とされる製品(半導体装置1)の真空吸着状態、及び封止体3の表面の平坦度状態を示す模式図である。図28(b)は封止体3の所定厚さでの平坦度を示すものであり、低い所と高い所の差は100μm以下である。なお、図28(b)における封止体3の寸法a,bは、例えば、a=7mm、b=7mmである。
ツール125の下端の真空吸着面で半導体装置1を真空吸着した際、図28(b)に示すように、封止体3の表面であるシリコーン樹脂表面の平坦度が良好な場合、図28(a)に示すように、真空吸着面の弾性体からなるリング125aは略全周に亘って封止体3に接触し、漏れが少なく、ツール125内の真空度(真空圧)が高くなる。
図29(a),(b)はピックアップ機構124によって不良品とされる製品(半導体装置1)の真空吸着状態、及び封止体3の表面の平坦度状態を示す模式図である。図29
(b)は封止体3の所定厚さでの平坦度を示すものであり、低い所と高い所の差は150μmにも及ぶ。
ツール125の下端の真空吸着面で半導体装置1を真空吸着した際、図29(b)に示すように、封止体3の表面であるシリコーン樹脂表面の平坦度が良好でない場合、図29(a)に示すように、リング125aの一部が封止体3に接触せず、かつその隙間133も大きくなり、大気がツール125内に流入し、ツール125内の真空度(真空圧)が低くなる。
そこで、ツール125内の真空度を測定する。この真空度測定情報は制御系に送られる。制御系では、予め定めた基準真空度に満たない真空度の場合は半導体装置1を平坦度不良品と判定し、前記基準真空度以上の真空度の場合は良品と判定し、この判定結果に基づいてピックアップ機構を制御する。
一方、良品収容ステージGには良品収容部としてトレー135が配置され、不良品収容ステージHには不良品収容部として不良品収容箱136が配置されている。従って、ピックアップ機構124は、厚さ検出情報、サイズ検出情報及び平坦度検出情報のいずれかが不良である場合、制御系によるコントロールで半導体装置1を不良品収容箱136に運ぶ。また全ての検出情報が良とする場合には、半導体装置1は良品をトレー135に収容される。図10に示すように、良品収容ステージGには、トレー135を収容するラック138が配置されている。このラックからトレー135が良品収容位置にピッチ送りされる。トレー135は満杯になるとトレー回収台139上に送り出される。トレー回収台139上のトレー135は所定箇所に移送される。
本実施例1よれば以下の効果を有する。
(1)シリコーン樹脂の印刷によって形成された樹脂層3aは、印刷後、脱泡処理、硬化処理(ベーク処理)が行われる。処理時間が長い脱泡処理の時点で樹脂中に含まれるフィラー等の重い物質は上面側から下面の基板(配線基板)2a配線基板側に沈下する。この結果、樹脂層3aの表面は引き千切れにくい樹脂成分の層となる。従って、基板2aを樹脂層3a側に折り返すような分割では、基板2aは分割されても樹脂層3aの表層の樹脂成分の層は圧縮力が作用されるだけであることから分割されずに残留(分割されない樹脂部分の残留)する。本発明による分割方法及び半導体製造装置では、セラミックからなる配線基板(基板2a,短冊体2g)の突出配線基板部分2jをクランパ59の下クランプ爪58で押し上げ(上揺動)、突出配線基板部分2jの一部を支持体に押し付けて曲げ応力によって第1の分割を行う。その後、第2の分割として上方に位置するクランパ59を下方に回転揺動(下揺動)させて上クランプ爪57で突出配線基板部分2jを押し下げて第1の分割部分で再度逆方向の分割を行う。この第2の分割は残留した薄い分割されない樹脂部分3sに引張力を作用させるため、分割されない樹脂部分3sは千切れる。これにより、完全な分割が可能になる。1列分割と個別分割によって個片化が行われ半導体装置1が製造される。
(2)1列分割及び個別分割において、配線基板は支点56aで分割位置が決まるとともに、配線基板に設けた分割溝2pで分割位置(分割線)が決まるため、最終的に形成された半導体装置1のサイズの一定化が可能になる。これにより、ユーザでの実装の信頼性が高くなる。
(3)上揺動で樹脂層3aの切り残しを0.1mm以下にすることから、下揺動で配線基板に必要以上の負荷をかけることなく分離が可能になる。従って、品質面でも安定したレジンパッケージ製品を提供することができる。
(4)本実施例1の半導体製造装置は、1列分割及び個別分割においても、突出配線基板部分2jを押し上げたり、あるいは押し下げたりするクランパ59は、直接突出配線基板部分2jを挟んで持つことはしない構造になっている。また、搬送シュート55上に載る配線基板も搬送シュート55と支持体56の支点56aとで挟まれて保持されることはあっても、この分割部分には電子部品は存在しない。これらにより、配線基板や搭載部品にダメージを与えることなく分割ができ、品質の優れたレジンパッケージ製品を提供することができる。
上記(1)乃至(4)により、本実施例1によれば、分割不良が発生し難くなり、信頼性の高い半導体装置を提供することができる。また歩留りの向上を図ることができる。この結果、品質の優れた半導体装置を安価に提供することができる。例えば、携帯電話機用の半導体装置を安価に提供することができる。
(5)本実施例1の半導体製造装置においては、個片化されて半導体装置1となった製品を搬送するピックアップ機構124は、最終ステージの半導体装置1をツール125で真空吸着保持するが、この保持状態の真空度を測定するようになっている。そして、この真空度情報に基づいてピックアップ機構124は制御され、基準真空度以上の場合は良品収容部へ半導体装置1を搬送し、基準真空度に満たない場合は不良品収容部へ半導体装置1を搬送することになる。従って、封止体3の表面の平坦度の良好な製品のみを出荷できることになる。この結果、ユーザにおける半導体装置1の実装作業において、半導体装置1のピックアップが確実になり、良好な実装が可能になる。
(6)本実施例の半導体製造装置は、樹脂層3aを形成した基板2aの状態で基板2aの表面に不良マークを付したものに対して、短冊体2gの状態で検出し、短冊体2gを分割して個片化する際選別して排除することができる優れた特長がある。
(7)本実施例の半導体製造装置は、個片化された半導体装置1の厚さ検出を行うことができるとともに、不良品はピックアップ機構124で排除できるため、良品のみをトレー135に収容することができる優れた特長がある。
(8)本実施例の半導体製造装置は、個片化された半導体装置1のサイズ検出を行うことができるとともに、不良品はピックアップ機構124で排除できるため、良品のみをトレー135に収容することができる優れた特長がある。
(9)本実施例の半導体製造装置は、基板2aや短冊体2gを正確かつ確実に分割できる。また、予め不良マークが付けられた半導体装置1を個片化時に排除することができる。さらに、各検出ステージで検出した厚さ検出情報、サイズ検出情報、平坦度検出情による不良品排除をピックアップ機構124で行える。従って、本実施例の半導体製造装置は品質が優れた半導体装置1を高歩留りで製造することができる優れた特長がある。
(10)自動分割実現により、レジンパッケージ製品の量産化が可能になり、基板周辺の実装領域拡大、サイズ対応も容易でかつ小型化及びパッケージ多様化へ対応可能となった。
(11)本実施例1の半導体製造装置の使用により、顧客2次実装時の封止体3内の半田再溶融に起因する短絡を防止できる低弾性樹脂封止製品の製造も確立できる。
(12)本実施例1の半導体製造装置の使用により、半導体装置の品質向上及び加工費低減が可能になる。
(13)本実施例1の半導体製造装置の使用により、高周波モジュール製品のコスト低減も可能になる。
(14)本実施例1の半導体製造装置の使用により、TAT(Turn around Time:製品開発期間)の短縮が図れる。
(15)レーザまたはダイシングによる分割は切削屑の飛散、付着及び含有されるシリカを切断する事により切断面が白色になる問題がある。これに対し本実施例はきれいな分割面を得る事ができる。
実施例2は、半導体製造装置において、配線基板の分割を良好にし、さらに分割位置を正確にできる例である。図30は樹脂層で覆われる基板を切断する切断機構と切断状態を示す模式図である。
実施例1で説明したように、印刷によって形成された樹脂層3aの表面はうねり等によって平坦性が低い。うねりが大きい場合、図31に示すように、基板2aの突出配線基板部分2jを押し上げた際、支持体56の支点56aに樹脂層3aが接触せず、うねり141の頂上部分142が支持体56の下面に接触してしまう。このような場合、分割力の加わる位置が支点56aの位置ではなくなることから、支点56aの略真下に分割溝2pが位置していても、必ずこの分割溝2pの位置から分割が開始されるとは限らなくなり、分割位置が特定されなくなるおそれがあることが判明した。
実施例2は、前述のような分割不良を解消する技術である。実施例2では、図30(a)に示すように、支持体56は搬送シュート55に対面する下面が平坦な面になっている。また、支持体56の下面の右端には、搬送シュート55に向かって突出する突条体143が設けられている。この突条体143は下方に向かうに従って徐々に細くなる先細断面となっている。また、この突条体143は幅広の基板2aや短冊体2gを分割のため線状に接触支持できるように幅が広くなっている。そして、突条体143の先端縁が支点56aを形成するようになる。
このような分割機構によれば、図30(b)に示すように、クランパ59を上揺動させると、下クランプ爪58が突出配線基板部分2jを押し上げる。この上揺動によって、樹脂層3aの表面には、最初に突条体143の先端の支点56aが接触する。突条体143の先端は先鋭であることから、幾分樹脂層3aに食い込むようになるが、この食い込む位置は分割溝2pと対面する位置となり、分割溝2p部分で正確かつ確実に分割が行えるようになる。これにより、半導体装置1のサイズがいつも一定となる。
前述の説明でもわかるように、突条体143の突出長さは、突条体143の先端が溝(分割溝)2p部分に接触しかつ食い込んだ状態で樹脂層3aの表面が支持体56の下面に接触しない長さになっている。
図32は本発明の実施例2の変形例である、この例では、突条体143の突出する面の1面を搬送シュート55の上面に対して垂直な面とし、その垂直面144に連なる支持体56の下面及び垂直面144に樹脂層3aのうねりの頂上部分や突出部分が接触し難くして分断を良好に行うように配慮した機構となっている。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本実施例1の半導体装置の製造方法を示す模式図である。 本実施例1の半導体装置の製造方法によって製造された半導体装置の外観を示す斜視図である。 前記半導体装置の模式的拡大断面図である。 前記半導体装置の模式的拡大底面図である。 前記半導体装置を組み込の携帯電話機の一部の回路構成を示すブロック図である。 本実施例1の半導体装置の製造方法を示すフローチャートである。 前記半導体装置の製造方法を示す各工程の断面図である。 前記半導体装置の製造における基板分割方法を示すフローチャートである。 本実施例1の半導体装置の製造に用いる半導体製造装置の外観を示す斜視図である。 前記半導体製造装置の作業ステージと関連機構を示す模式的平面図である。 前記半導体製造装置の1列分割機構の一部を示す模式的平面図である。 図11のA−A線に沿う模式的断面図である。 前記1列分割機構の各動作段階を示す模式的である。 本実施例1の変形例である基板分割を示す模式図である。 前記半導体製造装置の基板を個別に分割する個別分割機構を示す模式的平面図である。 図15のB−B線に沿う模式的断面図である。 前記個別分割機構において不良品を排除するスライド態勢を示す模式的平面図である。 図17のC−C線に沿う模式的断面図である。 シリコーン樹脂における、1列分割における上揺動角度と基板を覆うレジン残り量(分割されない樹脂部分の厚さ)との相関を示すグラフである。 前記個別分割における基板分割位置とその位置での切断角度(下揺動角度)との相関を示すグラフである。 低弾性エポキシ樹脂における、1列分割における上揺動角度と基板を覆うレジン残り量(分割されない樹脂部分の厚さ)との相関を示すグラフである。 前記個別分割機構の各動作段階を示す模式図である。 前記半導体製造装置の厚さ検査ステージの厚さ検査機構の概略を示す模式的側面図である。 前記半導体製造装置の位置決めステージの位置決め機構の概略を示す模式的側面図である。 前記半導体製造装置のサイズ検査ステージのサイズ検査機構を示す模式的側面図である。 前記サイズ検査機構の動作を示す模式図である。 前記半導体製造装置における製品の平坦化の良否を検出するピックアップ機構の概略を示す模式図である。 前記ピックアップ機構によって良品とされた製品の真空吸着状態、及び分割前の樹脂層で覆われた基板の平坦度状態を示す模式図である。 前記ピックアップ機構によって不良品とされた製品の真空吸着状態、及び分割前の樹脂層で覆われた基板の平坦度状態を示す模式図である。 本発明の実施例2である半導体製造装置における分割機構と分割状態を示す模式図である。 基板の分割位置が確定できない状態を示す模式図である。 本発明の実施例2の変形例である分割機構の分割状態を示す模式図である。 短冊体における各基板位置での分割状態を示す模式図である。 従来のシリコーン樹脂で覆った基板の分割状態を示す模式図である。
符号の説明
1…半導体装置(混成集積回路装置)、2…モジュール基板、2a…基板、2c…領域(製品形成部)、2g…短冊体、2j…突出配線基板部分、2p…溝(分割溝)、2s…枠部、3…封止体、3a…樹脂層、3p…溝(分割溝)、3s…分割されない樹脂部分、4…外部電極端子、4f…グランド電極、5…絶縁膜、7a,7b,7c,7e…導体層、7d…導体、8…窪み、9…半導体チップ、10…ワイヤ、11…チップ型電子部品、12…半田、15…メッキ膜、20…高周波信号処理IC、21,24…増幅器(PA)、22,25…カプラー、23…自動出力制御回路(APC回路)、26,30,35,37…フィルター、27,36…送信受信切替スイッチ、38…デュプレクサー、39…アンテナ、31,38…低雑音アンプ(LNA)、43…半導体製造装置、45…扉、46…コントロールパネル、50…ラック、51…ラック、52…基板供給機構、55,55’…台座(搬送シュート)、56,56’…第1装置部品(支持体)、56a,56a’…支点、57,57’…上クランプ爪、58,58’…下クランプ爪、59,59’…第2装置部品(クランパ)、60,60’…搬送爪、62,62’…分割部、61…支持アーム、65…板状部、66…上下動シリンダ、67,67’…回転中心、68,68’…支持ブロック、69,69’…ボルト、70…支持部材、71a,71a’,71b,71b’…回転軸、72…ドリブンプーリ、73,73’…揺動モータ、74…回転軸、75,75’…ドライブプーリ、76…駆動ベルト、80,81…枠部、83…ガイド片、84…ボルト、85…透明体、86…投光器、87…モニターカメラ、88…不良品収容箱、89…スライド部、90…ガイド片、91…良品シュート、92…不良品シュート、93…ストッパ、95…カップリング、97…個別搬送機構、98…アーム、100…ステージ、101…レーザセンサ、102…レーザ光、105…ステージ、106…位置決め爪、107…窪み、110…ステージ、111…検出穴、112…上下シャフト、113…台座、114…ポケット部、115…上筒部、116…光透過孔、117…投光器、117a…電源線、118…光、119…受光器、119a…電源線、120…中段筒部、121…装着穴、124…ピックアップ機構、125…ツール(ノズル)、127…アーム、128…配管、129…真空源、130…電磁弁、131…流量絞り弁、132…デジタル真空計、133…隙間、135…トレー、136…不良品収容箱、138…ラック、139…トレー回収台、141…うねり、142…頂上部分、143…突条体、144…垂直面、150…配線基板、151…シリコーン樹脂層、152…分割されない樹脂部分

Claims (20)

  1. 以下の工程を有する半導体装置の製造方法、
    (a)複数の領域を含む配線基板を準備する工程、
    (b)前記複数の領域にそれぞれ電子部品を搭載する工程、
    (c)前記工程(b)の後、前記複数の領域を絶縁性樹脂で封止する工程、
    (d)前記工程(c)の後、前記配線基板を台座に配置する工程、
    (e)前記工程(d)の後、前記配線基板上の隣接する前記複数の領域間に支点となる第1装置部品を配置し、前記配線基板の一端を前記台座の上方側に移動し前記配線基板の一部を切断する工程、
    (f)前記工程(e)の後、前記配線基板の前記一端を前記台座の下方に移動し、前記樹脂を切断し、記複数の領域の1つを分離する工程。
  2. 請求項1に記載の半導体装置の製造方法であって、前記工程(b)において、前記電子部品は半田によって前記配線基板に実装されることを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、前記絶縁性樹脂は150℃以上の温度において200MPa以下の弾性率を有することを特徴とする半導体装置の製造方法。
  4. 請求項3に記載の半導体装置の製造方法であって、前記絶縁性樹脂はシリコーン樹脂からなることを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法であって、
    前記(e)において、前記支点の回りに、前記台座の上面から上方向に80°以上の角度回転し、
    前記(f)において、前記支点の回りに、前記台座の上面から下方向に10°以上の角度回転することを特徴とする半導体装置の製造方法。
  6. 請求項2に記載の半導体装置の製造方法であって、前記絶縁性樹脂は150℃以上の温度において弾性率が1MPa以上200MPa以下、かつ25℃の温度において弾性率が200MPa以上であることを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法であって、前記絶縁性樹脂はエポキシ樹脂からなることを特徴とする半導体装置の製造方法。
  8. 請求項4に記載の半導体装置の製造方法であって、
    前記(e)において、前記支点の回りに、前記台座の上面から上方向に30°以上の角度回転し、
    前記(f)において、前記支点の回りに、前記台座の上面から下方向に10°以上の角度回転することを特徴とする半導体装置の製造方法。
  9. 請求項2に記載の半導体装置の製造方法であって、前記配線基板の上面と、前記支点となる第1装置部品との最短距離には所定の空間を設けていることを特徴とする半導体装置の製造方法。
  10. 請求項2に記載の半導体装置の製造方法であって、
    前記工程(e)は、前記配線基板の前記一端の上面および下面を覆う第2装置部品により、前記配線基板の上面と前記第2装置部品の最短距離に所定の空間を設けた状態で、前記配線基板の前記一端を上方に移動することを含み、
    前記工程(f)は、前記配線基板の下面と前記第2装置部品の最短距離に所定の空間を設けた状態で、前記配線基板の前記一端を下方に移動することを含むことを特徴とする半導体装置の製造方法。
  11. 請求項11に記載の半導体装置の製造方法であって、前記半導体装置は、動作周波数800MHz以上で動作する電力増幅装置を含むことを特徴とする半導体装置の製造方法。
  12. 請求項2に記載の半導体装置の製造方法であって、前記電子部品は、受動素子、および半導体基板上に形成された能動素子を含むことを特徴とする半導体装置の製造方法。
  13. 請求項2に記載の半導体装置の製造方法であって、前記配線基板上の複数の領域はマトリックス状に配置され、
    前記工程(c)において、前記絶縁性樹脂は印刷法で形成されることを特徴とする半導体装置の製造方法。
  14. 請求項2に記載の半導体装置の製造方法であって、前記配線基板はセラミックからなること特徴とする半導体装置の製造方法。
  15. 請求項2に記載の半導体装置の製造方法であって、前記工程(c)と(e)の間に、隣接する前記複数の領域間の前記樹脂の表面に溝を形成する工程を有すること特徴とする半導体装置の製造方法。
  16. 以下の工程を有する半導体装置の製造方法、
    (a)配線基板を準備する工程、
    (b)前記配線基板上に電子部品を搭載する工程、
    (c)前記工程(b)の後、前記配線基板上を絶縁性樹脂で封止する工程、
    (d)前記工程(c)の後、真空吸着によって前記絶縁性樹脂部分を吸着し、前記絶縁性樹脂上面の平坦度を検査する工程。
  17. 複数の領域にそれぞれ電子部品が実装され、絶縁性樹脂によって前記電子部品が封止された配線基板を前記領域毎に分割する半導体製造装置であって、
    前記配線基板を配置する台座と、
    前記配線基板上の隣接する前記複数の領域間に支点となるように配置された第1装置部品と、
    前記台座上に前記配線基板を配置した状態で、前記配線基板の一端を、前記第1装置部品を支点として、前記台座の上面から上方向に移動した後、
    前記第1装置部品を支点として、前記台座の上面から下方向に移動することで前記配線基板を隣接する前記領域間で分割する為の第2装置部品を有する半導体製造装置。
  18. 請求項17に記載の半導体製造装置であって、前記絶縁性樹脂は150℃以上の温度において200MPa以下の弾性率を有するシリコーン樹脂からなり、前記配線基板はセラミックからなることを特徴とする半導体製造装置。
  19. 請求項18に記載の半導体製造装置であって、前記配線基板の一端を、前記第1装置部品を支点として、前記台座の上面から上方向に80°以上の角度移動した後、
    前記第1装置部品を支点として、前記台座の上面から下方向に10°以上の角度移動することで前記配線基板を隣接する前記領域間で分割する為の前記第2装置部品を有する半導体製造装置ことを特徴とする半導体製造装置。
  20. 配線基板上に電子部品が実装され、前記電子部品を絶縁性樹脂によって封止した半導体装置の製造装置であって、真空吸着によって前記絶縁性樹脂部分を吸着し、前記絶縁性樹脂上面の平坦度を検査する機能を有する製造装置。















JP2003367435A 2003-10-28 2003-10-28 半導体装置の製造方法及び半導体製造装置 Pending JP2005135977A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003367435A JP2005135977A (ja) 2003-10-28 2003-10-28 半導体装置の製造方法及び半導体製造装置
US10/961,041 US7223636B2 (en) 2003-10-28 2004-10-12 Manufacturing method of semiconductor device and semiconductor device
CNB2004100880135A CN100444340C (zh) 2003-10-28 2004-10-28 半导体器件的制造方法以及半导体器件
US11/647,162 US20070105283A1 (en) 2003-10-28 2006-12-29 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367435A JP2005135977A (ja) 2003-10-28 2003-10-28 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2005135977A true JP2005135977A (ja) 2005-05-26

Family

ID=34543767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367435A Pending JP2005135977A (ja) 2003-10-28 2003-10-28 半導体装置の製造方法及び半導体製造装置

Country Status (3)

Country Link
US (2) US7223636B2 (ja)
JP (1) JP2005135977A (ja)
CN (1) CN100444340C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227460A (ja) * 2006-02-21 2007-09-06 Fujitsu Ltd 樹脂層の形成方法並びに半導体装置及びその製造方法
JP2007250943A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 半導体装置
JP2015009331A (ja) * 2013-06-28 2015-01-19 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク工具
CN104394650A (zh) * 2014-08-13 2015-03-04 中国船舶重工集团公司第七0九研究所 完成表贴元器件的拼装电路板的分板方法
JP2020035780A (ja) * 2018-08-27 2020-03-05 三菱電機株式会社 プリント回路基板分割装置、プリント回路基板分割用押さえ治具、プリント回路基板分割方法及びプリント回路装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824880B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) * 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
CN101902882B (zh) * 2010-07-05 2013-10-16 镇江市高等专科学校 分板机
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) * 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
CN102865939B (zh) * 2012-09-12 2014-07-09 上海大学 用于光电器件封装的激光键合温度采集系统及光电器件封装的方法
TWI513382B (zh) * 2013-12-06 2015-12-11 All Ring Tech Co Ltd Radiator placement method and device
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
DE102016205902A1 (de) * 2015-04-29 2016-11-03 Tridonic Jennersdorf Gmbh Trennvorrichtung für Leiterplatten
CN110089209B (zh) * 2016-09-29 2022-03-29 安必昂公司 部件放置装置及其驱动方法
JP6732932B2 (ja) * 2016-10-27 2020-07-29 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
EP3410473B1 (de) * 2017-05-30 2021-02-24 Infineon Technologies AG Anordnung und verfahren zum vereinzeln von substraten
CN108023159A (zh) * 2018-01-02 2018-05-11 深圳顺络电子股份有限公司 一种三轴接收天线及其制作方法
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500789B2 (ja) * 1995-07-31 2004-02-23 三菱住友シリコン株式会社 半導体ウェーハ表面の検査方法
JP3578366B2 (ja) 1995-10-17 2004-10-20 株式会社ルネサステクノロジ 混成集積回路装置
JPH1131704A (ja) 1997-07-10 1999-02-02 Denso Corp 半導体装置の製造方法
JP2002208668A (ja) 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP2003133262A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法
JP4634045B2 (ja) * 2003-07-31 2011-02-16 富士通株式会社 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227460A (ja) * 2006-02-21 2007-09-06 Fujitsu Ltd 樹脂層の形成方法並びに半導体装置及びその製造方法
JP2007250943A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 半導体装置
US7948059B2 (en) 2006-03-17 2011-05-24 Hitachi Metals, Ltd. Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate
JP2015009331A (ja) * 2013-06-28 2015-01-19 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク工具
CN104394650A (zh) * 2014-08-13 2015-03-04 中国船舶重工集团公司第七0九研究所 完成表贴元器件的拼装电路板的分板方法
CN104394650B (zh) * 2014-08-13 2018-08-07 中国船舶重工集团公司第七0九研究所 完成表贴元器件的拼装电路板的分板方法
JP2020035780A (ja) * 2018-08-27 2020-03-05 三菱電機株式会社 プリント回路基板分割装置、プリント回路基板分割用押さえ治具、プリント回路基板分割方法及びプリント回路装置の製造方法
JP7050627B2 (ja) 2018-08-27 2022-04-08 三菱電機株式会社 プリント回路基板分割装置、プリント回路基板分割用押さえ治具、プリント回路基板分割方法及びプリント回路装置の製造方法

Also Published As

Publication number Publication date
CN1612310A (zh) 2005-05-04
US7223636B2 (en) 2007-05-29
US20050101052A1 (en) 2005-05-12
US20070105283A1 (en) 2007-05-10
CN100444340C (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
JP2005135977A (ja) 半導体装置の製造方法及び半導体製造装置
KR100401422B1 (ko) 칩용 운반 장치 및 이에 대한 이용 방법
US20050250254A1 (en) Method of manufacturing a semiconductor device and a fabrication apparatus for a semiconductor device
JP2013024829A (ja) 電子部品搬送装置及び電子部品搬送方法
US7598729B2 (en) Semiconductor chip flipping assembly and apparatus for bonding semiconductor chip using the same
JP2013101017A (ja) 基板検査装置
WO2022004171A1 (ja) 物品の製造装置、物品の製造方法、プログラム、記録媒体
US20040164295A1 (en) Full wafer contacter and applications thereof
JP4456421B2 (ja) 加工装置
EP2284863B1 (en) Method and apparatus for inspecting a chip prior to bonding
KR100395981B1 (ko) 다이본딩 방법 및 그 장치
JP4222741B2 (ja) 部品実装装置および部品実装方法
JPH0758175A (ja) ウエハ搬送方法とその装置並びにウエハ検査装置
US6787374B2 (en) Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same
JP2005129803A (ja) Icタグ付きシートの製造方法、icタグの製造方法、及びその製造装置
JP4800076B2 (ja) 部品搭載方法及び装置
JPH031549A (ja) 集積回路チップ供給装置
JPWO2011007398A1 (ja) ピックアップ装置
JP4096640B2 (ja) チップ型電子部品の測定装置および測定方法
JP2005084937A (ja) Icタグ付きシートの製造方法、icタグの製造方法、及びその装置
JPH0854442A (ja) 検査装置
KR100889591B1 (ko) 반도체 패키지 이송장치용 흡착패드
JP2005084938A (ja) Icタグの基材、icタグ、icタグ付きシートの製造方法、icタグの製造方法、及びその装置
JPH08297152A (ja) 検査方法及び検査装置
KR20040076601A (ko) Qfn 기판의 처리방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309