JP2002208668A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002208668A
JP2002208668A JP2001002371A JP2001002371A JP2002208668A JP 2002208668 A JP2002208668 A JP 2002208668A JP 2001002371 A JP2001002371 A JP 2001002371A JP 2001002371 A JP2001002371 A JP 2001002371A JP 2002208668 A JP2002208668 A JP 2002208668A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
solder
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001002371A
Other languages
English (en)
Other versions
JP2002208668A5 (ja
Inventor
Masashi Yamaura
正志 山浦
Koichi Nakajima
浩一 中嶋
Nobuyoshi Maejima
信義 前嶋
Mikio Negishi
幹夫 根岸
Tomio Yamada
富男 山田
Tomomichi Koizumi
智道 小泉
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001002371A priority Critical patent/JP2002208668A/ja
Priority to US10/021,173 priority patent/US6831360B2/en
Publication of JP2002208668A publication Critical patent/JP2002208668A/ja
Priority to US10/985,049 priority patent/US7468294B2/en
Publication of JP2002208668A5 publication Critical patent/JP2002208668A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置内の半田再溶融流れ出しによる短
絡を防止する。 【解決手段】 主面２ｄに複数のパッド２ｃが形成され
た半導体チップ２と、両端に接続端子３ｄが形成された
チップ部品３と、半導体チップ２とチップ部品３とが搭
載されるモジュール基板４と、チップ部品３とモジュー
ル基板４の基板側端子４ａとを半田によって接続する半
田接続部５と、半導体チップ２のパッド２ｃとこれに対
応するモジュール基板４の基板側端子４ａとを接続する
金線８と、半導体チップ２、チップ部品３、半田接続部
５および金線８を覆うとともに絶縁性のシリコーン樹脂
や低弾性エポキシ樹脂などの低弾性樹脂によって形成さ
れた封止部とから成り、半田接続部５の半田の再溶融に
よる流れ出しを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、リチウム電池監視用モジュールの製造方法
に適用して有効な技術に関する。
【０００２】
【従来の技術】チップコンデンサやチップ抵抗などの表
面実装形のチップ部品と、ベアチップ実装用の半導体チ
ップとが搭載されたモジュール製品（半導体装置）の一
例として、リチウム電池監視用モジュールと呼ばれるも
のが開発されており、チップ部品と半導体チップは半田
接続によってモジュール基板に搭載され、両者とも、絶
縁性の高弾性樹脂によって覆われて保護されている。
【０００３】なお、チップ部品（表面実装部品）と半導
体チップとが搭載され、かつ両者が樹脂によって覆われ
た構造については、例えば、特開２０００−２２３６２
３号公報および特開平１１−２３８９６２号公報にその
記載がある。
【０００４】まず、特開２０００−２２３６２３号公報
には、ワイヤボンディングされた半導体チップとそのワ
イヤとを覆う第１の樹脂の弾性率を、その外側を覆う第
２の樹脂の弾性率より大きくすることにより、第１の樹
脂を第２の樹脂より硬くして、その結果、熱応力による
第１の樹脂の変形を抑制してワイヤの断線を防止する技
術が記載されている。
【０００５】また、特開平１１−２３８９６２号公報に
は、半導体素子が基板に対して半田バンプを介して半田
接続されるとともに他の表面実装部品も基板に対して半
田接続され、さらに半導体素子や他の表面実装部品がシ
リコーンゲルによって覆われていることにより、ワイヤ
を用いた接続を行わないため、モジュールの占有面積や
高さの縮小化、さらに損失の低減化などを図る技術が記
載されている。
【０００６】
【発明が解決しようとする課題】ところが、前記したチ
ップ部品（表面実装部品）と半導体チップとが搭載さ
れ、かつ両者が樹脂によって覆われた構造の半導体装置
に関し、本発明者は以下の問題点を見出した。
【０００７】すなわち、前記半導体装置（モジュール製
品など）は、２次実装リフローによってプリント配線基
板などの実装基板に半田付けされるものであり、その
際、モジュール内の半田付け部品（表面実装部品）にお
いて半田再溶融が起こり、これにより、短絡などの不具
合が発生する。
【０００８】この現象は、半田が再溶融すると、その溶
融膨張圧力が、部品とレジン（樹脂）の界面、またはレ
ジンとモジュール基板の界面を剥離させ、そこに半田が
フラッシュ状に流れ込み、表面実装部品の両端の端子が
繋がって短絡に至るものである。
【０００９】なお、前記短絡の対策手段としては、２次
実装リフローにおいて内部半田が溶融しない構造とする
か、もしくは溶融しても半田の溶融膨張圧力を緩和して
前記部品とレジンの界面やレジンとモジュール基板の界
面での剥離を引き起こさない構造とするなどが考えられ
る。
【００１０】そこで、前者の対策として、内部半田に高
融点半田を用いることが考えられるが、この場合、表面
実装部品の端子に予めＳｎ−Ｐｂ半田が形成されてお
り、さらに、ワイヤボンディングが行われるモジュール
ではモジュール基板の端子には金めっきが施されてお
り、したがって、Ｓｎや金などの不純物が内部半田に混
ざることにより、高融点半田を用いてもモジュールの２
次実装リフロー時の融点が降下して内部半田が溶融し、
その結果、高融点半田の使用は効果的でないことが分か
った。
【００１１】一方、後者の対策として、硬度（弾性率）
が低いゲル状のレジンなどを用いて、溶融された内部半
田の溶融膨張圧力を緩和することが考えられるが、モジ
ュール内部に対しての保護力（機械的強度）が小さいこ
とが問題となる。
【００１２】その際、ケースやキャップで覆って保護を
行うことも可能であるが、これは、コストアップに繋が
ることが問題である。
【００１３】また、モジュールの２次実装リフロー時
に、低融点半田を使用することも考えられるが、低融点
半田は、その寿命が短いため、温度サイクル試験での信
頼性が低いことが問題となる。
【００１４】なお、前記特開２０００−２２３６２３号
公報には、ワイヤボンディングされた表面実装部品（半
導体チップ）を、弾性率の低い樹脂で覆う技術について
の記載はなく、また、モジュールの２次実装リフロー時
の内部半田の溶融膨張圧力による短絡を問題として取り
上げた記載もない。
【００１５】また、前記特開平１１−２３８９６２号公
報には、半田接続された半導体素子や他の表面実装部品
を弾性率の低いゲル状の樹脂によって覆う構造は記載さ
れているものの、前記ゲル状の樹脂の弾性率の具体的許
容範囲の記載はなく、かつ、モジュールの２次実装リフ
ロー時の内部半田の溶融膨張圧力による短絡を問題とし
て取り上げた記載はない。さらに、ゲル状の樹脂の外側
をケースで覆う構造が記載されており、ケースを用いる
とコストアップに繋がることが問題となる。
【００１６】本発明の目的は、半導体装置内の半田再溶
融流れ出しによる短絡を防止する半導体装置およびその
製造方法を提供することにある。
【００１７】また、本発明の他の目的は、コスト低減化
を図る半導体装置およびその製造方法を提供することに
ある。
【００１８】さらに、本発明の他の目的は、Ｐｂフリー
への対応を可能にする半導体装置およびその製造方法を
提供することにある。
【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００２１】すなわち、本発明の半導体装置は、半田実
装される表面実装部品と、前記表面実装部品が搭載され
る配線基板と、前記表面実装部品と前記配線基板とを接
続する半田接続部と、前記表面実装部品および前記半田
接続部を覆い、絶縁性の弾性樹脂によって形成された封
止部とを有し、前記弾性樹脂が、１５０℃以上の温度に
おいて２００ＭＰａ以下の弾性率の樹脂である。
【００２２】本発明によれば、２次実装リフローで半導
体装置を実装する際に、内部の半田接続部が再溶融して
も、その溶融膨張による圧力を弾性樹脂によって緩和す
ることができ、その結果、表面実装部品とレジン（樹
脂）との界面もしくはレジンとモジュール基板との界面
が剥離するのを防ぐことができる。
【００２３】これにより、半田の界面への流れ出しを防
ぐことができ、表面実装部品における端子間のショート
（短絡）の発生を防ぐことができる。
【００２４】また、本発明の半導体装置は、半田実装さ
れる表面実装部品と、前記表面実装部品が搭載される配
線基板と、前記表面実装部品と前記配線基板とを接続す
る半田接続部と、前記表面実装部品および前記半田接続
部を覆い、絶縁性の弾性樹脂であるシリコーン樹脂によ
って形成された封止部とを有するものである。
【００２５】また、本発明の半導体装置は、主面に表面
電極が形成された表面実装部品である半導体チップと、
両端に接続端子が形成された表面実装部品であるチップ
部品と、前記半導体チップと前記チップ部品とが搭載さ
れる配線基板であるモジュール基板と、前記チップ部品
と前記配線基板とを接続する半田接続部と、前記半導体
チップ、前記チップ部品および前記半田接続部を覆い、
絶縁性の弾性樹脂であるシリコーン樹脂によって形成さ
れた封止部とを有するものである。
【００２６】さらに、本発明の半導体装置は、主面に表
面電極が形成された表面実装部品である半導体チップ
と、両端に接続端子が形成された表面実装部品であるチ
ップ部品と、前記半導体チップと前記チップ部品とが搭
載される配線基板であるモジュール基板と、前記チップ
部品と前記配線基板とを接続する半田接続部と、前記半
導体チップ、前記チップ部品および前記半田接続部を覆
い、１５０℃以上の温度において弾性率が１ＭＰａ以上
２００ＭＰａ以下であるとともに２５℃の温度において
弾性率が２００ＭＰａ以上の絶縁性の樹脂によって形成
された封止部とを有するものである。
【００２７】また、本発明の半導体装置の製造方法は、
半田接続によって表面実装部品を配線基板に搭載する工
程と、前記半田接続によって形成された半田接続部と前
記表面実装部品とを、１５０℃以上の温度において弾性
率が２００ＭＰａ以下の絶縁性の弾性樹脂によって覆っ
て樹脂封止する工程とを有するものである。
【００２８】さらに、本発明の半導体装置の製造方法
は、複数の装置領域が区画ラインによって区画形成され
た多数個取り基板を準備する工程と、前記装置領域に半
田接続によって表面実装部品を搭載する工程と、前記半
田接続によって形成された複数の前記装置領域の半田接
続部と前記表面実装部品とを、絶縁性の弾性樹脂によっ
て一括で覆って樹脂封止して前記多数個取り基板上に一
括封止部を形成する工程と、前記一括封止部の表面に、
前記多数個取り基板の前記区画ラインに対応したその反
対側の分割ラインに沿って切り込み部を形成する工程
と、前記多数個取り基板を前記分割ラインに沿って分割
するとともに、前記一括封止部を前記切り込み部で分割
して個片化する工程とを有するものである。
【００２９】なお、本発明の半導体装置の製造方法は、
複数の装置領域が区画ラインによって区画形成された多
数個取り基板を準備する工程と、前記装置領域に半田接
続によって表面実装部品を搭載する工程と、前記半田接
続によって形成された複数の前記装置領域の半田接続部
と前記表面実装部品とを、絶縁性の弾性樹脂によって一
括で覆って樹脂封止して前記多数個取り基板上に一括封
止部を形成する工程と、前記一括封止部の表面に、レー
ザによって各装置領域ごとに認識マークを付す工程と、
前記多数個取り基板を前記区画ラインに対応したその反
対側の分割ラインに沿って分割して個片化する工程とを
有するものである。
【００３０】また、本発明の半導体装置の製造方法は、
複数の装置領域が区画ラインによって区画形成された多
数個取り基板を準備する工程と、前記装置領域に半田接
続によって表面実装部品を搭載する工程と、前記半田接
続によって形成された複数の前記装置領域の半田接続部
と前記表面実装部品とを、絶縁性の弾性樹脂によって一
括で覆うようにスキージを用いて印刷して前記多数個取
り基板上に一括封止部を形成する工程と、前記多数個取
り基板を前記区画ラインに対応したその反対側の分割ラ
インに沿って分割して個片化する工程とを有するもので
ある。
【００３１】さらに、本発明の半導体装置の製造方法
は、複数の長方形の装置領域が区画ラインによって区画
形成された多数個取り基板を準備する工程と、前記装置
領域に半田接続によって表面実装部品であるチップ部品
および半導体チップを搭載する工程と、前記半導体チッ
プの表面電極と前記多数個取り基板の前記装置領域の基
板側端子とを前記装置領域の長手方向と平行な方向に金
線のワイヤループを形成してワイヤボンディングする工
程と、前記半田接続によって形成された複数の前記装置
領域の半田接続部と前記表面実装部品とを、絶縁性の弾
性樹脂によって一括で覆って樹脂封止して前記多数個取
り基板上に一括封止部を形成する工程と、前記多数個取
り基板を前記装置領域の長手方向に沿い、かつ前記区画
ラインに対応したその反対側の分割ラインで１次分割
し、前記１次分割後、前記１次分割によって形成された
１列個片群をその幅方向に平行な前記分割ラインに沿っ
て２次分割して個片化する工程とを有するものである。
【００３２】
【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
【００３３】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合及び原理的に明らかに特定の数に
限定される場合などを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良いものとす
る。
【００３４】さらに、以下の実施の形態において、その
構成要素（要素ステップなどを含む）は、特に明示した
場合及び原理的に明らかに必須であると考えられる場合
などを除き、必ずしも必須のものではないことは言うま
でもない。
【００３５】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合及び原理的に明らかにそうでないと考えられる
場合などを除き、実質的にその形状などに近似または類
似するものなどを含むものとする。このことは前記数値
及び範囲についても同様である。
【００３６】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
【００３７】図１は本発明の実施の形態の半導体装置の
一例であるＬｉイオン電池監視用モジュールの構造を示
す図であり、（ａ）は斜視図、（ｂ）は底面図、図２は
図１に示すＬｉイオン電池監視用モジュールに搭載され
る各表面実装部品の配置を示す図であり、（ａ）は平面
配置図、（ｂ）は（ａ）のＡ−Ａ断面を示す断面図、図
３は図２に示す表面実装部品におけるチップコンデンサ
の半田接続構造の一例を示す図であり（ａ）は断面図、
（ｂ）は（ａ）のＢ部を示す拡大部分断面図、図４は図
１に示すＬｉイオン電池監視用モジュールの回路の一例
を示す回路図、図５は図１に示すＬｉイオン電池監視用
モジュールの封止部に用いられる低弾性樹脂の温度特性
の一例を示す特性図、図６は図１に示すＬｉイオン電池
監視用モジュールにおける各表面実装部品の融点の一例
を示す融点データ図、図７は図１に示すＬｉイオン電池
監視用モジュールの組み立てに用いられる多数個取り基
板の一例である多層セラミック基板の構造を示す斜視
図、図８は図１に示すＬｉイオン電池監視用モジュール
の組み立てにおけるレジン印刷方法の一例を示す斜視
図、図９は図１に示すＬｉイオン電池監視用モジュール
の組み立てにおける基板分割方法の一例を示す図であ
り、（ａ）は分割前の基板の平面図と底面図、（ｂ）は
１列分割（１次分割）時の平面図、（ｃ）は２次分割
（個片化）時の平面図、図１０は図１に示すＬｉイオン
電池監視用モジュールの実装基板への実装状態の一例を
示す斜視図、図１１は図１に示すＬｉイオン電池監視用
モジュールの組み立てにおける基板分割時のシリコーン
樹脂残りの一例を示す拡大部分断面図、図１２は図１に
示すＬｉイオン電池監視用モジュールの組み立てにおけ
るシリコーン樹脂の切り込み部の構造の一例を示す図で
あり、（ａ）は基板−樹脂斜視図、（ｂ）は切り込み部
の斜視図、（ｃ）はレーザによる溝部の斜視図、図１３
は図１に示すＬｉイオン電池監視用モジュールの組み立
てにおけるマーキング方法の一例を示す斜視図、図１４
は図１に示すＬｉイオン電池監視用モジュールの組み立
てにおける基板分割方法の一例を示す図であり、（ａ）
は１列分割（１次分割）時の平面図、（ｂ）は（ａ）の
部分拡大平面図、（ｃ）は２次分割時の平面図、図１５
は図１に示すＬｉイオン電池監視用モジュールの組み立
て方法および２次実装工程の実装手順の一例を示すプロ
セスフロー図であり、（ａ）は組み立てフロー図、
（ｂ）は実装フロー図、図１６は図１に示すＬｉイオン
電池監視用モジュールに対する比較例のモジュールにお
ける半田流れの原理を示す流れ出し説明図、図１７は図
１６に示す比較例のモジュールの半田流れの一例を示す
斜視図である。
【００３８】図１に示す本実施の形態の半導体装置は、
Ｌｉ（リチウム）イオン電池監視用モジュール１と呼ば
れるモジュール製品であり、モジュール基板４に表面実
装部品が半田実装されるとともに、前記表面実装部品が
封止用樹脂によって覆われる構造を有し、主に、携帯用
電話機などの小形の携帯用電子機器などに組み込まれる
ものである。
【００３９】なお、Ｌｉイオン電池監視用モジュール１
の機能は、例えば、携帯用電話機において短絡や充電の
し過ぎなどによる異常発生時に、直前で回路をオフし、
電池セルにおける電気的傷害を防止するものである。
【００４０】前記Ｌｉイオン電池監視用モジュール１の
構成は、図２に示すように、主面２ｄに複数のパッド
（表面電極）２ｃが形成された表面実装部品である半導
体チップ２と、両端に接続端子３ｄが形成された表面実
装部品であるチップ部品３と、半導体チップ２とチップ
部品３とが搭載される配線基板であるモジュール基板４
と、チップ部品３とモジュール基板４の基板側端子４ａ
とを半田によって接続する半田接続部５と、半導体チッ
プ２のパッド２ｃとこれに対応するモジュール基板４の
基板側端子４ａとを接続するボンディングワイヤである
金線８と、半導体チップ２、チップ部品３、半田接続部
５および金線８を覆うとともに絶縁性のシリコーン樹脂
や低弾性エポキシ樹脂などの図８に示す低弾性樹脂（弾
性樹脂）６によって形成された図１に示す封止部７とか
ら成る。
【００４１】すなわち、モジュール基板４上に半田接続
されるチップ部品３を低弾性樹脂６によって覆うことに
より、２次リフロー（出荷先における実装基板へのリフ
ロー）時に発生する半田接続部５の半田再溶融膨張圧９
（図１６の比較例参照）を緩和して、チップ部品３と封
止部７の界面や、封止部７とモジュール基板４の界面が
剥離するのを防いで半田の前記界面への流れ出し１０を
防ぐことが可能なものである。
【００４２】なお、低弾性樹脂６は、内部部品を保護可
能な保護力（機械的強度）と、図１６に示す半田再溶融
膨張圧９を緩和可能な柔軟性とを兼ね備えた低弾性かつ
絶縁性の樹脂であり、図５に示す弾性率特性を有したシ
リコーン樹脂（シリコーンゴム）Ａや低弾性エポキシ樹
脂Ｂ, Ｃ，Ｄが好ましく、従来の高弾性エポキシ樹脂Ｔ
は不適合である。
【００４３】そこで、本実施の形態の低弾性樹脂６（図
５に示す樹脂Ａ，Ｂ，Ｃ，Ｄ）の弾性率の許容範囲は、
高温時すなわち２次リフローの温度（一般的には、約２
３０℃）や温度サイクルテスト（例えば、−４０〜＋１
２５℃）の高温印加時の条件を考慮して、１５０℃以上
の温度において２００ＭＰａ以下の弾性率であることが
好ましい。
【００４４】これは、図５によって、１５０℃以上の高
温時、内部の半田接続部５の半田が溶融した際の半田再
溶融膨張圧９を緩和可能な弾性率を導き出したものであ
り、図５中、樹脂Ａ，Ｂ，Ｃ，Ｄは範囲内であるが、樹
脂Ｔは、範囲外で不適合となる。
【００４５】さらに、低弾性樹脂６は、１５０℃以上の
温度において１ＭＰａ以上の弾性率を有していることが
好ましく、図５に示すように樹脂Ａ，Ｂ，Ｃ，Ｄは範囲
内である。
【００４６】これは、封止部７の内部の表面実装部品を
保護するテストを行った結果、少なくとも１ＭＰａ以上
の弾性率を有していれば、保護可能という結果を考慮し
てのものである。
【００４７】また、実使用時（常温２５℃）の温度とし
ても、前記同様、少なくとも１ＭＰａ以上の弾性率を有
していることが条件となり、図５に示すように樹脂Ａ，
Ｂ，Ｃ，Ｄは範囲内である。
【００４８】さらに、実使用時（常温２５℃）の温度
で、表面実装部品の保護効果を高めるために、２００Ｍ
Ｐａ以上の弾性率を有していることが一層好ましく、図
５に示すように樹脂Ｂ，Ｃ，Ｄは範囲内であるが、樹脂
Ａは、範囲外である。
【００４９】ただし、樹脂Ａも、１ＭＰａ以上の弾性率
は有しているため、特に問題はない。
【００５０】なお、図５において、各樹脂の半田流れ出
し発生率とは、２６０℃でリフローを行った際の、チッ
プ部品３の電気的ショートテストを実施した際の不良数
とその％とを示したものであり、分母はテスト数を表
し、一方、分子は不良数を表している。
【００５１】これによれば、樹脂Ａ，Ｂ，Ｃ，Ｄでは、
不良発生率が０〜２％と極めて低いのに対して、不適合
となった樹脂Ｔは、７０％と非常に不良発生率が高い。
【００５２】また、温度サイクルによる信頼性テストで
は、樹脂Ａ，Ｂ，Ｃ，Ｄは、特に問題は、発生していな
い。
【００５３】以上のことから、低弾性樹脂６として、例
えば、シリコーン樹脂（樹脂Ａ）を採用する場合、モジ
ュールリフロー温度マージンおよび機械的強度（保護
力）を総合的に考慮すると、その弾性率は、２〜４ＭＰ
ａが最も良好な範囲である。
【００５４】言い換えると、例えば、シリコーン樹脂
（樹脂Ａ）を採用する場合、モジュールリフロー温度マ
ージンおよび機械的強度（保護力）を総合的に考慮する
と、そのゴム硬度は、ショアー硬度Ａ７０〜８０が最も
良好な範囲である。
【００５５】なお、図５において、領域Ｐ（斜線部）
は、図７に示す多数個取り基板である多層セラミック基
板１１を分割して個片化する際の低弾性樹脂６の分割性
における最適領域を示すものであり、さらに、領域Ｑ
（斜線部）は、低弾性樹脂６の耐リフロー性の安全領域
を示すものである。
【００５６】また、図５に示す低弾性エポキシ樹脂Ｂ，
Ｃ，Ｄでは、それぞれに含まれる例えば、シリカなどの
含有量が異なっており、これによってそれぞれの特性が
少し異なっている。
【００５７】ここで、本実施の形態のＬｉイオン電池監
視用モジュール１の大きさは、図１（ａ）に示すよう
に、長さ（Ｌ）＝８〜１２ｍｍ、幅（Ｍ）＝３〜５ｍ
ｍ、高さ（Ｎ）＝１.6ｍｍ（ＭＡＸ）程度の小形のもの
である。さらに、その裏面には、図１（ｂ）に示すよう
に、７つの外部端子１ａが設けられている。
【００５８】７つの外部端子１ａのピン機能は、例え
ば、端子ＳがＧＮＤ、端子ＵがＣＰマイナス、端子Ｖが
ＴＭ、端子ＷがＣＰプラス、端子ＸがＶＣＣ、端子Ｙが
ＴＥＳ、端子ＺがＣＯＭである。
【００５９】また、モジュール基板４は、例えば、アル
ミナセラミックによって形成された基板である。
【００６０】次に、図２を用いて、本実施の形態のＬｉ
イオン電池監視用モジュール１に搭載される主な表面実
装部品について説明する。
【００６１】前記Ｌｉイオン電池監視用モジュール１に
は、そのモジュール基板４に、表面実装部品として、図
２（ａ）に示すように、２つの半導体チップ２と６つの
チップ部品３が搭載されている。
【００６２】２つの半導体チップ２のうちの一方は、２
チャンネルトランジスタ２ａであり、他方は、２チャン
ネルトランジスタ２ａをコントロールするための監視機
能用のコントローラ２ｂである。
【００６３】両者とも、図２（ｂ）に示すように、半田
を用いた半田接続部５でモジュール基板４の基板側端子
４ａに固定されている。すなわち、２つの半導体チップ
２は、両者ともダイボンド材として半田を用いて基板側
端子４ａに半田接続されている。
【００６４】さらに、両チップとも、金線８によってモ
ジュール基板４の基板側端子４ａと接続されているが、
２チャンネルトランジスタ２ａには、例えば、直径５０
μｍの金線８が用いられ、一方、コントローラ２ｂに
は、例えば、直径２７μｍの金線８が用いられている。
【００６５】また、６つのチップ部品３のうち、３つが
チップ抵抗３ｂ、２つがセラミックチップコンデンサ３
ａ、１つがチップサーミスタ３ｃであり、それぞれ両端
に接続端子３ｄを有しており、それぞれの接続端子３ｄ
が、モジュール基板４の基板側端子４ａと半田接続部５
で半田接続されている。
【００６６】なお、半導体チップ２が金線８を用いてワ
イヤボンディングされるため、各基板側端子４ａの表面
には、図３（ａ),（ｂ）に示すように、金めっき層４ｂ
が形成されており、したがって、各チップ部品３も、表
面に金めっき層４ｂが形成された基板側端子４ａと半田
接続される。
【００６７】図３（ｂ）に示すように、チップ部品３の
接続端子３ｄは、下層から順番に、例えば、Ａｇ／Ｐｄ
電極３ｅとＮｉ下地めっき層３ｆと半田めっき層３ｇと
からなり、また、基板側端子４ａは、下層から順番に、
Ｃｕ銅体４ｃとＮｉ下地めっき層４ｄと金めっき層４ｂ
とからなり、さらに、基板側端子４ａの半田接続部５形
成箇所以外の領域は、絶縁膜（ソルダレジスト膜）であ
るオーバーコートガラス４ｅによって覆われて絶縁され
ている。
【００６８】したがって、モジュール基板４では、全て
の基板側端子４ａの表面に金めっき層４ｂが形成されて
おり、チップ部品３は、その接続端子３ｄにおいて金め
っき層４ｂと半田接続されるとともに、半導体チップ２
は、そのパッド２ｃが金線８と接続され、さらに金線８
が基板側端子４ａの表面の金めっき層４ｂと接続されて
いる。
【００６９】その際、図２（ｂ）に示す金線８のワイヤ
ループ８ａが、図２（ａ）に示すように、長方形のモジ
ュール基板４の長手方向とほぼ平行な方向に形成される
ようにボンディングされている。
【００７０】すなわち、モジュール基板４では、金線８
が、長方形のモジュール基板４の長手方向とほぼ平行な
方向にワイヤリングされるような基板側端子４ａの配列
となっている。
【００７１】なお、モジュール基板４に搭載された８つ
の表面実装部品における各半田接続部５の半田と単独の
半田の融点を示したものが図６であり、これによれば、
チップ部品３（セラミックチップコンデンサ３ａ、チッ
プ抵抗３ｂ、チップサーミスタ３ｃ）の融点が低くなっ
ていることがわかる。
【００７２】次に、図４に示すＬｉイオン電池監視用モ
ジュール１の回路の動作について説明する。
【００７３】図１に示すＬｉイオン電池監視用モジュー
ル１では、そのＧＮＤ端子が電池セルのマイナス端子と
繋がっており、携帯用電話機のマイナス端子に繋がるＶ
Ｐ−端子とは２チャンネルトランジスタ２ａを介して同
一配線となっている。
【００７４】したがって、この配線は、電池セルと携帯
用電話機を結ぶ陰極配線である。
【００７５】なお、２チャンネルトランジスタ２ａは、
異常発生時に、回路オフする素子であり、また、コント
ローラ２ｂは、２チャンネルトランジスタ２ａをコント
ロールするために各配線の電位を監視している素子であ
る。
【００７６】以下、図４に示す回路の具体的動作を説明
すると、通常、携帯用電話機の使用時は、コントローラ
２ｂ（監視機能ＩＣ）のＣＨＧ端子およびＤＣＨ端子
は、２チャンネルトランジスタ２ａをオンする電位とな
っており、電池セルから携帯用電話機に電流が供給され
る（電流は、ＶＰ−からＧＮＤ側に流れる）。
【００７７】そして、携帯用電話機にて短絡や大きな電
流が流れるなどの異常が発生した際には、２チャンネル
トランジスタ２ａの微抵抗分の電圧降下のためにコント
ローラ２ｂのＩＤＴ端子とＧＮＤ端子に僅かな電位差が
生じ、これを検知してＤＣＨ端子の電位は２チャンネル
トランジスタ２ａの一方のチャンネルをオフさせる電位
となる。
【００７８】これにより、電池セルからの電流供給が停
止し、事故を未然に防ぐことができる。
【００７９】また、充電時も、２チャンネルトランジス
タ２ａは、２チャンネルともオン状態となっており、携
帯用電話機側から電池セルに電流が供給される（電流は
ＧＮＤからＶＰ−側に流れる）。
【００８０】なお、充電時間の超過など充電しすぎた場
合には、コントローラ２ｂのＶＣＣ端子は、電池セルの
プラス端子に繋がっているため、ＧＮＤとの電位差があ
る一定のレベルを越えると、これを検知してＣＨＧ端子
の電位は２チャンネルトランジスタ２ａの一方のチャン
ネルをオフさせる電位となる。
【００８１】これによって、充電器から携帯用電話機を
介して電池セルへの電流供給が停止し、事故を未然に防
げる。
【００８２】次に、本実施の形態の半導体装置（Ｌｉイ
オン電池監視用モジュール１）の製造方法を、図１５
（ａ）に示すモジュール組み立て手順に沿って説明す
る。
【００８３】まず、ステップＳ１に示すように、複数
（例えば、１２０個程度）の装置領域であるモジュール
領域１１ａが区画ライン１１ｂによって区画形成された
多数個取り基板である多層セラミック基板１１を準備す
る。
【００８４】なお、多層セラミック基板１１は、図７に
示すように、モジュール領域１１ａが１２０個形成され
ている場合、その大きさは、一例として、（Ｐ）８０ｍ
ｍ×（Ｑ）８０ｍｍ程度で、厚さは、０.5ｍｍ程度であ
る。ただし、多数個取り基板としては、多層セラミック
基板１１以外のガラスエポキシ基板などを用いてもよ
い。
【００８５】また、各モジュール領域１１ａには、図４
に示す回路がパターン形成されているとともに、各基板
側端子４ａの表面には、図３（ｂ）に示す金めっき層４
ｂが形成されている。
【００８６】続いて、ステップＳ２に示す半田ペースト
印刷を行い、その後、各モジュール領域１１ａに半田接
続によって複数の表面実装部品を搭載する（ステップＳ
３）。
【００８７】すなわち、各基板側端子４ａに半田ペース
トを印刷した後、セラミックチップコンデンサ３ａ、チ
ップサーミスタ３ｃ、チップ抵抗３ｂおよび半導体チッ
プ２などの表面実装部品を所定の基板側端子４ａ上に配
置し、その後、ステップＳ４に示すように、リフローを
行って、これにより、各表面実装部品を半田接続する。
【００８８】なお、半田接続部５の半田は、図２（ｂ）
に示すように、フィレット形状となる。
【００８９】その後、ステップＳ５に示す洗浄を行い、
続いて、ステップＳ６に示すワイヤボンディングを行
う。
【００９０】ここでは、半導体チップ２のパッド２ｃ
と、モジュール基板４における表面に金めっき層４ｂが
形成された基板側端子４ａとを金線８を用いてワイヤボ
ンディングする。
【００９１】その際、図２（ａ）に示すように、長方形
のモジュール基板４の長手方向とほぼ平行な方向に金線
８のワイヤループ８ａ（図２（ｂ）参照）を形成する。
【００９２】その後、ステップＳ７に示すレジン（樹
脂）印刷塗布を行う。
【００９３】ここでは、半田接続によって形成された複
数のモジュール基板４の半田接続部５と、２つの半導体
チップ２（２チャンネルトランジスタ２ａとコントロー
ラ２ｂ）および６つのチップ部品３（セラミックチップ
コンデンサ３ａとチップ抵抗３ｂとチップサーミスタ３
ｃ）とを、図５に示すシリコーン樹脂または低弾性エポ
キシ樹脂などの絶縁性の低弾性樹脂６を用いて一括で覆
うように、図８に示すようにスキージ１２を用いて印刷
して多層セラミック基板１１上に一括封止部１３を形成
する。
【００９４】すなわち、図８に示すように、部品搭載と
ワイヤボンディングが終了した多層セラミック基板１１
に対して、メタルマスク１４とスキージ１２とを使用し
てシリコーン樹脂または低弾性エポキシ樹脂などの低弾
性樹脂６を用い、この低弾性樹脂６によって複数のモジ
ュール領域１１ａを一括で覆うように印刷方式で塗布し
て一括封止部１３を形成する。
【００９５】さらに、ステップＳ８に示すベーク・レジ
ン硬化を行って、レジン塗布済み基板１５を形成する。
【００９６】すなわち、印刷方式によって形成された一
括封止部１３をベーク処理して硬化させ、レジン塗布済
み基板１５を形成する。
【００９７】その後、ステップＳ９に示す分割を行って
多層セラミック基板１１を個片化する。
【００９８】なお、本実施の形態のＬｉイオン電池監視
用モジュール１の製造方法では、多層セラミック基板１
１には、その表面側（部品搭載側）に形成された図７に
示す区画ライン１１ｂに対応してその反対側（裏面側）
に、図９（ａ）および図１１に示すように、分割用の小
さな溝であるスナップライン（分割ライン）１１ｃが形
成されており、このスナップライン１１ｃに沿って多層
セラミック基板１１を分割（個片化）する。
【００９９】これにより、機械的力で容易に多層セラミ
ック基板１１を分割することができる。
【０１００】また、分割の際には、まず、図９（ａ) に
示す一括封止部１３を形成した多層セラミック基板１１
を準備し、続いて、図９（ｂ）に示す１列分割（１次分
割）を行って１列個片群１１ｄを形成し、その後、図９
（ｃ）に示す個片化（２次分割）を行って個々のモジュ
ールに分割する。
【０１０１】分割後、ステップＳ１０に示す電気的特性
テストを行って、ステップＳ１１に示すモジュール完成
となる。
【０１０２】その結果、図１に示すＬｉイオン電池監視
用モジュール１を組み立てることができる。
【０１０３】次に、図１５（ｂ）に示すモジュール２次
実装工程について説明する。
【０１０４】図１（ｂ）に示すように、Ｌｉイオン電池
監視用モジュール１のモジュール基板４の裏面には、図
１０に示す出荷先での実装基板であるプリント配線基板
１６に実装可能なように、半田接続用の外部端子１ａが
形成されている。
【０１０５】そこで、Ｌｉイオン電池監視用モジュール
１の出荷先では、まず、ステップＳ２１に示すように、
ＰＣＢ基板である実装用のプリント配線基板１６を準備
し、その後、ステップＳ２２に示すようにプリント配線
基板１６に半田ペーストを印刷する。
【０１０６】さらに、ステップＳ２３に示すようにＬｉ
イオン電池監視用モジュール１をプリント配線基板１６
上に配置（ステップＳ２３に示すモジュール搭載）した
後、ステップＳ２４に示すようにリフローを行う。
【０１０７】すなわち、図１０に示すように、半田リフ
ローによって半田接続部５を形成してＬｉイオン電池監
視用モジュール１をプリント配線基板１６にリフロー実
装する。
【０１０８】その後、ステップＳ２５に示すように、電
気的特性テストを行って、ステップＳ２６に示す実装完
成となる。
【０１０９】次に、本実施の形態のＬｉイオン電池監視
用モジュール１の製造において、さらに効果を生み出す
特徴部分を説明する。
【０１１０】まず、低弾性樹脂６として、例えば、比較
的硬度の高い低弾性エポキシ樹脂などを採用した場合、
図１５（ａ）のステップＳ９に示す分割工程において、
前記低弾性エポキシ樹脂は、機械的に容易に分割可能で
ある。低弾性樹脂６として、シリコーン樹脂を用いた場
合には、図１１に示すように、シリコーン樹脂におい
て、分割しきれない箇所であるシリコーン樹脂残り１３
ｂが残ってしまう。
【０１１１】これは、シリコーン樹脂の柔らかな特性に
よる現象である。
【０１１２】したがって、シリコーン樹脂残り１３ｂの
対策として、多層セラミック基板１１の表面側（部品搭
載側）に形成された図７に示す区画ライン１１ｂに対応
する図９（ａ）および図１１に示すスナップライン１１
ｃに沿って、図１２（ａ）に示すような一括封止部１３
の表面に切り込み部１３ａを形成することにより、分割
時のバリの発生や寸法精度を向上させることができる。
【０１１３】この切り込み部１３ａは、図１２（ｂ）に
示すＶ溝のようなものであり、鋭い刃を備えた切り込み
装置で切り込んで切り込み部１３ａを形成する。
【０１１４】これにより、多層セラミック基板１１の分
割時には、多層セラミック基板１１をそのスナップライ
ン１１ｃに沿って分割するとともに、一括封止部１３を
その切り込み部１３ａで分割して個片化する。
【０１１５】したがって、一括封止部１３の表面に切り
込み部１３ａを形成することにより、シリコーン樹脂の
ような柔らかな樹脂の場合の分割作業性を向上できる。
【０１１６】また、図１２（ｂ）に示す切り込み部１３
ａの代わりに、例えば、ＹＡＧレーザや炭酸ガスレーザ
などのレーザを用いて、図１２（ｃ）に示すように一括
封止部１３の表面に溝部１３ｃを形成してもよく、前記
同様、分割作業性を向上できる。
【０１１７】この場合、レーザビームの強度の調整を行
うことにより、溝部１３ｃの深さを調整することがで
き、前記分割作業性をさらに向上できる。
【０１１８】また、レーザによって溝部１３ｃを形成す
る際に、多層セラミック基板１１におけるスナップライ
ン１１ｃの位置を光学的手法で正確に測定可能な機構を
備えた装置を用いることにより、分割したいライン上す
なわちスナップライン１１ｃに対応したライン上に正確
に溝部１３ｃを形成することができ、分割作業性を向上
できる。
【０１１９】なお、図１２（ｂ）に示す切り込み部１３
ａまたは図１２（ｃ）に示すレーザによる溝部１３ｃを
形成することにより、必ずしも図１１に示すように、多
層セラミック基板１１をその裏面側を開口する方向に機
械的分割しなくてもよく、分割装置などの都合により、
反対側の一括封止部１３の表面側を開口する方向に機械
的分割することも可能である。
【０１２０】ただし、その場合、図１１に示すスナップ
ライン１１ｃは、多層セラミック基板１１の裏面側では
なく、表面側（部品搭載面側）に設けておく必要があ
る。
【０１２１】また、多層セラミック基板１１の分割は、
図９に示すような機械的分割ではなく、高速で回転する
ブレード（砥石の切断刃）でダイシング切断してもよ
い。
【０１２２】この場合、切断面を寸法精度良く切断加工
することができる。
【０１２３】これにより、設計的に、切断端部から配線
パターンまでの距離のクリアランスを少なくすることが
でき、Ｌｉイオン電池監視用モジュール１の小形化設計
に有効とすることができる。
【０１２４】また、レーザを用いて溝部１３ｃを形成す
る際に、溝部１３ｃの形成と一緒に、製品（Ｌｉイオン
電池監視用モジュール１）に設けるべき図１３に示す製
品番号などの認識マーク１７を同一のレーザで各モジュ
ール領域１１ａ（図７参照）ごとに描画することができ
る。
【０１２５】すなわち、溝部１３ｃの形成と認識マーク
１７の形成とを一緒に行うことができ、作業の効率化を
図ることができる。
【０１２６】なお、低弾性樹脂６が、シリコーン樹脂の
場合には、レーザによって付された認識マーク１７は、
鮮明に形成することができ、判読良好な認識マーク１７
を付すことができる。
【０１２７】これは、シリコーン樹脂の表面が光沢面で
あるのに対し、レーザによって形成された認識マーク１
７は、焼かれ、かつ彫られて黒っぽくなり、したがっ
て、明暗によって認識マーク１７が鮮明になることによ
るものである。
【０１２８】また、多層セラミック基板１１を機械的に
分割する際に、まず、図１４（ａ）に示すように、レジ
ン塗布済み基板１５をモジュール領域１１ａ（図７参
照）の長手方向に沿ったスナップライン１１ｃで１次分
割し、前記１次分割後、前記１次分割によって形成され
た図１４（ｂ）に示す１列個片群１１ｄをその幅方向に
平行なスナップライン１１ｃに沿って２次分割して、図
１４（ｃ）に示すように、個片化する。
【０１２９】なお、ワイヤボンディング時に、図１４
（ｂ）に示すように、長方形のモジュール領域１１ａの
長手方向とほぼ平行な方向に金線８をワイヤボンディン
グするように図７に示すモジュール領域１１ａの電極配
置を形成しておく。
【０１３０】これにより、図１４（ａ）に示す１次分割
（１列分割）時に、長方形の多層セラミック基板１１の
長手方向に対してその幅方向に沿って分割するのは個々
のモジュール領域１１ａに強い力が掛かって基板自体が
歪むことも考えられるが、金線８のワイヤループ８ａの
方向、すなわち金線８のワイヤボンディングが、モジュ
ール領域１１ａの長手方向とほぼ平行な方向に行われる
ことにより、１次分割時に基板自体に歪みが発生しても
金線８に影響を無くすことができる。
【０１３１】その結果、良好なＬｉイオン電池監視用モ
ジュール１の組み立てを行うことができる。
【０１３２】本実施の形態の半導体装置（Ｌｉイオン電
池監視用モジュール１）およびその製造方法によれば、
表面実装部品である半導体チップ２およびチップ部品３
とそれぞれの半田接続部５とが、１５０℃以上の温度で
２００ＭＰａ以下の弾性率の低弾性樹脂６によって覆わ
れることにより、２次実装リフローでＬｉイオン電池監
視用モジュール１を実装する際に、内部の半田接続部５
が再溶融しても、その溶融膨張による圧力（図１６に示
す半田再溶融膨張圧９）を低弾性樹脂６によって緩和す
ることができる。
【０１３３】その結果、前記表面実装部品とレジン（低
弾性樹脂６）との界面もしくはレジンとモジュール基板
４との界面が剥離するのを防ぐことができる。
【０１３４】これにより、半田の前記界面への流れ出し
１０（図１６参照）を防ぐことができ、これにより、前
記表面実装部品における接続端子３ｄ間のショート（短
絡）の発生を防ぐことができる。
【０１３５】ここで、図１６および図１７の比較例に示
すように、従来、チップ部品１８の半田実装では、図１
７に示す接続端子１８ａは、９０％Ｓｎ／１０％Ｐｂ半
田でめっきされており、半田濡れ性を良好にしてある。
【０１３６】その半田接続部１８ｂは、融点（固相線）
が２４５℃のＰｂ系高温半田を使用しており、２次実装
リフローにおいて再溶融し難い材料選択となっている。
【０１３７】しかしながら、モジュール組み立てリフロ
ーにおいて、接続端子１８ａのめっきのＳｎが半田接続
部１８ｂに溶け込み、Ｐｂ−Ｓｎ共晶相を形成し、この
Ｐｂ系高温半田の融点を降下させている。
【０１３８】その結果、２次実装リフロー時には、図１
６に示すように、半田接続部１８ｂは再溶融状態とな
り、さらに、高硬度レジン２０が用いられているため、
半田接続部１８ｂの半田再溶融膨張圧９がレジン圧力１
９よりも高くなり、高硬度レジン２０とチップ部品１８
との界面が剥離状態になるとともに、その隙間に、フラ
ッシュ状に半田の流れ出し１０が発生して短絡不良とな
る。
【０１３９】これに対して、本実施の形態のＬｉイオン
電池監視用モジュール１では、半田の界面への流れ出し
１０を防ぐことができるため、２次実装リフローに対応
にさせることができる。
【０１４０】さらに、低弾性樹脂６が、２５℃の温度で
１ＭＰａ以上の弾性率を備えている場合には、機械的保
護力（機械的強度）を十分に確保することができる。
【０１４１】したがって、半田の再溶融による界面への
流れ出し１０を防ぎつつ、かつ封止部７内の保護を十分
に行うことができる。
【０１４２】その結果、ケースやキャップなどで覆う必
要がなくなるため、コスト低減化を図ることができる。
【０１４３】なお、低弾性樹脂６としてシリコーン樹脂
を用いることにより、多層セラミック基板１１の状態で
レジン印刷塗布や印刷後の機械的分割を行うことができ
るため、廉価な方法で封止や個片化を行うことができ
る。
【０１４４】したがって、Ｌｉイオン電池監視用モジュ
ール１の製造においてコスト低減化を図ることができ
る。
【０１４５】また、半田の再溶融による界面への流れ出
し１０の発生を防止できるため、Ｌｉイオン電池監視用
モジュール１に半田実装される半導体チップ２やチップ
部品３などの表面実装部品の電極仕様と適用半田の組み
合わせによって生じる内部半田の融点降下を考慮する必
要がなくなり、表面実装部品の電極仕様を半田めっきと
してもよく、また、Ｓｎめっきとしてもよく、どちらで
も採用することができる。
【０１４６】これにより、Ｐｂフリー化に関し、部品メ
ーカでのＰｂフリー化の進行状況に応じたフレキシブル
な対応が可能になり、したがって、市場ニーズ対応範囲
を大幅に広げることができる。
【０１４７】なお、Ｌｉイオン電池監視用モジュール１
の組み立てに用いられる半田は、必ずしも高温半田であ
る必要はなく、６０％Ｓｎ／４０％Ｐｂ（共晶半田）の
使用でも問題なく、何らかの理由によりモジュール組み
立て時に基板に高温をかけられない場合であってもＬｉ
イオン電池監視用モジュール１としての特徴を失うこと
なく対応することができる。
【０１４８】また、低弾性樹脂６としてシリコーン樹脂
を採用する際に、シリコーン樹脂のフィラー含有率を調
整することにより、封止部７の熱伝導率を向上させるこ
とができ、Ｌｉイオン電池監視用モジュール１としての
重要な特性の１つである熱抵抗を低減できる。
【０１４９】また、Ｌｉイオン電池監視用モジュール１
の内部半田は、部品端子めっきの半田への溶融による融
点降下ではなく、もともと融点の低い半田、例えば、ビ
スマス入り半田などのＰｂフリー対応半田を用いてもよ
く、Ｌｉイオン電池監視用モジュール１を出荷先でリフ
ロー実装する温度よりも低い融点のものでも問題なく適
用できる。
【０１５０】また、低弾性樹脂６としてシリコーン樹脂
を採用することにより、シリコーン樹脂（シリコーンゴ
ム）は、柔らかいため、モジュール基板４がセラミック
基板であっても、あるいはガラス入りエポキシ基板であ
ってもその反りを低減することができ、したがって、モ
ジュール組み立て工程での基板反りに起因する製造装置
でのトラブルのポテンシャルを低減できる。
【０１５１】さらに、低弾性樹脂６としてシリコーン樹
脂を採用することにより、モジュール基板４がセラミッ
ク基板であっても、また、ガラス入りエポキシ基板であ
ってもその反りを低減することができるため、基板材料
の選択性を向上できる。
【０１５２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１５３】例えば、前記実施の形態では、低弾性樹脂
６が、シリコーン樹脂または低弾性エポキシ樹脂の場合
を一例として取り上げて説明したが、低弾性樹脂６は、
前記実施の形態で説明した弾性率の許容範囲のものであ
れば、ゲル状のものなどであってもよい。
【０１５４】また、前記実施の形態では、半導体装置
が、Ｌｉイオン電池監視用モジュール１の場合を説明し
たが、前記半導体装置は、半田実装される表面実装部品
を備え、かつ前記表面実装部品が低弾性樹脂６によって
封止される構造のものであれば、高周波モジュール（高
周波電力増幅装置）などの他の半導体装置であってもよ
い。
【０１５５】また、表面実装部品は、チップ部品や半導
体チップに限定されずに、半田実装される表面実装部品
であれば、他の電子部品などであってもよい。
【０１５６】また、前記半導体装置は、半導体チップと
配線基板とを対向して配置して、半導体チップの表面電
極と、表面に金めっき層、Ｓｎめっき層またはＰｂ−Ｓ
ｎ系半田めっき層が形成された基板側端子とを金バンプ
または半田バンプを介してバンプ接続するものであって
もよい。
【０１５７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１５８】（１）．半田実装される表面実装部品とそ
の半田接続部とが、１５０℃以上の温度で２００ＭＰａ
以下の弾性率の低弾性樹脂によって覆われることによ
り、２次実装リフローで半導体装置を実装する際に、内
部の半田接続部が再溶融しても、その溶融膨張による圧
力を低弾性樹脂によって緩和することができる。その結
果、表面実装部品とレジン（樹脂）との界面への半田の
流れ出しを防ぐことができ、表面実装部品における端子
間のショート（短絡）の発生を防ぐことができる。
【０１５９】（２）．半田の界面への流れ出しを防ぐこ
とができるため、２次実装リフローに対応にさせること
ができ、かつ、低弾性樹脂が、２５℃の温度で１ＭＰａ
以上の弾性率を備えている場合には、機械的保護力を十
分に確保することができる。したがって、ケースやキャ
ップなどで覆う必要がなくなるため、コスト低減化を図
ることができる。
【０１６０】（３）．低弾性樹脂としてシリコーン樹脂
を用いることにより、多数個取り基板の状態でレジン印
刷塗布や印刷後の機械的分割を行うことができるため、
廉価な方法で封止や個片化を行うことができ、したがっ
て、半導体装置の製造においてコスト低減化を図ること
ができる。
【０１６１】（４）．半田の再溶融による界面への流れ
出しの発生を防止できるため、表面実装部品の電極仕様
と適用半田の組み合わせによって生じる内部半田の融点
降下を考慮する必要がなくなり、表面実装部品の電極仕
様を半田めっきとしてもよく、また、Ｓｎめっきとして
もよく、どちらでも採用することができる。これによ
り、部品メーカでのＰｂフリー化の進行状況に応じたフ
レキシブルな対応が可能になる。
【図面の簡単な説明】
【図１】（ａ),（ｂ) は本発明の実施の形態の半導体装
置の一例であるＬｉイオン電池監視用モジュールの構造
を示す図であり、（ａ）は斜視図、（ｂ）は底面図であ
る。
【図２】（ａ),（ｂ) は図１に示すＬｉイオン電池監視
用モジュールに搭載される各表面実装部品の配置を示す
図であり、（ａ）は平面配置図、（ｂ）は（ａ）のＡ−
Ａ断面を示す断面図である。
【図３】（ａ),（ｂ) は図２に示す表面実装部品におけ
るチップコンデンサの半田接続構造の一例を示す図であ
り（ａ）は断面図、（ｂ）は（ａ）のＢ部を示す拡大部
分断面図である。
【図４】図１に示すＬｉイオン電池監視用モジュールの
回路の一例を示す回路図である。
【図５】図１に示すＬｉイオン電池監視用モジュールの
封止部に用いられる低弾性樹脂の温度特性の一例を示す
特性図である。
【図６】図１に示すＬｉイオン電池監視用モジュールに
おける各表面実装部品の融点のの一例を示す融点データ
図である。
【図７】図１に示すＬｉイオン電池監視用モジュールの
組み立てに用いられる多数個取り基板の一例である多層
セラミック基板の構造を示す斜視図である。
【図８】図１に示すＬｉイオン電池監視用モジュールの
組み立てにおけるレジン印刷方法の一例を示す斜視図で
ある。
【図９】（ａ),（ｂ),（ｃ) は図１に示すＬｉイオン電
池監視用モジュールの組み立てにおける基板分割方法の
一例を示す図であり、（ａ）は分割前の基板の平面図と
底面図、（ｂ）は１列分割（１次分割）時の平面図、
（ｃ）は２次分割（個片化）時の平面図である。
【図１０】図１に示すＬｉイオン電池監視用モジュール
の実装基板への実装状態の一例を示す斜視図である。
【図１１】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおける基板分割時のシリコーン樹脂残りの
一例を示す拡大部分断面図である。
【図１２】（ａ),（ｂ),（ｃ) は図１に示すＬｉイオン
電池監視用モジュールの組み立てにおけるシリコーン樹
脂の切り込み部の構造の一例を示す図であり、（ａ）は
基板−樹脂斜視図、（ｂ）は切り込み部の斜視図、
（ｃ）はレーザによる溝部の斜視図である。
【図１３】図１に示すＬｉイオン電池監視用モジュール
の組み立てにおけるマーキング方法の一例を示す斜視図
である。
【図１４】（ａ),（ｂ),（ｃ) は図１に示すＬｉイオン
電池監視用モジュールの組み立てにおける基板分割方法
の一例を示す図であり、（ａ）は１列分割（１次分割）
時の平面図、（ｂ）は（ａ）の部分拡大平面図、（ｃ）
は２次分割時の平面図である。
【図１５】（ａ),（ｂ) は図１に示すＬｉイオン電池監
視用モジュールの組み立て方法および２次実装工程の実
装手順の一例を示すプロセスフロー図であり、（ａ）は
組み立てフロー図、（ｂ）は実装フロー図である。
【図１６】図１に示すＬｉイオン電池監視用モジュール
に対する比較例のモジュールにおける半田流れの原理を
示す流れ出し説明図である。
【図１７】図１６に示す比較例のモジュールの半田流れ
の一例を示す斜視図である。
【符号の説明】
１ Ｌｉイオン電池監視用モジュール（半導体装置） １ａ 外部端子 ２ 半導体チップ（表面実装部品） ２ａ ２チャンネルトランジスタ ２ｂ コントローラ ２ｃ パッド（表面電極） ２ｄ 主面 ３ チップ部品（表面実装部品） ３ａ セラミックチップコンデンサ ３ｂ チップ抵抗 ３ｃ チップサーミスタ ３ｄ 接続端子 ３ｅ Ａｇ／Ｐｄ電極 ３ｆ Ｎｉ下地めっき層 ３ｇ 半田めっき層 ４ モジュール基板（配線基板） ４ａ 基板側端子 ４ｂ 金めっき層 ４ｃ Ｃｕ銅体 ４ｄ Ｎｉ下地めっき層 ４ｅ オーバーコートガラス ５ 半田接続部 ６ 低弾性樹脂（弾性樹脂） ７ 封止部 ８ 金線 ８ａ ワイヤループ ９ 半田再溶融膨張圧 １０ 流れ出し １１ 多層セラミック基板（多数個取り基板） １１ａ モジュール領域（装置領域） １１ｂ 区画ライン １１ｃ スナップライン（分割ライン） １１ｄ １列個片群 １２ スキージ １３ 一括封止部 １３ａ 切り込み部 １３ｂ シリコーン樹脂残り １３ｃ 溝部 １４ メタルマスク １５ レジン塗布済み基板 １６ プリント配線基板 １７ 認識マーク １８ チップ部品 １８ａ 接続端子 １８ｂ 半田接続部 １９ レジン圧力 ２０ 高硬度レジン
フロントページの続き (72)発明者 前嶋 信義 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 根岸 幹夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 山田 富男 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 小泉 智道 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA03 CA12 EA02 EA10 EC04 GA02 5F061 AA01 BA03 CA12 CB13 FA02

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 半田実装される表面実装部品と、 前記表面実装部品が搭載される配線基板と、 前記表面実装部品と前記配線基板とを接続する半田接続
    部と、 前記表面実装部品および前記半田接続部を覆い、絶縁性
    の弾性樹脂によって形成された封止部とを有し、 前記弾性樹脂が、１５０℃以上の温度において２００Ｍ
    Ｐａ以下の弾性率の樹脂であることを特徴とする半導体
    装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記弾性樹脂が、１５０℃以上の温度において１ＭＰａ以
    上の弾性率の樹脂であることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記弾性樹脂が、２５℃の温度において１ＭＰａ
    以上の弾性率の樹脂であることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１または２記載の半導体装置であ
    って、前記弾性樹脂が、２５℃の温度において２００Ｍ
    Ｐａ以上の弾性率の樹脂であることを特徴とする半導体
    装置。
  5. 【請求項５】 半田実装される表面実装部品と、 前記表面実装部品が搭載される配線基板と、 前記表面実装部品と前記配線基板とを接続する半田接続
    部と、 前記表面実装部品および前記半田接続部を覆い、絶縁性
    の弾性樹脂であるシリコーン樹脂によって形成された封
    止部とを有することを特徴とする半導体装置。
  6. 【請求項６】 請求項１，２または３記載の半導体装置
    であって、前記弾性樹脂が、シリコーン樹脂であること
    を特徴とする半導体装置。
  7. 【請求項７】 請求項１，２，３または４記載の半導体
    装置であって、前記弾性樹脂が、エポキシ樹脂であるこ
    とを特徴とする半導体装置。
  8. 【請求項８】 主面に表面電極が形成された表面実装部
    品である半導体チップと、 両端に接続端子が形成された表面実装部品であるチップ
    部品と、 前記半導体チップと前記チップ部品とが搭載される配線
    基板であるモジュール基板と、 前記チップ部品と前記配線基板とを接続する半田接続部
    と、 前記半導体チップ、前記チップ部品および前記半田接続
    部を覆い、絶縁性の弾性樹脂であるシリコーン樹脂によ
    って形成された封止部とを有することを特徴とする半導
    体装置。
  9. 【請求項９】 主面に表面電極が形成された表面実装部
    品である半導体チップと、 両端に接続端子が形成された表面実装部品であるチップ
    部品と、 前記半導体チップと前記チップ部品とが搭載される配線
    基板であるモジュール基板と、 前記チップ部品と前記配線基板とを接続する半田接続部
    と、 前記半導体チップ、前記チップ部品および前記半田接続
    部を覆い、１５０℃以上の温度において弾性率が１ＭＰ
    ａ以上２００ＭＰａ以下であるとともに２５℃の温度に
    おいて弾性率が２００ＭＰａ以上の絶縁性の樹脂によっ
    て形成された封止部とを有することを特徴とする半導体
    装置。
  10. 【請求項１０】 請求項９記載の半導体装置であって、
    前記絶縁性の樹脂がエポキシ樹脂であることを特徴とす
    る半導体装置。
  11. 【請求項１１】 請求項８，９または１０記載の半導体
    装置であって、前記チップ部品が、表面に金めっき層、
    Ｓｎめっき層またはＰｂ−Ｓｎ系半田めっき層が形成さ
    れた基板側端子に半田実装されていることを特徴とする
    半導体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置であっ
    て、前記半導体チップの表面電極が、表面に金めっき
    層、Ｓｎめっき層またはＰｂ−Ｓｎ系半田めっき層が形
    成された基板側端子と金線によってワイヤボンディング
    されていることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１１記載の半導体装置であっ
    て、前記半導体チップの主面と前記配線基板のチップ支
    持側の面とが対向して配置され、前記半導体チップの表
    面電極と、表面に金めっき層、Ｓｎめっき層またはＰｂ
    −Ｓｎ系半田めっき層が形成された基板側端子とが、金
    バンプもしくは半田バンプによって接続されていること
    を特徴とする半導体装置。
  14. 【請求項１４】 請求項１２記載の半導体装置であっ
    て、前記半導体チップと前記チップ部品とが長方形のモ
    ジュール基板に搭載され、前記金線のワイヤループが、
    前記モジュール基板の長手方向と平行な方向に形成され
    ていることを特徴とする半導体装置。
  15. 【請求項１５】 半田接続によって表面実装部品を配線
    基板に搭載する工程と、 前記半田接続によって形成された半田接続部と前記表面
    実装部品とを、１５０℃以上の温度において弾性率が２
    ００ＭＰａ以下の絶縁性の弾性樹脂によって覆って樹脂
    封止する工程とを有することを特徴とする半導体装置の
    製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法であって、前記樹脂封止の際に、１５０℃以上の温度
    において弾性率が１ＭＰａ以上の前記絶縁性の弾性樹脂
    によって樹脂封止することを特徴とする半導体装置の製
    造方法。
  17. 【請求項１７】 請求項１５または１６記載の半導体装
    置の製造方法であって、前記弾性樹脂として、２５℃の
    温度において弾性率が１ＭＰａ以上の樹脂を用いること
    を特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１５または１６記載の半導体装
    置の製造方法であって、前記弾性樹脂として、２５℃の
    温度において弾性率が２００ＭＰａ以上の樹脂を用いる
    ことを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 請求項１５，１６または１７記載の半
    導体装置の製造方法であって、前記弾性樹脂として、シ
    リコーン樹脂を用いることを特徴とする半導体装置の製
    造方法。
  20. 【請求項２０】 請求項１５，１６，１７または１８記
    載の半導体装置の製造方法であって、前記弾性樹脂とし
    て、エポキシ樹脂を用いることを特徴とする半導体装置
    の製造方法。
  21. 【請求項２１】 請求項１５，１６，１７または１８記
    載の半導体装置の製造方法であって、前記表面実装部品
    であるチップ部品を、前記配線基板における表面に金め
    っき層、Ｓｎめっき層またはＰｂ−Ｓｎ系半田めっき層
    が形成された基板側端子に半田実装することを特徴とす
    る半導体装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法であって、前記表面実装部品である半導体チップの表
    面電極と、前記配線基板における表面に金めっき層、Ｓ
    ｎめっき層またはＰｂ−Ｓｎ系半田めっき層が形成され
    た基板側端子とを金線によってワイヤボンディングする
    ことを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 請求項２１記載の半導体装置の製造方
    法であって、前記半導体チップの主面と前記配線基板の
    チップ支持側の面とを対向して配置し、前記半導体チッ
    プの表面電極と、表面に金めっき層、Ｓｎめっき層また
    はＰｂ−Ｓｎ系半田めっき層が形成された基板側端子と
    を、金バンプもしくは半田バンプによって接続すること
    を特徴とする半導体装置の製造方法。
  24. 【請求項２４】 請求項２２記載の半導体装置の製造方
    法であって、前記半導体チップと前記チップ部品とを前
    記配線基板である長方形のモジュール基板に搭載し、そ
    の後、前記半導体チップの前記表面電極と前記基板側端
    子とを前記金線によってワイヤボンディングする際に、
    前記モジュール基板の長手方向と平行な方向に前記金線
    のワイヤループを形成することを特徴とする半導体装置
    の製造方法。
  25. 【請求項２５】 複数の装置領域が区画ラインによって
    区画形成された多数個取り基板を準備する工程と、 前記装置領域に半田接続によって表面実装部品を搭載す
    る工程と、 前記半田接続によって形成された複数の前記装置領域の
    半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂
    によって一括で覆って樹脂封止して前記多数個取り基板
    上に一括封止部を形成する工程と、 前記一括封止部の表面に、前記多数個取り基板の前記区
    画ラインに対応したその反対側の分割ラインに沿って切
    り込み部を形成する工程と、 前記多数個取り基板を前記分割ラインに沿って分割する
    とともに、前記一括封止部を前記切り込み部で分割して
    個片化する工程とを有することを特徴とする半導体装置
    の製造方法。
  26. 【請求項２６】 複数の装置領域が区画ラインによって
    区画形成された多数個取り基板を準備する工程と、 前記装置領域に半田接続によって表面実装部品を搭載す
    る工程と、 前記半田接続によって形成された複数の前記装置領域の
    半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂
    によって一括で覆って樹脂封止して前記多数個取り基板
    上に一括封止部を形成する工程と、 前記一括封止部の表面に、レーザによって各装置領域ご
    とに認識マークを付す工程と、 前記多数個取り基板を前記区画ラインに対応したその反
    対側の分割ラインに沿って分割して個片化する工程とを
    有することを特徴とする半導体装置の製造方法。
  27. 【請求項２７】 請求項２５または２６記載の半導体装
    置の製造方法であって、前記弾性樹脂としてシリコーン
    樹脂を用いた際に、レーザによって前記一括封止部の表
    面に、前記多数個取り基板の前記分割ラインに対応した
    溝部を形成する工程と、同一レーザを用いて前記一括封
    止部の表面に各装置領域ごとに認識マークを付す工程と
    を有することを特徴とする半導体装置の製造方法。
  28. 【請求項２８】 複数の装置領域が区画ラインによって
    区画形成された多数個取り基板を準備する工程と、 前記装置領域に半田接続によって表面実装部品を搭載す
    る工程と、 前記半田接続によって形成された複数の前記装置領域の
    半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂
    によって一括で覆うようにスキージを用いて印刷して前
    記多数個取り基板上に一括封止部を形成する工程と、 前記多数個取り基板を前記区画ラインに対応したその反
    対側の分割ラインに沿って分割して個片化する工程とを
    有することを特徴とする半導体装置の製造方法。
  29. 【請求項２９】 複数の長方形の装置領域が区画ライン
    によって区画形成された多数個取り基板を準備する工程
    と、 前記装置領域に半田接続によって表面実装部品であるチ
    ップ部品および半導体チップを搭載する工程と、 前記半導体チップの表面電極と前記多数個取り基板の前
    記装置領域の基板側端子とを前記装置領域の長手方向と
    平行な方向に金線のワイヤループを形成してワイヤボン
    ディングする工程と、 前記半田接続によって形成された複数の前記装置領域の
    半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂
    によって一括で覆って樹脂封止して前記多数個取り基板
    上に一括封止部を形成する工程と、 前記多数個取り基板を前記装置領域の長手方向に沿い、
    かつ前記区画ラインに対応したその反対側の分割ライン
    で１次分割し、前記１次分割後、前記１次分割によって
    形成された１列個片群をその幅方向に平行な前記分割ラ
    インに沿って２次分割して個片化する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  30. 【請求項３０】 請求項２５，２６，２７，２８または
    ２９記載の半導体装置の製造方法であって、前記弾性樹
    脂として、１５０℃以上の温度において弾性率が１ＭＰ
    ａ以上のシリコーン樹脂を用いることを特徴とする半導
    体装置の製造方法。
  31. 【請求項３１】 請求項２８または２９記載の半導体装
    置の製造方法であって、前記弾性樹脂として、１５０℃
    以上の温度において弾性率が１ＭＰａ以上２００ＭＰａ
    以下であるとともに２５℃の温度において弾性率が２０
    ０ＭＰａ以上のエポキシ樹脂を用いることを特徴とする
    半導体装置の製造方法。
JP2001002371A 2001-01-10 2001-01-10 半導体装置およびその製造方法 Pending JP2002208668A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001002371A JP2002208668A (ja) 2001-01-10 2001-01-10 半導体装置およびその製造方法
US10/021,173 US6831360B2 (en) 2001-01-10 2001-12-19 Semiconductor device having an elastic resin with a low modulus of elasticity
US10/985,049 US7468294B2 (en) 2001-01-10 2004-11-10 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001002371A JP2002208668A (ja) 2001-01-10 2001-01-10 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008089435A Division JP4769837B2 (ja) 2008-03-31 2008-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002208668A true JP2002208668A (ja) 2002-07-26
JP2002208668A5 JP2002208668A5 (ja) 2005-08-25

Family

ID=18870891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001002371A Pending JP2002208668A (ja) 2001-01-10 2001-01-10 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6831360B2 (ja)
JP (1) JP2002208668A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032223A1 (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp. 半導体装置
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法
US7223636B2 (en) 2003-10-28 2007-05-29 Renesas Technology Corp. Manufacturing method of semiconductor device and semiconductor device
JP2007142355A (ja) * 2005-10-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2007142182A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2007250943A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 半導体装置
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置
US7396701B2 (en) 2004-11-19 2008-07-08 Renesas Technology Corp. Electronic device and manufacturing method of the same
JP2010114454A (ja) * 2009-12-22 2010-05-20 Renesas Technology Corp 電子装置の製造方法
US8023277B2 (en) 2006-03-02 2011-09-20 Panasonic Corporation Electronic component integrated module
JP2012019142A (ja) * 2010-07-09 2012-01-26 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2016035590A1 (ja) * 2014-09-01 2016-03-10 株式会社 村田製作所 電子部品内蔵基板
JP2016105453A (ja) * 2014-09-01 2016-06-09 株式会社村田製作所 電子部品内蔵基板
JP2017212426A (ja) * 2016-05-18 2017-11-30 株式会社村田製作所 コンデンサ素子の実装構造体
JP2021158152A (ja) * 2020-03-25 2021-10-07 株式会社村田製作所 伸縮性電子部品及び伸縮性電子部品実装基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153038A (ja) * 2002-10-31 2004-05-27 Alps Electric Co Ltd 回路装置及びその製造方法
US7015570B2 (en) * 2002-12-09 2006-03-21 International Business Machines Corp. Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate
DE10307800A1 (de) * 2003-02-24 2004-09-02 Vishay Semiconductor Gmbh Halbleiterbauteil
TWI234858B (en) * 2003-08-14 2005-06-21 Via Tech Inc Manufacturing process and structure of package substrate
JP2006295077A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd セラミック製チップ型電子部品とその製造方法
KR100809711B1 (ko) * 2006-11-06 2008-03-06 삼성전자주식회사 칩저항기가 리버스 형태로 실장되어 있는 반도체 메모리모듈
CN102246605B (zh) * 2008-12-16 2013-08-07 株式会社村田制作所 电路模块
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102646608A (zh) * 2012-04-06 2012-08-22 上海华力微电子有限公司 一种优化封装系统中封装应力均匀性的芯片安装方法
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
JP7297768B2 (ja) * 2017-09-19 2023-06-26 ルミレッズ ホールディング ベーフェー 発光デバイス及びその製造方法
CN108401367B (zh) * 2018-02-26 2020-08-14 广州致远电子有限公司 塑封电子模块及其制作方法
US11069646B2 (en) * 2019-09-26 2021-07-20 Nanya Technology Corporation Printed circuit board structure having pads and conductive wire

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006432B1 (ko) * 1986-02-21 1995-06-15 가부시기가이샤 히다찌세이사꾸쇼 혼성집적회로장치 및 제조방법과 그 제조에 사용하는 리드 프레임
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
JP3175673B2 (ja) * 1997-11-27 2001-06-11 日本電気株式会社 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
JPH11238962A (ja) 1998-02-20 1999-08-31 Toshiba Corp 半導体装置の製造方法及び半導体装置
US6329065B1 (en) * 1998-08-31 2001-12-11 Kyocera Corporation Wire board and method of producing the same
JP2000223623A (ja) 1999-01-27 2000-08-11 Denso Corp 回路基板の実装構造

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004032223A1 (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp. 半導体装置
US7223636B2 (en) 2003-10-28 2007-05-29 Renesas Technology Corp. Manufacturing method of semiconductor device and semiconductor device
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法
US8557633B2 (en) 2004-11-19 2013-10-15 Renesas Electronics Corporation Electronic device and manufacturing method of the same
US7396701B2 (en) 2004-11-19 2008-07-08 Renesas Technology Corp. Electronic device and manufacturing method of the same
US7876570B2 (en) 2005-10-18 2011-01-25 Panasonic Corporation Module with embedded electronic components
JP2007142355A (ja) * 2005-10-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
US7606047B2 (en) 2005-10-18 2009-10-20 Panasonic Corporation Module with embedded electronic components
JP2007142182A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
US8023277B2 (en) 2006-03-02 2011-09-20 Panasonic Corporation Electronic component integrated module
JP2007250943A (ja) * 2006-03-17 2007-09-27 Hitachi Metals Ltd 半導体装置
US7948059B2 (en) 2006-03-17 2011-05-24 Hitachi Metals, Ltd. Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置
JP2010114454A (ja) * 2009-12-22 2010-05-20 Renesas Technology Corp 電子装置の製造方法
JP2012019142A (ja) * 2010-07-09 2012-01-26 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2016035590A1 (ja) * 2014-09-01 2016-03-10 株式会社 村田製作所 電子部品内蔵基板
JP2016105453A (ja) * 2014-09-01 2016-06-09 株式会社村田製作所 電子部品内蔵基板
KR20170036772A (ko) * 2014-09-01 2017-04-03 가부시키가이샤 무라타 세이사쿠쇼 전자부품 내장 기판
KR101972797B1 (ko) * 2014-09-01 2019-04-29 가부시키가이샤 무라타 세이사쿠쇼 전자부품 내장 기판
US10356908B2 (en) 2014-09-01 2019-07-16 Murata Manufacturing Co., Ltd. Electronic component containing substrate
JP2017212426A (ja) * 2016-05-18 2017-11-30 株式会社村田製作所 コンデンサ素子の実装構造体
JP2021158152A (ja) * 2020-03-25 2021-10-07 株式会社村田製作所 伸縮性電子部品及び伸縮性電子部品実装基板
JP7443875B2 (ja) 2020-03-25 2024-03-06 株式会社村田製作所 伸縮性電子部品及び伸縮性電子部品実装基板

Also Published As

Publication number Publication date
US20050082683A1 (en) 2005-04-21
US20020089052A1 (en) 2002-07-11
US7468294B2 (en) 2008-12-23
US6831360B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
JP2002208668A (ja) 半導体装置およびその製造方法
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US7611925B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
KR20030078854A (ko) 반도체 장치
KR20060042872A (ko) 반도체장치의 실장 방법
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
EP2733727B1 (en) Packaging method of quad flat non-leaded package
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
JP4777692B2 (ja) 半導体装置
JP2007142355A (ja) 電子部品内蔵モジュール
JP2003124274A (ja) 半導体ウェハーならびに半導体装置およびその製造方法
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP4769837B2 (ja) 半導体装置の製造方法
JP2003110083A (ja) 半導体装置およびその製造方法
US20050248039A1 (en) Semiconductor device
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
JPH10261735A (ja) 半導体装置およびその製造方法
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JP2006310415A (ja) モジュール
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
JP2001223325A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701