WO2004032223A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2004032223A1
WO2004032223A1 PCT/JP2002/010177 JP0210177W WO2004032223A1 WO 2004032223 A1 WO2004032223 A1 WO 2004032223A1 JP 0210177 W JP0210177 W JP 0210177W WO 2004032223 A1 WO2004032223 A1 WO 2004032223A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
semiconductor device
wire
resin
solder
Prior art date
Application number
PCT/JP2002/010177
Other languages
English (en)
French (fr)
Inventor
Toshihiro Miura
Iwamichi Kohjiro
Sakae Kikuchi
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to JP2004541173A priority Critical patent/JPWO2004032223A1/ja
Priority to US10/524,238 priority patent/US20050248039A1/en
Priority to PCT/JP2002/010177 priority patent/WO2004032223A1/ja
Priority to CNA028294351A priority patent/CN1650413A/zh
Priority to TW091134508A priority patent/TWI280650B/zh
Publication of WO2004032223A1 publication Critical patent/WO2004032223A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor manufacturing technology, and more particularly to a technology effective when applied to a high-frequency module.
  • a module product semiconductor device on which chip components such as chip capacitors and chip resistors and semiconductor chips for bear chip mounting are mounted
  • a high-frequency module also called RF module or RF power module
  • the so-called chip chip and semiconductor chip are mounted on the module board by solder connection, and both are covered and protected by insulating resin.
  • Japanese Patent Laid-Open No. 2000-223623 discloses that the elastic modulus of the first resin covering the wire-bonded semiconductor chip and the wire is made larger than the elastic modulus of the second resin covering the outside. A technique is described in which the first resin is harder than the second resin, and as a result, the deformation of the first resin due to thermal stress is suppressed to prevent the wire from being disconnected.
  • a surface-mounted component to be soldered and its solder connection part are covered with a low elastic resin having a modulus of elasticity of 20 OMPa or less at a temperature of 150 ° C. or more, Even if the internal solder joints are remelted when mounting the semiconductor device with the secondary mounting reflow, the pressure due to the melt expansion is relieved by the low-elasticity resin, to the interface between the surface mount component and the resin. It describes a technology that prevents the solder from flowing out and prevents the occurrence of shorts between terminals of surface-mounted components.
  • the present inventor has found the following problems regarding a semiconductor device having a structure in which the above-described chip component (surface-mounted component) and a semiconductor chip are mounted and both are covered with a resin.
  • the present inventor found that the wire breakage has a correlation with the loop height and length of the wire, but Japanese Patent Application Laid-Open No. 2002-208668 has no description of the wire breakage.
  • Japanese Patent Laid-Open No. 2000-223623 discloses a technique for preventing wire breakage, but does not describe wire loop height or length.
  • the object of the present invention is to prevent bonding wire breakage. It is to provide a semiconductor device.
  • Another object of the present invention is to provide a semiconductor device that can improve reliability.
  • the present invention includes a semiconductor chip, a wiring board on which the semiconductor chip is mounted, a plurality of bonding wires that connect surface electrodes of the semiconductor chip and corresponding terminals of the wiring board, the semiconductor chip, and the semiconductor chip
  • a plurality of bonding wires are encapsulated with resin and sealed with an insulating elastic resin, and the elastic resin has an elastic modulus of 1 to 200 MPa at a temperature of 150 ° C or higher.
  • the height from the main surface of the semiconductor chip to the apex of the bonding wire is 0.2 mm or less.
  • the present invention also includes a semiconductor chip, and a wiring board on which the semiconductor chip is mounted.
  • a plurality of surface electrodes of the semiconductor chip connected to the corresponding terminals of the wiring board, and a height from the main surface of the semiconductor chip to the top of the wire is 0.2 mm or less.
  • the formed sealing portion is connected to the mounting substrate with solder.
  • FIG. 1 is a plan view showing the structure of a high-frequency module as an example of a semiconductor device according to an embodiment of the present invention
  • FIG. 2 is a side view showing the structure of the high-frequency module shown in FIG. 1
  • FIG. 3 is the high-frequency module shown in FIG. 4 is a side view showing the structure of the high-frequency module shown in FIG. 1 as viewed from A
  • FIG. 5 is an example of the arrangement of each surface-mounted component mounted on the high-frequency module shown in FIG.
  • Fig. 6 is a partial cross-sectional view showing the structure of a cross section taken along the line B-B shown in Fig. 5, and Fig.
  • FIG. 7 is a cross-sectional view showing an example of the allowable range of the bonding wire in the high-frequency module shown in Fig. 1.
  • Fig. 8 is an enlarged partial sectional view showing an example of the solder connection structure of the chip component shown in Fig. 6, and
  • Fig. 9 shows an example of temperature characteristics of the low elastic resin used in the sealing portion of the high frequency module shown in Fig. 1.
  • Figure 10 shows the characteristics shown in Figure 1
  • FIG. 11 is an evaluation result diagram showing an example of the number of occurrences of cracks in the evaluation of the wire height of the high-frequency module.
  • FIG. 11 is an evaluation result diagram showing an example of the number of occurrences of disconnection in the evaluation of the wire height of the high-frequency module shown in FIG. Fig.
  • FIG. 12 is a partially enlarged view showing an example of a wire crack in the high-frequency module shown in Fig. 1.
  • Fig. 13 is a distribution diagram showing an example of wire crack in the high-frequency module shown in Fig. 1.
  • Fig. 14 Is a partially enlarged view showing an example of wire breakage in the high-frequency module shown in FIG. 1.
  • FIG. 15 is a partially enlarged side view showing an example of a mounting structure of the high-frequency module shown in FIG. 1 on a mounting board. 22 is a partially enlarged cross-sectional view showing the structure of a high-frequency module according to a modification of the embodiment of the present invention.
  • the semiconductor device of the present embodiment shown in FIGS. 1 to 4 is a module product called a high-frequency module 1, and the mounting component is solder-mounted on the module substrate 4, and the mounting component Has a structure that is covered with a sealing resin, and is mainly incorporated in small portable electronic devices such as portable telephones.
  • the configuration of the high-frequency module 1 includes a main surface 2 and a semiconductor chip 2 that is a mounting component in which a plurality of pads (surface electrodes) 2 a are formed, and connection terminals at both ends.
  • Chip component 3 which is a mounting component on which 3d is formed
  • module substrate 4 which is a wiring board on which semiconductor chip 2 and chip component 3 are mounted
  • chip component 3 and terminal 4 a of module substrate 4 And the semiconductor chip 2 and the module board 4 are connected by soldering, and the solder connection part 5 shown in FIG. 6 is connected to the pad 2a of the semiconductor chip 2 and the terminal 4a of the module board 4 corresponding thereto.
  • the chip component 3 that is solder-connected to the module substrate 4 is covered with a low elasticity elastic tree such as silicone resin, so that secondary reflow (reflow to the mounting substrate at the shipping destination) is performed. Reducing the expansion pressure due to solder remelting of the solder connection part 5 that occurs, prevents the interface between the chip part 3 and the sealing part ⁇ and the interface between the sealing part 7 and the module substrate 4 from peeling. It is possible to prevent outflow to the interface.
  • low-elastic elastic resin prevents the elastic resin stress generated in the thermal cycle test of the high-frequency module 1 from breaking the gold wire 8.
  • the elastic resin that forms the sealing part 7 is a low-elasticity that combines the protective strength (mechanical strength) that protects internal components and the flexibility to relieve the expansion pressure when the internal solder remelts.
  • Insulating resin with silicone elasticity (silicone rubber) A and low elastic epoxy resins B, C, and D having the elastic modulus characteristics shown in Fig. 9 are preferred, and conventional high elasticity epoxy resin T is not compatible It is.
  • the allowable range of the elastic modulus of the elastic resin of this embodiment is a high temperature, that is, a secondary reflow temperature (generally about 2300 ° C) and temperature cycle test (for example, 1-40 to + 1 2 5 ° C), taking into account the conditions at high temperature application, at a temperature of 1550 ° C or higher with a modulus of elasticity of 20 OMPa or lower It is preferable.
  • a secondary reflow temperature generally about 2300 ° C
  • temperature cycle test for example, 1-40 to + 1 2 5 ° C
  • the elastic resin has an elastic modulus of 1 MPa or more at a temperature of 1550 ° C or higher. As shown in FIG. This is based on the result of a test to protect the surface-mounted components inside the sealing part 7 and, if it has an elastic modulus of at least IMP a, it can be protected. Is.
  • a more preferable elastic modulus is 5 to 1 OMPa at a temperature of 1550 ° C or higher.
  • the temperature at the time of actual use (room temperature: 25 ° C) is also required to have an elastic modulus of at least IMPa as described above.
  • resins A, B, C , D is in range. .
  • resins B, C and D are within the range, but resin A is out of the range.
  • resin A also has an elastic modulus greater than I MP a, there is no problem.
  • the solder flow rate for each tree is the number of defects when the electrical short test for chip part 3 is performed and the rate of occurrence when reflow is performed at 2600 ° C.
  • the denominator represents the number of tests
  • the numerator represents the number of defects.
  • the non-conforming resin T has a very high defect occurrence rate of 70%.
  • the elastic modulus is determined by comprehensively considering the reflow temperature margin and mechanical strength (protective power) of the high-frequency module 1. 2-4MPa is the best range ⁇
  • the rubber hardness of the high-frequency module 1 is shore hardness A 70 when considering the reflow temperature margin and mechanical strength (protective power) of the high-frequency module 1 comprehensively.
  • ⁇ 80 is the best range.
  • area P indicates the optimum area in the splitting property of the elastic resin when the multi-piece substrate is divided into individual pieces in the assembly of the high-frequency module 1.
  • region Q indicates the safe region of reflow resistance of elastic resin.
  • the low-elasticity epoxy resins B, C, and D shown in Fig. 9 have different contents, such as silica, for example, and the characteristics are slightly different.
  • wire height the loop height (hereinafter referred to as wire height) and length (hereinafter referred to as wire length) of the gold wire 8 in the high-frequency module 1 of the present embodiment
  • wire length the length of the gold wire 8 in the high-frequency module 1 of the present embodiment
  • the pad 2a of the semiconductor chip 2 and the corresponding terminal 4a of the module substrate 4 are connected by a gold wire 8, and a wire loop 8a is formed on each gold wire 8. Yes.
  • the wire height (H) is the distance from the main surface 2 of the semiconductor chip 2 to the apex of the wire loop 8a (to the outline of the gold wire 8).
  • the wire height (H) is the apex of the wire loop 8a from the bonding start point (Ist bonding point). Up to.
  • the wire length (L) is the projected distance (wire horizontal distance) of the gold wire 8 from the bonding start point (1st bonding point) to the bonding end point (2nd bonding point) on the horizontal plane. This is the projection distance on the horizontal plane from the wire center at the start point to the wire center at the end point.
  • Fig. 10 and Fig. 11 show the state of the gold wire 8 by the temperature cycle test (155 to 150 ° C), and Fig. 10 shows the crack 6 (see Fig. 12). Figure 11 shows the presence or absence of disconnection 9 (see Figure 14).
  • crack level A in FIG. 10 is less than 50% crack 6 around the wire, and crack level B is more than 50% crack 6 around the wire.
  • crack 6 begins to occur in 2500 cycles, and as the number of cycles increases, the rate of occurrence of crack 6 also increases. It seems that change is taking place.
  • Figure 14 shows the wire condition when the temperature cycle (155 to 150 ° C) test was conducted with the wire height of 0.2 2 mm (2 20 im) and the wire length of 1.8 mm. Disconnection 9 has occurred.
  • the high-frequency module 1 of the present embodiment is configured to prevent the wire 9 (bonding wire) 8 from being broken due to the stress of the elastic resin by setting a range for the wire height and wire length.
  • Figure 13 shows the distribution of data with and without cracks after a temperature cycle test of 1 000 cycles. According to this, when the wire length is 1.5 mm or when the wire height is 0.2 mm (200 m), a relatively large number of wire cracks have occurred. In this case, it can be estimated that the rate of occurrence of wire cracking is further increased, and the potential to reach disconnection 9 as shown in Fig. 14 is also increased.
  • the region where the wire height is 0.2 mm (200 jum) or less and the wire length is 1.5 mm or less is assumed to be the estimated safety region 1 2.
  • the target area for production was 13 with a length of 0.1 mm to 0.2 mm and a chair length of 0.5 mm to 1.5 mm.
  • An example of a specific product target is 0.16 mm (16 0) Aim for the wire height and 1.2 mm for the wire length.
  • wire deformation due to resin flow during resin molding or contact between adjacent wires can be prevented.
  • the amount of elastic resin flowing into the lower part of the wire is reduced, so the absolute amount of elastic resin expansion / contraction is reduced. As a result, the reliability of the product against thermal stress can be improved.
  • solder used in the high-frequency module 1 of the present embodiment will be described.
  • the module substrate 4 is formed of, for example, alumina ceramic or the like, and a plurality of external terminals 1 a are provided on the front surface 4 g and the opposite back surface 4 h as shown in FIG. .
  • a chip part 3 such as a ceramic chip capacitor, a chip resistor, or a chip thermistor is mounted on the surface 4 g, and these mounting parts have connection terminals at both ends. 3 d is connected to the terminal 4 a of the module substrate 4 through the solder connection part 5.
  • each terminal 4a is wire-bonded using the gold wire 8
  • a gold-plated layer 4b is formed on the surface of each terminal 4a as shown in FIG.
  • Each chip component 3 is also solder-connected to a terminal 4a having a gold-plated layer 4b formed on the surface.
  • the connection terminal 3d of the chip component 3 is composed of, for example, an AgZP d electrode 3e, an Ni undercoat layer 3f, and a soldered layer 3g in order from the lower layer.
  • the terminal 4a of the substrate 4 is composed of a C ii copper body 4c, a Ni plating layer 4d, and a gold plating layer 4b in order from the lower layer, and further, the solder connection part 5 of the terminal 4a is formed.
  • the area other than the location is covered and insulated by the overcoat glass 4e which is an insulating film (solder resist film).
  • the gold plating layer 4b is formed on the surface of all the terminals 4a, and the chip component 3 is soldered to the gold plating layer 4b at the connection terminal 3d.
  • the pad 2a is connected to the gold wire 8
  • the gold wire 8 is further connected to the metallized layer 4b of the terminal 4a.
  • the solder connection part 5 to which the chip component 3 is connected is made of a solder containing no lead (P b), for example, solder containing tin (S n) or antimony (S b) as a main component.
  • P b solder containing no lead
  • S n solder containing tin
  • S b antimony
  • the solder mounting portion 11 has a solder containing no lead (Pb), for example, It is preferable to use a solder mainly composed of tin (Sn), silver (Ag), and copper (Cu), and thus, Pb-free mounting of the high-frequency module 1 can be realized.
  • Pb-free solder consisting mainly of tin (Sn), antimony (Sb), etc. is used for the solder-mounted components in the high-frequency module 1, and soldering to the motherboard 10 of the high-frequency module 1
  • Pb-free solder consisting mainly of tin (Sn), silver (Ag), copper (Cu), etc. for mounting
  • both solders have a high melting point around 230-260 ° C. This prevents the internal Pb-free solder from melting during mounting.
  • a module substrate 4 shown in FIG. 5 is prepared.
  • the module substrate 4 is provided with a cavity portion 4 f which is a recess capable of accommodating the semiconductor chip 2 on the surface 4, and can be soldered to the connection terminal 3 d of the chip component 3 on the periphery thereof.
  • a plurality of terminals 4a are provided.
  • a plurality of external terminals 1a are provided on the back surface 4h.
  • solder paste is printed on each terminal 4 a and solder reflow is performed to mount a plurality of surface mount components such as semiconductor chip 2 and chip component 3.
  • Pb-free solder mainly composed of tin (Sn) and antimony (Sb).
  • the wire 2 a of the semiconductor chip 2 and the terminal 4 a of the module substrate 4 are wire-bonded using the gold wire 8.
  • the wire height is 0.2 mm (200 zm) or less, preferably 0.1 mm ( 1 0 O ju m.) Wire bonding is performed so that the distance is 0.2 mm or less.
  • wire bonding is performed so that the wire length is 1.5 mm or less, preferably 0.5 mm or more and 1.5 mm or less.
  • the wire height is 0.16 mm (1600) m and the wire length is 1.2 mm.
  • a sealing portion 7 is formed using an insulating and low-elasticity elastic resin such as a silicone resin, and the semiconductor chip 2, the chip component 3, and the wire 8 are sealed by the sealing portion 7. To do.
  • the high-frequency module 1 of the modification shown in FIG. 16 has a configuration in which the main surface 2 b of the semiconductor chip 2 is retracted from the surface 4 g of the module substrate 4. That is, when the height of the main surface 2b of the semiconductor chip 2 is lower than the surface 4g of the module substrate 4, and the cavity portion 4f is relatively deep, such a structure is obtained. can do.
  • the high-frequency module 1 of the modification shown in FIG. 17 has a configuration in which the main surface 2 b of the semiconductor chip 2 and the surface 4 g of the module substrate 4 are substantially the same height.
  • the high-frequency module 1 of the modification shown in FIG. 18 has a two-stage cavity portion 4 f, and the semiconductor chip 2 is formed on the inner peripheral wall portion of the cavity portion 4 f where the semiconductor chip 2 is disposed.
  • a step 4 i is formed at a depth that is almost the same height as the main surface 2 b of the wire and a little deeper than the height of the wire loop 8 a, and the gold wire 8 is connected to the step 4 i. It has a two-stage cavity part 4 f provided with a terminal 4 a.
  • wire bonding is performed with the semiconductor chip 2 side as the 1st bonding side in relation to the bonding interface, but conversely, wire bonding is performed with the terminal 4a side as the 1st bonding side. May be.
  • the high-frequency module 1 shown in FIG. 19 has a cavity-less structure in which the cavity portion 4 f shown in FIG. 16 is not formed on the module board 4.
  • the board structure can be simplified, the cost of the module board 4 can be reduced, and the cost of the high-frequency module 1 can be reduced.
  • the wire bonding described in the present embodiment can be applied to the high-frequency module 1 of the modification shown in FIGS. 16 to 19 as well, and the solder connection using Pb-free solder can be applied.
  • the same effects as the high-frequency module 1 of the present embodiment shown in FIGS. 1 to 7 can be obtained.
  • the high-frequency module 1 of the modified example shown in FIG. 20 has a plurality of cavity portions 4 f that are recesses, each of which has a semiconductor chip 2 mounted thereon, and a semiconductor chip 2. Use wire bonding even in the meantime.
  • the high-frequency module 1 of the modified example shown in FIG. 21 performs wire bonding between the semiconductor chip 2 and the chip component 3.
  • modified high-frequency module 1 shown in FIG. 22 performs wire bonding between the chip components 3.
  • the low-elasticity elastic resin is a silicone resin
  • the elastic resin has an elastic modulus allowable range described in the above-described embodiment, It may be a gel.
  • the semiconductor device is the high-frequency module 1
  • the semiconductor device includes a mounting component to be solder-mounted, the mounting component is wire-bonded, and the mounting component is elastic.
  • Other module products may be used as long as the resin is sealed with resin.
  • the mounting component is not limited to a chip component or a semiconductor chip, and may be another electronic component as long as it is a mounting component to be solder-mounted.
  • the semiconductor device of the present invention is suitable for a module product that is assembled by wire bonding and is resin-sealed with a low-elasticity resin, and in particular, a high frequency on which a semiconductor chip or a chip component is mounted.
  • modules fc o Suitable for modules fc o

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　主面（２ｂ）に複数のパッド（２ａ）が形成された半導体チップ（２）と、両端に接続端子が形成されたチップ部品と、半導体チップ（２）と前記チップ部品とが搭載されるモジュール基板（４）と、前記チップ部品とモジュール基板（４）の端子（４ａ）とを、および半導体チップ（２）とモジュール基板（４）とを半田によって接続する半田接続部（５）と、半導体チップ（２）のパッド（２ａ）とこれに対応するモジュール基板（４）の端子（４ａ）とを接続する金線（８）と、半導体チップ（２）、前記チップ部品、半田接続部（５）および金線（８）を覆うとともに絶縁性のシリコーン樹脂などの弾性樹脂によって形成された封止部とからなり、ワイヤ高さ（Ｈ）を0.２ｍｍ以下とし、ワイヤ長さ（Ｌ）を1.５ｍｍ以下とすることにより、金線（８）の断線を防止することができる。

Description

明 細 書
技術分野
本発明は、 半導体製造技術に関し、 特に、 高周波モジュールに適用して有効な 技術に関する。 背景技術
チップコンデンサやチップ抵抗などの表面実装形のチップ部品と、 ベアチヅプ 実装用の半導体チヅプとが搭載されたモジュール製品 （半導体装置） の一例とし て、 高周波モジュール （RFモジュールまたは RFパワーモジュールともいう） と呼ばれるものが開発されており、 チップ部品と半導体チップは半田接続によつ てモジュール基板に搭載され、 両者とも絶縁性の樹脂によって覆われて保護され ている。
なお、 チップ部品 （表面実装部品） と半導体チップとが搭載され、 かつ両者が 樹脂によって覆われた構造については、 例えば、 特開 2000— 223623号 公報ゃ特開 2002-208668号公報にその記載がある。
まず、 特開 2000-223623号公報には、 ワイヤボンディングされた半 導体チヅプとそのワイヤとを覆う第 1の樹脂の弾性率を、 その外側を覆う第 2の 樹脂の弾性率より大きくすることにより、 第 1の樹脂を第 2の樹脂より硬くして 、 その結果、 熱応力による第 1の樹脂の変形を抑制してワイヤの断線を防止する 技術が記載されている。
また、 前記特開 2002-208668号公報には、 半田実装される表面実装 部品とその半田接続部とを、 150°C以上の温度で 20 OMPa以下の弾性率の 低弾性樹脂によって覆うことにより、 2次実装リフロ一で半導体装置を実装する 際に内部の半田接続部が再溶融しても、 その溶融膨張による圧力を低弾性樹脂に よつて緩和して、 表面実装部品とレジンとの界面への半田の流れ出しを防いで表 面実装部品の端子間ショートの発生を防止する技術が記載されている。 前記したチヅプ部品 （表面実装部品） と半導体チップとが搭載され、 かつ両者 が樹脂によって覆われた構造の半導体装置に関し、 本発明者は以下の問題点を見 出した。
すなわち、 特開 2002-208668号公報に記載されているように、 表面 実装部品とその半田接続部とを低弾性樹脂によって覆うと、 半導体装置の熱サイ クルテストにおいて低弾性樹脂の熱収縮によって発生する応力でワイヤが断線に 至るという問題が発生する。
その際、 ワイヤの断線は、 ワイヤのループ高さや長さに相関関係があることを 本発明者は見出したが、 特開 2002— 208668号公報には、 ワイヤの断線 についての記載は一切無い。
また、 特開 2000-223623号公報には、 ワイヤの断線を防止する技術 についての記載はあるものの、 ワイヤのループ高さや長さについての記載は無い 本発明の目的は、 ボンディングワイヤの断線を防止する半導体装置を提供する ことにある。
また、 本発明のその他の目的は、 信頼性の向上を図る半導体装置を提供するこ とにある。
本発明の前記ならびにその他の目的と新規な特徴は、 本明細書の記述および添 付図面から明らかになるであろう。 発明の開示
本発明は、 半導体チップと、 前記半導体チップが搭載される配線基板と、 前記 半導体チップの表面電極とこれに対応する前記配線基板の端子とを接続する複数 のボンディングワイヤと、 前記半導体チヅプおよび前記複数のボンディングワイ ャを覆って樹脂封止し、 絶縁性の弾性樹脂によって形成された封止部とを有し、 前記弾性樹脂が、 150 °C以上の温度において 1〜 200 M P aの弾性率の樹脂 であるとともに、 前記半導体チップの主面からの前記ボンディングワイヤの頂点 までの高さが 0.2mm以下である。
また、 本発明は、 半導体チップと、 前記半導体チヅプが搭載される配線基板と 、 前記半導体チップの表面電極とこれに対応する前記配線基板の端子とを接続す るとともに、 前記半導体チップの主面からのワイャ頂点までの高さがそれそれ 0. 2 mm以下である複数のボンディングワイヤと、 前記半導体チップおよび前記複 数のボンディングワイヤを覆って樹脂封止し、 1 5 0 °C以上の温度において 1〜 2 0 O MP aの弾性率の絶縁性の弹性樹脂によつて形成された封止部とを有し、 実装基板に半田で接続されるものである。 図面の簡単な説明
図 1は本発明の実施の形態の半導体装置の一例である高周波モジュールの構造 を示す平面図、 図 2は図 1に示す高周波モジュールの構造を示す側面図、 図 3は 図 1に示す高周波モジュールの構造を示す底面図、 図 4は図 1に示す高周波モジ ユールを Aから眺めた構造を示す側面図、 図 5は図 1に示す高周波モジュールに 搭載される各表面実装部品の配置の一例を示す平面図、 図 6は図 5に示す B— B 線に沿って切断した断面の構造を示す部分断面図、 図 7は図 1に示す高周波モジ ユールにおけるボンディングワイヤの許容範囲の一例を示す断面図、 図 8は図 6 に示すチヅプ部品の半田接続構造の一例を示す拡大部分断面図、 図 9は図 1に示 す高周波モジュールの封止部に用いられる低弾性樹脂の温度特性の一例を示す特 性図、 図 1 0は図 1に示す高周波モジュールのワイヤ高さの評価におけるクラヅ ク発生数の一例を示す評価結果図、 図 1 1は図 1に示す高周波モジュールのワイ ャ高さの評価における断線発生数の一例を示す評価結果図、 図 1 2は図 1に示す 高周波モジュールにおけるワイヤクラックの一例を示す部分拡大図、 図 1 3は図 1に示す高周波モジュールにおけるワイヤクラック '断線評価の一例を示すデ一 夕分布図、 図 1 4は図 1に示す高周波モジュールにおけるワイヤ断線の一例を示 す部分拡大図、 図 1 5は図 1に示す高周波モジュールの実装基板への実装構造の 一例を示す部分拡大側面図、 図 1 6〜図 2 2は本発明の実施の形態の変形例の高 周波モジュールの構造を示す部分拡大断面図である。 発明を実施するための最良の形態
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原 則として繰り返さない。
また、 以下の実施の形態において、 要素の数等 （個数、 数値、 量、 範囲等を含 む） に言及する場合、 特に明示した場合及び原理的に明らかに特定の数に限定さ れる場合などを除き、 その特定の数に限定されるものではなく、 特定の数以上で も以下でも良いものとする。
さらに、 以下の実施の形態において、 その構成要素 （要素ステップなどを含む ) は、 特に明示した場合及び原理的に明らかに必須であると考えられる場合など を除き、 必ずしも必須のものではないことは言うまでもない。
同様に、 以下の実施の形態において、 構成要素等の形状、 位置関係等に言及す るときは、 特に明示した場合及び原理的に明らかにそうでないと考えられる場合 などを除き、 実質的にその形状などに近似または類似するものなどを含むものと する。 このことは前記数値及び範囲についても同様である。
以下、 本発明の実施の形態を図面に基づいて詳細に説明する。 なお、 実施の形 態を説明するための全図において、 同一の機能を有する部材には同一の符号を付 し、 その繰り返しの説明は省略する。
図 1〜図 4に示す本実施の形態の半導体装置は、 高周波モジュール 1と呼ばれ るモジュ一ル製品であり、 モジュ一ル基板 4に実装部品が半田実装されるととも に、 前記実装部品が封止用樹脂によって覆われる構造を有しており、 主に、 携帯 用電話機などの小型の携帯用電子機器などに組み込まれるものである。
本実施の形態の高周波モジュール 1の構成は、 図 5に示すように、 主面 2わに 複数のパッド （表面電極） 2 aが形成された実装部品である半導体チップ 2と、 両端に接続端子 3 dが形成された実装部品であるチップ部品 3と、 半導体チップ 2とチヅプ部品 3とが搭載される配線基板であるモジュール基板 4と、 チヅプ部 品 3とモジュール基板 4の端子 4 aとを、 および半導体チヅプ 2とモジュール基 板 4とを半田によって接続する図 6に示す半田接続部 5と、 半導体チップ 2のパ ッド 2 aとこれに対応するモジュール基板 4の端子 4 aとを接続するボンディン グワイヤである金線 8と、 半導体チップ 2、 チップ部品 3、 半田接続部 5および 金線 8を覆うとともに絶縁性のシリコーン樹脂などの弾性樹脂によって形成され た図 2に示す封止部 7とから成る。 この高周波モジュール 1では、 モジュール基板 4上に半田接続されるチヅプ部 品 3をシリコーン樹脂などの低弾性の弾性樹旨によって覆うことにより、 2次リ フロー （出荷先における実装基板へのリフロー） 時に発生する半田接続部 5の半 田再溶融による膨張圧を緩和して、 チップ部品 3と封止部 Ίの界面や、 封止部 7 とモジュール基板 4の界面が剥離するのを防いで半田の前記界面への流出を防ぐ ことを可能にしている。
さらに、 低弾性の弾性樹脂を採用したことで高周波モジュール 1の熱サイクル テストにおいて発生する弾性樹脂の応力が、 金線 8を断線させるのを防止するた めに、 金線 8のワイヤループ 8 aの高さや長さに範囲を設けた構造のものである ο
なお、 封止部 7を形成する弾性樹脂は、 内部部品を保護可能な保護力 （機械的 強度） と、 内部半田が再溶融した際の膨張圧を緩和可能な柔軟性とを兼ね備えた 低弾性かつ絶縁性の樹脂であり、 図 9に示す弾性率特性を有したシリコーン樹月旨 (シリコーンゴム） Aや低弾性エポキシ樹脂 B， C , Dが好ましく、 従来の高弾 性エポキシ樹脂 Tは不適合である。
そこで、 本実施の形態の弾性樹脂 （図 9に示す樹脂 A , B， C， D ) の弾性率 の許容範囲は、 高温時すなわち 2次リフローの温度 （一般的には、 約 2 3 0 °C) や温度サイクルテスト （例えば、 一 4 0〜+ 1 2 5 °C) の高温印加時の条件を考 慮して、 1 5 0 °C以上の温度において 2 0 O M P a以下の弾性率であることが好 ましい。
これは、 図 9によって、 1 5 0 °C以上の高温時、 高周波モジュール 1の内部の 半田接続部 5の半田が再溶融した際の膨張圧を緩和可能な弾性率を導き出したも のであり、 図 9中、 樹脂 A , B， C , Dは範囲内であるが、 樹 S旨 Tは、 範囲外で 不適合となる。
さらに、 弾性樹脂は、 1 5 0 °C以上の温度において 1 M P a以上の弾性率を有 していることが好ましく、 図 9に示すように樹月旨 A , B， C， Dは範囲内である これは、 封止部 7の内部の表面実装部品を保護するテストを行った結果、 少な くとも I M P a以上の弾性率を有していれば、 保護可能という結果を考慮しての ものである。
ただし、 より好ましい弾性率は、 1 5 0 °C以上の温度において 5〜1 O MP a である。
また、 実使用時 （常温 2 5 °C) の温度としても、 前記同様、 少なくとも I MP a以上の弾性率を有していることが条件となり、 図 9に示すように樹脂 A, B , C , Dは範囲内である。 .
さらに、 実使用時 （常温 2 5 °C) の温度で、 表面実装部品の保護効果を高める ために、 2 0 O MP a以上の弾性率を有していることが一層好ましく、 図 9に示 すように樹脂 B， C , Dは範囲内であるが、 樹脂 Aは、 範囲外である。
ただし、 樹脂 Aも、 I MP a以上の弾性率は有しているため、 特に問題はない ο
なお、 図 9において、 各樹旨の半田流れ出し発生率とは、 2 6 0 °Cでリフロー を行った場合の、 チヅプ部品 3の電気的ショ一トテストを実施した際の不良数と その発生率 （％) とを示したものであり、 分母はテスト数を表し、 一方、 分子は 不良数を表している。
これによれば、 樹脂 A， B , C , Dでは、 不良発生率が 0〜 2 %と極めて低い のに対して、 不適合となった樹脂 Tは、 7 0 %と非常に不良発生率が高い。 以上のことから、 弾性樹脂として、 例えば、 シリコーン樹脂 （樹脂 A) を採用 する場合、 高周波モジュール 1のリフロー温度マ一ジンおよび機械的強度 （保護 力） を総合的に考慮すると、 その弾性率は、 2〜4 MP aが最も良好な範囲であ る ο
言い換えると、 例えば、 シリコーン樹脂 （樹脂 A) を採用する場合、 高周波モ ジュール 1におけるリフロー温度マージンおよび機械的強度 （保護力） を総合的 に考慮すると、 そのゴム硬度は、 ショァ一硬度 A 7 0〜 8 0が最も良好な範囲で ある。
なお、 図 9において、 領域 P (斜線部） は、 高周波モジュール 1の組み立てに おいて多数個取り基板を分割して個片化する際の弾性樹脂の分割性における最適 領域を示すものであり、 さらに、 領域 Q (斜線部） は、 弾性樹脂の耐リフロー性 の安全領域を示すものである。 また、 図 9に示す低弾性エポキシ樹脂 B , C， Dでは、 それぞれに含まれる例 えば、 シリカなどの含有量が異なっており、 これによつてそれそれの特性が少し 異なっている。
次に、 本実施の形態の高周波モジュール 1における金線 8のループ高さ （以降 、 ワイヤ高さと呼ぶ） と長さ （以降、 ワイヤ長さと呼ぶ） について説明する。 まず、 モジュール基板 4の部品実装側の面である表面 4 gには、 図 5および図 6に示すように、 凹部であるキヤビティ部 4 fが形成されており、 このキヤビテ ィ部 4 f内に半導体チップ 2が配置され、 これによつて、 高周波モジュール 1の 高さを低くすることができる。
さらに、 半導体チヅプ 2のパッド 2 aとこれに対応するモジュール基板 4の端 子 4 aとが金線 8によつて接続されており、 それそれの金線 8にはワイャループ 8 aが形成されている。
なお、 図 7に示すように、 ワイヤ高さ （H) は、 半導体チヅプ 2の主面 2わか らワイヤループ 8 aの頂点まで （金線 8の外形ラインまで） の距離であるが、 1 s tボンディングをチヅプ上と異なる箇所 （例えば、 モジュール基板 4の端子 4 aなど） に行う場合などには、 ワイヤ高さ （H) は、 ボンディング開始点 （I s tボンディング点） からワイヤループ 8 aの頂点までとする。
また、 ワイヤ長さ （L ) は、 ボンディング開始点 （1 s tボンディング点） か らボンディング終点 （2 n dボンディング点） までの金線 8の水平平面への投影 距離 （ワイャ水平距離） であり、 前記開始点のワイヤ中心から前記終点のワイヤ 中心までの水平平面への投影距離である。
ここで、 図 1 0、 図 1 1は、 温度サイクル （一 5 5〜1 5 0 °C) テストによる 金線 8の状態を示したものであり、 図 1 0はクラヅク 6 (図 1 2参照） の発生数 、 図 1 1は断線 9 (図 1 4参照） の有無をそれそれ示している。
なお、 図 1 0におけるクラックレベル Aはワイヤ周りの 5 0 %未満のクラック 6のことであり、 クラヅクレベル Bはワイヤ周りの 5 0 %以上のクラヅク 6のこ とである。
図 1 0に示すように、 クラック 6については 2 5 0サイクルから発生し始め、 サイクル数が増えるにつれてクラック 6の発生割合も増えており、 金線 8で経時 変化が起こっているものと思われる。
また、 図 1 1に示すように、 断線 9については、 1 000サイクルでも発生無 しという結果が得られた。
なお、 図 14は、 ワイヤ高さを 0.2 2 mm (2 2 0 im) 、 ワイヤ長さを 1.8 mmとして温度サイクル （一 5 5〜1 5 0°C) テストを行った際のワイヤ状況を 図示したものであり、 断線 9が発生している。
本実施の形態の高周波モジュール 1は、 ワイヤ高さとワイヤ長さに範囲を設定 することにより、 弾性樹脂のストレスによる金線 （ボンディングワイヤ） 8の断 線 9を防止するものである。
そこで、 図 1 3は、 温度サイクルテストを 1 000サイクル実施した後のクラ ック有無と断線有りのデータの分布を示したものである。 これによれば、 ワイヤ 長さが 1.5 mmの場合、 あるいはワイヤ高さが 0.2 mm (2 0 0 m) の場合に 比較的多くのワイヤクラックが発生しており、 これ以上の長さや高さとした場合 、 ワイヤクラヅクの発生の割合がさらに高くなるとともに、 図 1 4に示すような 断線 9に至るポテンシャルも高くなると推定できる。
したがって、 ワイヤ高さ 0.2mm (200 jum) 以下で、 かつワイヤ長さ 1.5 mm以下の領域を推定の安全領域 1 2とし、 また、 ワイヤボンディング装置の制 約から、 製品としての狙い目をワイヤ高さ 0. lmm以上 0.2 mm以下で、 かつヮ ィャ長さ 0.5 mm以上 1.5 mm以下として製造狙い領域 1 3とした。
なお、 具体的な製品の狙い目の一例は、 ワイヤ高さについては、 0.1 6mm ( 1 6 0) Aimであり、 またワイヤ長さについては、 1.2mmである。
これにより、 本実施の形態の高周波モジュール 1では、 金線 8の断線 9の発生 を防止することができる。
また、 ワイヤ高さを低く抑え、 かつワイヤ長さを短くすることにより、 ワイヤ 垂れや隣接するヮィャ同士の接触を防ぐことができる。
さらに、 樹脂成形時の樹脂流動によるワイャ変形または隣接するヮィャ同士の 接触を防ぐことができる。
また、 ワイヤ高さを低く抑え、 かつワイヤ長さを短くすることにより、 ワイヤ 下部に流入する弾性樹脂の量が減るため、 弾性樹脂の膨張 ·収縮の絶対量を減少 させることができ、 その結果、 熱応力に対する製品の信頼性の向上を図ることが できる。
次に、 本実施の形態の高周波モジュール 1において採用する半田について説明 する。
まず、 モジュール基板 4は、 例えば、 アルミナセラミヅクなどによって形成さ れ、 表面 4 gとその反対側の裏面 4 hには、 図 3に示すように、 複数の外部端子 1 aが設けられている。
また、 表面 4 gには、 半導体チヅプ 2以外にセラミヅクチヅプコンデンサ、 チ ヅプ抵抗あるいはチヅプサーミス夕などのチヅプ部品 3が搭載されており、 これ らの実装部品は、 その両端にある接続端子 3 dがそれそれ半田接続部 5を介して モジュール基板 4の端子 4 aに接続されている。
その際、 半導体チヅプ 2が金線 8を用いてワイヤボンディングされるため、 図 8に示すように、 各端子 4 aの表面には、 金めつき層 4 bが形成されており、 し たがって、 各チップ部品 3も、 表面に金めつき層 4 bが形成された端子 4 aと半 田接続される。
なお、 チヅプ部品 3の接続端子 3 dは、 下層から順番に、 例えば、 A gZP d 電極 3 eと N i下地めつき層 3 f と半田めつき層 3 gとからなり、 また、 モジュ ール基板 4の端子 4 aは、 下層から順番に、 C ii銅体 4 cと N i卞地めっき層 4 dと金めつき層 4 bとからなり、 さらに、 端子 4 aの半田接続部 5形成箇所以外 の領域は、 絶縁膜 （ソルダレジスト膜） であるオーバ一コートガラス 4 eによつ て覆われて絶縁されている。
したがって、 モジュール基板 4では、 全ての端子 4 aの表面に金めつき層 4 b が形成されており、 チヅプ部品 3は、 その接続端子 3 dにおいて金めつき層 4 b と半田接続されるとともに、 半導体チヅプ 2は、 そのパッド 2 aが金線 8と接続 され、 さらに金線 8が端子 4 aの金めつき層 4 bと接続されている。
ここで、 チップ部品 3が接続される半田接続部 5は、 鉛 （P b ) を含まない半 田、 例えば、 すず （S n) 、 アンチモン （S b ) を主成分とする半田を用いるこ とが好ましく、 これによつて、 チップ部品 3の： P bフリー実装を実現でき、 さら に、 半導体チップ 2の半田接続部 5にも同様の鉛を含まない半田を用いることに より、 高周波モジュール 1の内部を P bフリ一による半田実装とすることができ る
また、 図 15に示すように、 本実施の形態の高周波モジュール 1を実装基板で あるマザ一ボード 10に半田実装する際に、 その半田実装部 11に、 鉛 （Pb) を含まない半田、 例えば、 すず （Sn)、 銀 （Ag)、 銅 （Cu) を主成分とす る半田を用いることが好ましく、 これによつて、 高周波モジュール 1の Pbフリ —実装も実現できる。
このように、 高周波モジュール 1内の半田実装部品にすず （Sn)、 アンチモ ン （Sb)などを主成分とする Pbフリー半田を採用し、 また、 高周波モジユー ル 1のマザ一ボード 10への半田実装にすず （Sn)、 銀 （Ag)、 銅 （Cu) などを主成分とする Pbフリー半田を採用することにより、 両半田とも融点が 2 30〜260°C付近で高いため、 高周波モジュール 1の実装時に内部の Pbフリ 一半田が溶融することを防ぐことができる。
その結果、 半田実装部品とレジンとの界面への半田の流れ出しを防いで半田実 装部品における端子間ショートの発生を防止することができる。
次に、 本実施の形態の高周波モジュール 1の製造方法について説明する。
まず、 図 5に示すモジュール基板 4を準備する。
なお、 モジュール基板 4には、 その表面 4 に、 半導体チヅプ 2を収納可能な 凹部であるキヤビティ部 4 fが形成され、 さらに、 その周囲には、 チップ部品 3 の接続端子 3dと半田接続可能な複数の端子 4 aが設けられている。 また、 図 3 に示すように裏面 4 hには複数の外部端子 1 aが設けられている。
その後、 各端子 4 aへの半田ペーストの印刷を行い、 半田リフローを行って半 導体チップ 2やチップ部品 3などの複数の表面実装部品を搭載する。 その際、 す ず （Sn)、 アンチモン （Sb) を主成分とする Pbフリー半田を用いることが 好ましい。
その後、 ワイヤボンディングを行う。
ここでは、 半導体チヅプ 2のパヅド 2 aと、 モジュール基板 4の端子 4 aとを 金線 8を用いてワイヤボンディングする。
その際、 ワイヤ高さが 0.2 mm (200 zm)以下、 好ましくは、 0.1mm ( 1 0 O ju m.) 以上 0. 2 mm以下となるようにワイヤボンディングする。
一方、 ワイヤ長さは、 1. 5 mm以下、 好ましくは、 0. 5 mm以上 1. 5 mm以下 となるようにワイヤボンディングする。
一例としては、 ワイヤ高さが 0. 1 6 mm ( 1 6 0 ) mで、 またワイヤ長さは 1. 2 mmである。
ワイヤボンディング後、 樹脂封止を行う。
ここでは、 シリコーン樹脂などの絶縁性で、 かつ低弾性の弾性樹脂を用いて封 止部 7を形成し、 この封止部 7によつて半導体チップ 2ゃチップ部品 3および金 線 8を封止する。
次に、 本実施の形態の変形例の高周波モジュール 1について説明する。
まず、 図 1 6に示す変形例の高周波モジュール 1は、 半導体チップ 2の主面 2 bがモジュール基板 4の表面 4 gより引っ込んだ形態のものである。 すなわち、 半導体チヅプ 2の主面 2 bの高さがモジュ一ル基板 4の表面 4 gより低い状態の ものであり、 キヤビティ部 4 fの深さが比較的深い場合に、 このような構造にす ることができる。
また、 図 1 7に示す変形例の高周波モジュール 1は、 半導体チヅプ 2の主面 2 bとモジュ一ル基板 4の表面 4 gとがほぼ同じ高さの形態のものである。
さらに、 図 1 8に示す変形例の高周波モジュール 1は、 キヤビティ部 4 fが 2 段構造のものであり、 半導体チップ 2が配置されるキヤビティ部 4 fの内周の壁 部に、 半導体チヅプ 2の主面 2 bとほぼ同じ高さで、 かつワイヤループ 8 aの高 さより少し深い程度の深さの位置に段差部 4 iが形成されており、 この段差部 4 iに金線 8が接続される端子 4 aが設けられている 2段構造のキヤビティ部 4 f を有しているものである。
この場合にも、 ボンディングヅ一ルとの関係で半導体チップ 2側を 1 s tボン ディング側としてワイヤボンディングを行う方が好ましいが、 その反対に端子 4 a側を 1 s tボンディング側としてワイヤボンディングを行ってもよい。
なお、 図 1 8に示す高周波モジュール 1では、 金線 8も全て 2段構造のキヤビ ティ部 4 f内に収まるため、 高周波モジュール 1の高さを低くすることができる さらに、 図 1 9に示す高周波モジュール 1は、 モジュール基板 4に図 1 6に示 すようなキヤビティ部 4 fが形成されていないキヤビティレス構造のものである このようなキヤビティレス構造のモジュール基板 4では、 基板の構造を容易に することができ、 モジュール基板 4のコストを下げて、 高周波モジュール 1のコ ストの低減ィ匕を図ることができる。
なお、 図 1 6から図 1 9に示す変形例の高周波モジュール 1においても、 図 1 から図 7に示す本実施の形態の高周波モジュール 1と同様に、 ワイヤ高さとワイ ャ長さまたは P bフリー半田などに同様の設定を設けて組み立てることが可能で ある。
すなわち、 図 1 6から図 1 9に示す変形例の高周波モジュール 1に対しても本 実施の形態で説明したワイヤボンディングゃ P bフリー半田による半田接続を適 用することが可能であり、 ワイャ断線を防止するなど図 1から図 7に示す本実施 の形態の高周波モジユール 1と同様の効果を得ることができる。
次に、 図 2 0に示す変形例の高周波モジュール 1は、 凹部であるキヤビティ部 4 fを複数有したものであり、 複数のキヤビティ部 4 fそれぞれに半導体チップ 2が搭載され、 かつ半導体チヅプ 2間においてもワイャボンディングするもので める。
また、 図 2 1に示す変形例の高周波モジュール 1は、 半導体チヅプ 2とチヅプ 部品 3との間でもワイヤボンディングを行うものである。
さらに、 図 2 2に示す変形例の高周波モジュール 1は、 チヅプ部品 3間でワイ ャボンディングを行うものである。
図 2 0〜図 2 2に示す変形例の高周波モジュール 1においても、 図 1から図 7 に示す本実施の形態の高周波モジュール 1と同様に、 ワイヤ高さとワイヤ長さま たは P bフリー半田などに同様の設定を設けて組み立てることが可能であり、 そ の結果、 ヮィャ断線を防止するなど図 1から図 7に示す本実施の形態の高周波モ ジュール 1と同様の効果を得ることができる。
以上、 本発明者によってなされた発明を発明の実施の形態に基づき具体的に説 明したが、 本発明は前記発明の実施の形態に限定されるものではなく、 その要旨 を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、 前記実施の形態では、 低弾性の弾性樹脂が、 シリコーン樹脂の場合を 一例として取り上げて説明したが、 前記弾性樹脂は、 前記実施の形態で説明した 弾性率の許容範囲のものであれば、 ゲル状のものなどであってもよい。
また、 前記実施の形態では、 半導体装置が、 高周波モジュール 1の場合を説明 したが、 前記半導体装置は、 半田実装される実装部品を備えるとともにこの実装 部品がワイヤボンディングされ、 かつ前記実装部品が弾性樹脂によって樹 s旨封止 される構造のものであれば、 他のモジュール製品などであってもよい。
また、 実装部品は、 チップ部品や半導体チップに限定されずに、 半田実装され る実装部品であれば、 他の電子部品などであってもよい。 産業上の利用可能性
以上のように、 本発明の半導体装置は、 ワイヤボンディングを行って組み立て られるとともに、 低弾性の樹脂によって樹脂封止されるモジュール製品に好適で あり、 特に、 半導体チップやチヅプ部品が搭載される高周波モジュールに好適で fc o

Claims

請 求 の 範 囲
1 . 半導体チップと、
前記半導体チヅプが搭載される配線基板と、
前記半導体チップの表面電極とこれに対応する前記配線基板の端子とを接続す 前記半導体チップおよび前記複数のボンディングワイヤを覆って樹脂封止し、 絶縁性の弾性樹脂によつて形成された封止部とを有し、
前記弾性樹脂が、 1 5 0 °C以上の温度において 1〜 2 0 0 M P aの弾性率の樹 脂であるとともに、 前記半導体チップの主面からの前記ボンデイングワイヤの頂 点までの高さが 0. 2 mm以下であることを特徴とする半導体装置。
2 . 請求の範囲第 1項記載の半導体装置であって、 前記半導体チップの主面から の前記ボンディングワイヤの頂点までの高さが 0. 1 mm以上 0. 2 mm以下である ことを特徴とする半導体装置。
3 . 請求の範囲第 1項記載の半導体装置であって、 前記ボンディングワイヤにお けるボンディング開始点から終了点までの間のワイヤ水平距離が 1. 5 mm以下で あることを特徴とする半導体装置。
4 . 請求の範囲第 3項記載の半導体装置であって、 前記ワイヤ水平距離が 0. 5 m m以上 1. 5 mm以下であることを特徴とする半導体装置。
5 . 請求の範囲第 1項記載の半導体装置であって、 前記弾性樹脂が、 シリコーン 樹脂であることを特徴とする半導体装置。
6 . 請求の範囲第 1項記載の半導体装置であって、 前記配線基板上に、 両端に接 続端子が形成されたチヅプ部品が半田接続され、 前記半田は、 すず （S n) 、 ァ ンチモン （S b ) を主成分とする半田であることを特徴とする半導体装置。
7 . 請求の範囲第 1項記載の半導体装置であって、 前記配線基板上に、 両端に接 続端子が形成されたチップ部品が半田接続され、 前記半田は、 鉛 （P b ) を含ま ない半田であることを特徴とする半導体装置。
8 . 請求の範囲第 1項記載の半導体装置であって、 前記弾性樹脂は、 1 5 0 °C以 上の温度において 5〜 1 0 M P aの弾性率の樹脂であることを特徴とする半導体
9 . 請求の範囲第 1項記載の半導体装置であって、 前記配線基板に凹部が形成さ れ、 前記半導体チップは前記凹部に配置されていることを特徴とする半導体装置
1 0 . 半導体チップと、
前記半導体チップが搭載される配線基板と、
前記半導体チップの表面電極とこれに対応する前記配線基板の端子とを接続す る複数のボンディングワイヤと、
前記半導体チヅプぉよび前記複数のボンデイングワイャを覆って樹脂封止し、
1 5 0 °C以上の温度において 1〜 2 0 0 MP aの弾性率の絶縁性の弾性樹脂であ るシリコ一ン樹脂によつて形成された封止部とを有し、
前記半導体チヅプの主面からの前記ボンデイングワイャの頂点までの高さが 0. 2 mm以下であるとともに、 前記ボンデイングワイヤにおけるボンディング開始 点から終了点までの間のワイヤ水平距離が 1. 5 mm以下であることを特徴とする
1 1 . 半導体チップと、
前記半導体チヅプが搭載される配線基板と、
前記半導体チップの表面電極とこれに対応する前記配線基板の端子とを接続す 前記半導体チップおよび前記複数のボンデイングワイヤを覆って樹脂封止し、 絶縁性の弾性樹脂によつて形成された封止部とを有し、
前記弾性樹脂が、 1 5 0 °C以上の温度において 1〜2 0 O MP aの弾性率の樹 脂であるとともに、 ボンディング開始点からの前記ボンディングワイヤの頂点ま での高さが 0. 2 mm以下であることを特徴とする半導体装置。
1 2 . 請求の範囲第 1 1項記載の半導体装置であって、 前記ボンディングワイヤ におけるボンディング開始点から終了点までの間のワイヤ水平距離が 1. 5 mm以 下であることを特徴とする半導体装置。
1 3 . 半導体チヅプと、
前記半導体チヅプが搭載される配線基板と、
前記半導体チヅプの表面電極とこれに対応する前記配線基板の端子とを接続す るとともに、 前記半導体チヅプの主面からのワイャ頂点までの高さがそれぞれ 0. 2 mm以下である複数のボンディングワイヤと、
前記半導体チツプおよび前記複数のボンデイングワイヤを覆って樹脂封止し、 150 °C以上の温度において 1〜 200 MP aの弾性率の絶縁性の弾性樹脂によ つて形成された封止部とを有する半導体装置であって、
前記半導体装置は、 実装基板に半田で接続されることを特徴とする半導体装置
14. 請求の範囲第 13項記載の半導体装置であって、 前記ボンディ
におけるボンディング開始点から終了点までの間のワイヤ水平距離が 1.5mm以 下であることを特徴とする半導体装置。
15. 請求の範囲第 13項記載の半導体装置であって、 前記半導体装置は、 鉛 （ Pb) を含まない半田で前記実装基板に接続されることを特徴とする半導体装置
16. 請求の範囲第 13項記載の半導体装置であって、 前記半導体装置は、 すず (Sn)、 銀 （Ag)、 銅 （Cu) を主成分とする半田で前記実装基板に接続さ れることを特徴とする半導体装置。
PCT/JP2002/010177 2002-09-30 2002-09-30 半導体装置 WO2004032223A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004541173A JPWO2004032223A1 (ja) 2002-09-30 2002-09-30 半導体装置
US10/524,238 US20050248039A1 (en) 2002-09-30 2002-09-30 Semiconductor device
PCT/JP2002/010177 WO2004032223A1 (ja) 2002-09-30 2002-09-30 半導体装置
CNA028294351A CN1650413A (zh) 2002-09-30 2002-09-30 半导体器件
TW091134508A TWI280650B (en) 2002-09-30 2002-11-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/010177 WO2004032223A1 (ja) 2002-09-30 2002-09-30 半導体装置

Publications (1)

Publication Number Publication Date
WO2004032223A1 true WO2004032223A1 (ja) 2004-04-15

Family

ID=32051275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/010177 WO2004032223A1 (ja) 2002-09-30 2002-09-30 半導体装置

Country Status (5)

Country Link
US (1) US20050248039A1 (ja)
JP (1) JPWO2004032223A1 (ja)
CN (1) CN1650413A (ja)
TW (1) TWI280650B (ja)
WO (1) WO2004032223A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409436C (zh) * 2005-12-01 2008-08-06 上海华虹Nec电子有限公司 一种实现逻辑集成电路顶上的压焊块的应用方法
JP2016201456A (ja) * 2015-04-09 2016-12-01 豊田合成株式会社 発光装置
JP7396118B2 (ja) 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
CN102222262B (zh) * 2011-02-19 2016-08-24 上海祯显电子科技有限公司 一种非接触智能卡
CN104363700B (zh) * 2014-11-13 2018-02-13 深圳市华星光电技术有限公司 印刷电路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291128A (ja) * 1986-06-11 1987-12-17 Nec Corp 混成集積回路装置
JPH03227543A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp ワイヤボンデイング方法
JPH06349969A (ja) * 1993-06-04 1994-12-22 Matsushita Electric Works Ltd 印刷基板および半導体実装基板
JP2000021920A (ja) * 1998-07-02 2000-01-21 Sony Corp 半導体装置
JP2001237252A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置とそれを用いた電子装置
JP2001313459A (ja) * 2000-04-28 2001-11-09 Tdk Corp 電子部品装置、電子回路モジュール、電子回路装置及びその製造方法
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964240A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2002240192A (ja) * 2001-02-15 2002-08-28 Minebea Co Ltd 片面紙フェノール樹脂銅張積層板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291128A (ja) * 1986-06-11 1987-12-17 Nec Corp 混成集積回路装置
JPH03227543A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp ワイヤボンデイング方法
JPH06349969A (ja) * 1993-06-04 1994-12-22 Matsushita Electric Works Ltd 印刷基板および半導体実装基板
JP2000021920A (ja) * 1998-07-02 2000-01-21 Sony Corp 半導体装置
JP2001237252A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体装置とそれを用いた電子装置
JP2001313459A (ja) * 2000-04-28 2001-11-09 Tdk Corp 電子部品装置、電子回路モジュール、電子回路装置及びその製造方法
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409436C (zh) * 2005-12-01 2008-08-06 上海华虹Nec电子有限公司 一种实现逻辑集成电路顶上的压焊块的应用方法
JP2016201456A (ja) * 2015-04-09 2016-12-01 豊田合成株式会社 発光装置
JP7396118B2 (ja) 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
TWI280650B (en) 2007-05-01
JPWO2004032223A1 (ja) 2006-02-02
CN1650413A (zh) 2005-08-03
TW200409321A (en) 2004-06-01
US20050248039A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
JP4492448B2 (ja) 半導体パワーモジュール
KR20030078854A (ko) 반도체 장치
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JPH10294418A (ja) 半導体装置
JP4557804B2 (ja) 半導体装置及びその製造方法
WO2004032223A1 (ja) 半導体装置
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
JP2007142355A (ja) 電子部品内蔵モジュール
KR100744930B1 (ko) Ｌｔｃｃ 모듈의 제조 방법
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP4788581B2 (ja) 複合基板
JP2008098285A (ja) 半導体装置
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP3677457B2 (ja) 電子部品装置
JP2006179732A (ja) 半導体パワーモジュール
KR20050087775A (ko) 반도체장치
JP2004158700A (ja) 電子制御装置およびその製造方法
JP2009206222A (ja) 半導体発光装置
CN219696443U (zh) 基于点胶工艺的封装结构
JP2002359336A (ja) 半導体装置
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2006310415A (ja) モジュール
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP4769837B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004541173

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057001864

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20028294351

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10524238

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057001864

Country of ref document: KR

122 Ep: pct application non-entry in european phase