JP7396118B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7396118B2
JP7396118B2 JP2020032630A JP2020032630A JP7396118B2 JP 7396118 B2 JP7396118 B2 JP 7396118B2 JP 2020032630 A JP2020032630 A JP 2020032630A JP 2020032630 A JP2020032630 A JP 2020032630A JP 7396118 B2 JP7396118 B2 JP 7396118B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor module
semiconductor element
connection
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020032630A
Other languages
English (en)
Other versions
JP2021136364A (ja
Inventor
逸人 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020032630A priority Critical patent/JP7396118B2/ja
Priority to US17/140,757 priority patent/US11380608B2/en
Publication of JP2021136364A publication Critical patent/JP2021136364A/ja
Application granted granted Critical
Publication of JP7396118B2 publication Critical patent/JP7396118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/41113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging straps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体モジュールに関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等のスイッチング素子が設けられた半導体素子を有し、インバータ装置等に利用される。特許文献１に、この種の半導体装置の具体的構成が記載されている。
例えば、大電流が必要な車載用のインバータ装置には、半導体素子としてＲＣ（Reverse Conducting）－ＩＧＢＴを備える半導体モジュールが搭載される。この種の半導体モジュールでは、特許文献１に例示されるように、内部配線として放熱性の高い板状接続部材が採用される。
一般に、半導体モジュールには小型化が求められる。半導体モジュールを小型化するため、例えば板状接続部材の上方で板状接続部材を横切るようにボンディングワイヤを配線する等の工夫がなされる。すなわち、板状接続部材の上方のデッドスペースを配線スペースとして有効利用することにより、半導体モジュールを小型化する。
国際公開第２０１１／１１５０８１号パンフレット
半導体モジュールでは、モジュール内部の構造を保護するため、半導体素子、板状接続部材、ボンディングワイヤ等の各種部品が熱硬化性樹脂で封止される。
このような構成において、半導体素子が動作して発熱すると、封止樹脂に熱応力がかかる。この熱応力は、板状接続部材と封止樹脂との熱膨張係数の差及び弾性率の差が大きいことから、板状接続部材の上面外周のエッジ部付近の封止樹脂に集中する。この応力集中により、エッジ部付近を起点として封止樹脂にクラックが発生することがある。この種のクラックは、通常、板状接続部材の上方に向かって進展する。このクラックの進展が板状接続部材の上方を横切るように配線されたボンディングワイヤに達すると、ボンディングワイヤが破断してしまうおそれがある。
本発明はかかる点に鑑みてなされたものであり、封止樹脂のクラックが発生する場合にもワイヤの破断を避けることができる半導体モジュールを提供することを目的の１つとする。
本発明の一形態に係る半導体モジュールは、電気的に互いに絶縁された、第１、第２及び第３の回路板が形成された基板と、上面電極及び下面電極を有し、前記第１の回路板の上面に配置された半導体素子と、接合材を介して前記上面電極を前記第２の回路板に電気的に接続する接続部材と、前記第３の回路板を第１の電極に電気的に接続するワイヤと、前記基板、前記半導体素子、前記接続部材及び前記ワイヤを覆う封止樹脂と、を備える。前記ワイヤは、前記第３の回路板から前記第１の電極に向けて、前記接続部材の上面よりも低い位置で前記半導体素子を横切るように配線される。
本発明の一形態によれば、半導体モジュールにおいて、封止樹脂のクラックが発生する場合にもワイヤの破断を避けることができる。
本発明の実施の一形態に係る半導体モジュールを示す平面図である。 本発明の実施の一形態に係る半導体モジュールのうち、半導体素子及びその周辺の構造を模式的に示す図である。 本発明の実施の一形態に係る半導体モジュールが備えるボンディングワイヤと接続部材の先端部との位置関係を示す模式図である。 本発明の実施の一形態に係る半導体モジュールが備えるボンディングワイヤと接続部材の先端部との位置関係を示す模式図である。 本発明の変形例１に係る接続部材及びその周辺の構造を示す模式図である。 本発明の変形例２に係る接続部材及びその周辺の構造を示す模式図である。 本発明の変形例３に係る接続部材及びその周辺の構造を示す模式図である。 本発明の変形例４に係る接続部材及びその周辺の構造を示す模式図である。 本発明の変形例５に係る接続部材及びその周辺の構造を示す模式図である。 本発明の実施の一形態に係る半導体モジュールの回路を示す回路図である。
以下、本発明を適用可能な半導体モジュールについて説明する。図１は、本発明の実施の一形態に係る半導体モジュール１を示す平面図である。なお、本発明の実施の一形態に係る半導体モジュール１はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
以下の図において、半導体モジュール１の短手方向をＸ方向、長手方向をＹ方向、高さ方向をＺ方向と定義することにする。場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体モジュール１の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。また、本明細書において、平面視は、半導体モジュール１の上面を上方から視た場合を意味する。
半導体モジュール１は、例えば、ＲＣ－ＩＧＢＴ等の半導体素子３０を備え、インバータ装置等の電力変換装置に適用されるものである。半導体素子３０は、パワーＭＯＳＦＥＴ等の別の構造を有する半導体素子に置き換えてもよい。図２は、半導体素子３０及びその周辺の構造を示す模式図である。半導体素子３０は、エミッタ電極やソース電極などの上面電極、及びコレクタ電極やドレイン電極などの下面電極を有している。
図１に示すように、半導体モジュール１は、ベース板１０、ベース板１０上に配置された積層基板２及び積層基板２を収容するケース部材１２を備える。
ベース板１０は、例えば銅、アルミニウム又はこれらの合金等からなる平面視方形状の金属板であり、積層基板２及びこれに実装された電子部品からの熱を外部に放射する放熱板として作用する。
ケース部材１２は、ベース板１０の外形に沿った矩形状の樹脂製枠体であり、例えばベース板１０上に接着剤等によって接着される。ベース板１０及びケース部材１２が規定する空間には封止樹脂１６が充填される。この封止樹脂１６により、積層基板２及びこれに実装された電子部品、例えば半導体素子３０並びに、後述の、積層基板２、接続部材５０及びボンディングワイヤＷ１～Ｗ４を含む各種部品が上記の空間内に封止される。すなわち、ケース部材１２の内側に積層基板２及び上記電子部品が設置され、封止樹脂１６は、ケース部材１２によって規定された空間であって、積層基板２及び上記電子部品が設置された空間内に充填される。なお、図１では、便宜上、封止樹脂１６の図示を省略している。
積層基板２は、例えばＤＢＡ（Direct Bonded Aluminum）基板やＡＭＢ（Active Metal Brazing）基板である。積層基板２は、絶縁層２０を有する。絶縁層２０は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。
絶縁層２０の下面には、金属板２１が形成される。金属板２１は、銅箔等の金属層である。金属板２１は、図示しない接合材を介してベース板１０の上面に接合される。
絶縁層２０の上面には、複数の回路板が形成される。具体的には、例えば２つの回路板２２、１つの回路板２４、２つの回路板２６及び２つの回路板２８が形成される。各回路板は、銅箔等の金属層であり、絶縁層２０上に電気的に互いに絶縁された状態で島状に形成される。なお、図１に示す回路板の数や形状は一例にすぎず、これに限定されることなく適宜変更が可能である。
各回路板２２（第１の回路板）には、平面視方形状の半導体素子３０が配置される。図２に示すように、半導体素子３０は、回路板２２の上面に半田等の接合材４０を介して配置される。
半導体モジュール１は、接続部材５０を備える。接続部材５０は、半導体素子３０を回路板２４に電気的に接続する。
接続部材５０は、基端部５２ａ（第２の端部）、連結部５２及び先端部５４（第１の端部）が一体に形成された板状の金属製部材である。連結部５２は、薄板状の部位であり、基端部５２ａと先端部５４とを連結する。連結部５２の先端側に形成された先端部５４は、連結部５２よりも厚みを有する。先端部５４は上面５４ｂおよび上面５４ｂの反対側の下面５４ａを有する。上面５４ｂは封止樹脂１６に面し、下面５４ａは半導体素子３０に面する。接続部材５０は、例えばプレス加工又はエッチング加工によって形成される。また、接続部材５０は、例えば銅合金や鉄合金を含む金属板を用いて形成される。
接続部材５０は、先端部５４の下面５４ａが半導体素子３０の上面に形成された上面電極上に半田等の接合材４２を介して接合される。これにより、半導体素子３０と接続部材５０とが電気的に接続される。
連結部５２は、先端部５４の上部から回路板２４（第２の回路板）に向けて延びて形成される。図示した例では、連結部５２は、先端部５４の上部から－Ｘ方向に延びた後、下方（－Ｚ方向）に折れ曲がり、回路板２４に達する位置で再度－Ｘ方向に折れ曲がっている。連結部５２の基端側に形成された基端部５２ａは、半田等の接合材４４を介して回路板２４上の配線パターンに接合される。
ケース部材１２には、接続端子１３及び１４が埋め込まれている。接続端子１３及び１４は、半導体モジュール１の外部配線と電気的に接続される。接続端子１３は中間端子として、接続端子１４は電源端子として用いられてよい。図１中、右側の回路板２２は、半田等の接合材を介して右側の接続端子１４と電気的に接続され、左側の回路板２２は、半田等の接合材を介して接続端子１３と電気的に接続され、回路板２４は、半田等の接合材を介して接続端子１４と電気的に接続される。従って、図１中、右側の半導体素子３０は、接続部材５０及び回路板２２を介して接続端子１３と電気的に接続され、左側の半導体素子３０は、接続部材５０及び回路板２４を介して左側の接続端子１４と電気的に接続される。右側の半導体素子３０は上アーム用のスイッチとして、左側の半導体素子３０は下アーム用のスイッチとして、それぞれ用いられてよい。半導体モジュール１は、図示するように、上アーム用のスイッチとして並列接続された２つの半導体素子３０を含んでよく、下アーム用のスイッチとして並列接続された２つの半導体素子３０を含んでよい。
回路板２６（第３の回路板）には、互いに電気的に接続された接続部２６ａと２６ｂが設けられる。接続部２６ａ（第１接続部）にボンディングワイヤＷ１（配線部材）の一端がボンディング接続され、半導体素子３０の表面に形成されたエミッタパッド（半導体素子３０がパワーＭＯＳＦＥＴの場合はソースパッド）３０ａにボンディングワイヤＷ１の他端がボンディング接続される。また、接続部２６ｂ（第２接続部）にボンディングワイヤＷ２の一端がボンディング接続され、制御用基板６０に形成された制御用電極６０ａ（第１の電極）にボンディングワイヤＷ２の他端がボンディング接続される。
すなわち、エミッタパッド３０ａは、ボンディングワイヤＷ１、回路板２６及びボンディングワイヤＷ２を介して制御用電極６０ａに電気的に接続される。なお、下面電極（コレクタ電極あるいはドレイン電極）は、半導体素子３０の裏面に形成されており、図１では不可視となっている。
回路板２６は、並列接続された２つの半導体素子３０の間に配置されてよい。一方の半導体素子３０のエミッタパッド３０ａは、他方の半導体素子３０のエミッタパッド３０ａに対し、回路板２６を挟んで反対側に配置されてよい。ボンディングワイヤＷ１において、両端がそれぞれ２つのエミッタパッド３０ａに接続され、両端の間の一部が接続部２６ａに接続される。２つのエミッタパッド３０ａは回路板２６により中継され制御用電極６０ａに電気的に接続される。
回路板２８（第３の回路板）には、互いに電気的に接続された接続部２８ａと２８ｂが設けられる。接続部２８ａ（第１接続部）にボンディングワイヤＷ３（配線部材）の一端がボンディング接続され、半導体素子３０の表面に形成されたゲートパッド３０ｂにボンディングワイヤＷ３の他端がボンディング接続される。また、接続部２８ｂ（第２接続部）にボンディングワイヤＷ４の一端がボンディング接続され、制御用基板６０に形成された制御用電極６０ｂ（第１の電極）にボンディングワイヤＷ４の他端がボンディング接続される。
すなわち、ゲートパッド３０ｂは、ボンディングワイヤＷ３、回路板２８及びボンディングワイヤＷ４を介して制御用電極６０ｂに電気的に接続される。
回路板２８は、並列接続された２つの半導体素子３０の間に配置されてよい。一方の半導体素子３０のゲートパッド３０ｂは、他方の半導体素子３０のゲートパッド３０ｂに対し、回路板２８を挟んで反対側に配置されてよい。ボンディングワイヤＷ３において、両端がそれぞれ２つのゲートパッド３０ｂに接続され、両端の間の一部が接続部２８ａに接続される。２つのゲートパッド３０ｂは回路板２８により中継され制御用電極６０ｂに電気的に接続される。制御用基板６０はケース部材１２の一つの辺に沿って設けられてよい。制御用電極６０ａ、６０ｂはそれぞれ、ケース部材１２の一つの辺に沿い、かつＺ軸の正方向に延出するよう設けられたピン端子と接続されてよい。
図３Ａ及び図３Ｂは、ボンディングワイヤＷ２及びＷ４と接続部材５０の先端部５４との位置関係を示す模式図である。図３Ａは、先端部５４を上方からみたときの模式図である。図３Ｂは、先端部５４を正面からみたときの模式図である。
図１に示すように、回路板２６及び２８は、ケース部材１２の内側に配置された積層基板２において、中央から端側（＋Ｘ方向側又は－Ｘ方向側）に寄せられた位置、より詳細には、接続部２６ｂ及び２８ｂが接続部材５０の先端部５４よりも＋Ｘ方向又は－Ｘ方向に寄る位置に形成される。接続部２６ｂ及び２８ｂは、積層基板２において、先端部５４よりも基板２の端に近い位置に設けられてよい。さらに接続部２６ｂ及び２８ｂは、連結部５２に対し先端部５４より離れた位置に設けられてよい。一方、制御用基板６０は、ケース部材１２において、積層基板２の中央から端側（＋Ｙ方向側）に寄せられた位置、より詳細には、先端部５４より＋Ｙ方向に寄る位置に形成される。なお、回路設計を容易にするため、制御用基板６０の各制御用電極は、端側に寄せられた位置において、直線状に並べて配置される。半導体モジュール１内のコンデンサのインダクタンスを小さく抑えるため、接続端子１４（Ｐ端子である接続端子１４Ｐ）と接続端子１４（Ｎ端子である接続端子１４Ｎ）は近接して配置される。接続端子（中間端子）１３は、制御用基板６０に並ぶ位置であって、Ｐ端子およびＮ端子から離れた対向位置に配置される。この結果、回路板２６、２８、半導体素子３０および制御用基板６０は、接続端子（電源端子）１４から接続端子１３へ向かう方向へ順に配置される。回路板２６及び２８と制御用基板６０とがこのような位置関係にあるため、ケース部材１２内において、回路板２６上の接続部２６ｂ及び回路板２８上の接続部２８ｂと、制御用基板６０上の制御用電極６０ａ及び６０ｂとが、回路板２２（及び半導体素子３０）を挟んで対向する位置に配置される。この結果、図３Ａ及び図３Ｂに示すように、ボンディングワイヤＷ２及びＷ４の少なくとも一部は、半導体素子３０を横切るように配線される。
半導体素子３０が動作して発熱すると、封止樹脂１６に熱応力がかかる。この熱応力は、接続部材５０と封止樹脂１６との物理的特性の差、主に、熱膨張係数の差及び弾性率の差が大きいことから、接続部材５０の上面外周縁付近の封止樹脂１６に集中する。発明者が検証した結果、この応力集中により、接続部材５０の上面外周縁付近を起点として封止樹脂１６にクラックが発生し、このクラックが接続部材５０の上方に向かって進展することが分かった。更に、従来のように、接続部材の上方で接続部材を横切るようにボンディングワイヤを配線する構成では、封止樹脂のクラックが、接続部材の上方に向かって進展して、接続部材の上方を横切るように配線されたボンディングワイヤに達し、ボンディングワイヤを破断させてしまうことも分かった。
そこで、本実施の一形態においては、図２、図３Ａ及び図３Ｂに示すように、ボンディングワイヤＷ２は、回路板２６上の接続部２６ｂから制御用基板６０上の制御用電極６０ａに向けて、接続部材５０の先端部５４の上面５４ｂよりも低い位置で半導体素子３０を横切るように配線される。また、ボンディングワイヤＷ４は、回路板２８上の制御用電極２８ｂから制御用基板６０上の制御用電極６０ｂに向けて、上面５４ｂよりも低い位置で半導体素子３０を横切るように配線される。
このように、ボンディングワイヤＷ２及びＷ４を接続部材５０の先端部５４の上面５４ｂよりも低い位置で半導体素子３０を横切るように配線することにより、封止樹脂１６のクラックが接続部材５０の上方に向かって進展した場合にも、クラックに伴うボンディングワイヤＷ２及びＷ４の破断が避けられる。積層基板２の主面に対し、ボンディングワイヤＷ２及びＷ４のループの上端が先端部５４の上面５４ｂより近くに、かつ短絡しないよう配置されるとよい。
先端部５４の上面５４ｂよりも低い位置での、ボンディングワイヤＷ２及びＷ４の配線スペースを確保するため、板状部材である接続部材５０は、先端部５４の厚みｔ、具体的には、先端部５４の下面５４ａから上面５４ｂまでの厚みが接続部材５０の他の部分よりも厚く形成される。この厚みｔは、ボンディングワイヤＷ２及びＷ４の配線スペースの確保のため、２ｍｍ以上８ｍｍ以下であると好ましい。
また、半導体モジュール１においては、絶縁性の確保のため、ボンディングワイヤＷ２及びＷ４と、回路板２２、半導体素子３０及び接続部材５０との接触を避ける必要がある。ボンディングワイヤＷ２及びＷ４は、回路板２２、半導体素子３０及び接続部材５０との接触を避けつつ接続部材５０の先端部５４の上面５４ｂよりも低い位置で半導体素子３０を横切って配線されるため、適度な長さに設計されることが好ましい。例えば、ボンディングワイヤＷ２及びＷ４の全長は、５ｍｍ以上４０ｍｍ以下であることが好ましい。ボンディングワイヤＷ２及びＷ４の全長が５ｍｍよりも短い場合、接続部材５０が設けられた半導体素子３０をボンディングワイヤＷ４がまたぐことができない。ボンディングワイヤＷ２及びＷ４の全長が４０ｍｍよりも長い場合、ボンディングワイヤＷ２及びＷ４が大きく弛み、その一部が回路板２２等に接触したり接続部材５０の上方に飛び出たりしてしまう。
なお、封止樹脂１６の充填工程において、ボンディングワイヤＷ２やＷ４がケース部材１２内に流し込まれた封止樹脂１６に押されて、回路板２２や半導体素子３０、接続部材５０に接触するおそれがある。ボンディングワイヤＷ２やＷ４がこれらの部材に接触した状態で封止樹脂１６が硬化されると、ボンディングワイヤＷ２やＷ４とこれらの部材との絶縁性を確保することができない。そこで、回路板２２、半導体素子３０及び接続部材５０の表面に絶縁層が形成されてもよい。ワイヤＷ２やＷ４の表面に絶縁層が形成されてもよい。
ボンディングワイヤＷ２及びＷ４は、線径が例えば１００μｍ以上５００μｍ以下であることが好ましい。
図３Ａに示すように、接続部材５０の先端部５４は、上方からみたときの平面視形状が矩形状となっている。先端部５４の幅Ｗ（すなわち、図３Ａ（平面視図）における短手方向の長さ）は、例えば５ｍｍ以上２０ｍｍ以下であることが好ましい。
接続部材５０の先端部５４にエッジ部が形成されていると、このエッジ部付近の封止樹脂１６に熱応力が集中する。エッジ部付近での熱応力の集中を抑制するため、図３Ａに示すように、接続部材５０の先端部５４は、平面視形状（矩形状）のエッジとなる部分（角部５４ｃ）がＲ面取りされた形状となっている。
以上説明したように、本実施の一形態によれば、ボンディングワイヤＷ２及びＷ４を接続部材５０の先端部５４の上面５４ｂよりも低い位置で半導体素子３０を横切るように配線することにより、封止樹脂１６のクラックが接続部材５０の上方に向かって進展した場合にも、クラックに伴うボンディングワイヤＷ２及びＷ４の破断が避けられる。
なお、接続部材５０の構成は、上記実施の一形態に示すものに限らない。以下、図４～図８を用いて、接続部材５０の変形例１～５を説明する。なお、図４～図８は、図２と同様の模式図であるが、便宜上、封止樹脂１６の図示を省略している。また、変形例１～５において、連結部５２の基端側（変形例１及び３では、後述する導電板５８の基端側）の形状は、図２に示す接続部材５０と同じである。そのため、図４～図８では、連結部５２の基端側（変形例１及び３では導電板５８の基端側）の形状についてその図示を省略している。
図４は、変形例１に係る接続部材５０及びその周辺の構造を示す模式図である。変形例１に係る接続部材５０は、複数の部材を組み合わせて一体に構成される。
図４に示すように、変形例１に係る接続部材５０は、ヒートスプレッダ５６と、一端が、ヒートスプレッダ５６の上面に電気的及び機械的に接合（例えば溶接や半田等の接合材で接合）され、ヒートスプレッダ５６の上面から回路板２４に向けて延び、他端が、回路板２４に電気的に接続された導電板５８を有する。ヒートスプレッダ５６は第１の端部をなす部材であり、スペーサと呼ばれてもよい。ヒートスプレッダ５６は、その下面が半導体素子３０の上面電極上に半田等の接合材４２を介して接合される。これにより、半導体素子３０とヒートスプレッダ５６（接続部材５０）とが電気的に接続される。ヒートスプレッダ５６及び導電板５８は、例えば銅合金系や鉄合金系の金属素材を用いて形成される。ヒートスプレッダ５６と導電板５８は、同じ材料を用いて形成されてもよく、また、異なる材料を用いて形成されてもよい。
図５は、変形例２に係る接続部材５０及びその周辺の構造を示す模式図である。変形例２に係る接続部材５０は、連結部５２の形状が図２に示す接続部材５０と異なる。具体的には、変形例２に係る連結部５２は、先端部５４の上面５４ｂから上方（＋Ｚ方向）に延び、－Ｘ方向に折れ曲がって形成される。
図６は、変形例３に係る接続部材５０及びその周辺の構造を示す模式図である。変形例３は、図５に示す変形例２の更なる変形例である。具体的には、変形例３に係る接続部材５０は、一体形成品である変形例２に係る接続部材５０を、ヒートスプレッダ５６と導電板５８の２部品で構成したものである。
図７は、変形例４に係る接続部材５０及びその周辺の構造を示す模式図である。変形例４も図５に示す変形例２の更なる変形例である。具体的には、変形例４に係る接続部材５０は、連結部５２が全体に亘り先端部５４と同じ厚みを有する。
図８は、変形例５に係る接続部材５０及びその周辺の構造を示す模式図である。変形例５において、先端部５４は、第１先端部５４ｄ及び第２先端部５４ｅを有する。すなわち、変形例５に係る接続部材５０は、基端部５２ａ、連結部５２、第１先端部５４ｄ及び第２先端部５４ｅが一体に形成された板状の金属製部材である。連結部５２、第１先端部５４ｄ及び第２先端部５４ｅは、側方視において略Ｊ字となるように金属板を曲げ加工した形状となっており、一様な厚みを有する。具体的には、第１先端部５４ｄは、＋Ｘ方向に延びた形状となっており、第２先端部５４ｅは、第１先端部５４ｄの上面から上方（＋Ｚ方向）に延びた形状となっており、連結部５２は、第２先端部５４ｅの上部から－Ｘ方向に延びた形状となっている。このように、変形例５に係る接続部材５０は、一部分の厚みが他の部分の厚みよりも厚い図２等の接続部材５０と異なり、全体の厚みが一様であるため、例えば金属板を曲げ加工するといった比較的簡易な加工方法で形成可能となっている。なお、第１先端部５４ｄは、その下面全体が半導体素子３０の上面電極上に半田等の接合材４２を介して接合される。これにより、半導体素子３０と接続部材５０とが電気的に接続される。
図９は、図１に示した半導体モジュール１の回路図を示す。回路図はインバータ装置の一相分の回路を示している。回路は、プラス電源に接続される接続端子１４Ｐ、マイナス電源に接続される接続端子１４Ｎ、およびモータ等の負荷に接続される接続端子１３を含む。接続端子１４Ｐと接続端子１３の間には、並列に接続された半導体素子３０ｕ１，３０ｕ２により構成される上アームが、接続端子１３と接続端子１４Ｎの間には、並列に接続された半導体素子３０ｄ１，３０ｄ２により構成される下アームが、それぞれ接続されてよい。半導体素子３０ｕ１，３０ｕ２，３０ｄ１，３０ｄ２はそれぞれエミッタパッド３０ａおよびゲートパッド３０ｂを有してよい。半導体素子３０ｕ１，３０ｄ１はそれぞれ、さらに、温度センス用ダイオードおよび電流センス用ＩＧＢＴを有してもよい。回路は、エミッタパッド３０ａ、ゲートパッド３０ｂ、温度センス用パッドおよび電流センス用パッドに接続される制御用電極６０ａ，６０ｂ，Ａ，Ｋ，Ｓを含んでよい。
半導体モジュール１において、エミッタパッド３０ａおよびゲートパッド３０ｂは基端部５２ａからみて同じ順に設けられてよい。半導体素子３０ｕ１，３０ｄ１は、半導体素子３０ｕ２，３０ｄ２よりも、制御用電極６０ａ，６０ｂ側に配置されてよい。半導体素子３０ｕ１，３０ｄ１において、温度センス用パッドおよび電流センス用パッドは先端部５４に対しエミッタパッド３０ａおよびゲートパッド３０ｂの反対側に設けられてよい。
本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、電気的に互いに絶縁された、第１、第２及び第３の回路板が形成された基板と、上面電極及び下面電極を有し、前記第１の回路板の上面に配置された半導体素子と、接合材を介して前記上面電極を前記第２の回路板に電気的に接続する接続部材と、前記第３の回路板を第１の電極に電気的に接続するワイヤと、前記基板、前記半導体素子、前記接続部材及び前記ワイヤを覆う封止樹脂と、を備え、前記ワイヤは、前記第３の回路板から前記第１の電極に向けて、前記接続部材の上面よりも低い位置で前記半導体素子を横切るように配線される。
上記実施の形態に記載の半導体モジュールにおいて、前記接続部材は、第１の端部の下面が前記上面電極上に前記接合材を介して接合され、前記ワイヤは、前記第１の端部の上面よりも低い位置で前記半導体素子を横切るように配線される。
上記実施の形態に記載の半導体モジュールにおいて、前記接続部材は、前記第１の端部の下面から前記第１の端部の上面までの厚みが２ｍｍ以上８ｍｍ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記第１の端部は、上方からみたときの平面視形状が矩形状となっており、平面視における短手方向の長さが５ｍｍ以上２０ｍｍ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記第１の端部は、上方からみたときの平面視形状が矩形状となっており、前記矩形状のエッジとなる部分がＲ面取りされた形状となっている。
上記実施の形態に記載の半導体モジュールにおいて、前記接続部材は、前記第１の端部と、前記第２の回路板と電気的に接続される第２の端部と、前記第１の端部の上部から前記第２の回路板に向けて延び、前記第１の端部と前記第２の端部とを連結する連結部と、が一体に形成された部材である。
上記実施の形態に記載の半導体モジュールにおいて、前記接続部材は、前記第１の端部をなす部材と、一端が、前記第１の端部をなす部材の上面に電気的及び機械的に接合され、前記第１の端部をなす部材の上面から前記第２の回路板に向けて延び、他端が、前記第２の回路板と電気的に接続される導電板と、を有する。
上記実施の形態に記載の半導体モジュールにおいて、前記接続部材は、板状部材であり、前記第１の端部の厚みが前記接続部材の他の部分の厚みよりも厚い。
上記実施の形態に記載の半導体モジュールにおいて、前記ワイヤは、線径が１００μｍ以上５００μｍ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記ワイヤは、全長が５ｍｍ以上４０ｍｍ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記半導体素子は、ＲＣ－ＩＧＢＴである。
上記実施の形態に記載の半導体モジュールは、外部配線と電気的に接続される接続端子を更に備え、前記半導体素子は、前記接続部材及び前記第２の回路板を介して前記接続端子と電気的に接続される。
上記実施の形態に記載の半導体モジュールは、前記第３の回路板に形成された第１接続部と前記半導体素子とを接続する配線部材を更に備え、前記第１接続部は、前記半導体素子のゲート電極、エミッタ電極又はソース電極と接続される。
上記実施の形態に記載の半導体モジュールにおいて、前記第１接続部と電気的に接続された第２接続部が前記第３の回路板に形成され、前記ワイヤは、一端が前記第１の電極に接続され、他端が前記第２接続部に接続され、前記第１の電極と前記第２接続部は、前記半導体素子を挟んで対向する位置に配置される。
上記実施の形態に記載の半導体モジュールは、前記基板、前記半導体素子、前記接続部材及び前記ワイヤが内部に設置されたケース部材を更に備え、前記封止樹脂は、前記ケース部材によって規定された空間であって、前記基板、前記半導体素子、前記接続部材及び前記ワイヤが設置された空間内に充填される。
以上説明したように、本発明は、封止樹脂のクラックが発生する場合にもワイヤの破断を避けることができるという効果を有し、特に、半導体モジュールに有用である。
１ ：半導体モジュール
２ ：積層基板
１０ ：ベース板
１２ ：ケース部材
１３ ：接続端子
１４ ：接続端子
１４Ｐ ：接続端子
１６ ：封止樹脂
２０ ：絶縁層
２１ ：金属板
２２ ：回路板（第１の回路板）
２４ ：回路板（第２の回路板）
２６ ：回路板（第３の回路板）
２６ａ ：第１接続部
２６ｂ ：第２接続部
２８ ：回路板（第３の回路板）
２８ａ ：第１接続部
２８ｂ ：第２接続部
３０ ：半導体素子
３０ａ ：エミッタパッド
３０ｂ ：ゲートパッド
４０ ：接合材
４２ ：接合材
４４ ：接合材
５０ ：接続部材
５２ ：連結部
５２ａ ：基端部（第２の端部）
５４ ：先端部（第１の端部）
５４ａ ：下面
５４ｂ ：上面
５４ｃ ：角部
５６ ：ヒートスプレッダ（スペーサ）
５８ ：導電板
６０ ：制御用基板
６０ａ ：制御用電極（第１の電極）
６０ｂ ：制御用電極（第１の電極）
Ｗ１ ：ボンディングワイヤ
Ｗ２ ：ボンディングワイヤ
Ｗ３ ：ボンディングワイヤ
Ｗ４ ：ボンディングワイヤ
ｔ ：厚み

Claims (15)

  1. 電気的に互いに絶縁された、第１、第２及び第３の回路板が形成された基板と、
    上面電極及び下面電極を有し、前記第１の回路板の上面に配置された半導体素子と、
    接合材を介して前記上面電極を前記第２の回路板に電気的に接続する接続部材と、
    前記第３の回路板を第１の電極に電気的に接続するワイヤと、
    前記基板、前記半導体素子、前記接続部材及び前記ワイヤを覆う封止樹脂と、
    を備え、
    前記ワイヤは、前記第３の回路板から前記第１の電極に向けて、前記接続部材の上面よりも低い位置で前記半導体素子を横切るように配線される、半導体モジュール。
  2. 前記接続部材は、第１の端部の下面が前記上面電極上に前記接合材を介して接合され、
    前記ワイヤは、前記第１の端部の上面よりも低い位置で前記半導体素子を横切るように配線される、請求項１に記載の半導体モジュール。
  3. 前記接続部材は、前記第１の端部の下面から前記第１の端部の上面までの厚みが２ｍｍ以上８ｍｍ以下である、請求項２に記載の半導体モジュール。
  4. 前記第１の端部は、上方からみたときの平面視形状が矩形状となっており、平面視における短手方向の長さが５ｍｍ以上２０ｍｍ以下である、請求項２又は請求項３に記載の半導体モジュール。
  5. 前記第１の端部は、上方からみたときの平面視形状が矩形状となっており、前記矩形状のエッジとなる部分がＲ面取りされた形状となっている、請求項２から請求項４のいずれかに記載の半導体モジュール。
  6. 前記接続部材は、前記第１の端部と、前記第２の回路板と電気的に接続される第２の端部と、前記第１の端部の上部から前記第２の回路板に向けて延び、前記第１の端部と前記第２の端部とを連結する連結部と、が一体に形成された部材である、請求項２から請求項５のいずれかに記載の半導体モジュール。
  7. 前記接続部材は、前記第１の端部をなす部材と、一端が、前記第１の端部をなす部材の上面に電気的及び機械的に接合され、前記第１の端部をなす部材の上面から前記第２の回路板に向けて延び、他端が、前記第２の回路板と電気的に接続される導電板と、を有する、請求項２から請求項６のいずれかに記載の半導体モジュール。
  8. 前記接続部材は、板状部材であり、前記第１の端部の厚みが前記接続部材の他の部分の厚みよりも厚い、請求項２から請求項７のいずれかに記載の半導体モジュール。
  9. 前記ワイヤは、線径が１００μｍ以上５００μｍ以下である、請求項１から請求項８のいずれかに記載の半導体モジュール。
  10. 前記ワイヤは、全長が５ｍｍ以上４０ｍｍ以下である、請求項１から請求項９のいずれかに記載の半導体モジュール。
  11. 前記半導体素子は、ＲＣ（Reverse Conducting）－ＩＧＢＴ（Insulated Gate Bipolar Transistor）である、請求項１から請求項１０のいずれかに記載の半導体モジュール。
  12. 外部配線と電気的に接続される接続端子を更に備え、
    前記半導体素子は、前記接続部材及び前記第２の回路板を介して前記接続端子と電気的に接続される、請求項１から請求項１１のいずれかに記載の半導体モジュール。
  13. 前記第３の回路板に形成された第１接続部と前記半導体素子とを接続する配線部材を更に備え、
    前記第１接続部は、前記半導体素子のゲートパッド、エミッタパッド又はソースパッドと接続される、請求項１から請求項１２のいずれかに記載の半導体モジュール。
  14. 前記第１接続部と電気的に接続された第２接続部が前記第３の回路板に形成され、
    前記ワイヤは、一端が前記第１の電極に接続され、他端が前記第２接続部に接続され、
    前記第１の電極と前記第２接続部は、前記半導体素子を挟んで対向する位置に配置される、請求項１３に記載の半導体モジュール。
  15. 前記基板、前記半導体素子、前記接続部材及び前記ワイヤが内部に設置されたケース部材を更に備え、
    前記封止樹脂は、前記ケース部材によって規定された空間であって、前記基板、前記半導体素子、前記接続部材及び前記ワイヤが設置された空間内に充填される、請求項１から請求項１４のいずれかに記載の半導体モジュール。
JP2020032630A 2020-02-28 2020-02-28 半導体モジュール Active JP7396118B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020032630A JP7396118B2 (ja) 2020-02-28 2020-02-28 半導体モジュール
US17/140,757 US11380608B2 (en) 2020-02-28 2021-01-04 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020032630A JP7396118B2 (ja) 2020-02-28 2020-02-28 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2021136364A JP2021136364A (ja) 2021-09-13
JP7396118B2 true JP7396118B2 (ja) 2023-12-12

Family

ID=77464234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020032630A Active JP7396118B2 (ja) 2020-02-28 2020-02-28 半導体モジュール

Country Status (2)

Country Link
US (1) US11380608B2 (ja)
JP (1) JP7396118B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022178755A (ja) * 2021-05-21 2022-12-02 富士電機株式会社 半導体モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156439A (ja) 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2003188336A (ja) 2001-12-18 2003-07-04 Sansha Electric Mfg Co Ltd サーミスタ内蔵電力用半導体モジュール
WO2004032223A1 (ja) 2002-09-30 2004-04-15 Renesas Technology Corp. 半導体装置
JP2007109880A (ja) 2005-10-13 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2007220704A (ja) 2006-02-14 2007-08-30 Mitsubishi Electric Corp 半導体装置
US20140361419A1 (en) 2013-06-10 2014-12-11 Yan Xun Xue Power control device and preparation method thereof
WO2016174899A1 (ja) 2015-04-27 2016-11-03 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170957A (ja) 1984-02-16 1985-09-04 Toshiba Corp 半導体装置用リ−ドフレ−ム
JP2007258628A (ja) 2006-03-27 2007-10-04 Hitachi Ltd パワー半導体装置
JP4765853B2 (ja) 2006-09-08 2011-09-07 富士電機株式会社 半導体装置の製造方法
WO2011115081A1 (ja) 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
US9076782B2 (en) * 2011-08-10 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing same
JP2016029676A (ja) 2012-12-19 2016-03-03 富士電機株式会社 半導体装置
CN111542921B (zh) * 2018-01-05 2024-03-19 三菱电机株式会社 半导体装置
JP7098953B2 (ja) 2018-02-20 2022-07-12 三菱電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156439A (ja) 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2003188336A (ja) 2001-12-18 2003-07-04 Sansha Electric Mfg Co Ltd サーミスタ内蔵電力用半導体モジュール
WO2004032223A1 (ja) 2002-09-30 2004-04-15 Renesas Technology Corp. 半導体装置
JP2007109880A (ja) 2005-10-13 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2007220704A (ja) 2006-02-14 2007-08-30 Mitsubishi Electric Corp 半導体装置
US20140361419A1 (en) 2013-06-10 2014-12-11 Yan Xun Xue Power control device and preparation method thereof
WO2016174899A1 (ja) 2015-04-27 2016-11-03 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11380608B2 (en) 2022-07-05
US20210272890A1 (en) 2021-09-02
JP2021136364A (ja) 2021-09-13

Similar Documents

Publication Publication Date Title
JP6451747B2 (ja) 半導体装置
WO2021210402A1 (ja) 半導体装置
US20230298974A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2021251126A1 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
WO2021200336A1 (ja) 電子装置
JP2006186170A (ja) 半導体装置
US20230352453A1 (en) Semiconductor module
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP7396118B2 (ja) 半導体モジュール
CN114080672A (zh) 半导体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP7491043B2 (ja) 半導体モジュール
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP2021082794A (ja) 電子部品および電子装置
JP7294540B2 (ja) 半導体モジュール
US11600541B2 (en) Semiconductor module
JP7334655B2 (ja) 半導体装置
US20230298977A1 (en) Wiring structure, semiconductor module, and vehicle
WO2023053874A1 (ja) 半導体装置
US20240136319A1 (en) Semiconductor module, semiconductor device, and vehicle
WO2024095710A1 (ja) 半導体モジュール
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2023156806A (ja) 半導体モジュール
JP2024018064A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R150 Certificate of patent or registration of utility model

Ref document number: 7396118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150