JPS60170957A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS60170957A JPS60170957A JP59027431A JP2743184A JPS60170957A JP S60170957 A JPS60170957 A JP S60170957A JP 59027431 A JP59027431 A JP 59027431A JP 2743184 A JP2743184 A JP 2743184A JP S60170957 A JPS60170957 A JP S60170957A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- semiconductor device
- etching
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、−半導体装置のアセンブリーに用いられるリ
ードフレームの改良に関する。
ードフレームの改良に関する。
例えば樹脂封止パッケージにアセンブリーされた半導体
装置は、第１図に示す一般的な構造を有している。同図
において、１は金属製のベッド部である。該ベッド部１
上には、銀／エポキシ系接着剤等のマウント剤２を介し
て半導体チップ３がマウントされている。この半導体チ
ップ３の表面に形成された内部端子は、ボンディングワ
イヤ４を介してベッド部１の周囲に配設された金属製の
り一部５に接続されている。そして、ベッド部１、半導
体チップ３、ボンディングワイヤ４およびリード５の一
部はエポキシ樹脂等の樹脂モールド層６で封止され、ま
たリード５は樹脂モールＦ層６の側壁から外部に延出さ
れて下方に折り曲げられている。
装置は、第１図に示す一般的な構造を有している。同図
において、１は金属製のベッド部である。該ベッド部１
上には、銀／エポキシ系接着剤等のマウント剤２を介し
て半導体チップ３がマウントされている。この半導体チ
ップ３の表面に形成された内部端子は、ボンディングワ
イヤ４を介してベッド部１の周囲に配設された金属製の
り一部５に接続されている。そして、ベッド部１、半導
体チップ３、ボンディングワイヤ４およびリード５の一
部はエポキシ樹脂等の樹脂モールド層６で封止され、ま
たリード５は樹脂モールＦ層６の側壁から外部に延出さ
れて下方に折り曲げられている。
上記構造を有する樹脂封止型半導体装置の組立て製造に
際しては、例えば第２図に示すようなリードフレームＬ
が用いられる。このリードフレームＬは、銅あるいはＮ
ｉ／Ｆｅ合金等の導電性金属板をプレス加工やエツチン
グ加工により所定のパターン形状としたものである。
際しては、例えば第２図に示すようなリードフレームＬ
が用いられる。このリードフレームＬは、銅あるいはＮ
ｉ／Ｆｅ合金等の導電性金属板をプレス加工やエツチン
グ加工により所定のパターン形状としたものである。
第２図のリードフレーム、２−では、外枠８によって三
つの領域に区画され、夫々の領域内に同一のパターンが
形成されている。即ち、左端の単位パターンに示すよう
に、夫々の領域の略中火にはベッド部１が配置され、該
ベッド部１はタイバー９１を介して外枠８に連結支持さ
れている。このベッド部１の周囲には多数のリード５・
・・がベッド部を取囲んで配設され、これらのリード５
・・・は夫々外枠８に連結支持されている。また、同じ
方向に延出されるリード５・・・はタイバー９２で相互
に連結され、該タイバー９２は外枠８に連結されている
。このタイバー９２を境にして、個々のリード５は内部
リード５１と外部リード５２とに区分される。
つの領域に区画され、夫々の領域内に同一のパターンが
形成されている。即ち、左端の単位パターンに示すよう
に、夫々の領域の略中火にはベッド部１が配置され、該
ベッド部１はタイバー９１を介して外枠８に連結支持さ
れている。このベッド部１の周囲には多数のリード５・
・・がベッド部を取囲んで配設され、これらのリード５
・・・は夫々外枠８に連結支持されている。また、同じ
方向に延出されるリード５・・・はタイバー９２で相互
に連結され、該タイバー９２は外枠８に連結されている
。このタイバー９２を境にして、個々のリード５は内部
リード５１と外部リード５２とに区分される。
第２図のリードフレームを用いて第１図の樹脂封止型半
導体装置を組立て製造するには、まず第２図における中
間の単位パターンに示したように、ベッド部１上に半導
体チップ３をマウントする。
導体装置を組立て製造するには、まず第２図における中
間の単位パターンに示したように、ベッド部１上に半導
体チップ３をマウントする。
続いて、ボンディングワイヤ４によりチップ３表面の内
部端子と内部リード５１先端部との間を接続した後、右
端の単位パターンに示すように所定の領域を樹脂モール
ド層６で封止する。その後、タイバー９１．９２を切除
すると共に外部リード５２を外枠８から切り離し、更に
分離された夫々の外部リード５２を所定の方向に折り曲
げることにより第１図の構造をもった樹脂封止型半導体
装置が得られる。
部端子と内部リード５１先端部との間を接続した後、右
端の単位パターンに示すように所定の領域を樹脂モール
ド層６で封止する。その後、タイバー９１．９２を切除
すると共に外部リード５２を外枠８から切り離し、更に
分離された夫々の外部リード５２を所定の方向に折り曲
げることにより第１図の構造をもった樹脂封止型半導体
装置が得られる。
ところで、エツチング加工もしくはプレス加工により金
属板を所定のパターンに加工してリードフレームを製造
する際には、第３図（Ａ＞または同図（Ｂ）にＯ印で示
すように、加工断面に突起形状が発生する。なお第３図
（Ａ）はエツチング加工の場合、第３図（Ｂ）はプレス
加工の場合である。そして、従来使用されているリード
フレームにはこの突起形状がそのまま残存していたため
、第１図の樹脂封止型半導体装置にアセンブリーした段
階で次のような問題が生じていた。
属板を所定のパターンに加工してリードフレームを製造
する際には、第３図（Ａ＞または同図（Ｂ）にＯ印で示
すように、加工断面に突起形状が発生する。なお第３図
（Ａ）はエツチング加工の場合、第３図（Ｂ）はプレス
加工の場合である。そして、従来使用されているリード
フレームにはこの突起形状がそのまま残存していたため
、第１図の樹脂封止型半導体装置にアセンブリーした段
階で次のような問題が生じていた。
即ち、一般的に第１図に示した構造の樹脂封止型半導体
装置では、ベッド部およびリード１．５と樹脂モールド
層６とで熱膨張率が異なるため、温度サイクル試験等の
耐熱性試験において両者の間に応力が加わる。そして、
上記従来のリードフレームを用いた場合にはこの・熱応
力が前記の突起形状部分に集中するため、該応力集中部
分が核となり、第４図に示すように樹脂モールド層６に
クラック１０が発生し易い。
装置では、ベッド部およびリード１．５と樹脂モールド
層６とで熱膨張率が異なるため、温度サイクル試験等の
耐熱性試験において両者の間に応力が加わる。そして、
上記従来のリードフレームを用いた場合にはこの・熱応
力が前記の突起形状部分に集中するため、該応力集中部
分が核となり、第４図に示すように樹脂モールド層６に
クラック１０が発生し易い。
このような樹脂モールド層のクランクが発生すると、単
なる外観不良に止まらず、耐湿性等の信頼性に悪影響を
及ぼすため、歩留低下の原因になっていた。
なる外観不良に止まらず、耐湿性等の信頼性に悪影響を
及ぼすため、歩留低下の原因になっていた。
本発明は上記事情に鑑みてなされたもので、樹脂封止型
半導体装置の製造に使用して樹脂封止後の応力集中を緩
和し、以て樹脂クラックの発生を回避できる半導体装置
用リードフレームを提供するものである。
半導体装置の製造に使用して樹脂封止後の応力集中を緩
和し、以て樹脂クラックの発生を回避できる半導体装置
用リードフレームを提供するものである。
本発明による半導体装置用リードフレームは、半導体チ
ップがマウントさるべきベッド部と、一端部がこのベッ
ド部から離間してその周囲を取囲むように配設された多
数のリードパターンと、これらリードパターンの他端部
に連結されてこれを支持する外枠と、該外枠と前記ベッ
ド部とを連結してベッド部を支持するタイバーとを具備
し、金属板をエツチング加工あるいはプレス加工して製
造された半導体装置用リードフレームであって、前記エ
ツチング加工あるいはプレス加工により加工断面に発生
した突起部分をリードフレームの陽極電解処理または軽
度のエツチングにより除去し、断面角部が丸みを帯びた
形状としたことを特徴とするものである。
ップがマウントさるべきベッド部と、一端部がこのベッ
ド部から離間してその周囲を取囲むように配設された多
数のリードパターンと、これらリードパターンの他端部
に連結されてこれを支持する外枠と、該外枠と前記ベッ
ド部とを連結してベッド部を支持するタイバーとを具備
し、金属板をエツチング加工あるいはプレス加工して製
造された半導体装置用リードフレームであって、前記エ
ツチング加工あるいはプレス加工により加工断面に発生
した突起部分をリードフレームの陽極電解処理または軽
度のエツチングにより除去し、断面角部が丸みを帯びた
形状としたことを特徴とするものである。
本発明のリードフレームでは従来のリードフレームで加
工断面に残存されていた突起形状が除去され、丸みを帯
びた所謂Ｒ形状になっているため、樹脂モールド層にお
ける応力集中が緩和される。
工断面に残存されていた突起形状が除去され、丸みを帯
びた所謂Ｒ形状になっているため、樹脂モールド層にお
ける応力集中が緩和される。
以下、第５図および第６図を参照して本発明の実施例を
説明する。
説明する。
第５図は本発明の一実施例になる半導体装置用リードフ
レームの断面図である。この実施例はエツチング加工に
より第２図の平面パターン形状とした後、更に陽極電解
処理または軽度のエツチング処理を施したもので、板厚
は０．２５＃Ｉ＃Ｉである。
レームの断面図である。この実施例はエツチング加工に
より第２図の平面パターン形状とした後、更に陽極電解
処理または軽度のエツチング処理を施したもので、板厚
は０．２５＃Ｉ＃Ｉである。
図示のように、第３図（Ａ）に示した従来のリードフレ
ームにおける加工断面の突起形状が除去され、丸みを帯
びたＲ形状になっている。このＲ形状部分は曲率が約０
．０５＃となっている。
ームにおける加工断面の突起形状が除去され、丸みを帯
びたＲ形状になっている。このＲ形状部分は曲率が約０
．０５＃となっている。
第６図は、プレス加工によって第２図の平面パターン形
状とした後、陽極電解処理または軽度のエツチング処理
を施した別の実施例になるリードフレームの断面図であ
る。この実施例においても、第３図（Ｂ）に示した従来
のリードフレームにおける突起形状が除去され、丸みを
帯びたＲ形状になっている。この実施例のリードフレー
ムの板厚およびＲ形状部分の曲率は、第５図の実施例の
場合と同じく、夫々０．２５ｍ、０．０５ｍである。
状とした後、陽極電解処理または軽度のエツチング処理
を施した別の実施例になるリードフレームの断面図であ
る。この実施例においても、第３図（Ｂ）に示した従来
のリードフレームにおける突起形状が除去され、丸みを
帯びたＲ形状になっている。この実施例のリードフレー
ムの板厚およびＲ形状部分の曲率は、第５図の実施例の
場合と同じく、夫々０．２５ｍ、０．０５ｍである。
上記実施例のリードフレームを用いて製造された樹脂封
止型半導体装置（実施例量）と、従来のリードフレーム
を用いて製造された樹脂封止型半導体装置（従来品）の
両者について温度サイクルテストを行ない、樹脂クラッ
クの発生率を調査したところ乍記第１表に示す結果が得
られた。
止型半導体装置（実施例量）と、従来のリードフレーム
を用いて製造された樹脂封止型半導体装置（従来品）の
両者について温度サイクルテストを行ない、樹脂クラッ
クの発生率を調査したところ乍記第１表に示す結果が得
られた。
第１表
樹脂クラックの発生率
従来品 ２０／２０
実施例量 Ｏ／２０
上記第１表の結果から、第５図または第６図の実施例に
なるリードフレームを用いて樹脂封止型半導体装置の組
立て製造を行なえば、第４図で説明したような応力集中
は著しく緩和され、樹脂クラックの発生を回避できるこ
とがわかる。
なるリードフレームを用いて樹脂封止型半導体装置の組
立て製造を行なえば、第４図で説明したような応力集中
は著しく緩和され、樹脂クラックの発生を回避できるこ
とがわかる。
以上詳述したように、本発明によるリードフレームは、
これを樹脂封止型半導体装置の製造に使用して樹脂封止
後の応力集中を緩和し、以て樹脂クラックの発生を回避
できるといった顕著な効果を奏するものである。
これを樹脂封止型半導体装置の製造に使用して樹脂封止
後の応力集中を緩和し、以て樹脂クラックの発生を回避
できるといった顕著な効果を奏するものである。
第１図は樹脂封止型半導体装置の一般的な構造を示す断
面図、第２図はリードフレームの構造およびこれを用い
た樹脂封止型半導体装置の組立て製造工程を説明するた
めの平面図、第３図（Ａ）および同図＜８）は従来の半
導体装置用リードフレームの断面図、第４図は従来のリ
ードフレームにおける問題点を説明するための断面図、
第５図および第６図は夫々本発明の実施例゛になる半導
体装置用リードフレームの断面図である。 １・・・ベッド部、２・・・マウント剤、３・・・半導
体チップ、４・・・ボンディングワイヤ、５・・・リー
ド、５１・・・内部リード、５２・・・外部リード、６
・・・樹脂モールド層、Ｌ・・・リードフレーム、８・
・・外枠、９１．９２・・・タイバー、１０・・・クラ
ック。 出願人代理人 弁理士 鈴江武彦 第 １１囚 第２図 ＷＳ３ 図 １ 第４図 ｆｆＪ５図 第６図
面図、第２図はリードフレームの構造およびこれを用い
た樹脂封止型半導体装置の組立て製造工程を説明するた
めの平面図、第３図（Ａ）および同図＜８）は従来の半
導体装置用リードフレームの断面図、第４図は従来のリ
ードフレームにおける問題点を説明するための断面図、
第５図および第６図は夫々本発明の実施例゛になる半導
体装置用リードフレームの断面図である。 １・・・ベッド部、２・・・マウント剤、３・・・半導
体チップ、４・・・ボンディングワイヤ、５・・・リー
ド、５１・・・内部リード、５２・・・外部リード、６
・・・樹脂モールド層、Ｌ・・・リードフレーム、８・
・・外枠、９１．９２・・・タイバー、１０・・・クラ
ック。 出願人代理人 弁理士 鈴江武彦 第 １１囚 第２図 ＷＳ３ 図 １ 第４図 ｆｆＪ５図 第６図
Claims (1)
- 半導体チップがマウントさるべきベッド部と、一端部が
このベッド部から離間してその周囲を取囲むように配設
された多数のリードパター・ンと、これらリードパター
ンの他端部に連結されてこれを支持する外枠と、該外枠
と・前記ベッド部とを連結してベッド部を支持するタイ
バーとを具備し、金属板をエツチング加工あるいはプレ
ス加工して製造された半導体装置用リードフレームであ
って、前記エツチング加工あるいはプレス加工により加
工断面に光生した突起部分をリードフレームの陽極電解
処理または軽度のエツチングにより除去し、断面角部が
丸みを帯びた形状としたことを特徴とする半導体装置用
リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027431A JPS60170957A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59027431A JPS60170957A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60170957A true JPS60170957A (ja) | 1985-09-04 |
Family
ID=12220915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59027431A Pending JPS60170957A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0686484U (ja) * | 1993-06-03 | 1994-12-20 | 吉彦 川口 | 枝式イカヅノ仕掛けの携帯用投入器 |
| US11380608B2 (en) | 2020-02-28 | 2022-07-05 | Fuji Electric Co., Ltd. | Semiconductor module |
-
1984
- 1984-02-16 JP JP59027431A patent/JPS60170957A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0686484U (ja) * | 1993-06-03 | 1994-12-20 | 吉彦 川口 | 枝式イカヅノ仕掛けの携帯用投入器 |
| US11380608B2 (en) | 2020-02-28 | 2022-07-05 | Fuji Electric Co., Ltd. | Semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002134676A (ja) | リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法 | |
| JP2004013738A5 (ja) | ||
| JP2000294711A (ja) | リードフレーム | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JPS60170957A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP3153197B2 (ja) | 半導体装置 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
| JPS61237458A (ja) | 樹脂封止型半導体装置 | |
| JP4728490B2 (ja) | 半導体装置の製造方法 | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPH01216563A (ja) | リードフレームの製造方法 | |
| JPS62216257A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPS60244052A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2776697B2 (ja) | 半導体装置 | |
| JPH02170454A (ja) | リードフレーム | |
| JPH11145356A (ja) | 半導体装置及びその製造方法 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JPH08288427A (ja) | 半導体装置 | |
| JPS60117761A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2001044351A (ja) | 半導体装置およびその製造方法 | |
| JP2020202317A (ja) | 半導体パッケージおよびこれを用いた半導体装置 | |
| JPS61241958A (ja) | 半導体装置 |