JPS62216257A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS62216257A
JPS62216257A JP5868286A JP5868286A JPS62216257A JP S62216257 A JPS62216257 A JP S62216257A JP 5868286 A JP5868286 A JP 5868286A JP 5868286 A JP5868286 A JP 5868286A JP S62216257 A JPS62216257 A JP S62216257A
Authority
JP
Japan
Prior art keywords
lead
lead frame
etching
internal
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5868286A
Other languages
English (en)
Inventor
Katsuyuki Tanaka
克幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5868286A priority Critical patent/JPS62216257A/ja
Publication of JPS62216257A publication Critical patent/JPS62216257A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置などの電子部品に用いられるリード
フレームに関するものである。
(従来の技術) 従来のエツチングによるリードフレームは二次元的な平
面に形成されたものであり、その内部リード部も勿論の
こと平面的に形成されていた。またこの製造方法はリー
ドフレーム製造用金属板上にレジストを両面の同位置に
形成したものを、エツチング液で処理して両面のレジス
トのない部分を同時にエツチングして製造している。こ
の場合、エツチングされた部分がリード間隔となってい
る。
(発明が解決しようとする問題点) リードフレームはリード部の数が多い程、高集積化され
た半導体素子をステージ部に搭載することが可能となり
、性能の向上、経済性の面から好ましい。リードの数を
増加する場合に、外部リード部を増やすのは特に困難で
はないが、内部リード部を増やすには一定の面積内でリ
ード部の幅およびリード間隔を小さくすることが必要で
あるが、従来法における二次元の平面的な方法では多ビ
ン化に限界があった。本発明は内部リード数を増加させ
ることを目的とする。
(問題点を解決するための手段)    ゛本発明は上
記の種々の問題解決にあたり、内部リード部の位置をZ
軸方向に立体的に形成することによって、立体的に多ピ
ン化したリードフレームを製造することが出来た。即ち
、リードフレーム製造材料として板厚の厚い材料を使用
して、エツチングによりリードフレームを製造するにあ
たリ、レジストによるパターン形成において、内部リー
ド部にあっては材料の上面にリード部を形成した。また
、下面には、上面のリード部がリード間隔部分となり、
リード間隔部分が下面のリード部になるようにレジスト
を形成する。
次にレジストを形成したリードフレーム製造材料をエツ
チングするのに材料板の板厚の中間迄とすることにより
、内部リード部を立体的に多ピン化したリードフレーム
を提供するものである。
即ち、本発明は半導体装置などに用いられるリードフレ
ームに係わり、エツチングにより内部リード部および外
部リード部を有するリードフレームを製造するにあたり
、隣接する前記内部リード部をリードフレームの板厚方
向に対して交互に立体的に形成させることを特徴とする
リードフレームの製造方法である。
(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第5図は樹脂封止半導体装置に用いるリードフレーム8
を示す。図において、9はステージ部であり、金、銀等
の貴金属めっきが施されており、金−シリコン共晶合金
等によって半導体素子が固定される部位である。
2はステージ部9を囲んで設けられた内部リード部であ
り、これらの先端には同じく金、銀等の貴金属めっきが
施されており、ステージ部9に搭載された半導体素子と
ワイヤーによって接続される。
3は内部リード部2に続く外部リード部である。
4はダムバーであり、樹脂の堰止めをする。
10は外枠である。
第6図に示すものは、従来のエツチングによるリードフ
レームの製造方法である。5はリードフレーム材料であ
り、6はレジスト、7はエツチング処理を示す。この方
法では、エツチングは同じ箇所の両面同時エツチングが
行われる。
第7図に示すものは、従来法の第6図の方法によりエツ
チング処理が終了し形成されたリードフレームの断面図
の一部である。エツチングした部分がリード間隔となっ
ている。
第2図は本発明のエツチング方法により立体的に内部リ
ード部が形成され多ピン化される例を示す。即ち、板厚
の厚いリードフレーム材料5の両面に内部リード部に相
当するレジスト6を上面および下面で交互になるように
塗布する。次にエツチング処理7は材料板の表面から板
厚の中間までで終了させる。
第3図は本発明のエツチング方法である第2図の方法に
より行ったハーフエツチング終了時の断面図である。図
で明らかなように内部リード部の位置をZ軸方向に立体
的に形成することにより多ビン化されたリードフレーム
を製造した。
第4図は本発明の方法により製造した、異形材料を用い
た具体的な一例を示したものである。リードフレーム材
料に内部リード部2形成部がダムバー4および外部リー
ド部3形成部より肉厚の材料を使用して、エツチング処
理後に形成された粗製のリードフレームの断面図の一部
である。このように異形材料を用いることにより、より
効果的にリード部の多ビン化が達成出来た。
第1図(a)は本発明の方法により製造したリードフレ
ームの外観図の一部を示したものである。
図から明らかなように内部リード部2は上下二段に形成
されて、多ピン化されていることが分る。
第1図(b)は内部リード部2だけでなく外部リード部
3やダムバー4にもエツチングを施して多ピン化した場
合を示す。
なお、本発明はダムバー4やステージ部9がない低融点
ガラス封止型半導体装置用リードフレームなどにも適用
することができる。
本発明においては、要するに、従来のエツチング法では
リードフレームのリード部の多ピン化は平面方向にのみ
試みられて来たものを、従来法による製造ではリード間
隔として空いていた部分に、両面からのハーフエツチン
グによって段差を付けて、その空いていた場所に内部リ
ード部を新たに形成し、立体的に多ビン化することが出
来た。更に、リードフレーム製造用材料に各種の異形材
料を使用することにより、より効果的に多ビン化したリ
ードフレームの製造が可能であった。
実施例1 内部リード部形成部分が、他の部分より2〜3倍の厚さ
を有するリードフレーム製造用の材料を用イてリードフ
レームを製造するとき、エツチング処理に先立って材料
にレジスト処理するにあたり、内部リード部形成部分の
材料の両面のレジスト処理が上下面で交互になるように
パターンを形成する。また、他の部分のレジスト処理は
上下両面共に同一のパターンを形成する。
このようにレジスト処理されたリードフレーム材料をエ
ツチング液に浸漬処理し、内部リード部の形成部分では
原材料の板厚の中間迄エツチング処理を行った。形成さ
れた粗製リードフレームの内部リード先端部のワイヤボ
ンディング領域はコイニング(図示せず)により平滑化
して立体的に多ビン化したリードフレームを製造した。
(発明の効果) 以上のように本発明に係るリードフレームの製造法によ
れば、従来法による二次元の平面方向に内部リード部を
形成したリードフレームに比較して、三次元に内部リー
ド部を、材料板の両面からのハーフエツチングにより段
差をつけて形成することにより多ピン化が可能になり、
リードフレームの高密度化に著しい効果をもたらした。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。
【図面の簡単な説明】
第1図は内部リード部に段差をつけて立体的に形成した
実施例を示す外観説明図、第2図から第4図はエツチン
グ処理のためのレジスト処理図、およびエツチングによ
り形成した立体化した内部リード部の断面説明図、第5
図はリードフレームの説明図、第6図および第7図はエ
ツチングに先立つレジスト処理説明図、およびエツチン
グ処理後のリード断面説明図。 ■・・・リードフレーム、  2・・・内部リード部、
 3・・・外部リード部、 4・・・ダムバー、  5
・・・リードフレーム材料、6・・・レジスト、  7
・・・エツチング処理、8・・・リードフレーム、 9
・・・ステージ部、10・・・外枠。

Claims (1)

    【特許請求の範囲】
  1. 1、エッチングにより内部リード部および外部リード部
    を有するリードフレームを製造するにあたり、隣接する
    前記内部リード部をリードフレームの板厚方向に対して
    交互に立体的に形成させることを特徴とするリードフレ
    ームの製造方法。
JP5868286A 1986-03-17 1986-03-17 リ−ドフレ−ムの製造方法 Pending JPS62216257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5868286A JPS62216257A (ja) 1986-03-17 1986-03-17 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5868286A JPS62216257A (ja) 1986-03-17 1986-03-17 リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS62216257A true JPS62216257A (ja) 1987-09-22

Family

ID=13091325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5868286A Pending JPS62216257A (ja) 1986-03-17 1986-03-17 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS62216257A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494564A (ja) * 1990-08-10 1992-03-26 Nec Corp 半導体装置製造用リードフレーム
JPH04180661A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd リードフレームおよびその製造方法
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494564A (ja) * 1990-08-10 1992-03-26 Nec Corp 半導体装置製造用リードフレーム
JPH04180661A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd リードフレームおよびその製造方法
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
DE19734794B4 (de) * 1997-01-09 2004-09-23 Mitsubishi Denki K.K. Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP2000294711A (ja) リードフレーム
JPS62216257A (ja) リ−ドフレ−ムの製造方法
JPH04299851A (ja) 半導体装置用リードフレーム
JPS60193365A (ja) リ−ドフレ−ム
JP2001024132A (ja) 半導体デバイス用変形吸収形リードフレーム
JPH0661401A (ja) リードフレームおよびその製造方法
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS63310140A (ja) 電子回路装置とその製造方法
JPS6010759A (ja) リードフレームの製造方法
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JPH03248454A (ja) 混成集積回路装置
JPH01216563A (ja) リードフレームの製造方法
JPS63308358A (ja) リ−ドフレ−ム
JPS60170957A (ja) 半導体装置用リ−ドフレ−ム
JPH02205060A (ja) 半導体装置用リードフレーム
JP2000223611A (ja) Bga用リードフレーム
JPS62115853A (ja) リ−ドフレ−ムの製造方法
JPH0817995A (ja) 半導体装置用リードフレーム
JPS622560A (ja) 樹脂封止型半導体装置
KR100610955B1 (ko) 반도체패키지용 리드프레임
JPH03152966A (ja) 半導体装置用リードフレーム
JPH03245560A (ja) リードフレーム
JPH01144661A (ja) リードフレームの製造方法
JPS5867053A (ja) リ−ドフレ−ム
JPS63241957A (ja) リ−ドフレ−ムの製造方法