JPH03152966A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH03152966A
JPH03152966A JP29273689A JP29273689A JPH03152966A JP H03152966 A JPH03152966 A JP H03152966A JP 29273689 A JP29273689 A JP 29273689A JP 29273689 A JP29273689 A JP 29273689A JP H03152966 A JPH03152966 A JP H03152966A
Authority
JP
Japan
Prior art keywords
leads
lead frame
semiconductor device
lead
outer leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29273689A
Other languages
English (en)
Other versions
JP2504232B2 (ja
Inventor
Sadayuki Moroi
定幸 諸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1292736A priority Critical patent/JP2504232B2/ja
Publication of JPH03152966A publication Critical patent/JPH03152966A/ja
Application granted granted Critical
Publication of JP2504232B2 publication Critical patent/JP2504232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレームに関し、特にその
内部リードの構造を改良した半導体装置用リードフレー
ムに関する。
〔従来の技術〕
従来、この種の半導体装置に用いるリードフレームは、
第３図に示すように、半導体素子４上の電極５と内部リ
ード２をワイヤボンディングするために、電極５の位置
を考慮して内部リード２を設計する必要があった。
〔発明が解決しようとする課題〕
上述した従来の半導体装置用リードフレームは、半導体
素子−Ｆの電極の配置を考慮して内部リードを設計する
ので、同じサイズの半導体素子であっても電極の配置の
違いによっては、別々のリードフレームを用いることに
なるという欠点がある。
本発明の目的は、同しサイズの半導体素子に共用できる
半導体装置用リードフレームを提供することにある。
〔課題を解決するための手段〕
本発明は、封止領域より外部に導出された複数の外部リ
ードと、該外部リードのそれぞれの内側の先端部に接続
する内部リードとを有する半導体装置用リードフレーム
において、前記外部リードのそれぞれの先端部に位置し
該先端部に接続する内部リードと、前記外部リードのそ
れぞれの中間部に位置し隣接する前記外部リードのそれ
ぞれに少くとも１ケ所接続する少くとも１ケの内部リー
ドとを有している。
〔実施例〕
第１図（ａ）、（ｂ）は本発明の第１の実施例の半導体
装置用リードフレームを用いた半導体装置の製造方法を
説明する工程順に示した平面図である。
第１の実施例は、第１図（ａ）、（ｂ）に示すように、
外部リード１のそれぞれの先端部に位置し、これらの先
端部に接続する内部リード２ａと、外部リード１のそれ
ぞれの中間部に位置し、隣接する外部リード］のそれぞ
れに少くとも１ケ所接続する内部リード２ｂが形成され
ている。
半導体装置を製造する場音には、半導体素子４上の電極
５の配置に合わせ内部リード２ｂを選択し、不要な接続
部を切断し半導体装置用リードフレームとして用いる。
第２図は本発明の第２の実施例の平面図である。
第２の実施例は、第２図に示すように、第１の実施例と
同様に、外部リード１と外部リード１の間に形成される
内部リード２ｄは格子状に接続された構造で、半導体素
子４上の電極５の配置に合わせて使用する内部リード２
ｄを選択し、不用な接続部を切断する。
この実施例では、加工能力、内部リードの強度等の可能
な限り格子を細かくすることにより、内部リード２ｄの
選択の自由度を増すことができる利点がある。例えば、
通常用いられる板厚０．１５ｍｍのリードフレーム材な
らば、格子の線幅を０．１２ｍｍ程度、また、さらに薄
い０．１２ｍｍ厚リードすレーム材ならば、格子の線幅
を０．１．１ｍｍ程度にできる為、１ｍｍ当り４へ・５
木の格子を形成することかできる。
〔発明の効果〕
以上説明したように本発明は、隣り合う外部リードのそ
れぞれと少なくとも１ケ所接続する内部リードを形成し
、半導体素子上の電極の配置に合わせて内部リードを選
択して使用できることにより、同じサイズの半導体素子
に対してそれぞれリードフレームを設計、生産しなくて
よいので途中工程丈では多品種の共用ができる効果があ
る。
また、ボンディングワイヤの長さを比較的短かくするこ
とができ、安定した半導体装置の製造が可能となる効果
がある。
さらに、あらかじめリードフレームを設計、生産してお
けるので半導体装置の開発期間が短縮できるという効果
もある。
図は従来の半導体装置用リードフレームの一例の平面図
である。
１・・・外部リード、２．２ａ、２ｂ、２ｃ、２ｄ・・
・内部リード、３・・・半導体素子搭載台部、４・・・
半導体素子、５・・・電極、６・・・金線。

Claims (1)

    【特許請求の範囲】
  1. 　封止領域より外部に導出された複数の外部リードと、
    該外部リードのそれぞれの内側の先端部に接続する内部
    リードとを有する半導体装置用リードフレームにおいて
    、前記外部リードのそれぞれの先端部に位置し該先端部
    に接続する内部リードと、前記外部リードのそれぞれの
    中間部に位置し隣接する前記外部リードのそれぞれに少
    くとも１ケ所接続する少くとも１ケの内部リードとを有
    することを特徴とする半導体装置用リードフレーム。
JP1292736A 1989-11-09 1989-11-09 半導体装置用リ―ドフレ―ム Expired - Lifetime JP2504232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1292736A JP2504232B2 (ja) 1989-11-09 1989-11-09 半導体装置用リ―ドフレ―ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1292736A JP2504232B2 (ja) 1989-11-09 1989-11-09 半導体装置用リ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH03152966A true JPH03152966A (ja) 1991-06-28
JP2504232B2 JP2504232B2 (ja) 1996-06-05

Family

ID=17785662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1292736A Expired - Lifetime JP2504232B2 (ja) 1989-11-09 1989-11-09 半導体装置用リ―ドフレ―ム

Country Status (1)

Country Link
JP (1) JP2504232B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194779B1 (en) * 1989-11-28 2001-02-27 Kabushiki Kaisha Toshiba Plastic mold type semiconductor device
JP2009176912A (ja) * 2008-01-24 2009-08-06 Sumitomo Metal Mining Co Ltd フィルムキャリアテープ及びそれを用いた半導体装置
CN106531709A (zh) * 2015-09-15 2017-03-22 株式会社东芝 半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010967A (ja) * 1973-05-28 1975-02-04
JPS5029163A (ja) * 1973-07-17 1975-03-25

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010967A (ja) * 1973-05-28 1975-02-04
JPS5029163A (ja) * 1973-07-17 1975-03-25

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194779B1 (en) * 1989-11-28 2001-02-27 Kabushiki Kaisha Toshiba Plastic mold type semiconductor device
JP2009176912A (ja) * 2008-01-24 2009-08-06 Sumitomo Metal Mining Co Ltd フィルムキャリアテープ及びそれを用いた半導体装置
CN106531709A (zh) * 2015-09-15 2017-03-22 株式会社东芝 半导体装置的制造方法
JP2017059613A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法
CN110034086A (zh) * 2015-09-15 2019-07-19 东芝存储器株式会社 引线架
CN110034086B (zh) * 2015-09-15 2024-03-01 铠侠股份有限公司 引线架

Also Published As

Publication number Publication date
JP2504232B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
JP3547704B2 (ja) リードフレーム及び半導体装置
JP2002198482A (ja) 半導体装置およびその製造方法
JPS63258050A (ja) 半導体装置
JPH03152966A (ja) 半導体装置用リードフレーム
JPH0287637A (ja) 半導体集積回路装置の製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
JPH06326234A (ja) 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置
JP2507271Y2 (ja) 半導体装置
JPH0498861A (ja) 樹脂封止型半導体装置
JPH02271654A (ja) リードフレームおよび半導体集積回路装置
JPH02156662A (ja) 樹脂封止型半導体装置
JPH02159752A (ja) リードフレーム
JPH0513658A (ja) 半導体装置用リードフレーム
JPS59198744A (ja) 樹脂封止型半導体装置
JPH03283648A (ja) 樹脂封止型半導体装置
JPH04320361A (ja) リードフレーム及び半導体装置
JPH02134852A (ja) 樹脂封止型半導体装置
JP2002305267A (ja) 半導体装置およびその製造方法
JPS634355B2 (ja)
JPH02216856A (ja) リードフレーム
JPH03245560A (ja) リードフレーム
JPH0451553A (ja) 半導体装置
JPH0382068A (ja) 半導体リードフレーム
JPH02253648A (ja) 半導体装置用リードフレーム