JP2507271Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2507271Y2 JP2507271Y2 JP6870290U JP6870290U JP2507271Y2 JP 2507271 Y2 JP2507271 Y2 JP 2507271Y2 JP 6870290 U JP6870290 U JP 6870290U JP 6870290 U JP6870290 U JP 6870290U JP 2507271 Y2 JP2507271 Y2 JP 2507271Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- semiconductor chip
- lead frame
- base portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、リードフレームを用いて製作される半導体
装置に関する。
装置に関する。
［従来の技術］ 例えばダイオードのような半導体装置は、量産に適す
るようにリードフレームが使用して連続的に製作される
ものがある。この種の半導体装置の内部構造としては、
単一の半導体チップを使用したいわゆるシングル・チッ
プ型、２個の半導体チップを使用したセンタ・タップ型
等があり、これらの半導体装置を量産性やコスト面から
有利に製作することができるように、共通した１つの形
のリードフレームが用いられている。
るようにリードフレームが使用して連続的に製作される
ものがある。この種の半導体装置の内部構造としては、
単一の半導体チップを使用したいわゆるシングル・チッ
プ型、２個の半導体チップを使用したセンタ・タップ型
等があり、これらの半導体装置を量産性やコスト面から
有利に製作することができるように、共通した１つの形
のリードフレームが用いられている。
第２図に従来から使用されているリードフレームの一
例を示す。
例を示す。
すなわち、第２図はリードフレームの一部を示す平面
図であるが、このリードフレーム１のベース部２には、
単一の半導体チップ３が載置・固着され、いわゆるシン
グル・チップ型を示している。この半導体チップ３の一
方の主面側の電極と、リードフレーム１のリード8cの一
部とがボンデングワイヤよりなる内部リード4aにより接
続されている。他方、半導体チップ３が載置・固着され
たベース部２と、リードフレーム１の他方のリード8aの
一部とが同じく内部リード4bにより接続されている。そ
して、リードフレーム１の半導体チップ３を含めたベー
ス部２およびリード8a,8bおよび8cの一部が樹脂モール
ド６された後、リードフレーム１のタイバ５の部分から
切断され、第２図（Ｂ）に示すような樹脂モールド型半
導体装置7aを完成する。あるいは中央部のリード8bを切
断して第２図（Ｃ）に示すような樹脂モールド型半導体
装置7bを完成する。なお、この例ではシングルチップ型
であるため、等価回路的には第２図（Ｄ）に示すように
なる。
図であるが、このリードフレーム１のベース部２には、
単一の半導体チップ３が載置・固着され、いわゆるシン
グル・チップ型を示している。この半導体チップ３の一
方の主面側の電極と、リードフレーム１のリード8cの一
部とがボンデングワイヤよりなる内部リード4aにより接
続されている。他方、半導体チップ３が載置・固着され
たベース部２と、リードフレーム１の他方のリード8aの
一部とが同じく内部リード4bにより接続されている。そ
して、リードフレーム１の半導体チップ３を含めたベー
ス部２およびリード8a,8bおよび8cの一部が樹脂モール
ド６された後、リードフレーム１のタイバ５の部分から
切断され、第２図（Ｂ）に示すような樹脂モールド型半
導体装置7aを完成する。あるいは中央部のリード8bを切
断して第２図（Ｃ）に示すような樹脂モールド型半導体
装置7bを完成する。なお、この例ではシングルチップ型
であるため、等価回路的には第２図（Ｄ）に示すように
なる。
［考案が解決しようとする課題］ 上記のような従来の半導体装置では、半導体チップ３
の下面に位置するベース部２と他方のリード8aの一部と
が内部リード4bによって半田付けまたはワイヤボンディ
ングする作業がある。この作業が煩雑で材料費および加
工費がかかるとともに、場合によってはワイヤボンディ
ングの接続不良または半田付け不良を招来させ、電気的
にオープンとなるなど解決すべき課題があった。
の下面に位置するベース部２と他方のリード8aの一部と
が内部リード4bによって半田付けまたはワイヤボンディ
ングする作業がある。この作業が煩雑で材料費および加
工費がかかるとともに、場合によってはワイヤボンディ
ングの接続不良または半田付け不良を招来させ、電気的
にオープンとなるなど解決すべき課題があった。
［考案の目的］ 本考案は、上記のような課題を解決するためになされ
たもので、材料費および加工費を低減させ、また、内部
リードの接続不良を半減させ、信頼性を向上させた半導
体装置を提供することを目的とする。
たもので、材料費および加工費を低減させ、また、内部
リードの接続不良を半減させ、信頼性を向上させた半導
体装置を提供することを目的とする。
［課題を解決するための手段］ 本考案の半導体装置は、半導体チップが載置されるベ
ース部から延在する中央部に位置する第１のリードと、
該リードとタイバで連結される左右に位置する第２、第
３のリードとからなるリードフレームを有し、該リード
フレームのベース部に載置された半導体チップの上面か
ら第２のリードへ内部リードで接続されて一方の電極と
なし、前記半導体チップの下面は、内部リードを介在さ
せることなくベース部から延在する第１のリードとタイ
バを介して第３のリードへ連結されて他方の電極となし
たことを特徴とするものである。
ース部から延在する中央部に位置する第１のリードと、
該リードとタイバで連結される左右に位置する第２、第
３のリードとからなるリードフレームを有し、該リード
フレームのベース部に載置された半導体チップの上面か
ら第２のリードへ内部リードで接続されて一方の電極と
なし、前記半導体チップの下面は、内部リードを介在さ
せることなくベース部から延在する第１のリードとタイ
バを介して第３のリードへ連結されて他方の電極となし
たことを特徴とするものである。
［作用］ 本考案の半導体装置においては、ベース部から延在す
る第１のリードと第３のリード間を接続するタイバを残
存させておき、該第３のリードとベース部間の内部リー
ドによる配線を行なわないので、その分の材料費および
加工費を削減することができる。また、結線作業は半導
体チップと第２のリードとの内部リードによる接続のみ
となるので、接続不良を発生させる頻度を半減させ、信
頼性の高い半導体装置が得られる。
る第１のリードと第３のリード間を接続するタイバを残
存させておき、該第３のリードとベース部間の内部リー
ドによる配線を行なわないので、その分の材料費および
加工費を削減することができる。また、結線作業は半導
体チップと第２のリードとの内部リードによる接続のみ
となるので、接続不良を発生させる頻度を半減させ、信
頼性の高い半導体装置が得られる。
［実施例］ 以下に、本考案の一実施例につき、第１図を参照して
説明する。
説明する。
まず、本考案の半導体装置では、従来と同様のリード
フレームを使用する。
フレームを使用する。
すなわち、リードフレーム１は、ベース部２から延在
する第１のリード8bと、この第１のリード8bとタイバ５
で連結される第２、第３のリード8a,8cとを有する。そ
して、このリードフレーム１のベース部２に、半導体チ
ップ３が半田固着される。また、半導体チップ３の上面
に設けた電極と、タイバ５で連結される第２のリード8c
とがボンディングワイヤで接続され内部リード4aを構成
している。半導体チップ３の下面は、ベース部２から延
在する第１のリード8bとタイバ５を介して第３のリード
8aへ連結されて他方の電極となしている。
する第１のリード8bと、この第１のリード8bとタイバ５
で連結される第２、第３のリード8a,8cとを有する。そ
して、このリードフレーム１のベース部２に、半導体チ
ップ３が半田固着される。また、半導体チップ３の上面
に設けた電極と、タイバ５で連結される第２のリード8c
とがボンディングワイヤで接続され内部リード4aを構成
している。半導体チップ３の下面は、ベース部２から延
在する第１のリード8bとタイバ５を介して第３のリード
8aへ連結されて他方の電極となしている。
次に、第１図（Ａ）に示すリードフレーム１の形状
で、半導体チップ３を含めたベース部２およびリード8
a,8b,8cの一部が樹脂モールド６された後、リード8bと
リード8cとを連結するタイバ５の部分から切断し、第２
図（Ｂ）に示すような樹脂モールド型半導体装置7aとす
るか、あるいは中央部のリード8bを切断して第２図
（Ｃ）に示すような樹脂モールド型半導体装置7bとす
る。なお、これらの半導体装置7a,7bの等価回路は従来
と同様に第１図（Ｄ）に示すようになる。
で、半導体チップ３を含めたベース部２およびリード8
a,8b,8cの一部が樹脂モールド６された後、リード8bと
リード8cとを連結するタイバ５の部分から切断し、第２
図（Ｂ）に示すような樹脂モールド型半導体装置7aとす
るか、あるいは中央部のリード8bを切断して第２図
（Ｃ）に示すような樹脂モールド型半導体装置7bとす
る。なお、これらの半導体装置7a,7bの等価回路は従来
と同様に第１図（Ｄ）に示すようになる。
［考案の効果］ 上記のように、本考案によれば、リードフレーム１の
ベース部２とリード8aとを接続する内部リードを省く構
造としたので、その分の材料費および加工費を削減する
ことができる。また、半田付け作業は半導体チップ３と
第２のリード8cとの内部リード4aによる接続のみとなる
ので、接続不良を発生させる頻度が半減し信頼性の高い
半導体装置が得られるなどの効果がある。
ベース部２とリード8aとを接続する内部リードを省く構
造としたので、その分の材料費および加工費を削減する
ことができる。また、半田付け作業は半導体チップ３と
第２のリード8cとの内部リード4aによる接続のみとなる
ので、接続不良を発生させる頻度が半減し信頼性の高い
半導体装置が得られるなどの効果がある。
第１図（Ａ）は、リードフレームを使用して製作される
本考案の半導体装置の内部構造の平面図、第１図
（Ｂ），（Ｃ）は、それぞれリードフレームのタイバを
切断して完成した樹脂モールド型半導体装置の平面図、
第１図（Ｄ）は、上記半導体装置の等価回路図、第２図
（Ａ）は、リードフレームを使用して製作される従来の
半導体装置の内部構造の平面図、第２図（Ｂ），（Ｃ）
は、それぞれリードフレームのタイバを切断して完成し
た従来の樹脂モールド型半導体装置の平面図、第２図
（Ｄ）は、上記従来の半導体装置の等価回路図である。 １……リードフレーム、２……ベース部、３……半導体
チップ、4a,4b……内部リード、５……タイバ、６……
樹脂モールド、7a,7b……樹脂モールド型半導体装置、8
a,8b,8c……リード。
本考案の半導体装置の内部構造の平面図、第１図
（Ｂ），（Ｃ）は、それぞれリードフレームのタイバを
切断して完成した樹脂モールド型半導体装置の平面図、
第１図（Ｄ）は、上記半導体装置の等価回路図、第２図
（Ａ）は、リードフレームを使用して製作される従来の
半導体装置の内部構造の平面図、第２図（Ｂ），（Ｃ）
は、それぞれリードフレームのタイバを切断して完成し
た従来の樹脂モールド型半導体装置の平面図、第２図
（Ｄ）は、上記従来の半導体装置の等価回路図である。 １……リードフレーム、２……ベース部、３……半導体
チップ、4a,4b……内部リード、５……タイバ、６……
樹脂モールド、7a,7b……樹脂モールド型半導体装置、8
a,8b,8c……リード。
Claims (1)
- 【請求項１】半導体チップが載置されるベース部から延
在する中央部に位置する第１のリードと、該リードとタ
イバで連結される左右に位置する第２、第３のリードと
からなるリードフレームを有し、該リードフレームのベ
ース部に載置された半導体チップの上面から第２のリー
ドへ内部リードで接続されて一方の電極となし、前記半
導体チップの下面は、内部リードを介在させることなく
ベース部から延在する第１のリードとタイバを介して第
３のリードへ連結されて他方の電極となしたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6870290U JP2507271Y2 (ja) | 1990-06-28 | 1990-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6870290U JP2507271Y2 (ja) | 1990-06-28 | 1990-06-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428452U JPH0428452U (ja) | 1992-03-06 |
| JP2507271Y2 true JP2507271Y2 (ja) | 1996-08-14 |
Family
ID=31603365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6870290U Expired - Fee Related JP2507271Y2 (ja) | 1990-06-28 | 1990-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507271Y2 (ja) |
-
1990
- 1990-06-28 JP JP6870290U patent/JP2507271Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428452U (ja) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546045U (ja) | 半導体パツケージ | |
| JPS629639A (ja) | 半導体装置の製造方法 | |
| JPH06209069A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2507271Y2 (ja) | 半導体装置 | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JP4100483B2 (ja) | 複合半導体装置及びその製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JPS6332269B2 (ja) | ||
| JPH065756A (ja) | 樹脂封止型半導体装置および製造方法 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| JPS5847709Y2 (ja) | 樹脂封止形半導体素子 | |
| KR100621990B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP3434633B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0423330Y2 (ja) | ||
| JPS642445Y2 (ja) | ||
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPS624353A (ja) | 対面接合型集積回路装置 | |
| JPS63255954A (ja) | 混成集積回路装置 | |
| JPH02205061A (ja) | リードフレーム | |
| JP2003133505A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |