JP4100483B2 - 複合半導体装置及びその製造方法 - Google Patents
複合半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4100483B2 JP4100483B2 JP23786099A JP23786099A JP4100483B2 JP 4100483 B2 JP4100483 B2 JP 4100483B2 JP 23786099 A JP23786099 A JP 23786099A JP 23786099 A JP23786099 A JP 23786099A JP 4100483 B2 JP4100483 B2 JP 4100483B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thick
- semiconductor device
- conductor pattern
- lead portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、複合半導体装置及びその製造方法に関し、特にリードフレームのリード部を改良して容易かつ安価に製作できるようにした複合半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
この種の複合半導体装置の一例を図8乃至図10を参照して説明する。
この複合半導体装置1は、例えば、図9に示すようにダイオードD1〜D6を用いて三相半波整流回路を構成している。
なお、図において、N,Pは直流出力端子であり、U,V,Wは交流入力端子である。
【0003】
上記のような三相半波整流回路からなる複合半導体装置1は、概略次のような構成を有する。
すなわち、複合半導体装置1は、その上面に所定の導体パターン3を形成した絶縁金属基板2を有する。
上記の導体パターン3上には、銅等の金属で形成したヒートスプレッダ4を介して半導体チップ5が半田固着されている。
【0004】
また、所定の導体パターンには直流出力端子N,Pとなる外部端子6が半田固着されている。
一方、交流入力端子U,V,Wとなる外部端子7,8,9は、半導体チップ5が載置・固定される特定の導体パターン3上に半田固着されるが、いくつかの外部端子、例えば外部端子8,9は、導体パターン3Aを跨いで外部に導出されている。
【0005】
このように、従来ではかかる導体パターン3Aと外部端子8,9との接触を回避するため、図10に示すように外部端子8,9が上方に逃げるように折り曲げ加工を施していた。
なお、外部端子6は他の導体パターン3を跨ぐような配置となっていないので、当該導体パターン3との接触のおそれはないが、前記外部端子8,9との底面からの高さ位置の調整等から前記外部導出端子6についても所定の折り曲げ加工を施していた。
【0006】
上記の外部端子6,7,8,9は、個別の端子若しくは連結部と一体的なリードフレーム(図示省略)から形成される。そして、この個別の端子若しくは一体的なリードフレームの状態で導体パターン3,3Aの各部に半田固着された後、絶縁金属基板2の周縁が封止用樹脂により樹脂モールド10され、所定の複合半導体装置1としていた。
【0007】
【発明が解決しようとする課題】
従来の複合半導体装置は上記のように構成されているので、次のような解決すべき課題があった。
(1)例えば、熱伝導率の良好なアルミナ、窒化アルミニウム(AlN)、窒化シリコン(SiN)等により十分な厚さを備えて絶縁金属基板2を形成しようとすると非常に高価となるため、従来では価格との兼ね合いで適当な厚さのものを選択し、この絶縁金属基板2に銅等からなるヒートスプレッダ4を搭載して放熱面での補償を行なっている。
(2)上記ヒートスプレッダ4を用いるために、該スプレッダ4を導体パターン3に半田付けしなければならず、それだけ半田付け工程数が多くなる。
(3)外部端子8,9は、導体パターン3Aを跨いで配置されるために、上方への逃げを作るための折り曲げ加工が必要であった。
(4)上記により組立工数が多く安価な複合半導体装置が得難かった。
【0008】
【発明の目的】
本発明は上記のような課題を解決すためになされたもので、別体としてのヒートスプレッダを使用することなく、また、外部端子の折り曲げ加工を不要とし、かつ、組立工数が少なく安価に製作し得る複合半導体装置及びその製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
第1の発明は、リードフレームの連結部から直角方向に延在する複数のリード部と、該リード部の先端に該リード部と一体的に形成され、該リード部の板厚よりも厚さの厚い肉厚部とを有し、該肉厚部の上面には半導体チップが搭載・固着され、該肉厚部の下面は絶縁金属基板の導体パターン上に半田付けされ、前記複数のリード部のうち、所定数のリード部の一部が、該導体パターンの表面と前記肉厚部の厚さから前記リード部の板厚だけ差引いた寸法だけの間隔を隔てて該導体パターンを跨いで配置されたことを特徴とするものである。
【0010】
第2の発明は、リードフレームの連結部から直角方向に延在する複数のリード部と、該リード部の先端に該リード部と一体的に形成され、該リード部の板厚よりも厚さの厚い肉厚部とを有し、上記複数のリード部のうち、所定数のリード部に対して該リード部の途中に少なくとも1箇所以上の折曲部が形成され、かつ、該リード部は、残りの複数のリード部よりも前記リードフレームの連結部から前記肉厚部までの長さが短くなるように形成したことを特徴とするものである。
【0011】
第3の発明は、前記肉厚部の上面には半導体チップが半田付けされ、前記導体パターン上には導体バーが半田付けされ、該半導体チップの上面電極と、導体バー及び前記肉厚部の上面とがそれぞれボンディングワイヤで結線されていることを特徴とするものである。
【0012】
第4の発明は、リードフレームの連結部から直角方向に延在する複数のリード部と、該リード部の先端に一体的に形成された該リード部の板厚よりも厚さの厚い肉厚部とを有するリードフレームを打ち抜く工程と、前記複数のリード部のうち、所定数のリード部に対して該リード部の途中に少なくとも1箇所以上の折曲部を形成し、前記リードフレームの連結部から前記肉厚部までの長さが異なる2種類のリード部を形成する工程と、上面に所定の導体パターンが形成された絶縁金属基板を備え、該絶縁金属基板の所定の導体パターン上に、前記リード部先端の肉厚部下面及び導体バーと、前記リード部先端の肉厚部上面に半導体チップを半田付けする工程と、前記半導体チップの上面電極と、前記導体バー及び前記肉厚部の上面とをそれぞれボンディングワイヤで結線する工程と、前記絶縁金属基板の下面を外部に露出させると共に、前記リードフレームの連結部及びリード部の一部が外部に露出するようにして前記半導体チップを含む絶縁金属基板の周縁を樹脂封止する工程と、前記リードフレームの前記連結部を切り離して所定の樹脂封止型複合半導体装置を得る工程と、
を有することを特徴とするものである。
【0013】
【実施例】
まず、本発明の概要を述べれば、別体としてのヒートスプレッダを使用することなく、リードフレームのリード部の先端に該ヒートスプレッダに代わる肉厚部を形成したことである。
以下に本発明の実施例を、図1乃至図7を参照して詳細に説明する。
【0014】
図1は、樹脂モールド部を形成する以前の複合半導体装置を示す平面図である。
図において、11はリードフレームであり、このリードフレーム11の連結部12から直角方向に延在するように複数のリード部13A,13B,13C,13D,13E,13F,13G及び13Hが形成されている。
リード部13A,13Bは直流出力端子となり、リード部13C,13E,13Gは交流入力端子となる。
また、リード部13D,13F,13Hは、後工程で樹脂モールドする前に1点鎖線部からカットされる。
上記リードフレーム11のみの全体形状を図4及び図5に示す。
【0015】
上記各リード部13A〜13Hの先端には、該リード部13A〜13Hと一体的に該リード部13A〜13Hの板厚よりも厚さの厚い肉厚部14が形成されている。
また、図5において、リード部13A〜13Hの板厚をtとした場合、肉厚部14の厚さTは、T>tであり、かつ、Tは従来のヒートスプレッダ4(図10参照)の板厚と同等若しくはそれよりも厚くなるように形成されている。
【0016】
上記のリード部13A〜13Hのうち、リード部13D,13F,13Hの略中間部には折曲部15が形成されている(図6,図7参照)。この折曲部15は、他のリード部13A,13B,13C,13Gよりも相対的に長さを短くして、後に半田付けする導体パターン3の位置に先端の肉厚部14を位置決めする役目を果たすものである。
【0017】
上記ように構成のリードフレーム11を用いて複合半導体装置1を組み立てる。かかる場合にリード部13A〜13Hの先端、厚部14が、絶縁金属基板2上に形成された導体パターン3の所定の位置に半田固着される。
すなわち、リード部13D,13F,13Hは、曲部15によりリード部13A,13B,13C,13E,13Gよりも絶縁金属基板2の右縁よりに配置された導体パターン3上に半田固着される。
【0018】
また、リード部13C,13E,13Gは、れぞれ下方に配置した導体パターン3Aを直角に跨ぐことになるが、該リード部13C,13E,13Gの先端肉厚部14が存在するために、肉厚部14の板厚(T)―リード部の板厚(t)だけ、導体パターン3Aとリード部13C,13E,13Gの下面との間に間隔が形成されることになる。従って、従来のようにヒートスプレッダ4を用いることなく、また、リードをフォーミングすることもなく当該交叉部での接触を回避しつつ、所定の配線が可能となる。
【0019】
上記各肉厚部14の上面には、半導体チップ5が半田固着される(図2,図3参照)。
また、絶縁金属基板2の図示左縁近傍に形成した導体パターン3上には導体バー17が半田固着され、この導体バー17の上面と半導体チップ5の上面電極とがボンディングワイヤ16により結線される。
【0020】
さらに、リード部13C,13E,13Gの肉厚部14とリード部13D,13F,13Hの肉厚部14上に半田固着した半導体チップ5の上面電極とがボンディングワイヤ16にて結線される。
次いで、図1に示す1点鎖線部からリード13D,13F,13Hはカットされる。
【0021】
以上の状態のリードフレーム11を、図示を省略した金型に納め、封止用樹脂を充填して図2及び図3に示すように、絶縁金属基板2の下面を外部に露出させた樹脂モールド部10を形成する。
その後、図1に示すリードフレーム11のラインL−Lから連結部12を切り離し所定の複合半導体装置1を完成させる。
【0022】
【発明の効果】
以上説明したように本発明は、別体としてのヒートスプレッダを使用することなく、リードフレームのリード部の先端に該ヒートスプレッダに代わる肉厚部を形成するようにしたので、概略次のような効果がある。
部品点数、組立工数の削減により複合半導体装置を安価に製作することができる。
ヒートスプレッダを用いないために、半田付工程が1回で良く煩雑な半田付け作業の労力が軽減される。
外部端子としてのリード部と、その直下に配置される導体パターンとの間には先端、肉厚部により所定の間隙が形成されるので、特に該導体パターンとの接触を回避するための折り曲げ加工が不要となる。
【図面の簡単な説明】
【図1】本発明の複合半導体装置の製作工程を説明するための平面図である。
【図2】図1のA−A線に沿う断面図である。
【図3】図1のB−B線に沿う断面図である。
【図4】本発明の複合半導体装置に使用するリードフレームの平面図である。
【図5】上記リードフレームの側面図である。
【図6】所定数のリード部に対して折り曲げ加工を施した状態の上記リードフレームの平面図である。
【図7】上記図6のリードフレームの側面図である。
【図8】従来の複合半導体装置における樹脂モールド部を除いた状態の平面図である。
【図9】上記複合半導体装置の等価回路図である。
【図10】図8のC−C線に沿う断面図である。
【符号の説明】
1 複合半導体装置
2 絶縁金属基板
3 導体パターン
3A リード部との交叉部の導体パターン
4 ヒートスプレッダ
5 半導体チップ
6、7,8,9 外部端子
10 樹脂モールド部
11 リードフレーム
12 連結部
13A〜13H リード部
14 肉厚部
15 折曲部
16 ボンディングワイヤ
17 導体バー
Claims (4)
- リードフレームの連結部から直角方向に延在する複数のリード部と、
該リード部の先端に該リード部と一体的に形成され、該リード部の板厚よりも厚さの厚い肉厚部とを有し、該肉厚部の上面には半導体チップが搭載・固着され、該肉厚部の下面は絶縁金属基板の導体パターン上に半田付けされ、前記複数のリード部のうち、所定数のリード部の一部が、該導体パターンの表面と前記肉厚部の厚さから前記リード部の板厚だけ差引いた寸法だけの間隔を隔てて該導体パターンを跨いで配置されたことを特徴とする複合半導体装置。 - リードフレームの連結部から直角方向に延在する複数のリード部と、
該リード部の先端に該リード部と一体的に形成され、該リード部の板厚よりも厚さの厚い肉厚部とを有し、上記複数のリード部のうち、所定数のリード部に対して該リード部の途中に少なくとも1箇所以上の折曲部が形成され、かつ、該リード部は、残りの複数のリード部よりも前記リードフレームの連結部から前記肉厚部までの長さが短くなるように形成したことを特徴とする請求項1に記載の複合半導体装置。 - 前記肉厚部の上面には半導体チップが半田付けされ、前記導体パターン上には導体バーが半田付けされ、該半導体チップの上面電極と、導体バー及び前記肉厚部の上面とがそれぞれボンディングワイヤで結線されていることを特徴とする請求項1又は請求項2に記載の複合半導体装置。
- リードフレームの連結部から直角方向に延在する複数のリード部と、該リード部の先端に一体的に形成された該リード部の板厚よりも厚さの厚い肉厚部とを有するリードフレームを打ち抜く工程と、
前記複数のリード部のうち、所定数のリード部に対して該リード部の途中に少なくとも1箇所以上の折曲部を形成し、前記リードフレームの連結部から前記肉厚部までの長さが異なる2種類のリード部を形成する工程と、
上面に所定の導体パターンが形成された絶縁金属基板を備え、該絶縁金属基板の所定の導体パターン上に、前記リード部先端の肉厚部下面及び導体バーと、前記リード部先端の肉厚部上面に半導体チップを半田付けする工程と、
前記半導体チップの上面電極と、前記導体バー及び前記肉厚部の上面とをそれぞれボンディングワイヤで結線する工程と、
前記絶縁金属基板の下面を外部に露出させると共に、前記リードフレームの連結部及びリード部の一部が外部に露出するようにして前記半導体チップを含む絶縁金属基板の周縁を樹脂封止する工程と、
前記リードフレームの連結部を切り離して所定の樹脂封止型複合半導体装置を得る工程と、
を有することを特徴とする複合半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23786099A JP4100483B2 (ja) | 1999-08-25 | 1999-08-25 | 複合半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23786099A JP4100483B2 (ja) | 1999-08-25 | 1999-08-25 | 複合半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068622A JP2001068622A (ja) | 2001-03-16 |
| JP4100483B2 true JP4100483B2 (ja) | 2008-06-11 |
Family
ID=17021498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23786099A Expired - Fee Related JP4100483B2 (ja) | 1999-08-25 | 1999-08-25 | 複合半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4100483B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4687414B2 (ja) * | 2005-11-17 | 2011-05-25 | 富士電機システムズ株式会社 | パワー半導体モジュール |
| JP5017332B2 (ja) * | 2009-08-24 | 2012-09-05 | 株式会社日立製作所 | インバータ |
| JP5501218B2 (ja) * | 2010-12-28 | 2014-05-21 | 日本インター株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JP5533923B2 (ja) * | 2012-04-09 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
-
1999
- 1999-08-25 JP JP23786099A patent/JP4100483B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068622A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9391006B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100454376B1 (ko) | 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템 | |
| JP4102012B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| CN106856669A (zh) | 半导体装置及其制造方法 | |
| JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
| JPH0878723A (ja) | 光結合器用パッケージ・リードフレームおよびその方法 | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| JP3843185B2 (ja) | 半導体装置 | |
| JP4100483B2 (ja) | 複合半導体装置及びその製造方法 | |
| JP3877402B2 (ja) | 半導体装置の製造方法 | |
| JPH1174439A (ja) | 樹脂モールドパッケージ | |
| JPH0645504A (ja) | 半導体装置 | |
| JP4543542B2 (ja) | 半導体装置 | |
| JPH08162329A (ja) | チップインダクタ及びその製造方法 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPS5847709Y2 (ja) | 樹脂封止形半導体素子 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| KR200159720Y1 (ko) | 반도체 패키지 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH08191129A (ja) | 半導体装置 | |
| JP2002222890A (ja) | 半導体装置およびその製造方法 | |
| JPH0714657U (ja) | 半導体装置 | |
| WO2021220357A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |