JP2002222890A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002222890A JP2002222890A JP2001017225A JP2001017225A JP2002222890A JP 2002222890 A JP2002222890 A JP 2002222890A JP 2001017225 A JP2001017225 A JP 2001017225A JP 2001017225 A JP2001017225 A JP 2001017225A JP 2002222890 A JP2002222890 A JP 2002222890A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor device
- electrode
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高い放熱性を確保し、ノイズ成分の影響を回
避しつつも、採用できる半導体チップの制約を小さく
し、あるいは半導体装置の小型化を図る。 【解決手段】 面実装型として構成された半導体装置Ｘ
１であって、一面４０および他面４１のそれぞれに電極
が形成された半導体チップ４と、第１端子部１２ａを有
するとともに一面４０の電極に導通接続される第１導体
１と、第２端子部２２ａを有するとともに他面４１の電
極に導通接続される第２導体２と、を備えた半導体装置
Ｘ１において、第１導体１と第２導体２とを樹脂パッケ
ージ５の底面５０に沿って互いに対向するように同一平
面上に配置し、第１導体１の少なくとも一部を半導体チ
ップ４直下に位置させ、一面４０と接合される第１部分
３０および樹脂パッケージ４の厚み方向に延びる第２部
分３１を有する第３導体３を介して、第１導体１を一面
４０の電極と導通接続し、第２導体を直接的に他面４１
の電極と導通接続した。
避しつつも、採用できる半導体チップの制約を小さく
し、あるいは半導体装置の小型化を図る。 【解決手段】 面実装型として構成された半導体装置Ｘ
１であって、一面４０および他面４１のそれぞれに電極
が形成された半導体チップ４と、第１端子部１２ａを有
するとともに一面４０の電極に導通接続される第１導体
１と、第２端子部２２ａを有するとともに他面４１の電
極に導通接続される第２導体２と、を備えた半導体装置
Ｘ１において、第１導体１と第２導体２とを樹脂パッケ
ージ５の底面５０に沿って互いに対向するように同一平
面上に配置し、第１導体１の少なくとも一部を半導体チ
ップ４直下に位置させ、一面４０と接合される第１部分
３０および樹脂パッケージ４の厚み方向に延びる第２部
分３１を有する第３導体３を介して、第１導体１を一面
４０の電極と導通接続し、第２導体を直接的に他面４１
の電極と導通接続した。
Description
【０００１】
【発明の属する技術分野】本願発明は、樹脂パッケージ
の底面から端子部が露出して面実装型として構成された
ワイヤレスタイプの半導体装置およびその製造方法に関
する。
の底面から端子部が露出して面実装型として構成された
ワイヤレスタイプの半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】樹脂パッケージの底面から端子部が露出
して面実装型として構成された半導体装置としては、図
１３および図１４に示したワイヤタイプの半導体装置Ｙ
１、および図１５および図１６に示したワイヤレスタイ
プの半導体装置Ｙ２がある。これらの図１３ないし図１
６に示した半導体装置Ｙ１，Ｙ２は、樹脂パッケージ９
０の底面９０ａから第１および第２端子部９１，９２が
２個ずつ、計４個の端子部９１，９２が露出した形態を
有している。
して面実装型として構成された半導体装置としては、図
１３および図１４に示したワイヤタイプの半導体装置Ｙ
１、および図１５および図１６に示したワイヤレスタイ
プの半導体装置Ｙ２がある。これらの図１３ないし図１
６に示した半導体装置Ｙ１，Ｙ２は、樹脂パッケージ９
０の底面９０ａから第１および第２端子部９１，９２が
２個ずつ、計４個の端子部９１，９２が露出した形態を
有している。
【０００３】図１３および図１４に示した半導体装置Ｙ
１では、第１端子部９１を有する２つの第１導体９３
と、第２端子部９２を有する第２導体９４とが同一平面
上に配置されているとともに、第２導体９４上に半導体
チップ９５が搭載され、この半導体チップ９５と各第１
導体９３との間がワイヤ９６を介して接続されている。
１では、第１端子部９１を有する２つの第１導体９３
と、第２端子部９２を有する第２導体９４とが同一平面
上に配置されているとともに、第２導体９４上に半導体
チップ９５が搭載され、この半導体チップ９５と各第１
導体９３との間がワイヤ９６を介して接続されている。
【０００４】一方、図１５および図１６に示した半導体
装置Ｙ２では、第２端子部９２を有する第２導体９４上
に半導体チップ９５が搭載されているとともに、この半
導体チップ９５と第１導体９３′とが直接的に接続され
ている。つまり、第１導体９３′は、半導体チップ９５
と接合される第１部分９３ａ′、第２導体９４と同一平
面上に配置された第２部分９３ｂ′、および第１部分９
３ａ′と第２部分９３ｂ′との間を繋ぐ第３部分９３
ｃ′を有しており、これらの部分が一体的に折り曲げ形
成されている。
装置Ｙ２では、第２端子部９２を有する第２導体９４上
に半導体チップ９５が搭載されているとともに、この半
導体チップ９５と第１導体９３′とが直接的に接続され
ている。つまり、第１導体９３′は、半導体チップ９５
と接合される第１部分９３ａ′、第２導体９４と同一平
面上に配置された第２部分９３ｂ′、および第１部分９
３ａ′と第２部分９３ｂ′との間を繋ぐ第３部分９３
ｃ′を有しており、これらの部分が一体的に折り曲げ形
成されている。
【０００５】
【発明が解決しようとする課題】２つの半導体装置Ｙ
１，Ｙ２では、第１端子部９１を有する部分（半導体装
置Ｙ１にあっては第１導体９３、半導体装置Ｙ２にあっ
ては第１導体９３′の第２部分９３ｂ′）が、半導体チ
ップ９５の側方に配置されている。そのため、当該部分
９３，９３ｂ′と半導体チップ９５との間を繋ぐ部分
（半導体装置Ｙ１にあってはワイヤ９６、半導体装置Ｙ
２にあっては第１導体９３′の第３部分９３ｃ′）を、
樹脂パッケージ９の側面９０ｂに沿うようにして当該側
面９０ｂに近接して設けることができない。したがっ
て、一定サイズの半導体装置Ｙ１，Ｙ２では、採用でき
る半導体チップ９５のサイズの制約が大きくなり、また
サイズの大きな半導体チップ９５を採用した場合には、
半導体装置Ｙ１，Ｙ２が大型化してしまう。
１，Ｙ２では、第１端子部９１を有する部分（半導体装
置Ｙ１にあっては第１導体９３、半導体装置Ｙ２にあっ
ては第１導体９３′の第２部分９３ｂ′）が、半導体チ
ップ９５の側方に配置されている。そのため、当該部分
９３，９３ｂ′と半導体チップ９５との間を繋ぐ部分
（半導体装置Ｙ１にあってはワイヤ９６、半導体装置Ｙ
２にあっては第１導体９３′の第３部分９３ｃ′）を、
樹脂パッケージ９の側面９０ｂに沿うようにして当該側
面９０ｂに近接して設けることができない。したがっ
て、一定サイズの半導体装置Ｙ１，Ｙ２では、採用でき
る半導体チップ９５のサイズの制約が大きくなり、また
サイズの大きな半導体チップ９５を採用した場合には、
半導体装置Ｙ１，Ｙ２が大型化してしまう。
【０００６】また、半導体装置Ｙ１では、第１導体９３
と半導体チップ９５との間がワイヤ９６を介して接続さ
れており、半導体チップ９５の上面の大部分が樹脂材料
と接触しているため、次のような問題が生じる。第１の
問題は、樹脂材料がエポキシ樹脂などにより構成されて
いるが、樹脂材料が金属に比べて熱伝導性が低いため、
放熱性が悪いことである。そのため、半導体装置Ｙ１を
連続的に駆動した場合などに半導体装置Ｙ１の温度が必
要以上に高くなり、誤作動を起こしたり、破損してしま
うことがある。第２の問題は、外部光などのノイズ成分
の影響を受けやすいということである。
と半導体チップ９５との間がワイヤ９６を介して接続さ
れており、半導体チップ９５の上面の大部分が樹脂材料
と接触しているため、次のような問題が生じる。第１の
問題は、樹脂材料がエポキシ樹脂などにより構成されて
いるが、樹脂材料が金属に比べて熱伝導性が低いため、
放熱性が悪いことである。そのため、半導体装置Ｙ１を
連続的に駆動した場合などに半導体装置Ｙ１の温度が必
要以上に高くなり、誤作動を起こしたり、破損してしま
うことがある。第２の問題は、外部光などのノイズ成分
の影響を受けやすいということである。
【０００７】本願発明は、このような事情のもとに考え
出されたものであって、高い放熱性を確保し、ノイズ成
分の影響を回避しつつも、採用できる半導体チップの制
約を小さくし、あるいは半導体装置の小型化を図ること
を課題としている。
出されたものであって、高い放熱性を確保し、ノイズ成
分の影響を回避しつつも、採用できる半導体チップの制
約を小さくし、あるいは半導体装置の小型化を図ること
を課題としている。
【０００８】
【発明の開示】上記した課題を解決すべく、本願発明で
は次の技術的手段を講じている。
は次の技術的手段を講じている。
【０００９】すなわち、本願発明の第１の側面により提
供される半導体装置は、第１端子部および第２端子部が
樹脂パッケージの底面から露出した形態を有する半導体
装置であって、一面および他面のそれぞれに電極が形成
された半導体チップと、上記第１端子部を有するととも
に上記一面の電極に導通接続される第１導体と、上記第
２端子部を有するとともに上記他面の電極に導通接続さ
れる第２導体と、を備えた半導体装置において、上記第
１導体と上記第２導体とは、上記樹脂パッケージの底面
に沿って互いに対向するように同一平面上に配置されて
おり、かつ、上記第１導体は、少なくとも一部が上記半
導体チップの直下に位置しているとともに、上記一面と
接合される第１部分および上記樹脂パッケージの厚み方
向に延びる第２部分を有する第３導体を介して上記一面
の電極と導通接続されており、上記第２導体は、直接的
に上記他面の電極と導通接続されていることを特徴とし
ている。
供される半導体装置は、第１端子部および第２端子部が
樹脂パッケージの底面から露出した形態を有する半導体
装置であって、一面および他面のそれぞれに電極が形成
された半導体チップと、上記第１端子部を有するととも
に上記一面の電極に導通接続される第１導体と、上記第
２端子部を有するとともに上記他面の電極に導通接続さ
れる第２導体と、を備えた半導体装置において、上記第
１導体と上記第２導体とは、上記樹脂パッケージの底面
に沿って互いに対向するように同一平面上に配置されて
おり、かつ、上記第１導体は、少なくとも一部が上記半
導体チップの直下に位置しているとともに、上記一面と
接合される第１部分および上記樹脂パッケージの厚み方
向に延びる第２部分を有する第３導体を介して上記一面
の電極と導通接続されており、上記第２導体は、直接的
に上記他面の電極と導通接続されていることを特徴とし
ている。
【００１０】この構成では、第１導体の少なくとも一部
が半導体チップの直下に位置しているため、第３導体の
第２部分を、半導体チップの側面および樹脂パッケージ
の側面の双方に極力近接して配置することができるよう
になる。その結果、同一サイズの半導体装置では、従来
よりも大きな半導体チップを採用できるため、採用でき
る半導体チップのサイズの制約が小さくなり、同一サイ
ズ半導体チップを採用した場合には、半導体装置の小型
化を図ることができるようになる。
が半導体チップの直下に位置しているため、第３導体の
第２部分を、半導体チップの側面および樹脂パッケージ
の側面の双方に極力近接して配置することができるよう
になる。その結果、同一サイズの半導体装置では、従来
よりも大きな半導体チップを採用できるため、採用でき
る半導体チップのサイズの制約が小さくなり、同一サイ
ズ半導体チップを採用した場合には、半導体装置の小型
化を図ることができるようになる。
【００１１】また、半導体チップの上面は、第３導体の
第１部分と接合されている。つまり、半導体チップの上
面がワイヤと接続されたワイヤタイプの半導体装置と比
較すれば、半導体チップの上面が樹脂材料と接触する面
積が小さくなるとともに、当該上面の少なくとも一部が
樹脂材料よりも熱伝導性の高い第３導体により覆われて
いる。その結果、上記半導体装置は、ワイヤタイプのも
のに比べて放熱性に優れ、また外部光などのノイズ成分
の影響を受けにくくなる。
第１部分と接合されている。つまり、半導体チップの上
面がワイヤと接続されたワイヤタイプの半導体装置と比
較すれば、半導体チップの上面が樹脂材料と接触する面
積が小さくなるとともに、当該上面の少なくとも一部が
樹脂材料よりも熱伝導性の高い第３導体により覆われて
いる。その結果、上記半導体装置は、ワイヤタイプのも
のに比べて放熱性に優れ、また外部光などのノイズ成分
の影響を受けにくくなる。
【００１２】また、本願発明の第２の側面においては、
第１端子部および第２端子部が樹脂パッケージの底面か
ら露出した形態を有する半導体装置であって、一面およ
び他面のそれぞれに電極が形成された半導体チップと、
上記第１端子部を有するとともに上記一面の電極に導通
接続される第１導体と、上記第２端子部を有するととも
に上記他面の電極に導通接続される第２導体と、を備え
た半導体装置において、上記第１導体と上記第２導体と
は、上記樹脂パッケージの底面に沿って互いに対向する
ように同一平面上に配置されており、かつ、上記第１導
体は、上記一面と接合される第１部分および上記樹脂パ
ッケージの厚み方向に延びる第２部分を有する第３導体
を介して上記一面の電極と導通接続されているととも
に、上記第２導体は、直接的に上記他面と導通接続され
ており、上記第１導体における上記第２導体と対向する
部分は、一面側が他面側に凹入しており、上記第２導体
における上記第１導体と対向する部分は、他面側が一面
側に凹入していることを特徴とする、半導体装置が提供
される。
第１端子部および第２端子部が樹脂パッケージの底面か
ら露出した形態を有する半導体装置であって、一面およ
び他面のそれぞれに電極が形成された半導体チップと、
上記第１端子部を有するとともに上記一面の電極に導通
接続される第１導体と、上記第２端子部を有するととも
に上記他面の電極に導通接続される第２導体と、を備え
た半導体装置において、上記第１導体と上記第２導体と
は、上記樹脂パッケージの底面に沿って互いに対向する
ように同一平面上に配置されており、かつ、上記第１導
体は、上記一面と接合される第１部分および上記樹脂パ
ッケージの厚み方向に延びる第２部分を有する第３導体
を介して上記一面の電極と導通接続されているととも
に、上記第２導体は、直接的に上記他面と導通接続され
ており、上記第１導体における上記第２導体と対向する
部分は、一面側が他面側に凹入しており、上記第２導体
における上記第１導体と対向する部分は、他面側が一面
側に凹入していることを特徴とする、半導体装置が提供
される。
【００１３】この構成では、第２導体の一面側が第１導
体側にせりだすとともに、第１導体の一面側が第２導体
から退避し、第１導体の他面側が第２導体側にせりだす
とともに、第２導体の他面側が第１導体から退避した格
好とされている。そのため、半導体チップが搭載され第
２導体の一面の面積を大きく確保しつつも、第１端子部
となる第１導体の他面の面積を大きく確保できる。した
がって、本願発明の第２の側面の半導体装置において
も、同一サイズの半導体装置においては、従来よりも大
きなサイズの半導体チップを第２導体に搭載でき、採用
できる半導体チップのサイズの制約が小さくなり、同一
サイズの半導体チップを採用した場合には半導体装置の
小型化を図ることができるようになる。
体側にせりだすとともに、第１導体の一面側が第２導体
から退避し、第１導体の他面側が第２導体側にせりだす
とともに、第２導体の他面側が第１導体から退避した格
好とされている。そのため、半導体チップが搭載され第
２導体の一面の面積を大きく確保しつつも、第１端子部
となる第１導体の他面の面積を大きく確保できる。した
がって、本願発明の第２の側面の半導体装置において
も、同一サイズの半導体装置においては、従来よりも大
きなサイズの半導体チップを第２導体に搭載でき、採用
できる半導体チップのサイズの制約が小さくなり、同一
サイズの半導体チップを採用した場合には半導体装置の
小型化を図ることができるようになる。
【００１４】また、本側面の半導体装置は、本願発明の
第１の側面の半導体装置と同様に、第３導体の第１部分
が半導体チップの上面と接合しているため、放熱性に優
れ、またノイズ成分の影響を低減できる。
第１の側面の半導体装置と同様に、第３導体の第１部分
が半導体チップの上面と接合しているため、放熱性に優
れ、またノイズ成分の影響を低減できる。
【００１５】本願発明の第１および第２の側面における
半導体装置においては、第３導体の第１部分が半導体チ
ップの一面の全体を覆うように構成するのが好ましい。
半導体装置においては、第３導体の第１部分が半導体チ
ップの一面の全体を覆うように構成するのが好ましい。
【００１６】そうすれば、半導体装置の放熱性がさらに
優れたものとなるばかりか、ノイズ成分の影響をより確
実に回避することができるようになる。
優れたものとなるばかりか、ノイズ成分の影響をより確
実に回避することができるようになる。
【００１７】また、本願発明では、上述した本願発明の
第１または第２の側面に係る半導体装置の製造方法も提
供される。すなわち、本願発明の第３の側面において
は、上記第１導体となるべき第１導体片が直線状に並ん
で複数設けられ、上記各第１導体片に対向して上記第２
導体となるべき第２導体片が複数設けられて半導体装置
形成領域が複数設定されたリードフレームを用いる方法
において、上記各第１導体片上に半導体チップを載置
し、これらの半導体チップを覆うとともに上記各第１導
体片に接触するようにしてＬ字状の断面を有する上記第
３導体片を載置した後、導電性材料により、上記第１導
体片と上記第３導体片との間、上記第２導体片と上記半
導体チップとの間、および上記第３導体片と上記半導体
チップとの間を接続し、上記各半導体チップを樹脂材料
により封止してから上記半導体装置形成領域の周囲を切
断することを特徴とする、半導体装置の製造方法が提供
される。
第１または第２の側面に係る半導体装置の製造方法も提
供される。すなわち、本願発明の第３の側面において
は、上記第１導体となるべき第１導体片が直線状に並ん
で複数設けられ、上記各第１導体片に対向して上記第２
導体となるべき第２導体片が複数設けられて半導体装置
形成領域が複数設定されたリードフレームを用いる方法
において、上記各第１導体片上に半導体チップを載置
し、これらの半導体チップを覆うとともに上記各第１導
体片に接触するようにしてＬ字状の断面を有する上記第
３導体片を載置した後、導電性材料により、上記第１導
体片と上記第３導体片との間、上記第２導体片と上記半
導体チップとの間、および上記第３導体片と上記半導体
チップとの間を接続し、上記各半導体チップを樹脂材料
により封止してから上記半導体装置形成領域の周囲を切
断することを特徴とする、半導体装置の製造方法が提供
される。
【００１８】なお、本願発明の第１の側面に係る半導体
装置を製造する場合には、第１導体片のみならず、この
第１導体片と第２導体との間を橋渡すようにして半導体
チップが載置される。
装置を製造する場合には、第１導体片のみならず、この
第１導体片と第２導体との間を橋渡すようにして半導体
チップが載置される。
【００１９】本願発明のその他の利点および特徴につい
ては、以下に行う発明の実施の形態の説明から、より明
らかとなるであろう。
ては、以下に行う発明の実施の形態の説明から、より明
らかとなるであろう。
【００２０】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。
形態について、図面を参照して具体的に説明する。
【００２１】図１ないし図３は、本願発明の第１の実施
の形態に係る半導体装置を示している。なお、図１は上
記半導体装置を上面側から見た全体斜視図、図２は上記
半導体装置を下面側から見た全体斜視図、図３は図１の
III−III線に沿う断面図である。
の形態に係る半導体装置を示している。なお、図１は上
記半導体装置を上面側から見た全体斜視図、図２は上記
半導体装置を下面側から見た全体斜視図、図３は図１の
III−III線に沿う断面図である。
【００２２】図１ないし図３に示した半導体装置Ｘ１
は、面実装型として構成されたワイヤレスタイプのもの
であり、第１導体１、第２導体２、第３導体３、半導体
チップ４、および樹脂パッケージ５を有している。
は、面実装型として構成されたワイヤレスタイプのもの
であり、第１導体１、第２導体２、第３導体３、半導体
チップ４、および樹脂パッケージ５を有している。
【００２３】第１導体１は、平面視長矩形状の形態を有
しており、一面１０が平坦面とされているとともに、他
面１１の両端部のそれぞれに凸部１２が設けられてい
る。これらの凸部１２の表面１２ａは、樹脂パッケージ
５の底面５０から露出しており、この表面１２ａが第１
端子部を構成している。
しており、一面１０が平坦面とされているとともに、他
面１１の両端部のそれぞれに凸部１２が設けられてい
る。これらの凸部１２の表面１２ａは、樹脂パッケージ
５の底面５０から露出しており、この表面１２ａが第１
端子部を構成している。
【００２４】第２導体２は、平面視矩形状の形態を有し
ており、一面２０が平坦面とされているとともに、他面
２１には２つの凸部２２が設けられている。これらの凸
部２２の表面２２ａは、樹脂パッケージ５の底面５０か
ら露出しており、この表面２２ａが第２端子部を構成し
ている。第２導体２は、第１導体１と同一平面上におい
て一定間隔隔てて互いに対向して配置されている。
ており、一面２０が平坦面とされているとともに、他面
２１には２つの凸部２２が設けられている。これらの凸
部２２の表面２２ａは、樹脂パッケージ５の底面５０か
ら露出しており、この表面２２ａが第２端子部を構成し
ている。第２導体２は、第１導体１と同一平面上におい
て一定間隔隔てて互いに対向して配置されている。
【００２５】なお、凸部１２，２２は、たとえば他面１
１，２１における凸部１２，２２を形成する領域以外を
ハーフエッチング処理を施すことにより形成されてい
る。
１，２１における凸部１２，２２を形成する領域以外を
ハーフエッチング処理を施すことにより形成されてい
る。
【００２６】第３導体３は、第１部分としての基部３０
と第２部分としての折り曲げ部３１とを有する断面Ｌ字
状の形態とされている。折り曲げ部３１の先端面３１ａ
は、ハンダなどにより第１導体１の一面１０と接合され
ている。
と第２部分としての折り曲げ部３１とを有する断面Ｌ字
状の形態とされている。折り曲げ部３１の先端面３１ａ
は、ハンダなどにより第１導体１の一面１０と接合され
ている。
【００２７】半導体チップ４は、たとえばダイオードな
どのベアチップであり、一面４０および他面４１のそれ
ぞれに電極（図示略）が設けられている。この半導体チ
ップ４は、その他面４１と第１導体１の一面１０におけ
る第２導体２に近い領域および第２導体２の一面２０と
の間を、たとえばハンダ接合することにより第１導体１
と第２導体２との間を橋渡すようにして実装されてい
る。その結果、第１導体１の一部が半導体チップ４の直
下に位置している。
どのベアチップであり、一面４０および他面４１のそれ
ぞれに電極（図示略）が設けられている。この半導体チ
ップ４は、その他面４１と第１導体１の一面１０におけ
る第２導体２に近い領域および第２導体２の一面２０と
の間を、たとえばハンダ接合することにより第１導体１
と第２導体２との間を橋渡すようにして実装されてい
る。その結果、第１導体１の一部が半導体チップ４の直
下に位置している。
【００２８】この構成では、第１端子部１２ａを有する
第１導体１の一部が半導体チップ４の直下に位置してい
るため、第３導体３の折り曲げ部分３１を半導体チップ
４の側面４２および樹脂パッケージ５の側面５１の双方
に極力近接して配置することができる。その結果、半導
体装置Ｘ１のサイズが同一であれば、従来よりも大きな
半導体チップ４を採用できるため、採用できる半導体チ
ップ４のサイズの制約が小さくなり、同一サイズ半導体
チップ４を採用した場合には、半導体装置Ｘ１の小型化
を図ることができるようになる。
第１導体１の一部が半導体チップ４の直下に位置してい
るため、第３導体３の折り曲げ部分３１を半導体チップ
４の側面４２および樹脂パッケージ５の側面５１の双方
に極力近接して配置することができる。その結果、半導
体装置Ｘ１のサイズが同一であれば、従来よりも大きな
半導体チップ４を採用できるため、採用できる半導体チ
ップ４のサイズの制約が小さくなり、同一サイズ半導体
チップ４を採用した場合には、半導体装置Ｘ１の小型化
を図ることができるようになる。
【００２９】一方、半導体チップ４の一面４０は、第３
導体３の基部３０の他面３０ａに対して、ハンダなどに
より接合されており、基部３０により半導体チップ４の
一面４０の全体が覆われている。したがって、半導体チ
ップの上面がワイヤと接続されたワイヤタイプの半導体
装置（図１２および図１３参照）と比較すれば、半導体
チップ４の一面４０が樹脂材料と接触しなくなるととも
に、当該一面４０が樹脂材料よりも熱伝導性の高い第３
導体３の基部３０により覆われている。その結果、上記
半導体装置Ｘ１は、ワイヤタイプのものに比べて放熱性
に優れ、また外部光などのノイズ成分の影響を低減する
ことができるようになる。
導体３の基部３０の他面３０ａに対して、ハンダなどに
より接合されており、基部３０により半導体チップ４の
一面４０の全体が覆われている。したがって、半導体チ
ップの上面がワイヤと接続されたワイヤタイプの半導体
装置（図１２および図１３参照）と比較すれば、半導体
チップ４の一面４０が樹脂材料と接触しなくなるととも
に、当該一面４０が樹脂材料よりも熱伝導性の高い第３
導体３の基部３０により覆われている。その結果、上記
半導体装置Ｘ１は、ワイヤタイプのものに比べて放熱性
に優れ、また外部光などのノイズ成分の影響を低減する
ことができるようになる。
【００３０】樹脂パッケージ５は、第１ないし第３導体
１〜３および半導体チップ４を封止するとともに、第１
および第２導体１，２の凸部１２，２２の表面１２ａ，
２２ａがこの樹脂パッケージ５の底面５０から露出する
ようにして形成されている。この樹脂パッケージ５は、
たとえばエポキシ樹脂を用いたトランスファーモールド
法により形成されている。
１〜３および半導体チップ４を封止するとともに、第１
および第２導体１，２の凸部１２，２２の表面１２ａ，
２２ａがこの樹脂パッケージ５の底面５０から露出する
ようにして形成されている。この樹脂パッケージ５は、
たとえばエポキシ樹脂を用いたトランスファーモールド
法により形成されている。
【００３１】次に、上記半導体装置Ｘ１の製造方法を図
４ないし図８を参照して説明する。
４ないし図８を参照して説明する。
【００３２】半導体装置Ｘ１は、図４および図５に示し
たような形態を有するリードフレーム６を用いて製造さ
れる。これらの図において、一点鎖線で囲んだ領域ｘが
後において１個の半導体装置Ｘ１を構成するものであ
り、当該領域ｘが２列に並んで複数設定されている。
たような形態を有するリードフレーム６を用いて製造さ
れる。これらの図において、一点鎖線で囲んだ領域ｘが
後において１個の半導体装置Ｘ１を構成するものであ
り、当該領域ｘが２列に並んで複数設定されている。
【００３３】このリードフレーム６には、一対のサイド
メンバ６０Ａ，６０Ｂおよび一対のクロスメンバ（図示
略）により規定される枠内に、半導体装置Ｘ１の第１導
体１および第２導体２となるべき第１ないし第３領域６
１〜６３が複数形成されている。図４および図５に示し
たリードフレーム６では、一方のサイドメンバ６０Ａか
ら他方のサイドメンバ６０Ｂに向けて複数の第１領域６
１が横並びして延出し、他方のサイドメンバ６０Ｂから
一方のサイドメンバ６０Ａに向けて複数の第２領域６２
が横並びして延出している。各第１領域６１と各第２部
分６２との間の領域には、第１領域６１および第２領域
６２の双方に相当する部分を有する第３領域部分６３が
形成されている。
メンバ６０Ａ，６０Ｂおよび一対のクロスメンバ（図示
略）により規定される枠内に、半導体装置Ｘ１の第１導
体１および第２導体２となるべき第１ないし第３領域６
１〜６３が複数形成されている。図４および図５に示し
たリードフレーム６では、一方のサイドメンバ６０Ａか
ら他方のサイドメンバ６０Ｂに向けて複数の第１領域６
１が横並びして延出し、他方のサイドメンバ６０Ｂから
一方のサイドメンバ６０Ａに向けて複数の第２領域６２
が横並びして延出している。各第１領域６１と各第２部
分６２との間の領域には、第１領域６１および第２領域
６２の双方に相当する部分を有する第３領域部分６３が
形成されている。
【００３４】各第１領域６１は、本願発明でいう第１導
体片に相当するものであり、表面６１Ａが平坦面とされ
ているとともに、裏面６１Ｂは一対の凸部６１ａが設け
られて凹凸状とされており、全体として半導体装置Ｘ１
の第１導体１と同様な形態とされている。これらの第１
領域６１のそれぞれは、一方のサイドメンバ６０Ａに対
して一対の橋絡部６４を介して繋げられている。これら
の橋絡部６４のそれぞれは、サイドメンバ６０Ａや凸部
６１ａよりも肉薄とされている。
体片に相当するものであり、表面６１Ａが平坦面とされ
ているとともに、裏面６１Ｂは一対の凸部６１ａが設け
られて凹凸状とされており、全体として半導体装置Ｘ１
の第１導体１と同様な形態とされている。これらの第１
領域６１のそれぞれは、一方のサイドメンバ６０Ａに対
して一対の橋絡部６４を介して繋げられている。これら
の橋絡部６４のそれぞれは、サイドメンバ６０Ａや凸部
６１ａよりも肉薄とされている。
【００３５】各第２領域６２は、本願発明でいう第２導
体片に相当するのであり、表面６２Ａが平坦面とされて
いるとともに、裏面６２Ｂは一対の凸部６２ａが設けら
れて凹凸状とされており、全体として半導体装置Ｘ１の
第２導体１と同様な形態とされている。これらの第２領
域６２のそれぞれは、他方のサイドメンバ６０Ｂに対し
て一対の橋絡部６５を介して繋げられている。これらの
橋絡部６５のそれぞれは、サイドメンバ６０Ｂや凸部６
２ａよりも肉薄とされている。
体片に相当するのであり、表面６２Ａが平坦面とされて
いるとともに、裏面６２Ｂは一対の凸部６２ａが設けら
れて凹凸状とされており、全体として半導体装置Ｘ１の
第２導体１と同様な形態とされている。これらの第２領
域６２のそれぞれは、他方のサイドメンバ６０Ｂに対し
て一対の橋絡部６５を介して繋げられている。これらの
橋絡部６５のそれぞれは、サイドメンバ６０Ｂや凸部６
２ａよりも肉薄とされている。
【００３６】各第３領域６３は、橋絡部６６を介して、
第１領域（第１導体片）６１に相当する第１部分６３ａ
と第２領域（第２導体片）６２に相当する第２部分６３
ｂとが繋げられた形態を有している。その結果、第３領
域６３の表面６３Ａは全体として平坦面とされ、裏面６
３Ｂは４つの凸部６３ｃが形成されて全体として凹凸状
とされている。このような形態を有する第３部分６３
は、隣り合うものどうしが橋絡部６７を介して相互に繋
げられている。橋絡部６６，６７は、サイドメンバ６０
Ａ，６０Ｂや凸部６３ｃよりも肉薄とされている。
第１領域（第１導体片）６１に相当する第１部分６３ａ
と第２領域（第２導体片）６２に相当する第２部分６３
ｂとが繋げられた形態を有している。その結果、第３領
域６３の表面６３Ａは全体として平坦面とされ、裏面６
３Ｂは４つの凸部６３ｃが形成されて全体として凹凸状
とされている。このような形態を有する第３部分６３
は、隣り合うものどうしが橋絡部６７を介して相互に繋
げられている。橋絡部６６，６７は、サイドメンバ６０
Ａ，６０Ｂや凸部６３ｃよりも肉薄とされている。
【００３７】このような形態を有するリードフレーム６
は、銅製あるいはニッケル製などの金属板の裏面側から
ハーフエッチング処理を施すことにより肉薄とされた部
分が形成され、表面および裏面の双方からエッチング処
理を施すことにより貫通した部分が形成される。より具
体的には、たとえば金属板の表面および裏面のそれぞれ
にエッチング処理を施すべき部分に対応して開口部が形
成されたマスクを設けた後にエッチング液内に金属板を
浸漬し、エッチング処理後にマスクを除去することによ
りリードフレーム６が形成される。
は、銅製あるいはニッケル製などの金属板の裏面側から
ハーフエッチング処理を施すことにより肉薄とされた部
分が形成され、表面および裏面の双方からエッチング処
理を施すことにより貫通した部分が形成される。より具
体的には、たとえば金属板の表面および裏面のそれぞれ
にエッチング処理を施すべき部分に対応して開口部が形
成されたマスクを設けた後にエッチング液内に金属板を
浸漬し、エッチング処理後にマスクを除去することによ
りリードフレーム６が形成される。
【００３８】このようなリードフレーム６には、第１な
いし第３領域６１〜６３の表面６１Ａ〜６３Ａにクリー
ムハンダなどの導体ペーストを塗布した後に、図６に示
したように各サイドメンバ６０Ａ，６０Ｂに沿って２列
に並ぶようにして複数の半導体チップ４が搭載される。
より具体的には、既存のチップマウンタを用いて、リー
ドフレーム６の表面側において、第１領域６１と第３領
域６３の第２部分６３ｂとの間、あるいは第２領域６２
と第３領域６３の第１部分６３ａとの間を橋渡すように
して各半導体チップ４が載置される。
いし第３領域６１〜６３の表面６１Ａ〜６３Ａにクリー
ムハンダなどの導体ペーストを塗布した後に、図６に示
したように各サイドメンバ６０Ａ，６０Ｂに沿って２列
に並ぶようにして複数の半導体チップ４が搭載される。
より具体的には、既存のチップマウンタを用いて、リー
ドフレーム６の表面側において、第１領域６１と第３領
域６３の第２部分６３ｂとの間、あるいは第２領域６２
と第３領域６３の第１部分６３ａとの間を橋渡すように
して各半導体チップ４が載置される。
【００３９】次いで、図７に示したように各列を構成す
る半導体チップ４を一括して覆うようにして第３導体片
７を載置する。第３導体片７は、基部７０と折り曲げ部
７１とを有する断面Ｌ字状の形態を有しており、基部７
０が各半導体チップ４と接触し、折り曲げ部７１の先端
面７１ａが第１領域６１の表面６１Ａ、あるいは第３領
域６３における第１部分６３ａの表面と接触するように
してリードフレーム６上に載置される。この第３導体片
７は、その基部７０の裏面７０ａにクリームハンダなど
の導体ペーストが予め塗布されている。
る半導体チップ４を一括して覆うようにして第３導体片
７を載置する。第３導体片７は、基部７０と折り曲げ部
７１とを有する断面Ｌ字状の形態を有しており、基部７
０が各半導体チップ４と接触し、折り曲げ部７１の先端
面７１ａが第１領域６１の表面６１Ａ、あるいは第３領
域６３における第１部分６３ａの表面と接触するように
してリードフレーム６上に載置される。この第３導体片
７は、その基部７０の裏面７０ａにクリームハンダなど
の導体ペーストが予め塗布されている。
【００４０】続いて、図８に示したように第３導体片
７、半導体チップ４および第１ないし第３領域６１〜６
３を封止するようにして樹脂パッケージ８を形成する。
この樹脂パッケージ８は、複数の半導体装置形成領域ｘ
に対して一括して形成されている。このような樹脂パッ
ケージ８は、たとえば型締め状態においてキャビティを
形成する上下の金型を用いるとともに、キャビティ内に
半導体チップ４や第３導体片７などを収容した状態で型
締めし、キャビティ内にエポキシ樹脂などを充填した後
にこれを熱硬化させてから上下の金型の離型することに
より形成される。
７、半導体チップ４および第１ないし第３領域６１〜６
３を封止するようにして樹脂パッケージ８を形成する。
この樹脂パッケージ８は、複数の半導体装置形成領域ｘ
に対して一括して形成されている。このような樹脂パッ
ケージ８は、たとえば型締め状態においてキャビティを
形成する上下の金型を用いるとともに、キャビティ内に
半導体チップ４や第３導体片７などを収容した状態で型
締めし、キャビティ内にエポキシ樹脂などを充填した後
にこれを熱硬化させてから上下の金型の離型することに
より形成される。
【００４１】最後に、リードフレーム６における各半導
体装置形成領域ｘの外周に沿って、たとえばダイヤモン
ドカッタなどを用いて樹脂パッケージ８および各橋絡部
６４〜６７を切断することにより、図１ないし図３に示
したような個別の半導体装置Ｘ１が得られる。
体装置形成領域ｘの外周に沿って、たとえばダイヤモン
ドカッタなどを用いて樹脂パッケージ８および各橋絡部
６４〜６７を切断することにより、図１ないし図３に示
したような個別の半導体装置Ｘ１が得られる。
【００４２】本実施の形態においては、第３導体３を１
つ有する半導体装置Ｘ１について説明したが、半導体チ
ップとしてトランジスタなどを採用する場合には、図９
に示したように第３導体３′を２つ有する半導体装置Ｘ
２として構成することもできる。この場合には、第１導
体１′もまた２個必要となる。
つ有する半導体装置Ｘ１について説明したが、半導体チ
ップとしてトランジスタなどを採用する場合には、図９
に示したように第３導体３′を２つ有する半導体装置Ｘ
２として構成することもできる。この場合には、第１導
体１′もまた２個必要となる。
【００４３】もちろん、採用する半導体チップの種類
（電極数や電極配置）によっては、第３導体を２つ有す
るとともに第１導体を１つ有する半導体装置として構成
することもでき、また第３導体を３つ以上有する半導体
装置として構成することもできる。
（電極数や電極配置）によっては、第３導体を２つ有す
るとともに第１導体を１つ有する半導体装置として構成
することもでき、また第３導体を３つ以上有する半導体
装置として構成することもできる。
【００４４】次に、本願発明の第２の実施の形態に係る
半導体装置を、図１０ないし図１２を参照して説明す
る。これらの図においては、上述した本願発明の第１の
実施の形態に係る半導体装置Ｘ１と同等な部材ないしは
要素などについて図１ないし図３と同一の符号を付して
あり、これらの部材などについての説明は省略する。
半導体装置を、図１０ないし図１２を参照して説明す
る。これらの図においては、上述した本願発明の第１の
実施の形態に係る半導体装置Ｘ１と同等な部材ないしは
要素などについて図１ないし図３と同一の符号を付して
あり、これらの部材などについての説明は省略する。
【００４５】図１０ないし図１２に示した半導体装置Ｘ
３は、第１導体１″、第２導体２″、第３導体３、半導
体チップ４″および樹脂パッケージ５を有し、折り曲げ
形成された第３導体３″を介して、第１導体１″の一面
１０″と半導体チップ４″の一面４０″との間が接続さ
れている点において、上記半導体装置Ｘ１と同様であ
る。その一方で、第１および第２導体１″，２″の形態
および半導体チップ４″の実装状態が上記半導体チップ
Ｘ１と相違している。
３は、第１導体１″、第２導体２″、第３導体３、半導
体チップ４″および樹脂パッケージ５を有し、折り曲げ
形成された第３導体３″を介して、第１導体１″の一面
１０″と半導体チップ４″の一面４０″との間が接続さ
れている点において、上記半導体装置Ｘ１と同様であ
る。その一方で、第１および第２導体１″，２″の形態
および半導体チップ４″の実装状態が上記半導体チップ
Ｘ１と相違している。
【００４６】第１導体１″は、平面視長矩形状の形態を
有しているとともに、第２導体２″と同一平面上におい
て互いに対向して配置されている。この第１導体１″で
は、第２導体２″と対向する縁部は、一面１０″側から
他面１１″側に向けて凹入している。そのため、縁部に
おける他面１１″側が第２導体２″側にせりだし、一面
１０″側が退避した格好とされている。
有しているとともに、第２導体２″と同一平面上におい
て互いに対向して配置されている。この第１導体１″で
は、第２導体２″と対向する縁部は、一面１０″側から
他面１１″側に向けて凹入している。そのため、縁部に
おける他面１１″側が第２導体２″側にせりだし、一面
１０″側が退避した格好とされている。
【００４７】第２導体２″は、平面矩形状の形態を有し
ており、一面２０″が平坦面とされているのに対して、
他面２１″には一対の凸部２２″が設けられている。こ
の第２導体２″は、第１導体１″と対向する縁部が他面
２１″側から一面１１″側に向けて凹入しており、縁部
における一面２０″側が第１導体１″側にせりだした格
好とされている。
ており、一面２０″が平坦面とされているのに対して、
他面２１″には一対の凸部２２″が設けられている。こ
の第２導体２″は、第１導体１″と対向する縁部が他面
２１″側から一面１１″側に向けて凹入しており、縁部
における一面２０″側が第１導体１″側にせりだした格
好とされている。
【００４８】半導体チップ４″は、第１導体１″と第２
導体２″との間を橋渡すのではなく、第２導体２″の一
面２０″にのみ搭載されている。
導体２″との間を橋渡すのではなく、第２導体２″の一
面２０″にのみ搭載されている。
【００４９】以上の構成を有する半導体装置Ｘ３では、
第１導体１″の一面２０″側が第２導体２″から退避し
ていることから、第２導体２″の一面２０″をより大き
く第１導体１″側にせりださせることができる。その結
果、第２導体２″における一面２０″の面積、つまり半
導体チップ４″を実装する領域の面積を大きく確保でき
るようになる。そのため、より大きなサイズの半導体チ
ップ４を採用することができ、あるいは同一サイズの半
導体チップ４″を採用する場合には、より半導体装置Ｘ
３を小型化することができるようになる。
第１導体１″の一面２０″側が第２導体２″から退避し
ていることから、第２導体２″の一面２０″をより大き
く第１導体１″側にせりださせることができる。その結
果、第２導体２″における一面２０″の面積、つまり半
導体チップ４″を実装する領域の面積を大きく確保でき
るようになる。そのため、より大きなサイズの半導体チ
ップ４を採用することができ、あるいは同一サイズの半
導体チップ４″を採用する場合には、より半導体装置Ｘ
３を小型化することができるようになる。
【００５０】また、上記半導体装置Ｘ３においても、第
３導体３の基部３０により半導体チップ４″における一
面４０″の全体が覆われているから、上記半導体装置Ｘ
３も放熱性に優れ、ノイズ成分の影響を受けにくいもの
となっている。
３導体３の基部３０により半導体チップ４″における一
面４０″の全体が覆われているから、上記半導体装置Ｘ
３も放熱性に優れ、ノイズ成分の影響を受けにくいもの
となっている。
【００５１】本実施の形態においても、図１ないし図３
に示した半導体装置Ｘ１と同様に４端子型として構成す
ることは可能であり、また図９に示した半導体装置Ｘ２
のように２つの第３導体、場合によっては３以上の第３
導体を有する半導体装置として構成するもとも可能であ
る。
に示した半導体装置Ｘ１と同様に４端子型として構成す
ることは可能であり、また図９に示した半導体装置Ｘ２
のように２つの第３導体、場合によっては３以上の第３
導体を有する半導体装置として構成するもとも可能であ
る。
【００５２】もちろん、上述した半導体装置Ｘ１〜Ｘ３
とは端子構成の異なる３端子型あるいは４端子型の半導
体装置にも本願発明の技術思想適用でき、また端子数が
５以上の半導体装置にも適用可能である。
とは端子構成の異なる３端子型あるいは４端子型の半導
体装置にも本願発明の技術思想適用でき、また端子数が
５以上の半導体装置にも適用可能である。
【図１】本願発明の第１の実施の形態に係る半導体装置
を上面側から見た全体斜視図である。
を上面側から見た全体斜視図である。
【図２】図１に示した半導体装置を下面側から見た斜視
図である。
図である。
【図３】図１のIII−III線に沿う断面図である。
【図４】図１に示した半導体装置の製造に用いられるリ
ードフレームの要部を上面側から見た斜視図である。
ードフレームの要部を上面側から見た斜視図である。
【図５】図４に示したリードフレームの要部を下面側か
ら見た斜視図である。
ら見た斜視図である。
【図６】図１に示した半導体装置の製造工程における半
導体チップを載置する工程を説明するための斜視図であ
る。
導体チップを載置する工程を説明するための斜視図であ
る。
【図７】図１に示した半導体装置の製造工程における第
３導体を載置する工程を説明するための斜視図である。
３導体を載置する工程を説明するための斜視図である。
【図８】図１に示した半導体装置の製造工程における樹
脂パッケージング工程を説明するための斜視図である。
脂パッケージング工程を説明するための斜視図である。
【図９】本願発明の第１の実施の形態に係る半導体装置
の変形例を示す全体斜視図である。
の変形例を示す全体斜視図である。
【図１０】本願発明の第２の実施の形態に係る半導体装
置を上面側から見た全体斜視図である。
置を上面側から見た全体斜視図である。
【図１１】図１０に示した半導体装置を下面側から見た
斜視図である。
斜視図である。
【図１２】図１０のＸII−ＸII線に沿う断面図である。
【図１３】従来のワイヤタイプの半導体装置の一例を示
す断面図である。
す断面図である。
【図１４】図１３に示した半導体装置を下面側から見た
斜視図である。
斜視図である。
【図１５】従来のワイヤレスタイプの半導体装置の一例
を示す断面図である。
を示す断面図である。
【図１６】図１５に半導体装置を下面側から見た斜視図
である。
である。
Ｘ１〜Ｘ３ 半導体装置 １，１′，１″ 第１導体 １０，１０″ 一面（第１導体の） １１，１１″ 他面（第２導体の） １２ 凸部（第１導体の） １２ａ 凸部の表面（第１端子部） ２，２″ 第２導体 ２０，２０″ 一面（第２導体の） ２１，２１″ 他面（第２導体の） ２２ａ 凸部の表面（第２端子部） ３，３′ 第３導体 ３０ 基部（第３導体の第１部分に相当） ３１ 折り曲げ部（第３導体の第２部分に相当） ４，４″ 半導体チップ ５ 樹脂パッケージ ５０ 底面（樹脂パッケージの） ６ リードフレーム ６１ 第１領域（リードフレームの第１導体片） ６２ 第２領域（リードフレームの第２導体片） ６３ 第３領域（リードフレームの） ６３ａ 第３領域の第１部分（第１導体片） ６３ｂ 第３領域の第２部分（第２導体片） ７ 第３導体片 ｘ 半導体装置形成領域（リードフレームの）
Claims (4)
- 【請求項１】 第１端子部および第２端子部が樹脂パッ
ケージの底面から露出した形態を有する半導体装置であ
って、一面および他面のそれぞれに電極が形成された半
導体チップと、上記第１端子部を有するとともに上記一
面の電極に導通接続される第１導体と、上記第２端子部
を有するとともに上記他面の電極に導通接続される第２
導体と、を備えた半導体装置において、上記第１導体と
上記第２導体とは、上記樹脂パッケージの底面に沿って
互いに対向するように同一平面上に配置されており、か
つ、 上記第１導体は、少なくとも一部が上記半導体チップの
直下に位置しているとともに、上記一面と接合される第
１部分および上記樹脂パッケージの厚み方向に延びる第
２部分を有する第３導体を介して上記一面の電極と導通
接続されており、 上記第２導体は、直接的に上記他面の電極と導通接続さ
れていることを特徴とする、半導体装置。 - 【請求項２】 第１端子部および第２端子部が樹脂パッ
ケージの底面から露出した形態を有する半導体装置であ
って、一面および他面のそれぞれに電極が形成された半
導体チップと、上記第１端子部を有するとともに上記一
面の電極に導通接続される第１導体と、上記第２端子部
を有するとともに上記他面の電極に導通接続される第２
導体と、を備えた半導体装置において、 上記第１導体と上記第２導体とは、上記樹脂パッケージ
の底面に沿って互いに対向するように同一平面上に配置
されており、かつ、 上記第１導体は、上記一面と接合される第１部分および
上記樹脂パッケージの厚み方向に延びる第２部分を有す
る第３導体を介して上記一面の電極と導通接続されてい
るとともに、上記第２導体は、直接的に上記他面の電極
と導通接続されており、 上記第１導体における上記第２導体と対向する部分は、
一面側が他面側に凹入しており、上記第２導体における
上記第１導体と対向する部分は、他面側が一面側に凹入
していることを特徴とする、半導体装置。 - 【請求項３】 上記第３導体の第１部分は、上記半導体
チップの一面の全体を覆っている、請求項１または２に
記載の半導体装置。 - 【請求項４】 請求項１ないし３のいずれかに記載した
半導体装置を製造する方法であって、上記第１導体とな
るべき第１導体片が直線状に並んで複数設けられ、上記
各第１導体片に対向して上記第２導体となるべき第２導
体片が複数設けられて半導体装置形成領域が複数設定さ
れたリードフレームを用いる方法において、 上記各第１導体片上に半導体チップを載置し、これらの
半導体チップを覆うとともに上記各第１導体片に接触す
るようにしてＬ字状の断面を有する上記第３導体片を載
置した後、導電性材料により、上記第１導体片と上記第
３導体片との間、上記第２導体片と上記半導体チップと
の間、および上記第３導体片と上記半導体チップとの間
を接続し、上記各半導体チップを樹脂材料により封止し
てから上記半導体装置形成領域の周囲を切断することを
特徴とする、半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017225A JP2002222890A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
| US10/044,231 US6734536B2 (en) | 2001-01-12 | 2002-01-11 | Surface-mounting semiconductor device and method of making the same |
| US10/786,403 US6989585B2 (en) | 2001-01-12 | 2004-02-23 | Surface-mounting semiconductor device and method of making the same |
| US11/256,553 US7238549B2 (en) | 2001-01-12 | 2005-10-21 | Surface-mounting semiconductor device and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017225A JP2002222890A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222890A true JP2002222890A (ja) | 2002-08-09 |
Family
ID=18883461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017225A Pending JP2002222890A (ja) | 2001-01-12 | 2001-01-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222890A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015057823A (ja) * | 2010-01-19 | 2015-03-26 | ヴィシェイ−シリコニックス | 半導体パッケージおよび方法 |
| JP2015162516A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社ジェイデバイス | 半導体装置 |
-
2001
- 2001-01-25 JP JP2001017225A patent/JP2002222890A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015057823A (ja) * | 2010-01-19 | 2015-03-26 | ヴィシェイ−シリコニックス | 半導体パッケージおよび方法 |
| JP2015162516A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社ジェイデバイス | 半導体装置 |
| US10236231B2 (en) | 2014-02-26 | 2019-03-19 | J-Devices Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238549B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| US7655506B2 (en) | Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package | |
| EP1662565B1 (en) | Semiconductor package | |
| KR100675494B1 (ko) | 반도체 장치 및 반도체 장치를 제조하고 패키징하기 위한 공정 | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| JP3759131B2 (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JP2004221399A (ja) | リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| EP3971957A1 (en) | Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| JPH0473297B2 (ja) | ||
| JP2002222890A (ja) | 半導体装置およびその製造方法 | |
| JPH06291230A (ja) | 複合半導体装置の製造方法 | |
| JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
| JP2004087882A (ja) | 半導体装置 | |
| WO2022202242A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| KR100391124B1 (ko) | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 | |
| JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2596399B2 (ja) | 半導体装置 | |
| CN118841382A (en) | Side wettable semiconductor package element with surface heat dissipation structure and manufacturing method thereof |