JPS624353A - 対面接合型集積回路装置 - Google Patents
対面接合型集積回路装置Info
- Publication number
- JPS624353A JPS624353A JP60145011A JP14501185A JPS624353A JP S624353 A JPS624353 A JP S624353A JP 60145011 A JP60145011 A JP 60145011A JP 14501185 A JP14501185 A JP 14501185A JP S624353 A JPS624353 A JP S624353A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pads
- chips
- face
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置に関し、2つの集積回路チップ
を用いて、装置の集積All向上させ几構造に関する。
を用いて、装置の集積All向上させ几構造に関する。
従来、集積回路装置において、一つのウェーハ製造プロ
セスのもとで、よp大規模な回路を集積回路化する場合
、より大きなチップとして形成するか、ま7tは複数の
チップに分割して形成し外部で接続を行なうなどの方法
ticより行なわれてき几。
セスのもとで、よp大規模な回路を集積回路化する場合
、より大きなチップとして形成するか、ま7tは複数の
チップに分割して形成し外部で接続を行なうなどの方法
ticより行なわれてき几。
しかし、大きなチップでは製造上、良品歩留が低下する
ことはさけられない。複数のチップに分割する場合には
、第5図に示すように2つのチップ1a、 1b t−
絶縁基板10上に平面的に配列し、絶縁基板10に設け
た配線パターン11にそれぞれのチップ1m、 1bか
ら所定のワイヤボンディングを行なうことで、チップ1
〜1bの相互接続を行なう。この方式では、平面の面積
が大きくなるにかりでなく、相互接続の配線長が長くな
り周波数特性を損なう。ま几ボンディング作業が煩雑で
あり、ボンディングミスによる歩留低下も発生する欠点
があつm。
ことはさけられない。複数のチップに分割する場合には
、第5図に示すように2つのチップ1a、 1b t−
絶縁基板10上に平面的に配列し、絶縁基板10に設け
た配線パターン11にそれぞれのチップ1m、 1bか
ら所定のワイヤボンディングを行なうことで、チップ1
〜1bの相互接続を行なう。この方式では、平面の面積
が大きくなるにかりでなく、相互接続の配線長が長くな
り周波数特性を損なう。ま几ボンディング作業が煩雑で
あり、ボンディングミスによる歩留低下も発生する欠点
があつm。
本発明の目的は、大規模な集積回路装置を2つのチップ
に分割することにより製造上の歩留低下を防ぎ、かつ、
相互配Ml:よる周波数特性の低下を最小限に抑えた集
積回路装置i1.’を提供することにある。
に分割することにより製造上の歩留低下を防ぎ、かつ、
相互配Ml:よる周波数特性の低下を最小限に抑えた集
積回路装置i1.’を提供することにある。
本発明の集積回路装置は、半導体基板上に形成された2
つの集積回路チップをおのおのの回路形成面を互いに向
かい合わせにし、回路のパッドを金属片を介して接合し
、電気的接続をなした対面接置型の構造としている。
つの集積回路チップをおのおのの回路形成面を互いに向
かい合わせにし、回路のパッドを金属片を介して接合し
、電気的接続をなした対面接置型の構造としている。
実施例に示すように、2つの集積回路チップの対応する
パッド間が金属片を介して接続されるので大規模集積回
路を形成するときにワイヤポンディングなどの作業は省
かれ、しかも相互配線の線長は殆ど零になる。
パッド間が金属片を介して接続されるので大規模集積回
路を形成するときにワイヤポンディングなどの作業は省
かれ、しかも相互配線の線長は殆ど零になる。
本発明の実施例につbて、図面全参照して説明する。第
1図(a) (b)は組合わせる2つの集積回路チップ
1a、 1bであって、互いに対称な位置に相互配線用
、ま九は外部端子用のパッドをもっている。第2図は前
記パッドの位置に対応しt位置に突出接合部2t−もつ
金属クレーム3である。
1図(a) (b)は組合わせる2つの集積回路チップ
1a、 1bであって、互いに対称な位置に相互配線用
、ま九は外部端子用のパッドをもっている。第2図は前
記パッドの位置に対応しt位置に突出接合部2t−もつ
金属クレーム3である。
上記の金属フレーム3t−中にして、第3図(a)に示
すように、集積回路チップIa、1b ’k、その回路
形成面、すなわちパッドのある面を向かい合わせにし、
例えば熱圧着などの方法により。
すように、集積回路チップIa、1b ’k、その回路
形成面、すなわちパッドのある面を向かい合わせにし、
例えば熱圧着などの方法により。
金属フレーム3の突出接合部20部分で接合させる。同
図(b)に接合した平面図を示す。
図(b)に接合した平面図を示す。
次に第4図のように外部端子として電極の必要なパッド
からのリード4Fi長く、2つのチップ間の相互配線の
みに用りられるパッドからのリード5は最小限の長さと
なるように切断すると、2チツプからなる集積回路装置
が構成される。仁の集積回路装置を、樹脂モールドなど
の方法により封止すれば、従来の集積回路装置と同様な
取り扱いが可能であり、ま九、混成集積回路の一構成要
素とすることもできる。
からのリード4Fi長く、2つのチップ間の相互配線の
みに用りられるパッドからのリード5は最小限の長さと
なるように切断すると、2チツプからなる集積回路装置
が構成される。仁の集積回路装置を、樹脂モールドなど
の方法により封止すれば、従来の集積回路装置と同様な
取り扱いが可能であり、ま九、混成集積回路の一構成要
素とすることもできる。
第5図の従来技術による2つの集積回路チップを用い友
集積回路装置に比較して、第4図に示すように本発明の
実施例は、3以下の平面面積になる。
集積回路装置に比較して、第4図に示すように本発明の
実施例は、3以下の平面面積になる。
さらに、従来の方法に比較して、集積回路チップの接続
に必要なワイヤボンディングが省かれるので組立歩留が
高くなる。ま次局波数特性は、集積回路の集積度が高く
なっても低下することがなり0 なお、実施例では、1つの突出接合部に両面から各集積
回路チップのパッドがm會されるようになって1機械的
にも安定している。しかし集積回路チップの設計上、2
つの集積回路チップのパッドが已むを得ず一致しない場
合にあっても、その各々に対応し、リードで連結する突
出接合部11:2つ設けることにより本発明の利点を得
ることができる。ただし機械的安定を考えたフレーム設
計を行なう必要がある。
に必要なワイヤボンディングが省かれるので組立歩留が
高くなる。ま次局波数特性は、集積回路の集積度が高く
なっても低下することがなり0 なお、実施例では、1つの突出接合部に両面から各集積
回路チップのパッドがm會されるようになって1機械的
にも安定している。しかし集積回路チップの設計上、2
つの集積回路チップのパッドが已むを得ず一致しない場
合にあっても、その各々に対応し、リードで連結する突
出接合部11:2つ設けることにより本発明の利点を得
ることができる。ただし機械的安定を考えたフレーム設
計を行なう必要がある。
第1図は本発明の一実施例で、組立てる2つの集積回路
チップの平面図、第2図は金属フレームの平面図、第3
図は前記集積回路チップ全金属フレームに接合し几組立
図、第4図は第3図力為ら金属フレーム全切断して完成
した実施例を示す図、第5図は従来例を示す図である。 1a、 1b・・・集積回路チップ、 2・・・突出接
合部、3・・・金属フレーム、 4・・・外部端子リ
ード、5・・・相互配線リード、 10・・・絶縁基板
。 11・・・配線パターン。
チップの平面図、第2図は金属フレームの平面図、第3
図は前記集積回路チップ全金属フレームに接合し几組立
図、第4図は第3図力為ら金属フレーム全切断して完成
した実施例を示す図、第5図は従来例を示す図である。 1a、 1b・・・集積回路チップ、 2・・・突出接
合部、3・・・金属フレーム、 4・・・外部端子リ
ード、5・・・相互配線リード、 10・・・絶縁基板
。 11・・・配線パターン。
Claims (1)
- 半導体基板上に形成された2つの集積回路チップを、お
のおのの回路形成面を互いに向かい合わせにし、回路の
パッドを金属片を介して接合し、電気的接続をなしたる
構造を有することを特徴とする対面接合型集積回路装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60145011A JPS624353A (ja) | 1985-07-01 | 1985-07-01 | 対面接合型集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60145011A JPS624353A (ja) | 1985-07-01 | 1985-07-01 | 対面接合型集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS624353A true JPS624353A (ja) | 1987-01-10 |
Family
ID=15375379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60145011A Pending JPS624353A (ja) | 1985-07-01 | 1985-07-01 | 対面接合型集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS624353A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923091A (en) * | 1997-02-21 | 1999-07-13 | Mitsubishi Denki Kabushiki Kaisha | Bonded semiconductor integrated circuit device |
DE102006028719A1 (de) * | 2006-06-20 | 2008-02-28 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils |
-
1985
- 1985-07-01 JP JP60145011A patent/JPS624353A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923091A (en) * | 1997-02-21 | 1999-07-13 | Mitsubishi Denki Kabushiki Kaisha | Bonded semiconductor integrated circuit device |
DE102006028719A1 (de) * | 2006-06-20 | 2008-02-28 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils |
DE102006028719B4 (de) * | 2006-06-20 | 2008-05-08 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils |
US7800237B2 (en) | 2006-06-20 | 2010-09-21 | Infineon Technologies Ag | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0448767A (ja) | 樹脂封止型半導体装置 | |
US4748538A (en) | Semiconductor module | |
JPS62142341A (ja) | 半導体装置およびその製造方法 | |
JPS624353A (ja) | 対面接合型集積回路装置 | |
JPH0418694B2 (ja) | ||
GB2272104A (en) | Tape automated bonding | |
JPH0955407A (ja) | テープキャリア構造 | |
JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
JP2581203B2 (ja) | 半導体装置 | |
JPS5972755A (ja) | 半導体装置 | |
JPH0318344B2 (ja) | ||
JP2000269260A (ja) | 電界効果トランジスタチップおよびその実装方法 | |
JPS6081852A (ja) | 半導体装置 | |
JP2507271Y2 (ja) | 半導体装置 | |
JPS62108534A (ja) | 半導体装置 | |
JPH02306657A (ja) | 半導体装置 | |
JPH0222998Y2 (ja) | ||
JPH04107846A (ja) | 半導体装置 | |
JPH03276737A (ja) | 半導体装置 | |
JPS62109351A (ja) | 半導体装置 | |
JPH02112242A (ja) | 半導体装置 | |
JP2007059548A (ja) | 半導体チップおよび半導体装置 | |
JP2000012770A (ja) | 半導体装置およびその製造方法 | |
JPS62125638A (ja) | 混成集積回路 | |
JPH09181248A (ja) | 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法 |