JP2000269260A - 電界効果トランジスタチップおよびその実装方法 - Google Patents

電界効果トランジスタチップおよびその実装方法

Info

Publication number
JP2000269260A
JP2000269260A JP11069938A JP6993899A JP2000269260A JP 2000269260 A JP2000269260 A JP 2000269260A JP 11069938 A JP11069938 A JP 11069938A JP 6993899 A JP6993899 A JP 6993899A JP 2000269260 A JP2000269260 A JP 2000269260A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
chip
transistor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11069938A
Other languages
English (en)
Inventor
Naoya Tanaka
直也 田中
Eiji Yokoyama
栄二 横山
Naoki Aoyama
直樹 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11069938A priority Critical patent/JP2000269260A/ja
Priority to CNB001029894A priority patent/CN1174485C/zh
Priority to KR1020000013085A priority patent/KR100360351B1/ko
Priority to TW091209639U priority patent/TW509382U/zh
Publication of JP2000269260A publication Critical patent/JP2000269260A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/14—Greenhouses
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H15/00—Tents or canopies, in general
    • E04H15/32—Parts, components, construction details, accessories, interior equipment, specially adapted for tents, e.g. guy-line equipment, skirts, thresholds
    • E04H15/34—Supporting means, e.g. frames
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H5/00—Buildings or groups of buildings for industrial or agricultural purposes
    • E04H5/08—Buildings or groups of buildings for agricultural purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 製造コストや実装コストを低減できる電界効
果トランジスタチップを提供する。 【解決手段】 ２個の電界効果トランジスタを１個の電
界効果トランジスタチップ１に造り込み、各電界効果ト
ランジスタのソースとドレインとを電界効果トランジス
タチップ１の一方の主面１ａに臨ませ、一方の主面１ａ
に、ソースに導通するソースパッド３，５とゲートに導
通するゲートパッド２，４とを、各電界効果トランジス
タ毎に個々に形成し、各電界効果トランジスタのドレイ
ンを電界効果トランジスタチップ１の他方の主面に臨ま
せ、他方の主面に、各電界効果トランジスタのドレイン
を互いに接続する導体膜６を形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２個の電界効果ト
ランジスタを構成する電界効果トランジスタチップ、お
よびその実装方法に関する。
【０００２】
【従来の技術】たとえば、リチウムイオンバッテリーの
保護回路に内蔵されている充放電制御用の電界効果トラ
ンジスタは、図６に示すように、２個１組で用いられ、
ドレインが共通に接続される。すなわち、電界効果トラ
ンジスタ５１のソース５１ｓおよびゲート５１ｇと、電
界効果トランジスタ５２のソース５２ｓおよびゲート５
２ｇとは、相互に独立に使用されるが、電界効果トラン
ジスタ５１のドレイン５１ｄと電界効果トランジスタ５
２のドレイン５２ｄとは、互いに接続される。
【０００３】このような回路を基板上に実現するため、
従来は、図７に示すように、基板６１の表面に形成され
た金属箔６２と電界効果トランジスタチップ６３，６４
の他方の主面とを導電ペースト６５，６６により接続
し、電界効果トランジスタチップ６３，６４の一方の主
面に形成されたゲートパッド６７，６８と基板６１の表
面に形成されたゲートパターン６９，７０とをそれぞれ
１本の金線７１，７２を用いてワイヤボンディングによ
り接続し、電界効果トランジスタチップ６３，６４の一
方の主面に形成されたソースパッド７３，７４と基板６
１の表面に形成されたソースパターン７５，７６とをそ
れぞれ３本の金線７７，７８を用いてワイヤボンディン
グにより接続していた。
【０００４】すなわち従来は、各々１個の電界効果トラ
ンジスタが形成された２個の電界効果トランジスタチッ
プ６３，６４を用いており、各電界効果トランジスタチ
ップ６３，６４の他方の主面にドレインパッド（図面に
は表れていない）が形成されていた。
【０００５】しかし、このような従来の構成では、２個
の電界効果トランジスタを得るために、２個の電界効果
トランジスタチップ６３，６４を個々にシリコンウェハ
から切り出す必要があるので、シリコンウェハのダイシ
ング工程が多く必要であり、製造コストの増加要因にな
るという課題があった。また、２個の電界効果トランジ
スタチップ６３，６４を個々に基板６１の表面にボンデ
ィングすることから、ボンディング工程が多く必要であ
り、実装コストの増加要因になるという課題があった。
また、２個の電界効果トランジスタチップ６３，６４の
ドレインパッドを互いに導通させるために、金属箔６２
と電界効果トランジスタチップ６３，６４の他方の主面
とを高価な導電ペースト６５，６６により接続する必要
があることから、実装コストの増加要因になるという課
題があった。
【０００６】
【発明の開示】本発明は、上記した事情のもとで考え出
されたものであって、製造コストや実装コストを低減で
きる電界効果トランジスタチップ、およびその実装方法
を提供することを、その課題とする。
【０００７】上記の課題を解決するため、本発明では、
次の技術的手段を講じている。
【０００８】本発明の第１の側面によれば、２個の電界
効果トランジスタを１個のチップに造り込み、各電界効
果トランジスタの一方の入出力端と制御端とをチップの
一方の主面に臨ませ、一方の主面に、一方の入出力端に
導通するパッドと制御端に導通するパッドとを、各電界
効果トランジスタ毎に個々に形成し、各電界効果トラン
ジスタの他方の入出力端をチップの他方の主面に臨ま
せ、他方の主面に、各電界効果トランジスタの他方の入
出力端を互いに接続する導体膜を形成したことを特徴と
する、電界効果トランジスタチップが提供される。
【０００９】本発明の第２の側面によれば、請求項１に
記載の電界効果トランジスタチップを基板表面に実装す
る実装方法であって、基板表面に、各パッドにそれぞれ
対応する導体パターンを形成しておき、基板とチップと
を、基板表面と導体膜とが対向するようにボンディング
し、各パッドとそれに対応する各導体パターンとをワイ
ヤボンディングにより接続することを特徴とする、電界
効果トランジスタチップの実装方法が提供される。
【００１０】本発明の第３の側面によれば、請求項１に
記載の電界効果トランジスタチップを基板表面に実装す
る実装方法であって、基板表面に、各パッドにそれぞれ
対応する導体パターンを形成しておき、基板表面とチッ
プの一方の主面とを対向させ、各パッドとそれに対応す
る各導体パターンとを導体バンプを介して接続すること
を特徴とする、電界効果トランジスタチップの実装方法
が提供される。
【００１１】このように、２個の電界効果トランジスタ
を１個のチップに造り込み、各電界効果トランジスタの
一方の入出力端と制御端とをチップの一方の主面に臨ま
せ、一方の主面に、一方の入出力端に導通するパッドと
制御端に導通するパッドとを、各電界効果トランジスタ
毎に個々に形成し、各電界効果トランジスタの他方の入
出力端をチップの他方の主面に臨ませ、他方の主面に、
各電界効果トランジスタの他方の入出力端を互いに接続
する導体膜を形成したので、製造コストや実装コストを
低減できる。
【００１２】すなわち、２個の電界効果トランジスタを
得るために１個の電界効果トランジスタチップをシリコ
ンウェハから切り出せばよいので、シリコンウェハのダ
イシング工程を削減でき、製造コストを低減できる。ま
た、１個の電界効果トランジスタチップを基板の表面に
ボンディングすればよいので、ボンディング工程を半分
にでき、実装コストを低減できる。また、基板とのボン
ディングのために高価な導電ペーストを用いる必要が無
いことから、実装コストを低減できる。
【００１３】本発明のその他の特徴および利点は、添付
図面を参照して以下に行う詳細な説明によって、より明
らかとなろう。
【００１４】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を、図面を参照して具体的に説明する。
【００１５】図１は、本発明に係る電界効果トランジス
タチップの平面図、図２は、同正面図であって、電界効
果トランジスタチップ１には、２個の電界効果トランジ
スタが造り込まれている。電界効果トランジスタチップ
１の一方の主面１ａには、主面１ａの相対向する辺Ａ，
Ｂのうちの一方の辺Ａの近傍に、一方の電界効果トラン
ジスタの制御端であるゲートに導通するゲート電極とし
てのゲートパッド２と、一方の電界効果トランジスタの
入出力端であるソースに導通するソース電極としてのソ
ースパッド３とが形成されており、他方の辺Ｂの近傍
に、他方の電界効果トランジスタの制御端であるゲート
に導通するゲート電極としてのゲートパッド４と、他方
の電界効果トランジスタの入出力端であるソースに導通
するソース電極としてのソースパッド５とが形成されて
いる。他方の主面１ｂには、各電界効果トランジスタの
入出力端であるドレインに導通するドレイン電極として
の導体膜６が全面にわたって形成されている。
【００１６】すなわち、電界効果トランジスタチップ１
によって構成される２個の電界効果トランジスタは、導
体膜６によってドレインを互いに接続されており、電気
的には図６に示す回路と同様である。
【００１７】このような電界効果トランジスタチップ１
は、たとえば、１個の電界効果トランジスタを造り込ん
だ通常の電界効果トランジスタチップを所定数得るため
のシリコンウェハを製造し、そのシリコンウェハの一方
の面すなわち電界効果トランジスタのドレイン側に相当
する面に、全面にわたって導体膜６を形成し、さらにシ
リコンウェハの他方の面の所定の位置にゲートパッド
２，４およびソースパッド３，５をそれぞれ形成し、ダ
イシングに際して、従来の電界効果トランジスタチップ
の２個分を１個の電界効果トランジスタチップ１として
切り出すことにより得られる。すなわち、図１における
仮想線に沿うダイシングを行わないことにより実現され
る。
【００１８】図３は、電界効果トランジスタチップ１を
基板に実装した状態の斜視図であって、電界効果トラン
ジスタチップ１の実装に際しては、先ず電界効果トラン
ジスタチップ１を基板１１の表面にダイボンディングす
る。このとき、電界効果トランジスタチップ１の導体膜
６と基板１１の表面とを対向させ、ペースト状の接着剤
１２により両者を接合させる。電界効果トランジスタチ
ップ１に造り込まれた２個の電界効果トランジスタのド
レインは、導体膜６により互いに電気的に接続されてい
るので、接着剤１２として導電ペーストを用いる必要は
なく、また基板１１の表面に図７の金属箔６２に相当す
る導体膜を形成する必要もない。
【００１９】次に、電界効果トランジスタチップ１のゲ
ートパッド２と基板１１表面に形成された導体パターン
１３、ソースパッド３と導体パターン１４、ゲートパッ
ド４と導体パターン１５、ソースパッド５と導体パター
ン１６、をそれぞれ金線１７を用いてワイヤボンディン
グにより接続する。ソースパッド３，５と導体パターン
１４，１６との接続に金線１７をそれぞれ３本ずつ用い
ているのは、ソースパッド３，５と導体パターン１４，
１６との間の抵抗値を減少させるためである。もちろ
ん、金線１７の数は３本に限るものではない。
【００２０】このように、２個の電界効果トランジスタ
を得るために１個の電界効果トランジスタチップ１をシ
リコンウェハから切り出せばよいので、シリコンウェハ
のダイシング工程を削減でき、製造コストを低減でき
る。また、実装に際して１個の電界効果トランジスタチ
ップ１を基板１１の表面にボンディングすればよいの
で、ボンディング工程を半分にでき、実装コストを低減
できる。また、電界効果トランジスタチップ１の他方の
主面１ｂに導体膜６を形成したので、基板１１とのボン
ディングのために高価な導電ペーストを用いる必要が無
いことから、実装コストを低減できる。また、２個の電
界効果トランジスタチップを用いる場合と比較して、チ
ップ間の隙間が不要であり、実装面積を縮小できる。
【００２１】図４および図５は、別の実施形態における
電界効果トランジスタチップ１の実装工程の説明図であ
って、電界効果トランジスタチップ１の実装に際して
は、先ず図４のように、電界効果トランジスタチップ１
のゲートパッド２，４およびソースパッド３，５にそれ
ぞれ導体バンプの一例としての半田バンプ２１を設け
る。そして図５のように、基板１１表面に形成された導
体パターン２２〜２５と電界効果トランジスタチップ１
のゲートパッド２，４およびソースパッド３，５とを半
田バンプ２１により接合させる。ソースパッド３，５と
導体パターン２３，２５との接続に半田バンプ２１をそ
れぞれ２個ずつ用いているのは、ソースパッド３，５と
導体パターン２３，２５との間の抵抗値を減少させるた
めである。もちろん、半田バンプ２１の数は２個に限る
ものではない。
【００２２】このように、半田バンプ２１を用いてフェ
イスダウン実装すれば、図３のように金線１７を用いて
ワイヤボンディングによりソースパッド３，５と導体パ
ターン１４，１６とを接続する場合と比較して、ソース
パッド３，５と導体パターン２３，２５との間の抵抗値
を良好に低減できる。また、導体パターン２２〜２５を
電界効果トランジスタチップ１の配置位置の内側に配置
できるので、図３のようにワイヤボンディングのために
導体パターン１３〜１６を電界効果トランジスタチップ
１の配置位置の外側に配置する場合と比較して、実装面
積を小さくできる。また、電界効果トランジスタチップ
１のパッド２〜５は比較的大きいので、特別なＦＣボン
ダなどの必要が無いことから、従来の一般的なチップマ
ウンターを用いてフェイスダウン実装を行える。
【００２３】なお、上記実施形態においては、電界効果
トランジスタチップ１の一方の主面１ａ上で、ゲートパ
ッド２とゲートパッド４とがほぼ対角線上に位置し、ソ
ースパッド３とソースパッド５とがほぼ対角線上に位置
するように配置したが、ゲートパッド２とゲートパッド
４とが辺Ａ，Ｂと直交する直線上に位置し、ソースパッ
ド３とソースパッド５とが辺Ａ，Ｂと直交する直線上に
位置するように配置してもよい。
【図面の簡単な説明】
【図１】本発明に係る電界効果トランジスタチップの平
面図である。
【図２】本発明に係る電界効果トランジスタチップの正
面図である。
【図３】本発明に係る電界効果トランジスタチップを基
板に実装した状態の斜視図である。
【図４】別の実施形態における電界効果トランジスタチ
ップの実装工程の説明図である。
【図５】別の実施形態における電界効果トランジスタチ
ップの実装工程の説明図である。
【図６】リチウムイオンバッテリーの保護回路に内蔵さ
れている充放電制御用の電界効果トランジスタの回路図
である。
【図７】従来の電界効果トランジスタチップを基板に実
装した状態の斜視図である。
【符号の説明】
１ 電界効果トランジスタチップ １ａ 一方の主面 １ｂ 他方の主面 ２ ゲートパッド ３ ソースパッド ４ ゲートパッド ５ ソースパッド ６ 導体膜 １１ 基板 １２ 接着剤 １３ 導体パターン １４ 導体パターン １５ 導体パターン １６ 導体パターン １７ 金線 ２１ 半田バンプ ２２ 導体パターン ２３ 導体パターン ２４ 導体パターン ２５ 導体パターン
フロントページの続き (72)発明者 青山 直樹 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 5F044 AA05 KK01 KK09 LL04 QQ02 QQ07 5F102 FA10 GA01 GB01 GC01 GD01 GR06 GV03 HC11

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ２個の電界効果トランジスタを１個のチ
    ップに造り込み、 前記各電界効果トランジスタの一方の入出力端と制御端
    とを前記チップの一方の主面に臨ませ、 前記一方の主面に、前記一方の入出力端に導通するパッ
    ドと前記制御端に導通するパッドとを、前記各電界効果
    トランジスタ毎に個々に形成し、 前記各電界効果トランジスタの他方の入出力端を前記チ
    ップの他方の主面に臨ませ、 前記他方の主面に、前記各電界効果トランジスタの他方
    の入出力端を互いに接続する導体膜を形成したことを特
    徴とする、電界効果トランジスタチップ。
  2. 【請求項２】 請求項１に記載の電界効果トランジスタ
    チップを基板表面に実装する実装方法であって、 前記基板表面に、前記各パッドにそれぞれ対応する導体
    パターンを形成しておき、 前記基板と前記チップとを、前記基板表面と前記導体膜
    とが対向するようにボンディングし、 前記各パッドとそれに対応する前記各導体パターンとを
    ワイヤボンディングにより接続することを特徴とする、
    電界効果トランジスタチップの実装方法。
  3. 【請求項３】 請求項１に記載の電界効果トランジスタ
    チップを基板表面に実装する実装方法であって、 前記基板表面に、前記各パッドにそれぞれ対応する導体
    パターンを形成しておき、 前記基板表面と前記チップの一方の主面とを対向させ、
    前記各パッドとそれに対応する前記各導体パターンとを
    導体バンプを介して接続することを特徴とする、電界効
    果トランジスタチップの実装方法。
JP11069938A 1999-03-16 1999-03-16 電界効果トランジスタチップおよびその実装方法 Pending JP2000269260A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11069938A JP2000269260A (ja) 1999-03-16 1999-03-16 電界効果トランジスタチップおよびその実装方法
CNB001029894A CN1174485C (zh) 1999-03-16 2000-03-14 双场效应晶体管芯片以及安装该芯片的方法
KR1020000013085A KR100360351B1 (ko) 1999-03-16 2000-03-15 2중 전계효과 트랜지스터 칩 및 그 실장방법
TW091209639U TW509382U (en) 1999-03-16 2000-03-16 Dual field effect transistor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11069938A JP2000269260A (ja) 1999-03-16 1999-03-16 電界効果トランジスタチップおよびその実装方法

Publications (1)

Publication Number Publication Date
JP2000269260A true JP2000269260A (ja) 2000-09-29

Family

ID=13417118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11069938A Pending JP2000269260A (ja) 1999-03-16 1999-03-16 電界効果トランジスタチップおよびその実装方法

Country Status (4)

Country Link
JP (1) JP2000269260A (ja)
KR (1) KR100360351B1 (ja)
CN (1) CN1174485C (ja)
TW (1) TW509382U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217353A (ja) * 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd リチウムイオン電池の保護装置
KR101620701B1 (ko) * 2013-08-02 2016-05-12 인피니언 테크놀로지스 아게 세그먼트화된 접합 패드 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127715A (ja) * 2012-12-27 2014-07-07 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217353A (ja) * 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd リチウムイオン電池の保護装置
JP4674401B2 (ja) * 2001-01-23 2011-04-20 パナソニック株式会社 リチウムイオン電池の保護装置
KR101620701B1 (ko) * 2013-08-02 2016-05-12 인피니언 테크놀로지스 아게 세그먼트화된 접합 패드 및 그 제조 방법
US9543260B2 (en) 2013-08-02 2017-01-10 Infineon Technologies Ag Segmented bond pads and methods of fabrication thereof

Also Published As

Publication number Publication date
KR20000076865A (ko) 2000-12-26
TW509382U (en) 2002-11-01
CN1267911A (zh) 2000-09-27
KR100360351B1 (ko) 2002-11-13
CN1174485C (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
JPH08111497A (ja) 樹脂封止型半導体装置
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
KR20050074145A (ko) 멀티칩 패키지
JPH03255657A (ja) 混成集積回路装置
JP2000269260A (ja) 電界効果トランジスタチップおよびその実装方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2003068975A (ja) 半導体装置およびその製造方法
JP2633249B2 (ja) 半導体装置およびその製造方法
JP4231736B2 (ja) 半導体装置の製造方法
JP2000260933A (ja) 半導体装置の製造方法
JPH10256472A (ja) 複数のｉｃチップを備えた半導体装置の構造
JP2006032871A (ja) 半導体装置
JP2004342880A (ja) 半導体装置
WO2018205625A1 (zh) 薄型化双芯片的叠接封装结构
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JPH09172033A (ja) 半導体装置およびその製造方法
JPH1140563A (ja) 半導体装置およびその電気特性変更方法
JPH04102366A (ja) ２チップ回路の実装構造
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JPS5988863A (ja) 半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
CN115985783A (zh) 一种mosfet芯片的封装结构和工艺
JPH10214934A (ja) 半導体装置及びその製造方法
JPH02260551A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050207

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050304